ADL5202

製造中止

VGA（可変ゲイン・アンプ）、デジタル制御、広ダイナミック範囲、高速

データシート (Rev. D)
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:

製品の詳細

  • デュアル・独立のデジタル制御VGA
  • ゲイン範囲：－11.5dB～＋20dB
  • ゲイン・ステップ・サイズ：0.5dB±0.1dB
  • 差動入力 / 差動出力インピーダンス：150Ω
  • 最大ゲイン時のノイズ指数：7.5dB
  • OIP3>47.5dBm＠200MHz
  • －3dB上側周波数帯域幅：700MHz
  • 複数の制御インターフェース・オプション
  • パラレル6ビット制御インターフェース（ラッチ付）
  • シリアル・ペリフェラル・インターフェース（SPI）（高速アタック付）
  • ゲイン・アップ / ゲイン・ダウン・モード
  • 広い入力ダイナミックレンジ
  • 低消費電力モードのオプション
  • パワーダウン制御
  • 5V単電源動作
  • 40ピンLFCSPパッケージ（6mm×6mm）
ADL5202
VGA（可変ゲイン・アンプ）、デジタル制御、広ダイナミック範囲、高速
ADL5202-fbl ADL5202 Pin Configuration
myAnalogに追加

myAnalogの製品セクション（通知受け取り）、既存／新規プロジェクトに製品を追加する。

新規プロジェクトを作成
質問する
サポート

アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

ドキュメント

データシート 1

アプリケーション・ノート 1

評価用設計ファイル 1

さらに詳しく
myAnalogに追加

Add media to the Resources section of myAnalog, to an existing project or to a new project.

新規プロジェクトを作成

ソフトウェア・リソース

評価用ソフトウェア 1

ツールおよびシミュレーション

Sパラメータ 1

ADIsimRF

アナログ・デバイセズのADIsimRF設計ツールは、カスケード・ゲインやノイズ指数、IP3、P1dB、総合消費電力などRFシグナル・チェーン内の最も重要なパラメータの計算を行います。

ツールを開く

ADIsimPLL™

アナログ・デバイセズの新しい高性能PLL製品を迅速かつ確実に評価できるツールです。現在利用できるツールの中で、最も総合的なPLLシンセサイザーの設計／シミュレーション・ツールです。実施されるシミュレーションには、主要な非線形効果が含まれており、これはPLLの性能に大きく影響を及ぼします。ADIsimPLLによって、設計プロセスの繰り返し作業が1つ以上排除されるため、設計から製品の市場投入までの期間が大幅に短縮することができます。

ツールを開く

評価用キット

EVAL-ADL5202

ADL5202 Evaluation Board

今すぐ購入 詳細を表示

製品詳細

ADL5202-EVALZ is a fully populated, 4-layer, FR4-based evaluation board. For normal operation, it require a 5 V power supply capable of delivering 500 mA and a 3.3 V power supply capable of delivering 1 mA. The 5 V supply is connected to the test loops labeled VPOS and GND. This is the bias for the main amplifiers. The open collector outputs are connected to the main bias via the power plane. The 3.3 V supply is connected to the test loops labeled 3.3 V and GND. The RF input is applied to the SMA connectors labeled INA- and INB-. The RF output is available at the SMA connector labeled OUTA- and OUTB-. A fully differential input and output is easily configured by removing R8, R9, R79, R80, installing a zero ohm jumper at R81, R82, R88, R89, removing transformers, T1, T2, T3, T4 and placing jumpers across the transformer pads. The evaluation board can be programmed through the USB port of a PC running Windows XP or Vista with Microsoft .NET Framework 3.5 installed. The required control software can be downloaded from www.analog.com. Manual operation of the gain control functions is possible using the 3 pin headers and supplied jumpers. Power up is controlled using the 3 pin header labeled PWUPA and PWUPB or an external control signal maybe applied using the SMA connectors labeled PWUPA and PWUPB.
EVAL-ADL5202
ADL5202 Evaluation Board

リファレンス・デザイン

CN0242 Circuits from the Lab®

バンドパス・アンチエイリアシング・フィルタ付き高性能、高IF、75MHz 帯域、14 ビット、250MSPS レシーバ・フロント・エンド ※Rev.０を翻訳したものです。新ver.は英語資料をご覧ください。

詳細なリファレンス・デザインを表示

機能と利点

  • 14ビット、250MSPSレシーバ・フロント・エンド
  • バンドパス・アンチエイリアシング・フィルタ
  • デジタル制御のVGA
CN0242
バンドパス・アンチエイリアシング・フィルタ付き高性能、高IF、75MHz 帯域、14 ビット、250MSPS レシーバ・フロント・エンド ※Rev.０を翻訳したものです。新ver.は英語資料をご覧ください。

最新のディスカッション

ADL5202に関するディスカッションはまだありません。意見を投稿しますか？

EngineerZoneでディスカッションを始める

最近表示した製品