ADN4692E
ADN4692E
製造中マルチポイントLVDSトランシーバ、3.3V、100Mbps、全二重、高速、タイプ1レシーバ内蔵
- 製品モデル
- 2
- 1Ku当たりの価格
- 最低価格:$1.80
Viewing:
製品の詳細
- マルチポイントLVDSトランシーバ(低電圧差動シグナリング・ドライバとレシーバ)
- スイッチング・レート:100Mbps(50MHz)
- 対応するバスの負荷:30Ω~55Ω
- 2種類のレシーバ・タイプの選択
- タイプ1
(ADN4690E/ADN4692E):25mVのヒステリシス
- タイプ1
- M-LVDS用のTIA/EIA-899 LVDS規格に準拠
- M-LVDSバス上のグリッチ・フリーのパワーアップ/パワーダウン
- ドライバ出力で制御される遷移時間
- コモンモード範囲:-1V~+3.4V
(グラウンド・ノイズが2Vでも通信可能)
詳細はデータシートをご参照ください。
ADN4690E/ADN4692E/ADN4694E/ADN4695Eは、マルチポイント、低電圧・差動・シグナリング(M-LVDS)のトランシーバ(ドライバとレシーバのペア)で、最大100Mbps(50MHz)まで動作することができます。ドライバ出力上でのスルーレート制御を導入しています。レシーバは、-1V~+3.4Vのコモンモード電圧範囲にわたって50mVもの小さな差動入力でバス状態を検出します。最大±15kVまでのESD保護がバス・ピンに採用されています。これらの製品は、M-LVDSに関するTIA/EIA-899と、追加のマルチポイント機能が補足されているTIA/EIA-644のLVDSデバイスに関する規格を満たしています。
ADN4690E/ADN4692Eはタイプ1のレシーバで、25mVのヒステリシスを持つように設計されています、その結果遅い変化の信号、あるいは入力の損失が出力発振を引き起こすことはありません。ADN4694E/ADN4695Eは、オフセット・スレショールドを備えたタイプ2レシーバで、バスがアイドルである(バス-アイドル・フェイルセーフ)とき、または入力がオープン(オープン回路フェイルセーフ)であるときの出力状態を保障しています。
これらの製品は、半二重構成(ADN4690E/ADN4694E)の8ピンSOICパッケージ、または全二重構成の(ADN4692E/ADN4695E)14ピンSOICパッケージで供給されます。
アプリケーション- バックプレーンとケーブルのマルチポイント・データ・伝送
- マルチポイント・クロック分配
- 短いRS-485リンクの低パワー、高速の代替
- ネットワーキングと無線基地局インフラストラクチャ
ドキュメント
データシート 1
ユーザ・ガイド 1
アプリケーション・ノート 3
ビデオ 6
製品モデル | ピン/パッケージ図 | 資料 | CADシンボル、フットプリント、および3Dモデル |
---|---|---|---|
ADN4692EBRZ | 14-Lead SOIC | ||
ADN4692EBRZ-RL7 | 14-Lead SOIC |
製品モデル | 製品ライフサイクル | PCN |
---|---|---|
9 16, 2015 - 15_0129 Metal Mask Edits to ADN469XE Family of Devices. |
||
ADN4692EBRZ | 製造中 | |
ADN4692EBRZ-RL7 | 製造中 |
これは最新改訂バージョンのデータシートです。
ツールおよびシミュレーション
IBISモデル 1
評価用キット
最新のディスカッション
ADN4692Eに関するディスカッションはまだありません。意見を投稿しますか?
EngineerZone®でディスカッションを始める