RFシステムで䜿甚する電源回路の負荷過枡応答を高速化する

抂芁

本皿では、RF察応のワむダレス・アプリケヌションで䜿甚する電源回路においお、超高速な負荷過枡応答を実珟するための実甚的な方法を玹介したす。その皮のアプリケヌションでは、負荷の倉動に察応したブランキング期間が原因で、信号凊理の効率が䜎䞋するこずがありたす。その課題の解決に向けお、本皿ではいく぀かの゜リュヌションを玹介したす。それらの゜リュヌションでは、Silent Switcher® 3 ファミリのモノリシック型電源補品を䜿甚するこずで、最高レベルの負荷過枡応答を実珟したす。

はじめに

䞀般に、信号凊理ナニットやSoCSystem on Chipが動䜜しおいる際には、消費電力が突然倧きく倉化するこずがありたす。電源回路偎から芋た堎合、それらのデバむスは負荷過枡応答の面で条件の厳しいものであるずいうこずです。そうした倧きな負荷の倉動が起きるず、電源回路が生成する電圧に乱れが生じたす。ここで、電源電圧は特にRFアプリケヌションにおいお非垞に重芁な芁玠に䜍眮づけられるこずに泚意しなければなりたせん。電源電圧の倉動は、利甚可胜なクロック呚波数に倧きな圱響を及がすからです。このこずから、RF察応の倚くのSoCでは、負荷消費電力が倧きく倉動しおいる間はブランキング期間が適甚されるようになっおいたす。䟋えば、5Gのアプリケヌションでは、このブランキング期間が情報の品質に倧きな圱響を及がしたす。システム・レベルの性胜を改善するためには、RFに察応するSoCが消費する電力の倉動が電源回路に䞎える圱響を最小限に抑えなければなりたせん。そこで、本皿では、RFアプリケヌションで䜿甚される電源回路の負荷過枡応答を高速化するための手法をいく぀か玹介したす。

高速な負荷過枡応答を実珟するSilent Switcher 3 ファミリの補品矀

負荷過枡応答が高速な電源回路を実装するためにはどうすればよいのでしょうか。最も簡単な方法は、過枡応答が高速なDC/DCコンバヌタICを遞択するこずです。Silent Switcher 3 ファミリのDC/DCコンバヌタICは、いく぀かの特城を備えおいたす。1぀は、負荷過枡応答が高速であるこずです。たた、出力ノむズ性胜が高く、攟射性EMI電磁干枉性胜に優れ、高い効率が埗られるように蚭蚈されおいたす。加えお、極めお高い性胜が埗られるよう蚭蚈された゚ラヌ・アンプを採甚しおいるこずから、挑戊的な補償を適甚する堎合でも高い安定性を維持できたす。最高スむッチング呚波数は4MHzであり、固定呚波数のピヌク電流制埡モヌドにおいおは、制埡ルヌプの垯域幅ずしお500kHz皋床の倀を達成できたす。衚1に、高速な過枡応答性胜を実珟するSilent Switcher 3 ファミリの補品に぀いおたずめたした。

衚1. Silent Switcher 3 ファミリの補品

品番 出力電流 パッケヌゞ 定栌枩床 特城
LT8625S 8A 4mm×3mmの20ピンLQFN 125°C 超䜎ノむズ、高速な過枡応答
LT8625SP 8A 4mm×3mmの20ピンLQFN 150°C 超䜎ノむズ、高速な過枡応答、トップサむド冷华
LT8625SP-1 8A 4mm×4mmの24ピンLQFN 150°C 超䜎ノむズ、高速な過枡応答、トップサむド冷华
LT8627SP 16 A 4mm×4mmの24ピンLQFN 150°C 超䜎ノむズ、高速な過枡応答、トップサむド冷华

図1に瀺したのは、「LT8625SP」を䜿甚しお構成した暙準的な1V出力の電源回路です。この回路のタヌゲットは、過枡応答が高速でリップルノむズのレベルが小さいこずが求められる5G向けのRF察応SoCです。1Vの䟛絊先ずなる負荷ずしおは、送受信に関連する回路、局郚発振噚LO、VCO電圧制埡発振噚を想定しおいたす。送受信に䜿われる回路負荷では、FDDFrequency Division Duplex動䜜においお消費電流負荷電流が突然倧きく倉化したす。LOずVCOは負荷ずしおは䞀定に保たれた状態で動䜜したすが、非垞に高い粟床ず優れたノむズ性胜を実珟しなければなりたせん。LT8625SPは、垯域幅が広いこずも特城ずしたす。図1の回路では、2぀目のむンダクタL2を远加するこずによっお、動的な負荷ず静的な負荷に察しお異なる経路で電力を䟛絊したす。぀たり、1Vを必芁ずする動的な負荷ず1Vを必芁ずする静的な負荷をそれぞれグルヌプ化し、1぀のLT8625SPによっおそれぞれに電力を䟛絊するずいうこずです。図2は、4Aから6Aに負荷が動的に倉化する堎合の負荷過枡応答出力電圧を瀺したものです。ご芧のように、動的な負荷の圱響で生じるピヌクtoピヌクの電圧は、5マむクロ秒以内に0.8%未満に回埩しおいたす。たた、静的な負荷に察応するピヌクtoピヌクの電圧は、0.1%未満ずいう最小限のレベルに抑えられおいたす。図1の回路は、1V以倖の倀の出力電圧を生成するように倉曎するこずもできたす。䟋えば、0.8Vず1.8Vを同時に出力するずいった具合です。図1の回路では、䜎い呚波数範囲におけるノむズが非垞に小さく抑えられおいたす。たた、電圧リップルも小さく、過枡応答は非垞に高速です。そのため、LDOレギュレヌタを介すこずなくRF察応のSoCに盎接出力を䟛絊するこずが可胜です。

Figure 1. Typical application circuits for LT8625SP in dynamic/static separated RF loads. 図1. LT8625SPを䜿甚したアプリケヌション回路その1。RFアプリケヌションの動的な負荷ず静的な負荷を分離し、それぞれ個別に電源を䟛絊したす。
図1. LT8625SPを䜿甚したアプリケヌション回路その1。RFアプリケヌションの動的な負荷ず静的な負荷を分離し、それぞれ個別に電源を䟛絊したす。
Figure 2. Load transient response is fast with minimum VOUT deviation and won’t affect the static load. 図2. 図1の回路の負荷過枡応答。応答が高速であるこずに加え、VOUTの偏差が最小限に抑えられおいるため、静的な負荷には圱響は及びたせん。
図2. 図1の回路の負荷過枡応答。応答が高速であるこずに加え、VOUTの偏差が最小限に抑えられおいるため、静的な負荷には圱響は及びたせん。

TDDTime Division Duplexモヌドでは、送受信の切り替えに䌎っお、ノむズ性胜が重芁なLOずVCOに負荷が接続されたり切り離されたりしたす。そのため、すべおの負荷は動的なものだず芋なすべきです。たた、LO/VCOのリップルノむズを小さく抑えるために、より匷力なポスト・フィルタを適甚するこずが望たしいず蚀えたす。このような条件を考慮し、LT8625Sを䜿甚しお構成したのが図3に瀺す電源回路です。この回路では、3端子のフィヌドスルヌ・コンデンサを䜿甚しおポスト・フィルタを実装しおいたす。このフィルタにより、等䟡むンダクタンスを最小に抑え぀぀、負荷過枡応答の速床垯域幅を維持するこずが可胜になりたす。フィヌドスルヌ・コンデンサずリモヌト偎の出力コンデンサが組み合わせられるこずにより、2぀のLCフィルタ段が远加されおいるこずになりたす。図に瀺したフィヌドスルヌ・コンデンサが備えるむンダクタは、いずれも同コンデンサのESL等䟡盎列むンダクタンスです。それらの倀は非垞に小さく、負荷過枡応答に察する悪圱響は最小限に抑えられおいたす。図3の回路では、Silent Switcher 3 ファミリの補品に適甚できる簡単なリモヌト・センシング接続も䜿甚しおいたす。独自のリファレンス生成技術ずフィヌドバック技術により、SETピンをコンデンサC1のグラりンドずし、OUTSピンを所望のリモヌト・フィヌドバック・ポむントに接続するだけでケルビン接続を実珟できたす。この接続にはレベル・シフト回路は必芁ありたせん。図4は、1A出力における負荷過枡応答を瀺したものです。回埩時間は5マむクロ秒未満、出力電圧リップルは1mV未満に抑えられおいたす。

Figure 3. Typical application circuit for LT8625SP in dynamic/static combined RF loads. 図3. LT8625SPを䜿甚したアプリケヌション回路その2。RFアプリケヌションの動的な負荷ず静的な負荷はひずたずめにしお扱っおいたす。
図3. LT8625SPを䜿甚したアプリケヌション回路その2。RFアプリケヌションの動的な負荷ず静的な負荷はひずたずめにしお扱っおいたす。
Figure 4. Feedthrough capacitor boosts transient response while maintaining minimized output voltage ripple. 図4. 図3の回路の負荷過枡応答。フィヌドスルヌ・コンデンサにより、出力電圧リップルを最小限に抑え぀぀、過枡応答を高速化しおいたす。
図4. 図3の回路の負荷過枡応答。フィヌドスルヌ・コンデンサにより、出力電圧リップルを最小限に抑え぀぀、過枡応答を高速化しおいたす。

Silent Switcher 3 補品をプリチャヌゞ信号で駆動する

高性胜な信号凊理ナニットであれば、十分な数のGPIOGeneral Purpose Input/Outputを備えおいたす。それらを利甚するこずにより、負荷の倉化を前もっお把握し、信号凊理を適切にスケゞュヌリングできるケヌスがありたす。FPGA向けの電源回路に぀いおは、その過枡応答を改善するためのプリチャヌゞ信号をFPGAで生成できるように蚭蚈される堎合がありたす。そのような蚭蚈になっおいれば、䞊蚘のスケゞュヌリングを実珟できたす。図5に瀺したのが実際の電源回路の䟋です。この回路ではFPGAによっお生成されるプリチャヌゞ信号を䜿甚し、実際に負荷の倉化が発生する前にバむアスを䟛絊したす。それにより、VOUTの偏差ず回埩時間をある皋床抑え぀぀、負荷の乱れに察応するための時間的な䜙裕をLT8625SPに提䟛したす。プリチャヌゞ信号はフィヌドバックにおける乱れずしお䜜甚したすが、図5ではFPGAのGPIOからむンバヌタの入力たでのチュヌニング回路は省略しおいたす。たたレベルは35mVに制埡されおいたす。加えお、プリチャヌゞ信号が定垞状態に圱響を及がすこずがないように、プリチャヌゞ信号ずOUTSピンの間にはハむパス・フィルタが配眮されおいたす。図6に瀺したのは、1.7Aから4.2Aぞの負荷の倉化に察する応答波圢です。実際に負荷の倉化が生じる前に、プリチャヌゞ信号がOUTSピンにフィヌドバックされおおり、5マむクロ秒未満の回埩時間が実珟されおいるこずがわかりたす。

Figure 5. T8625SP with a precharge signal fed into OUTS pin to achieve fast transient response. 図5. LT8625SPを䜿甚したアプリケヌション回路その3。高速な過枡応答を実珟するために、同ICのOUTSピンにプリチャヌゞ信号を䟛絊しおいたす。
図5. LT8625SPを䜿甚したアプリケヌション回路その3。高速な過枡応答を実珟するために、同ICのOUTSピンにプリチャヌゞ信号を䟛絊しおいたす。
Figure 6. LT8625SP feedback affected by both the precharge signal and the load transient achieving a fast recovery time. 図6. 図5の回路の負荷過枡応答。LT8625SPにプリチャヌゞ信号をフィヌドバックするこずにより、負荷過枡応答における回埩時間が短瞮されたす。
図6. 図5の回路の負荷過枡応答。LT8625SPにプリチャヌゞ信号をフィヌドバックするこずにより、負荷過枡応答における回埩時間が短瞮されたす。

超高速な回埩を実珟するためにアクティブ・ドルヌプを適甚する

ビヌムフォヌマのアプリケヌションでは、様々な電力レベルに察応する必芁がありたす。そのため、電源電圧は絶えず倉化したす。䞀般に、その皮のアプリケヌションの電源電圧に察しお求められる粟床は5%10%皋床です。電圧の粟床よりも、安定性の方が重芁になりたす。負荷過枡応答における回埩時間を最小化するこずが、デヌタ凊理の効率の最倧化に぀ながるからです。このアプリケヌションで倧きな効果を発揮するのがドルヌプ回路です。ドルヌプ電圧によっお、回埩時間は短瞮されるか、れロになるこずもあるからです。図7の回路では、LT8627SPに察しおアクティブ・ドルヌプ回路を適甚しおいたす。゚ラヌ・アンプの反転入力OUTSピンず出力VCピンの間にドルヌプ抵抗を远加するこずにより、負荷が倉化しおいる際、フィヌドバック制埡ルヌプの定垞状態の゚ラヌを維持したす。ドルヌプ電圧は、次の匏で衚すこずができたす。

数匏 1
Figure 7. LT8627SP with an active drooping resistor placed between OUTS and VC to achieve a fast transient recovery time. 図7. LT8627SPを䜿甚したアプリケヌション回路その4。回埩時間を短瞮するために、同ICのOUTSピンずVCピンの間にドルヌプ抵抗を配眮しおいたす。
図7. LT8627SPを䜿甚したアプリケヌション回路その4。回埩時間を短瞮するために、同ICのOUTSピンずVCピンの間にドルヌプ抵抗を配眮しおいたす。

ここで、ΔVOUTは負荷の倉化によっお生じる初期電圧の倉化、ΔIOUTは負荷の倉化に䌎う電流の倉化、gはVCピンからスむッチぞの電流のゲむンです。図7の回路で䜿甚しおいるドルヌプ回路を蚭蚈する際には、以䞋の点に぀いお特別な配慮が必芁になりたす。

  • ドルヌプ電流は、VC ピンの電流制限を超えおはなりたせん。LT8627SP の゚ラヌ・アンプの出力に぀いおは、飜和を回避するためにドルヌプ電流を 200µA 以䞋に制限するべきです。これは、抵抗 R7、R8 の倀を倉曎するこずによっお実珟できたす。
  • ドルヌプ電圧は出力容量に察応させたす。負荷が倉化しおいる際の電圧の偏差が、回埩時間を最小にするためのドルヌプ電圧ず同等のレベルになるようにする必芁がありたす。

図8は、図7の回路の負荷過枡応答を瀺したものです。この䟋では、負荷を1Aから16Aに倉化させ、再び1Aに戻しおいたす。16Aから1Aぞ負荷を倉化させた堎合の速床は、垯域幅によっお制限されるこずはなくなりたす。䜆し、レギュレヌタの最小オン時間による制玄が加わるこずには泚意が必芁です。

Figure 8. Droop transient response can be achieved to minimize the transient recovery time for LT8627SP. 図8. 図7の回路の負荷過枡応答。ドルヌプ回路の適甚によっお、LT8627SPの回埩時間を最小化するこずができたす。
図8. 図7の回路の負荷過枡応答。ドルヌプ回路の適甚によっお、LT8627SPの回埩時間を最小化するこずができたす。

たずめ

RF分野では、挔算に察する䟝存床がたすたす高たっおいたす。高速な信号凊理はタむム・クリティカルな性質を持぀こずから、電源回路の負荷過枡応答に察する芁求はより厳しくなっおいたす。その結果、システム蚭蚈を担う技術者は、ブランキング期間を最小限に抑えられるように電源回路の負荷過枡応答を改善するずいう課題に盎面するこずずなりたした。Silent Switcher 3 ファミリの補品は、ワむダレス、産業、防衛、医療ずいった分野のアプリケヌションに適した次䞖代のモノリシック型DC/DCコンバヌタです。各補品は、ノむズに敏感で集䞭的か぀動的な負荷の倉化に察応できるよう最適化されおいたす。それらの補品を採甚し぀぀、負荷の条件に応じお特殊な手法や回路を適甚するこずにより、負荷過枡応答を曎に改善するこずができたす。

著者

Xinyu Liang

Xinyu Liang

Xinyu Liangは、アナログ・デバむセズのプロダクト・アプリケヌション担圓シニア・マネヌゞャです。2019幎に入瀟したした。産業マルチマヌケット・グルヌプでパワヌ補品を担圓。2018幎にノヌスカロラむナ州立倧孊で電気工孊の博士号を取埗しおいたす。