ADSP-SC584

製造中

デュアル・コアSHARC+とArm Cortex-A5 SOC、DDR、イーサネット、USB、349ボールcspBGA

データシート (Rev. C)
製品モデル
9
1Ku当たりの価格
最低価格：$28.73
利用上の注意

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいはその利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ･デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は予告なしに変更する場合があります。本紙記載の商標および登録商標は、各社の所有に属します。


本データシートの英語以外の言語への翻訳はユーザの便宜のために提供されるものであり、リビジョンが古い場合があります。最新の内容については、必ず最新の英語版をご参照ください。

なお、日本語版のデータシートは基本的に「Rev.0」（リビジョン0）で作成されています。そのため、英語版が後に改訂され、複数製品のデータシートがひとつに統一された場合、同じ「Rev.0」の日本語版のデータシートが異なる製品のデータシートとして表示されることがあります。たとえば、「ADM3307E」の場合、日本語データシートをクリックすると「ADM3311E」が表示されます。これは、英語版のデータシートが複数の製品で共有できるように1本化され、「ADM3307E/ADM3310E/ADM3311E/ADM3312E/ADM3315E」（Rev.G）と改訂されたからで、決して誤ってリンクが張られているわけではありません。和文化されたデータシートを少しでも有効に活用していただくためにこのような方法をとっておりますので、ご了解ください。
Viewing:
  • 製品の詳細
  • ドキュメント
  • ソフトウェア・リソース
  • ツールおよびシミュレーション
  • 評価用キット
  • 最新のディスカッション
    •

    製品の詳細

      SHARC+ コアの構造：
      • 500 MHz（3.0GFLOPS）/コア
      • パリティ付き5Mビット（640KB）L1メモリ/コア
        • オプションのキャッシュ/SRAMモード
      • 32ビット、40ビット、64ビット浮動小数点に対応
      ARMコアの構造：
      • 450 MHz ARM Cortex-A5（Neon/FPU付き）
      • 32kByte/32kByteのL1命令/データ・キャッシュ
      • 256kByteのL2キャッシュ
      共用システム・メモリ：
      • ECC保護付き256KB L2 SRAM
      最大2個の高速メモリ・コントローラ：
      • DDR3-900、DDR2-800、LPDDR（16ビット）
      高度なハードウェア・アクセラレータ：
      • FFT/iFFT（20 GFLOPS、1K-pt FFTあたり5usec）
      • FIR/IIRフィルタとSINCフィルタ、ASRC
      • OTP付きセキュリティ暗号化エンジン
      パッケージ：
      • 19mm × 19mm BGA（0.8mmピッチ）
      • 民生、工業、車載用
      周辺機器：
      • ギガビット・イーサーネットMAC（RGMII）
        • IEEE-1588 & AVBに対応（QoSとクロック再生）
      • USB2.0 HS OTG/デバイス・コントローラ（MAC/PHY）
      • 2x CAN2.0
      • MLB 3/6ピン（車載用デバイスのみ）
      • 最大8個のフルSPORTインターフェース（TDM & I2Sモード付き）
      • S/PDIF Tx/Rx、8x ASRCペア、PCG
      • 2x デュアルSPIと1x クワッドSPI（直接実行付き）
      • 3x I2Cと3x UART（フロー・コントロール付き）
      • 高度なパラレル・ペリフェラル・インターフェース
        • ビデオI/O又はパラレル・コンバータ・インターフェース向け
      • 2x リンク・ポート（双方向、8ビット、最大150MB/sec）
      • 3x 改良型PWM、ADC制御モジュール（ACM）
      • 8x GPタイマー、1x GP カウンター、WDTとRTC
      • 最大80 GPIO（他のインターフェースとともにマルチプレックスされる）
      • 8チャンネル、12ビット1MSPSハウスキーピングADC
      • 熱センサー
    ADSP-SC584
    デュアル・コアSHARC+とArm Cortex-A5 SOC、DDR、イーサネット、USB、349ボールcspBGA
    質問する
    サポート

    アナログ・デバイセズのサポート・ページはアナログ・デバイセズへのあらゆるご質問にお答えするワンストップ・ポータルです。

    ドキュメント

    データシート 1

    アプリケーション・ノート 14

    プロセッサ・マニュアル 2

    集積回路異常 1

    情報 1

    さらに詳しく

    ソフトウェア・リソース

    ミドルウェア 2

    • Operating Systems and Middleware

      • 軽量TCP/IP（lwIP）スタック

      CrossCore Embedded Studio向け軽量TCP/IP（lwIP）スタックは、組み込みプラットフォーム用に広く採用されているTCP/IPスタックの実装の1つで、TCP/IPセットの大半のネットワーキング・プロトコルに対応しています。

      詳細を表示

    ツールおよびシミュレーション

    SHARC プロセッサ　ソフトウェア＆ツール

    SHARC プロセッサ　ソフトウェア＆ツールの一覧を掲載しております。

    ツールを開く

    BSDLモデル・ファイル 2

    評価用キット

    eval board
    schematic 1
    EMULATOR-ADSP

    低価格の ICE-1000 と高性能な ICE-2000 USB ベースの JTAG エミュレータ

    今すぐ購入 詳細を表示

    機能と利点

    • Blackfin、Blackfin+、SHARC、およびARM 付きマルチコア SHARC+ の JTAG/SWD サポート
    • プラグアンドプレイ、USB 2.0 準拠
    • USB バス給電デバイス
    • Windows® 8.1、Window 7 互換
    • 複数プロセッサ I/O 電圧サポート:1.8 V、2.5 V、および 3.3 V
    • 複数プロセッサのサポート
    • ICE-1000 で 5 MHz の JTAG/SWD クロック動作
    • ICE-2000 で 最大46 MHz の JTAG/SWD クロック動作
    • ステータス表示を強化する多色 LED
    • リモート・デバッグをサポートするためにソフトウェアによって制御されるターゲット・リセット

    製品詳細

    アナログ・デバイセズ ICE-1000 および ICE-2000 エミュレータにより、アナログ・デバイセズ・プロセッサおよび DSP 上で高度なアプリケーションの作成、テスト、デバッグを簡単に実施できます。CrossCore® Embedded Studio 開発環境と連携して動作するこれらのエミュレータは、JTAG 準拠のアナログ・デバイセズのすべてのプロセッサに対して最高水準のサポートを提供します。

    ICE-1000/ICE-2000 で追加された新しいデバッグ機能:


    • Coresight シリアル・ワイヤ・デバッグ（SWD） 
    EMULATOR-ADSP
    低価格の ICE-1000 と高性能な ICE-2000 USB ベースの JTAG エミュレータ

    最新のディスカッション

    ADSP-SC584に関するディスカッションはまだありません。意見を投稿しますか？

    EngineerZone®でディスカッションを始める

    最近表示した製品

    MAX5895
    PRE-RELEASE
    16-Bit, 500Msps Interpolating and Modulating Dual DAC with CMOS Inputs
    DS1731
    PRODUCTION
    High-Precision Digital Thermometer and Thermostat