AD9152
推荐新设计使用双通道、16位、2.25 GSPS、TxDAC+数模转换器
- 产品模型
- 2
产品详情
- 支持输入数据速率高达1.125 GSPS
- 专有低杂散与失真设计
- 单载波LTE 20 MHz带宽(BW),ACLR = 77 dBc
(180 MHz IF时) - SFDR = 72 dBc(150 MHz IF时,−6 dBFS)
- 单载波LTE 20 MHz带宽(BW),ACLR = 77 dBc
- 灵活的4通道JESD204B接口
- 多芯片同步
- 固定延迟
- 数据生成器延迟补偿
- 可选1x、2x、4x、8x插值滤波器
- 低功耗架构
- 输入信号功率检测
- 用于保护下游模拟电路的紧急制动功能
- 发射使能功能可进一步省电
- 高性能、低噪声锁相环(PLL)时钟倍频器
- 数字反sinc滤波器和可编程有限脉冲响应(FIR)滤波器
- 低功耗: 1223 W (1.5 GSPS),1406 mW (2.0 GSPS),全部工作条件下
- 56引脚LFCSP(带裸露焊盘)
AD9152是一款双通道、16位、高动态范围数模转换器(DAC),提供2.25 GSPS最高采样速率,可以产生高达奈奎斯特频率的多载波。 DAC输出经过优化,可以与ADI公司的ADRF6720模拟正交调制器(AQM)无缝接口。可选三线式或四线式串行端口接口(SPI)允许对许多内部参数进行编程和回读。 满量程输出电流可以在4 mA至20 mA范围内进行编程。 AD9152提供56引脚LFCSP封装。 AD9152属于TxDAC+®系列。
产品特色
- 超宽信号带宽支持新兴的宽带和多频带无线应用。
- 先进的低杂散与失真设计技术,从基带到高中频的宽带信号可以实现高质量合成。
- 支持JESD204B子类1,可简化软件和硬件设计中的多芯片同步。
- 对于具有串行器/解串器(SERDES) JESD204B 4通道接口的数据接口宽度,引脚更少。
- 可编程发射使能功能有助于轻松实现功耗与唤醒时间之间的设计平衡。
- 小型封装,尺寸为8 mm × 8 mm。
应用
-
无线通信
- 多载波LTE和GSM基站
- 宽带中继器
- 软件定义无线电
- 宽带通信
- 点对点微波无线电
- LMDS/MMDS
- 发射分集、多路输入/多路输出(MIMO)
- 仪器仪表
- 自动测试设备
参考资料
数据手册 1
信息 1
器件驱动器 2
FPGA 互操作性报告 4
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9152BCPZ | 56-Lead LFCSP (8mm x 8mm w/ EP) | ||
AD9152BCPZRL | 56-Lead LFCSP (8mm x 8mm w/ EP) |
产品型号 | 产品生命周期 | PCN |
---|---|---|
未找到匹配项目 | ||
6月 14, 2021 - 20_0353 Assembly Site Transfer of Select LFCSP Products to ASE Korea |
||
AD9152BCPZ | 量产 | |
AD9152BCPZRL | 量产 | |
9月 1, 2016 - 16_0170 AD9152 Die Revision and Data Sheet Update |
||
AD9152BCPZ | 量产 | |
AD9152BCPZRL | 量产 |
这是最新版本的数据手册
软件资源
Evaluation Software 2
JESD204x Frame Mapping Table Generator
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
JESD204接口框架
Integrated JESD204 software framework for rapid system-level development and optimization
找不到您所需的软件或驱动?
硬件生态系统
部分模型 | 产品周期 | 描述 |
---|---|---|
Clocks 1 | ||
LTC6953 | 最后购买期限 | 具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
Fanout Buffers & Splitters 2 | ||
HMC7043 | 推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
HMC6832 | 最后购买期限 | 低噪声、2:8差分、扇出缓冲器 |
PLL Synthesizers 2 | ||
LTC6952 | 最后购买期限 | 具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
HMC7044 | 推荐新设计使用 | 带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
工具及仿真模型
DAC Companion Transport Layer RTL Code Generator
These command line executable tool generates a Verilog module which implements the JESD204 transmitter transport layer. The user specifies in a configuration file one or more modes to be supported by the transport layer module. These modes are defined as a set of JESD204 parameter values: L, M, F, S, N', and CF. The transport layer converts JESD204 lane data output from a JESD204 link layer IP to a data bus with a fixed width, containing interleaved virtual converter samples. Both JESD204B and JESD204C link layers are supported.
打开工具IBIS 模型 1
AD9144/AD9152/AD9154/AD9135/AD9136 AMI Model Download
打开工具
LTspice®是一款强大高效的免费仿真软件、原理图采集和波形观测器,为改善模拟电路的仿真提供增强功能和模型。
评估套件
最新评论
需要发起讨论吗? 没有关于 AD9152的相关讨论?是否需要发起讨论?
在论坛上发起讨论