AD6677
推荐新设计使用80 MHz带宽中频接收机
- 产品模型
- 2
产品详情
- JESD204B Subclass 0或Subclass 1编码串行数字输出
- 信噪比(SNR)：71.9 dBFS（185 MHz AIN，250 MSPS，NSR设为33%）
- 无杂散动态范围(SFDR)：87 dBc（185 MHz AIN，250 MSPS）
- 总功耗：
435 mW (250 MSPS) - 1.8 V电源电压
- 1至8整数输入时钟分频器
- 采样速率最高达250 MSPS
- 中频采样频率最高达400 MHz
- 模数转换器(ADC)内置基准电压源
- 灵活的模拟输入范围
-- 1.4 V p-p至2.0 V p-p（标称值1.75 V p-p） - ADC时钟占空比稳定器(DCS)
- 串行端口控制
- 节能的掉电模式
AD6677是一款11位、250 MSPS中频(IF)接收机，专门针对要求高动态范围性能、低功耗和小尺寸的电信应用中支持多天线系统而设计。
该器件包括高性能模数转换器(ADC)和噪声整形再量化器(NSR)数字模块。ADC由多级、差分流水线架构组成，并集成了输出纠错逻辑，每个ADC差分流水线的第一级包含一个宽带宽开关电容采样网络。集成基准电压源可简化设计。占空比稳定器(DCS)补偿ADC时钟占空比的波动，使转换器保持出色的性能。
ADC的输出内部连接到NSR模块。集成NSR电路能够提高奈奎斯特带宽内较小频段的信噪比(SNR)性能。该器件支持两种不同的输出模式，通过SPI可以选择输出模式。如果使能NSR特性，则在处理ADC的输出时，AD6677可以在有限的部分奈奎斯特带宽内实现更高的SNR性能，同时保持11位输出分辨率。
可以对NSR模块进行编程，以提供采样时钟22%或33%的带宽。例如，当采样时钟速率为250 MSPS时，在22%模式下，AD6677可以在55 MHz带宽内实现最高76.3 dBFS的SNR；在33%模式下，它可以在82 MHz带宽内实现最高73.5 dBFS的SNR。
禁用NSR模块时，ADC数据直接以11位的分辨率提供给输出端。这种工作模式下，AD6677能够在整个奈奎斯特带宽内实现最高65.9 dBFS的SNR。因此，AD6677可以用于电信应用，例如要求更宽带宽的数字预失真观测路径。
输出数据直接送至外部JESD204B串行输出通道。此输出设置为电流模式逻辑(CML)电平。支持一种模式，使得输出编码数据通过一条通道发送（L = 1；F = 4）。器件提供同步输入控制（SYNCINB±和SYSREF±）。
AD6677接收机能够对很宽的中频频谱进行数字化处理。该IF采样架构与传统的模拟技术或较低集成度的数字方法相比，能大幅度降低器件的成本和复杂度。
需要时，灵活的掉电选项可以明显降低功耗。通过专用快速检测引脚支持可编程超量程电平检测。
产品特色
- 可配置JESD204B输出模块集成锁相环(PLL)，支持每通道最高5 Gbps的采样速率。
- 中频接收机包括11位250 MSPS ADC，ADC具有可编程的噪声整形再量化器(NSR)功能，当带宽降低至采样速率的22%或33%时，它能提高信噪比。
- 支持可选RF时钟输入以简化系统板设计。
- 取得专利的差分输入在最高至400 MHz的输入频率下仍保持出色的信噪比(SNR)性能。
- 片内1至8整数输入时钟分频器和SYNC输入支持多器件同步。
- 采用1.8 V单电源供电。
- 标准串行端口接口(SPI)支持各种产品特性和功能，例如：控制时钟DCS、掉电模式、测试模式、基准电压模式、超量程快速检测以及串行输出配置等。
应用
- 通信
- 分集无线电和智能天线(MIMO)系统
- 多模式数字接收机(3G)
TD-SCDMA、WiMAX、 WCDMA、
CDMA2000、GSM、 EDGE、LTE - I/Q解调系统
- 通用软件无线电
参考资料
FPGA 互操作性报告 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD6677BCPZ | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) | ||
| AD6677BCPZRL7 | 32-Lead LFCSP (5mm x 5mm x 0.75mm w/ EP) |
这是最新版本的数据手册
软件资源
找不到您所需的软件或驱动?
申请驱动/软件硬件生态系统
| 部分模型 | 产品周期 | 描述 |
|---|---|---|
| Clocks 10 | ||
| AD9523 | 不推荐用于新设计 | 14路输出、低抖动时钟发生器 |
| AD9523-1 | 推荐新设计使用 | 低抖动时钟发生器，提供14路LVPECL/LVDS/HSTL输出或29路LVCMOS输出 |
| AD9524 | 不推荐用于新设计 | 6路输出、双环路时钟发生器 |
| AD9510 | 推荐新设计使用 | 1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，8路输出 |
| AD9511 | 推荐新设计使用 | 1.2 GHz时钟分配IC，PLL内核，分频器，延迟调整，5路输出 |
| AD9512 | 推荐新设计使用 | 1.2 GHz时钟分配IC、2路1.6 GHz输入、分频器、延迟调整、5路输出 |
| AD9513 | 推荐新设计使用 | 800 MHz时钟分配IC，分频器，延迟调整，三路输出 |
| AD9514 | 推荐新设计使用 | 1.6 GHz时钟分配IC、分频器、延迟调整、3路输出 |
| AD9515 | 推荐新设计使用 | 1.6 GHz时钟分配IC，分频器，延迟调整，两路输出 |
| AD9525 | 推荐新设计使用 | AD9525旨在满足长期演进(LTE)和多载波GSM基站设计的转换器时钟要求。 |
| RF VGAs 2 | ||
| ADL5202 | 过期 | 宽动态范围、高速、数字控制VGA |
| AD8376 | 推荐新设计使用 | 超低失真IF双通道VGA |
| 差分放大器和 ADC 驱动器 3 | ||
| ADA4927-1 | 推荐新设计使用 | 超低失真电流反馈型ADC驱动器 |
| ADA4938-1 | 推荐新设计使用 | 超低失真差分ADC驱动器（单通道） |
| ADL5562 | 推荐新设计使用 | 2.6GHz 超低失真RF/IF差分放大器 |
工具及仿真模型
评估套件
AD6677评估板
资料
最新评论
需要发起讨论吗？ 没有关于 AD6677的相关讨论？是否需要发起讨论？
在EngineerZone®上发起讨论