ディジタルレシーバアプリケーションにおける高性能ADCおよびRF部品に対するダイナミック性能要件

要約

今日の基地局システム(BTS)は多様な種々の基準に適合し、信号チェーンの各ブロックにおいて重要な仕様を満たさなければなりません。以下の文書は信号チェーンの各部品におけるこれらの要求を明らかにします。各部品の例としては、ダイナミック性能の高いADC、可変利得アンプ、ミキサおよび局部発振器とし、代表的なアプリケーションであるBTSにおける使用の詳細、および高ダイナミック性能、高いインターセプト性能、さらに低ノイズを達成するために、それらがいかに厳しい要求を満たすかを詳述します。

ほとんどすべてのディジタル受信器においては、高性能のアナログ-ディジタル変換器(ADC)及びアナログ部品に対して、非常に厳しい条件が求められます。例えば、セルラ基地局のディジタル受信器では、よりローレベルの信号を正しく復調することが必要でありながら、ハイレベルの干渉要素(またはブロッカ)を扱うために十分に大きいダイナミックレンジが要求されます。マキシムのMAX1418 (15ビット65Msps ADC)またはMAX1211 (12ビット65Msps ADC)は、MAX9993 (2GHz)またはMAX9982 (900MHz)の集積化ミキサと組み合わせて、レシーバラインアップの中で最も重要な2つの段に対して非常に大きいダイナミックレンジを与えます。それに加えて、マキシムのMAX2027及びMAX2505のIFディジタル可変利得アンプ(DVA)は多くのアプリケーションに対して必要とされるゲイン調整付で非常に高い3次出力インターセプト性能(OIP3)を提供します。

セルラ基地局(BTS：ベーストランシーバステーション)は多くの異なったハードウエアモジュールで構成され、この中には、その1つとしてRFレシーバ(Rx)及びトランスミッタ(Tx)の機能、即ちトランシーバ(TRx)が含まれています。従来のアナログAMPS及びTACS BTSでは、1個のトランシーバがデュープレクスされたRxとTxのキャリアを扱います。多くのトランシーバでは、必要とする呼出し範囲を得るために十分な種類のキャリアを必要とします。アナログ技術はCDMA及びWCDMAに代替されつつあり、欧州は十年以上前にGSMを改良しました。CDMAでは、多くの呼出しは同じRF周波数を使用し、このためシングルのトランシーバを使って多くの呼出し信号を同時に扱うことができます。今日、様々なCDMA及びGSMの設計が存在しますが、BTSの製造業者はコストを削減し電力を節約する方法を常に模索しています。単一キャリアによるソリューションまたは多重キャリアレシーバがこれを達成することができます。図1にはBTS装置で一般的に使われているサブサンプリングレシーバアーキテクチュアにおけるメインブロックが示されています。

図1. サブサンプリングレシーバ方式

マキシムのMAX9993 (2GHz)及びMAX9982 (900MHz)ミキサは低いノイズ指数と共に、増幅とハイリニアリティを備え、多くの設計において設計者は損失の多い受動ミキサを使わずに済みます。MAX2027とMAX2055はレシーバの1次及び2次のIF段で動作するように設計されています。両製品とも、全利得調整範囲において+40dBmの3次出力インターセプト(OIP3)を提供します。MAX1418 (15ビット、65Msps)とMAX1211 (12ビット、65Msps)のデータ変換器は図1に示されていますが、大部分のアプリケーションを満たす他のスピードグレードが両方の変換器ファミリに含まれています。2番目のダウンコンバータを除去(点線で示された部分)する場合は、図はシングルのダウンコンバータの構成を示すことになります。

マキシムの低ノイズADC、MAX1418

図1に示すサブサンプリングレシーバ構成に対して、ADCに過酷なノイズ及び歪み要件が与えられます。レシーバのアプリケーションでは、よりローレベルが望まれる信号が単独で、または振幅が非常に大きい不要な信号の存在の元で、ディジタル化されます。レシーバを適切に設計するためには、これらの2つの極端な場合に対してADCの実効ノイズ指数を決定しなければなりません。変換器のノイズ指数は、その総合ノイズパワーを熱ノイズフロアに対して比較することによって決定されます。アナログ入力信号が小さい場合、熱 + 量子化ノイズのパワーがADCのノイズフロアを決定し、それがADCの実効ノイズ指数(NF)を近似するために使われます。

実際には、信号が小さい状態でADCの実効ノイズ指数が分かり、アナログ回路(RFとIF部)の縦続接続ノイズ指数が決定されると、必要とするレシーバのノイズ指数を満たすようにADC前段の最小パワーゲインが選ばれます。パワーゲインの大きさの上限は最大のブロッカ、またはADCの前段でレシーバが耐えることができる最高の干渉レベルによって決まります。BTSのアプリケーションでは、自動利得制御(AGC)を実装することなく、ノイズ指数要件(レシーバ感度)と最大ブロッカ要件の両方を満たす十分なダイナミックレンジをADCが持たない場合が多くなります。AGCはRF段、IF段、またはその両方に持たせることができます。

MAXIM1418ファミリの他の変換器はf_INPUT = f_CLOCK/2の場合にベースバンド性能が最適化されています。この周波数範囲で動作させ、ベースバンドに最適化された部品を使用すると最良の可能な変換器のダイナミックレンジを得ることができます。これらの変換器には、65MHzのクロック速度に最適化されたMAX1419及び80MHzのクロック速度に最適化されたMAX1427が含まれており、両方ともベースバンドにおいて94.5dBcのSFDR性能を備えています。

次に示す例は表1に示したMAX1418の仕様を用います。

表1. MAX1418の電気的特性

Parameter	Condition	Symbol	Typ Value	Units
Resolution		N	15	Bits
Analog Input Range		VID	2.56	VP-P
Differential Input Resistance		RIN	1	kΩ
AC Specifications	fCLK = 65Msps
Thermal + Quantization Noise Floor	Analog input = -35dBFS	Nfloor	-78.2	dBFS
Signal-to-Noise Ratio Analog in = -2dBFS	fIN = 70MHz	SNR	73.6	dB
Spurious-Free Dynamic Range Analog in = -2dBFS	fIN = 70MHz	SFDR	84	dB
Signal-to-Noise-and-Distortion Analog in = -2dBFS	fIN = 70MHz	SINAD	73.3	dB

MAX1418はLSBを使用しないで14ビットインタフェースで使用することができます。この場合、わずかにSNR性能が損なわれますが、SFDR性能は基本的に影響されません。

図2は大きいレベルのブロッカが存在しない場合のADCのノイズ寄与を図示しています。ADCの前段までのすべてのアナログ回路が縦続ノイズ指数3.5dBを持つと仮定します。最初の近似として、CDMA基地局レシーバの、あるターゲット感度を達成するために、ADCによる総合受信ノイズ指数の悪化が0.2dBを超えないことを設計者の目標にして設定することにします。このノイズ指数の値はエアインタフェース要件に対して十分なマージンを持つはずです。もっとも、エアインタフェース要件は最終的には最終段のEb/No (ビットエネルギのノイズパワースペクトラム密度に対する比)にも依存します。もし、表1に示すMAX1418の熱 + 量子化ノイズのフロアが使われると、デバイスが61.44Msps (チップ速度の50倍)のクロックで動作している場合、等価ノイズ指数は26.9dBと計算されます。1.23MHzのCDMAチャネル帯域幅におけるADCのノイズは達成される処理ゲインによるナイキスト帯域幅におけるノイズよりも14dB低くなります。必要とするレシーバのノイズ指数3.7dBを達成するためには、36dBの全体利得を必要とします。

図2. ブロッカが存在しない場合のADCのノイズに対する寄与

ADCの前段で36dBのゲインを持つと、アンテナ端子における-30dBmを越える最大シングルトーンブロッカはADCのフルスケール入力を超えることになります。cdma2000®のセルラ基地局基準はアンテナ端子で許容される最大のブロッカレベルを-30dBmと規定しています。この例では、ADCに印加される最大許容ブロッカ信号を大きくするために6dBのゲインマージンが用いられており、基準仕様に対してマージンを持つことができます。2dBのヘッドルームが許容されると仮定すると、6dBのゲインの低下はアンテナ端子において最大-26dBmのブロッカレベルとADC入力で+4dBmを与える結果になります(図3を参照)。セルラ基準は、単一のブロッカが存在した場合は、基準感度に対して全体(ノイズ + 熱)で3dBの悪化を許容しています。個々のノイズと歪み成分の配分は設計者に任せられています。

6dBのAGCを印加している状態でブロッカが存在する場合、RFフロントエンドの縦続されたノイズ + 歪みを、ノイズ指数として1dBだけ(標準値の3.5dBから)悪化することを設計者が許容するとしましょう。ADCの前段までの利得が30dBしかなく、ADCのSNR性能によって決定される実効ノイズ指数が29.4dBであるため、縦続レシーバのノイズ指数は”ブロック状態”では5.7dBになり、これはレシーバ感度から計算した3.7dBのノイズ指数から2dBの悪化になります。この計算にはスプリアス性能を考慮していないため、スプリアスがないADCのダイナミックレンジ(SFDR)性能は、さらに1dBを許容することができます。ブロッカが存在する場合は、ノイズとSFDRの寄与を個別に計算する代わりに、実効NFを計算するためにSINADを使うことができたはずです。

図3. ブロッカが存在する場合のADCのノイズに対する寄与

MAX1211はシングルのダウン変換方式を可能にする

もし、より高いIF周波数において十分なSNRとSFDR性能をコンバータから得ることができた場合には、シングルダウン変換方式と共にサブサンプリング方式の使用が可能です。マキシムのMAX1211は、このことを想定して設計され、また間もなく発表される80Msps及び95Mspsバージョンとピンコンパチブルの12ビット65Msps変換器です。この変換器ファミリは400MHzまでの入力周波数に対して直接IFサンプリングを可能にし、また、高級な差動またはシングルエンドクロック入力のような機能を持ち、20%～80%のクロックデューティサイクルを可能にし、データバリッドインディケータによってクロックとデータタイミングが簡単化され、2の補数またはグレイコードでディジタル出力し、6mm × 6mm × 0.8mmの40ピン薄型QFNパッケージで提供されます。MAX1211の標準仕様は表2に示されており、175MHzのアナログ入力周波数に対して優れたAC性能が示されています。(注：改良されたMAX1211バージョンは、そのAC性能が下の表に示されていますが、1ヶ月以内に入手可能です。)

表2. MAX1211の電気的特性

Parameter	Condition	Symbol	Typ Value	Units
Resolution		N	12	Bits
Analog Input Range		VID	2	VP-P
Differential Input Resistance		RIN	15	kΩ
AC Specifications	fCLK = 65Msps
Thermal + Quantization Noise Floor	Analog input = -35dBFS	Nfloor	69.3	dBFS
Signal-to-Noise Ratio Analog in = -0.2dBFS	fIN = 32.5MHz fIN = 175MHz	SNR	68.3 66.8	dB
Spurious-Free Dynamic Range Analog in = -0.2dBFS	fIN = 32.5MHz fIN = 175MHz	SFDR	82.4 79.7	dB
Signal-to-Noise-and-Distortion Analog in = -2dBFS	fIN = 32.5MHz fIN = 175MHz	SINAD	68.1 66.5	dB

ダブルダウン変換の代わりにシングルダウン変換を選択すると大きい利点が得られます。2番目のダウン変換ミキサ、2番目のIFゲイン段、及び2番目のLO合成回路を除去すると、部品点数とプリント基板のスペースを約10%節減することができ、コストを10ドル～20ドル削減することができます。

別の方式のスプリアスについて

部品点数、プリント基板スペース、電力、及びコストを削減しても、それが十分なインセンティブにならなければ、次の例がMAX1211をシングルダウン変換として使用した場合に得ることができる周波数プランニングの利点を示しています。cdma2000レシーバがPCS周波数帯域で動作するように設計される場合を考えてみましょう。61.44MHzのサンプリング速度でシンセサイザのレファレンス周波数を30.72MHzにして、初段のIF周波数を帯域幅が約1.24MHzで169MHzにある第6ナイキスト帯域の中心に選ぶとします。初段のIFと同じ中心周波数を用いると、2番目のIF周波数を担うDDC方式は46.08MHzにある2番目のナイキスト帯域に中心を持つことになります。

表3. SDCとDDC方式に対するスパー(Spur)探索の仮定

SDC	DDC	Parameter	Value
x	x	Receive band	1904.3800 to 1905.6200MHz
x	x	Clock Frequency	61.44000MHz
x	x	Max clock harmonic	30
x	x	Synthesizer ref freqL	30.7200MHz
x	x	Max synthesizer harmonic	40
x	x	First injection LS	1736.0000MHz
x	x	Max 1st LO harmonic	5
x	x	Receive image band	1566.3800 to 1567.6200MHz
x	x	First IF band	168.3800 to 169.6200MHz
	x	Second injection LS	122.9200MHz
	x	Max 2nd LO harmonic	5
	x	1st IF image band	76.2200 to 77.4600MHz
	x	Second IF band	45.4600 to 46.7000MHz

表3はシングルキャリア、シングルダウン変換(SDC)、及びダブルダウン変換(DDC)に対してRFキャリアがPCS帯域の上端に近い場合にスパー(Spur)探索を行うことを仮定しています。SDC方式に対して、スパー探索の結果、RF受信帯域、受信イメージ帯域、IF帯域、及びIFイメージ帯域において合計134個のスパーを持つ結果になりました。これらのスパーの大部分は高次であり、レシーバの性能を悪化させません。DDC方式に対しては、このスパー探索の結果は2400を超え、それはSDC方式に対して計算されたものより、18倍も多いと言う結果になりました。これらのスプリアス積はRF受信帯域、受信イメージ帯域、1次IF帯域、1次IFイメージ帯域、2次IF帯域、及び2次IFイメージ帯域において起こります。より高いクロックの高調波及びシンセサイザの周波数との組合せによるスパーは良好なプリント基板のレイアウトの実施とフィルタリングによって比較的容易に減少します。しかし、非常に多数の低次のスパーを少なくすることは困難です。

マキシムのIFアンプ、MAX2027とMAX2055

マキシムは、また、1dB刻みでゲインをディジタル可変することができる高性能のIFアンプを提供します。MAX2027は周波数帯域が50MHz～400MHzのシングルエンド入力/シングルエンド出力を持つディジタル可変利得アンプ(DVGA)です。このDVGAは最大利得で5dBという小さいノイズ指数を提供します。MAX2055は周波数帯域が30MHz～300MHz用の高性能ADCを駆動することを目指したシングルエンド入力/差動出力DVGAです。MAX2055の差動出力とADCの差動入力の間には昇圧型のトランスを置くことができます。トランスは差動的に駆動され、出力信号間のバランスとトランスの性能を最適化することができます。2種のDVGAとも5Vのバイアスで動作し、すべての利得設定範囲において+40dBmのOPI3を持ちます。さらに詳細はjapan.maximintegrated.comにあるマキシムのウェブサイトの関連するデータシートを参照してください。

マキシムのハイリニアリティミキサ、MAX9993とMAX9982

レシーバ回路において、ミキサはその性能に過酷な要件を与える大入力信号にさらされます。理想的には、ミキサの出力信号振幅と位相は入力信号の振幅と位相に比例し、LO信号の特性には無関係であるものです。この仮定を用いると、ミキサの振幅応答はRF入力に対して線形でありLO入力とは独立です。

しかし、ミキサの非線形性がスプリアスレスポンスと呼ばれる不要な混合積を作り出します。それはミキサのRF入力ポートに到達してIF周波数において応答を作り出す不要な信号に起因します。必要とするIF周波数に、その不要な信号が干渉する場合、ミキシングのメカニズムは次のように記述することができます：

f_IF = ± m f_RF ± n f_LO ここでIF、RF、及びLOはそれぞれ、命名されたポートにおける信号であり、mとnはRFとLOがミックスされて作り出される多数のスプリアス積の種類を表すためのRFとLOの整数倍高調波を表します。

集積化(または能動)平衡型ミキサの設計、例えばMAX9993とMAX9982は、受動型ミキサの性能上のライバルとして人気が高まりつつあります。平衡型ミキサはmまたはnが偶数の場合に、あるスプリアス応答を排除し、その結果優れた2次高調波性能を得ることができます。理想的な2重平衡型ミキサはmまたはｎ(または両方)が偶数の場合にすべての応答を排除します。IF、RF、及びLOポートはすべての2重平衡型ミキサにおいて、相互にアイソレートされています。バランの設計が適切であると、これらのミキサはRF、IF、及びLO帯域をオーバラップさせることができます。MAX9993とMAX9982の機能には次のものが含まれます：ゲイン、小さいノイズ指数、内蔵LOバッファ、低いLO駆動、2種の周波数入力を可能にするLOスイッチ、優れたLOノイズ性能、及びRFLOポートにRFバランを搭載。

マキシムのミキサは優れたノイズ特性を持つLOバッファ(複数)を内蔵しており、LOを駆動するための入力要件を容易にします。LOノイズはレシーバの感度を下げるハイレベルの入力ブロッキング信号と相互にミックスされます。MAX9993とMAX9982は、両方とも、ブロッカが存在した場合にレシーバの感度を下げるインパクトを最小化するように設計されたローノイズのLOバッファ(複数)を備えています。例えば、注入信号を供給するVCOが145dBC/Hzのサイドバンドノイズ性能を持つと仮定します。MAX9993に対する標準的なLOノイズ性能は-164dBC/Hzであるため、複合のサイドバンドノイズ性能は0.05dBC/Hzだけ悪化して-144.95dBC/Hzとなります。このように、ユーザはミキサに対してローレベルのLO注入信号を用意する必要性からの利点のみならず、MAX9993のLOバッファの性能によってレシーバの相互ミキシング性能が悪化しないことを保証することができます。

特に問題の多い2次のスプリアス応答はハーフIF (1/2IF)のスプリアス応答と呼ばれ、ローサイドインジェクションに対して(m = 2、n = -2)のミキサ指数、ハイサイドインジェクションに対して(m = -2、n = 2)に対して定義されます。ローノイズインジェクションに対して、ハーフIFスプリアス応答を作り出す入力周波数は必要とするRF入力周波数からfIF/2だけ必要とするRF周波数の下に位置します(図4を参照)。必要とするRF周波数は1909MHzによって表され、1740MHzのLO周波数と結合されて、その結果のIF周波数は169MHzとなります。CDMAのRFとIFのキャリアは1.24MHzの帯域を占有しますが、その中心のキャリア周波数を示す単一周波数が図示されています。この例に対して、1824.5MHzにある不要信号は169MHzにハーフIFのスプリアス積を発生します。

証明：
2 × f_Half-IF - 2 × f_LO =
2 × (f_RF - f_IF/2) - 2 × (f_RF - f_IF) =
2 × f_RF 2 × f_IF/2 - 2 × f_RF+2 × f_IF = f_IF

この結果：
2 × 1824.5MHz - 2 × 1740MHz = 169MHz

図4. 必要とするf_RF、f_LO、f_IF及び不要な f_Half-IFの周波数配置

2 × 2スプリアス応答と呼ばれるリジェクション量はミキサの2次インターセプトポイントIP2から予測することができます。図5に示す2 × 2 IMRまたはスプリアス値はマキシムのMAX9993データシートから取られたものです。図における信号レベルは入力IP2 (IIP2)性能が計算されるミキサの入力を基準にしていることに注意してください。

そのような2 × 2性能レベルを計算すると、次のようなすばらしい結果となります：

IIP2 = 2 × IMR + P_SPUR = IMR + P_RF
= 2 × 70dBc + (-75dBm) = 70dBc + (-5dBm)
= +65dBm

同様に、マキシムの900MHzアクティブミキサのMAX9982では次に示す同様な条件の下に2RF-２LOスプリアス応答として標準値で65dBCが得られます：

IIP2 = 2 × IMR + P_SPUR = IMR + P_RF
= 2 × 65dBc + (-70dBm) = 65dBc + (-5dBm)
= +60dBm

図5. ミキサ入力を基準とした信号に対する2次インターセプト、IIP2の計算

ミキサ直前のRF経路に置かれたイメージ除去フィルタはアンプのすべての高調波を減衰させます。LO経路にあるノイズフィルタはLOインジェクション源を原因とする高調波を減衰させます。ハイレベルの入力信号は歪みまたは相互変調積を作り出し、デバイスまたはシステムの入力または出力における、入力インターセプトポイントを計算することによって定量化することができます。ミキサのLOパワーを一定に保つ場合には、インターセプトポイントまたは歪み積の次数はLO乗算器によってではなく、RF乗算器によって決定されます。それはRF信号における変動のみが対象になるからです。次数は入力レベルの上昇につれて歪み積の振幅がどのくらいの速さで増加するかを示します。

マキシムの15ビットADCのMAX1418は優れたノイズ特性を提供するため、レシーバのゲインが小さくて済み、その結果、AGCを最小として大きいブロッカまたは干渉レベルに耐えることができることを、これまで示しました。MAX1211のADCファミリは、初段のIF周波数が最高400MHzまでのシングル変換レシーバ方式に最適です。それに加えて、マキシムのRF帯域ミキサのMAX9993とMAX9982RFは低いノイズ指数及び今日、多くのレシーバ設計で用いられている受動型のミキサの必要性を排除できるだけの十分なパワーゲインと共に、必要とするリニアリティを備えています。マキシムのMAX2027とMAX2055のDVAは全利得調整範囲にわたって約+40dBmのOIP3値(標準値)を備えています。これらの部品を合わせて使用すると、高性能レベルを非常に効果的なコストで実現することができます。

1. 出力のインターセプトポイントは、測定しようとする回路またはシステムのゲイン(dBで表現)を、単に入力のインターセプトポイントに加えたものです。

参考資料

1. マキシムのウェブサイトjapan.maximintegrated.comにある参照アプリケーションノート：
   • AN 728 'Defining and Testing Dynamic Parameters in High-Speed ADCs, Part 1'
   • AN 729 'Dynamic Testing of High-Speed ADCs, Part 2'
   • AN 1197 'How Quantization and Thermal Noise Determine an ADC's Effective Noise Figure'
   • AN 1929 'Understanding ADC Noise for Small and Large Signal Inputs for Receiver Applications'
   • AN 1838 'Mixer 2x2 Spurious Response and IP2 Relationship'
   • AN 2021 'Specifications and Measurement of Local Oscillator Noise in Integrated Circuit Base Station Mixers'
   • AN 2371 ｢集積化RF周波数ミキサとパッシブミキサのソリューションを比較したときの全体的なカスケード性能について｣
2. 'Digital Techniques for Wideband Receivers' by James Tsui, Artech House Publishers, 1995.
3. 'RF Design Guide, Systems, Circuits, and Equations' by Peter Vizmuller, Artech House Publishers, 1995.
4. 'CDMA Systems Engineering Handbook' by Jhong Sam Lee & Leonard E. Miller, Artech House Publishers, 1998.

この記事に類似した内容が雑誌｢Microwaves&RF｣の2月号に掲載されています。