DS1746
量产Y2K兼容、非易失时钟RAM
Viewing:
产品详情
- 集成NV SRAM、实时时钟、晶体、电源故障控制电路和锂能源
- 时钟寄存器的访问方式与静态RAM的访问方式相同。这些寄存器驻留在RAM的前八个位置。
- 世纪字节寄存器(即符合Y2K标准)
- 具有完全的非易失性,在没有电源的情况下可运行超过10年
- BCD编码的世纪、年、月、日期、星期、时、分、秒,自动闰年补偿有效期至2100年
- 电池电压电平指示器标志
- 电源故障写保护支持±10% VCC电源容差
- 锂能源在首次通电之前会断电以保持新鲜度
- 仅DIP模块标准JEDEC字节宽128k x 8静态RAM引脚排列
- 仅PowerCap模块板
- 表面贴装封装便于直接
- 连接到PowerCap包含
- 电池和晶体
- 可更换电池(PowerCap)
- 上电复位输出与其他密度的DS174xP计时RAM引脚兼容
- 还提供工业温度范围:−40°C至+85°C
DS1746是一款全功能、符合2000年标准(Y2KC)的实时时钟/日历(RTC)和128k x 8非易失性静态RAM。用户对DS1746内所有寄存器的访问都通过字节宽接口实现,如图1所示。RTC信息和控制位驻留在RAM的前八个位置。RTC寄存器包含24小时二进制编码十进制(BCD)格式的世纪、年、月、日期、星期、时、分和秒数据。每月的日期和闰年会自动校正。RTC时钟寄存器采用双缓冲,以避免在时钟更新周期过程中访问错误数据。双缓冲系统还可以防止因访问时间寄存器数据而造成的时间损失,因为计时倒计时会持续不断进行。DS1746还包含自己的电源故障电路,当VCC电源处于超出容差的状态时,该电路会取消选择器件。低VCC电平会导致系统操作不可预测,而此功能避免了错误的访问和更新周期,可在此期间防止数据丢失。
参考资料
数据手册 2
可靠性数据 1
设计笔记 4
技术文章 2
这是最新版本的数据手册
硬件生态系统
部分模型 | 产品周期 | 描述 |
---|---|---|
存储IC 1 | ||
DS9034PCX | 推荐新设计使用 | PowerCap,带有晶振 |
最新评论
需要发起讨论吗? 没有关于 DS1746的相关讨论?是否需要发起讨论?
在论坛上发起讨论