

フェーズド・アレイ向けの ^{想像を想え} ハイブリッド型ビーム フォーミング、受信側の電力効率を 定量的な解析で明らかにする

著者: Prabir K. Saha、IC設計エンジニア

概要

ビームフォーミング向けのアーキテクチャは、アナログ方式、 デジタル方式、ハイブリッド方式に大別できます。本稿では、 電力効率に着目してこれらの方式の比較を行います。それに 向けて、フェーズド・アレイ・アンテナのレシーバー側を対象 とし、3種のアーキテクチャの消費電力を表す詳細なモデルを 作成しました。数式に基づくそれらのモデルを使用することに より、様々なコンポーネントがトータルの消費電力にどのよう に寄与するのかを明確化することができます。また、フェーズ ド・アレイ・アンテナの様々なパラメータによって消費電力が どのように変化するのかを確認することも可能になります。各 アーキテクチャにおけるビーム-帯域幅積(beam-bandwidth product) あたりの消費電力を比較すると、1つの事実が明ら かになります。その事実とは、アンテナ素子数の多いミリ波対 応のフェーズド・アレイ・アンテナでは、ハイブリッド方式を 採用することによって大きなメリットが得られるというもので す。

はじめに

本稿では、同時に複数のビームを生成する能力と電力効率に着 目し、アナログ方式、デジタル方式、ハイブリッド方式のビーム フォーミングを比較します。フェーズド・アレイ・アンテナは、 レーダーや通信システムにおいてますます重要な役割を担うよう になりました。それに伴い、システムの性能と効率を改善する方 法に対する関心が改めて高まっています。従来のアナログ方式 のビームフォーミング (ABF: Analog Beamforming) と比較 した場合、デジタル方式のビームフォーミング(DBF: Digital Beamforming)を採用することで、いくつかのメリットが得ら れます。このことについては、数十年前から明らかになっていま した。しかし、デジタル信号処理に関連する様々な課題が存在す ることから、DBFはさほど普及しませんでした。ただ、デバイス の小型化が継続的に進み、それに伴ってコンピューティング能力 が指数関数的に増大した結果、再びDBFに対する関心が高まっ てきました。実際、DBFは多くの魅力的な性質を備えています。 しかし、現在でも消費電力とコストの増大という問題が大きな懸 念事項になっています。それに対し、ハイブリッド方式のビーム フォーミングであれば、優れた電力効率を実現できます。そのた め、同方式のビームフォーミングは、多くのアプリケーションに とっての最適な解になる可能性があります。



VISIT ANALOG.COM/JP

アナログ方式とデジタル方式の違い

ビームフォーミングの処理における基本的な要素は遅延と加算で す。遅延と加算は、アナログ領域またはデジタル領域のどちらか で行われることになります。アナログ領域で処理を行うのがABF です。ABFは、シグナル・チェーンの中のどこで遅延と位相シ フトを適用するのかによって更に細分化することができます。本 稿では、RF領域のビームフォーミングだけを検討の対象とする ことにします。その場合、ABFを実現するシステムの構成は図1 (a)のようになります。ABFでは、まず数多くのアンテナ素子か ら得られる信号に重み付けをして結合する処理を行います。その 結果としてビームが生成されます。そのビームは、ミキサーを介 してシグナル・チェーンの後段に引き渡されます。従来のフェー ズド・アレイ・アンテナは、多くの場合このような形態で実装さ れていました。

このアーキテクチャにはいくつかの欠点があります。1つは、同 時に多数のビームを生成するのが難しいというものです。複数の ビームを生成するには、各アンテナ素子からの信号を分割した上 で個々に遅延と加算を適用する必要があります。そのために必要 なVAP (Variable Amplitude and Phase:可変の振幅/位相) ブロックの数は、アンテナ素子の数とビームの数に比例します。 VAPブロックと分割/結合回路(スプリッタとコンバイナ)の実 装にはかなりの面積が必要になります。何本ものビームを生成し ようとすると、分割/結合回路の占有面積と複雑さが無視できな いレベルで増大します。つまり、同時に多数のビームを生成した い場合、ABFは実用的な方法だとは言えないということです。特 に、プレーナ・アレイでは、占有面積が大きくなると、アンテナ 素子の間隔によって決まるグリッド内に電子コンポーネントを配 置するのも難しくなります。更に、より基本的な問題として、分 割を行うたびにS/N比が低下してしまいます。ノイズ・フロアに 埋もれさせることなく信号を分割できる回数は、ノイズ・フロア によって制限されます。

一方、DBFであれば同時に複数のビームを比較的容易に生成で きます。図1(b)に示したように、DBFでは各アンテナ素子か らの信号は個々にA/D変換されます。その後、ビームフォーミン グの処理をデジタル領域で実施します。ひとたびデジタル・デー タに変換すれば、忠実度を損なうことなく信号を複製することが できます。つまり、新たに複製した信号に対して遅延と加算を適 用することで、新たなビームを生成することが可能です。この処 理は、必要なだけ繰り返すことができるので、理論上は無限の数 のビームを生成できることになります。ただ、実際にはデジタル 信号処理の能力には限界があります。より多くの処理を行えば消 費電力とコストも増加するので、ビームの数(またはビーム - 帯 域幅積)は制限されることになります。また、DBFではビームの 数を必要なタイミングで変更できます。これは、ABFでは不可 能な処理です。加えて、より高精度なキャリブレーションやアダ プティブなヌリング処理を適用することもできます。このような メリットが得られることから、DBFは通信やレーダーに使われる 様々なフェーズド・アレイ・アンテナにとって魅力的な選択肢に なります。但し、そうしたあらゆるメリットを活かそうとすると、 その代償としてコストと消費電力が増加します。ABFでは、ビー ムの生成に必要なA/Dコンバータ(ADC)とミキサーは1つず つです。それに対し、ベースバンド領域でDBFを実施する場合 には、アンテナ素子ごとにADCとミキサーを用意する必要があ ります。特に大きなアレイの場合、コンポーネントの数が増加す ると、消費電力とコストが大幅に増加します。また、ビームフォー ミングをベースバンド領域で行うことになるので、ADCとミキ サーは各アンテナ素子の広い視野内に存在する任意の信号の影響 を受けます。潜在的な干渉源に対応できるようにするためには、 十分なダイナミック・レンジを確保しなければなりません。一方、 RF 領域でビームフォーミングを行う場合、空間フィルタリングを 適用できます。そのため、ミキサーとADCのダイナミック・レ ンジに対する要件は緩和されます。



図1. ABF (a) とDBF (b) のアーキテクチャ

位相コヒーレンスを維持しつつ、周波数の高いLO(局部発振) 信号を分配することも、DBFの実装を行う際の課題の1つです。 そうした実装は、消費電力が増大する原因になり得ます。

DBFでは演算に関する要件が重要になります。それらの要件は、 トータルの消費電力に大きな影響を及ぼします。DSPで処理する 必要があるデータの量は、アンテナ素子の数、ビームの数、信号 の瞬時帯域幅に比例します(以下参照)。

 $[DSP で処理するデータの量] \propto N_{Elements} \times N_{Beams} \times BW$ (1)

一般に、ミリ波帯の信号を扱う場合には、広い帯域幅が必要に なります。それに対応して動作する大規模なアレイでは、データ による負荷が天文学的に高くなる可能性があります。例として、 1024個のアンテナ素子を使用するフェーズド・アレイを考えま す。必要な帯域幅は500MHzで、ADCの分解能は8ビットであ るとしましょう。その場合、DSPでは、ビームあたり8Tb/秒に も上るデータを処理しなければなりません。これだけ大量のデー タを伝送して処理を施すには、膨大な電力が必要です。演算の負 荷に換算すると、ビームあたり毎秒約4×10¹²回の乗算処理を行 う必要があります。信号の全帯域幅を対象として複数のビームを 生成するには、膨大な演算能力を要します。その能力は、今日の DSPの限界を上回ります。標準的な実装では、ビーム - 帯域幅積 を一定とし、ビーム数が増える場合にはそれらのビームの間で全 帯域幅を分け合う形になります。多くの場合、デジタル信号処理 は、大量のデータに対応できるよう分散方式で実行されます。し かし、その場合にはビームフォーミングの柔軟性、消費電力、遅 延などの間で様々なトレードオフが生じます。演算処理に加えて、 様々なDSPブロックの高速1/Oデータ・インターフェースでもか なりの電力が消費されます。

ハイブリッド方式のビームフォーミング

ハイブリッド方式のビームフォーミング(HBF:Hybrid Beamforming)とは、アナログ方式とデジタル方式を組み合わ せてビームフォーミングを実現するというものです。それによ り、両者の長所を活かし、短所を補います。1つの実現形態は、 アレイをそれよりも小さなサブアレイに分割し、サブアレイ内で ABFの処理を実施するというものになります。サブアレイ内のア ンテナ素子数は比較的少ないので、ビームの幅は比較的広くなり ます。図2に示すように、各サブアレイはわずかに指向性を持つ 放射パターンに対応可能なスーパー素子だと見なすことができま す。その後、サブアレイからの信号を使用してDBFの処理を行う ことで、アレイの全開口幅に対応し、ゲインが高く幅の狭いビー ムを生成できます。この方法であれば、完全なDBFとは異なり、 ADCとミキサーの数とデータ処理の負荷がサブアレイのサイズ に応じて減少します。その結果、コストと消費電力が大きく削減 されます。例えば、32×32のアンテナ素子を使用するアレイを 実現したい場合であれば、サイズが2×2のサブアレイを256個 用意することになります。その場合、ビーム半値幅(HPBW: Half Power Beamwidth) は50.8°(0.61sr) です。256個のサ ブアレイからの信号を使用する場合、実用的なレベルでDBFを 適用することで数多くのビームを生成することができます。全開 □幅に対するHPBWは3.2°(0.0024sr)です。各サブアレイでは、 互いに大きく重なり合うことのない約254本のデジタル・ビーム (デジタル方式で生成したビーム)を生成することが可能です。 但し、完全なDBFと比べると、HBFにはいくつかの制約があり ます。1つは、デジタル・ビームがサブアレイのパターンの視野 の中に含まれることです。サブアレイ内では、もちろんアナログ・ ビーム(アナログ方式で生成したビーム)に対するステアリング も可能です。ただ、任意の時点において、アナログ・ビームの幅 は最終的なビームの指向性に制約を与えます。



図 2. HBFのアーキテクチャ

サブアレイのパターンは一般的に広くなります。これは、多くの アプリケーションにおいては許容できるトレードオフ項目になる 可能性があります。より高い柔軟性を必要とするアプリケーショ ンでは、複数の独立したアナログ・ビームを生成することによっ て問題を解決できるでしょう。但し、それにはRFフロント・エン ドにVAPブロックを更に追加する必要があります。それでも、完 全なDBFと比べればADCとミキサーの数を抑えられます。 図3に示すように、2つのアナログ・ビームを生成してカバレッ ジを拡大しつつ、ADC、ミキサー、データ・ストリームを1/2に 減らすことが可能です。



図 3. 複数のアナログ・ビームを 生成する HBF

DBFと比べると、HBFではサイド・ローブも抑制されます。アナ ログ・ビームの中心から離れる方向にデジタル・ビームを走査す ると、位相制御のハイブリッドな性質に起因して位相誤差が生じ ます。1つのサブアレイ内において、アンテナ素子の間の位相差 はアナログ・ビームの制御によって決まります。言い換えれば、 デジタル走査角には依存しません。デジタル制御では、所定の走 査角において、サブアレイの中心にしか適切な位相を適用するこ とはできません。サブアレイの中心から端に向かうにつれて、位 相誤差は大きくなります。その結果、アレイ全体に周期的な位相 誤差が現れます。また、ビームのゲインが低下し、疑似サイド・ ローブとグレーティング・ローブが生成されます。このような影 響は、走査角の増大に伴って大きくなります。このことは、純粋 なABFやDBFと比べた場合のHBFの欠点の1つです。サイド・ ローブとグレーティング・ローブは、誤差を非周期的なものにす ることによって抑制できます。誤差の周期性を抑えるためには、 サブアレイのサイズ、向き、位置を調整します。

電力効率の検証

ここでは、フェーズド・アレイの受信側を対象として、ABF、 DBF、HBFの電力効率を比較します。各方式の消費電力のモデル は、それぞれ以下に示す式(2)、式(3)、式(4)で表されます。

$P_{analog} = P_{LNA} \times (m)$	
+ $P_{losscomp}(L_{VAP} + L_{split}log_2n + L_{path}D(1 + D_x))$	(2)
$-(3 - L_{comb})log_2m)(mn) + (P_{ADC} + P_{mixer})(n)$	

$$P_{digital} = (P_{LNA} + P_{ADC} + P_{mixer})(m) + (4 \times P_{DSP-comp} + P_{Serdes} \times b) \times \min(DSP_{TP}, 2 \times IBW \times (mn)) + P_{losscomp} (L_{split} log_{2}m + L_{path} D(1 + D_{x}))(m)$$

$$P_{hybrid} = P_{LNA} \times (m) + P_{losscomp} [L_{VAP} + L_{split} log_{2}n_{s} + L_{path} D(1 + D_{x}) - (3 - L_{comb}) log_{2}m_{s}](m \times \min(n, n_{s})) + (P_{ADC} + P_{mixer}) (\frac{m}{m_{s}}n_{s}) + (4 \times P_{DSP-comp} + P_{Serdes} \times b) \times \min(DSP_{TP} \frac{n_{s}}{m_{s}}, 2 \times IBW \times (\frac{m}{m_{s}}n)) + P_{losscomp} (L_{split} log_{2} \frac{m}{m_{s}} + L_{path} D(1 + D_{x}))(\frac{m}{m_{s}})$$

$$(4)$$

表1は、上の式で使われている各記号の意味と、後続の解析で使 用する値(仮定の値)についてまとめたものです。

記号	意味	値	参考資料
P _{lna}	LNAの消費電力	15mW (1個あたり)	1
P_{losscomp}	RF/LOの信号パスにおける様々な 損失を補償するための電力	1.5mW/dB	1
P_{mixer}	ミキサー/LOアンプの消費電力	40mW (1個あたり)	2
P_{ADC}	ADCの消費電力 (8ビット、1GSPS)	5mW (1個あたり)	3, 4
b	ADCの分解能(ビット数)	8	
P _{DSP-comp}	DSPの消費電力 (ビームフォーミング用の演算)	1.25mW/ GMAC	5
P_{Serdes}	DSPの消費電力 (I/O部)	10mW/Gbps	6
L_{VAP}	受動ゲイン、位相制御に 起因する損失	10dB	7
L _{split}	ABFのパワー・スプリッタ における損失	4dB	
$L_{\rm comb}$	ABFのパワー・コンバイナ における損失	1dB	
L_{path}	RF/LO信号のルーティング による損失(単位長あたり)	0.05dB/mm	8
D	アレイの長さ/幅	155mm	
D_{s}	サブアレイの長さ/幅	15mm	
D _x	RF信号のルーティング/結合に 要する追加の長さ(係数)	0.25	
m	アンテナ素子の数	1024	
m _s	サブアレイのアンテナ素子の数	16	
n	ビームの数	—	
n _s	HBFのアナログ・ビームの数	4	
IBW	信号の瞬時帯域幅	500MHz	
DSP _{TP}	DBFにおける DSPの最大スループット	8TSPS	

表1. 各記号の意味、値、関連する稿末の参考資料

以下、これらの消費電力のモデルにおける重要なポイントについ てまとめます。

- ▶ ミキサーにおける RF 信号の電力は、3種のアーキテクチャで 等しいと仮定します。
- 文献によっては、「DBF の場合、ADC の量子化ノイズが S/N 比に及ぼす影響がアレイの要素によって抑えられるので、ABF と比べて必要なビット数(分解能)を削減できる」と主張して いることがあります。しかし、DBF の ADC については、空 間フィルタリングが適用されないことと、各素子の放射パター ンの視野に存在するすべての干渉源に対処しなければならな いことから、より高いダイナミック・レンジが求められます。 これらを考慮し、本稿で使用するモデルでは、いずれのアー キテクチャでも ADC に必要なビット数は同じであると仮定し ています。
- ▶ DBF の場合、ビーム 帯域幅積は DSP の処理能力によって制限されます。これについては、DSP_{TP} という変数によって考慮しています。HBF の場合、最大処理能力は消費電力の削減量に比例して低下します。
- ▶ DBF における DSP の消費電力は、演算と I/O 部という 2 つ の要素によって決まります。1つの虚数乗算を行うためには、 4回の実数積和演算(MAC)が必要です。稿末に示した参考 資料5 [Assessing Trends in Performance per Watt for Signal Processing Applications (信号処理アプリケーショ ンにおける消費電力あたりの性能、そのトレンドの評価結果)」 に基づき、MAC の処理に要する消費電力は 1GMAC あたり 約 1.25mW であるとしました。DSP の消費電力で大きな割 合を占めるのは I/O 部です。参考資料 6 [A 56-Gb/s PAM4 Wireline Transceiver Using a 32-Way Time-Interleaved SAR ADC in 16-nm FinFET (56Gb/ 秒を実現する PAM4 対応の有線トランシーバー、16nmの FinFET と 32 ウェイの 時間インターリーブ型 SAR ADC を採用)」に基づいてその消 費電力を見積もると、10mW/Gbpsという値が得られます。 より多くの演算が必要になるより複雑なビームフォーミング方 式では、演算による消費電力と I/O 部による消費電力の差は 縮まります。但し、DSP のトータルの消費電力は増加します。 また、このモデルにおける I/O 部の消費電力については、デー タ転送が最小限に抑えられた状態を想定しています。DBF の アーキテクチャによっては、I/O 部の消費電力はより多くなる 可能性があります。
- ADC による処理と DSP による演算によって生じる消費電力 は、ビット数に応じて指数関数的に増加します。逆に言えば、 ビット数を減らすことによって消費電力を大幅に抑えられると いうことです。一方、トータルの消費電力に最大の影響を及 ぼすのは DSP の I/O 部です。ここでの消費電力は、ビット数 を変更しても劇的には変化しません。

- ルーティング損失 L_{path}は、シリコン・ベースのICと低 損失のプリント基板上のGCPW (Grounded Coplanar Waveguide)型伝送線の損失を合計することで算出していま す。オンチップの伝送線については、損失は 0.4dB/mm であ ると仮定しています。一方、プリント基板上のパターンについ ては、損失は 0.025dB/mm であると仮定しました⁸。また、 伝送線の 5% はチップ上に存在し、残りはプリント基板上に 存在すると想定しています。ABF については RF 結合に必要 なルーティング損失を考慮に入れ、DBF については LO 信号 の分配回路の損失を考慮しました。
- ▶ HBF のモデルでは、各ビームはアレイの全開口幅に対応する と仮定しています。

図4に、消費電力とビームの数の関係を示しました。ABFの場合、 ビーム数を変更するには設計自体を修正しなければなりません。 それに対し、DBFでは、同じ設計のまま臨機応変にビームの数を 変更できます。HBFについては、アナログ・ビームの数n_sが固定 の単一の設計を想定しています。また、ビーム数はn_sよりも少な く、未使用のパスのアンプについては電源が遮断されていると仮 定しています。



図4. ABF、DBF、HBF(アナログ・ビームは4本)におけるビーム数と 消費電力の関係。ABFについては、ビーム数が4本を超えると実装が 難しくなります。それを表現するために、グラフでは途中から点線を 使用しています。DBFとHBFでは、DSPの処理能力が限界に達した時点で、 消費電力とビーム - 帯域幅積が一定になります。

ビームが1本である場合、消費電力が最も多くなるのはDBFで す。DBFでは、追加のミキサー、LOアンプ、ADCのオーバーヘッ ドが存在するからです。消費電力の増加率について見ると、DBF ではトータルのデータ・レートが高まるにつれて消費電力が増加 します。一方、ABFの増加率は、分割処理と追加のVAPブロッ クによる損失の補償に必要な電力に依存します。先述したとおり、 ABFでは分割/結合回路が複雑になるため、ビームの数が多い場 合には実装が非常に困難になります。このことを表現するために、 図4では、ビームの数が4本を超えた部分では点線を使用してい ます。DBFの場合、DSPの処理能力が限界に達すると、消費電 力はそれ以上増加しなくなります。それ以降は、ビーム数の増加 に伴って、ビームあたりの帯域幅が減少していきます。DBFの消 費電力は、ある時点でABFと互角になります。ビーム数が更に 増えると、ABFと比べて消費電力は少なくなります。HBFでは、 DBFと比べて消費電力のオーバーヘッドと傾きがはるかに小さく なります。また、HBFの消費電力は、ビーム数が少し増えればす ぐにABFと互角になります。

図5は、3種の方式の電力効率を比較したものです。この図では ビーム - 帯域幅積あたりの消費電力をプロットしています。全体 を通して最も効率が高いのはABFです。HBFはDBFとABFの中 間に位置しますが、ビーム数が増えるとABFと互角になります。



図 5. ABF、DBF、HBFの電力効率の比較

まとめ

本稿で示した消費電力のモデルと比較結果は、フェーズド・アレ イ・システムの受信側(Rx)にのみ当てはまります。送信側(Tx) ついては、仮定の一部を変更しなければなりません。また、DBF の消費電力は、受信側とは異なり、ABF、HBFとの差が小さくな る可能性があります。受信側についても、3種のアーキテクチャ の差は、式(2)~(4)で使用するパラメータに大きく依存します。 パラメータの値が表1に示したものと異なれば、各グラフの差に も変化が生じます。とはいえ、HBFであれば、DBFの多くのメ リットを維持しつつ、多くのアプリケーションにおいて消費電力 を大きく削減できることは間違いありません。本稿で触れたとお り、HBFには欠点もあります。しかし、多くのアプリケーション において、そのトレードオフに見合うだけの消費電力の削減効果 が得られると考えられます。

参考資料

¹ Chaojiang Li、Omar El-Aassar、Arvind Kumar、Myra Boenke、Gabriel M. Rebeiz. [LNA Design with CMOS SOI Process-L4dB NF K/Ka band LNA (CMOS SOIプロセスの LNAの設計-NFは1.4dBでK/Kaバンドに対応)」IEEE/MTT-S International Microwave Symposium - IMS、2018年6月

² Charley Wilson、Brian Floyd [20-30 GHz Mixer-First Receiver in 45-nm SOI CMOS (45nmのSOI CMOSを採用 したミキサー・ファースト・レシーバー、20GHz~30GHzに対 応)] IEEE Radio Frequency Integrated Circuits Symposium (RFIC)、2016年5月

³ Boris Murmann [ADC Performance Survey 1997-2021 (ADCの性能調査: 1997年~2021年)] ISSCC & VLSI Symposium

⁴ Maarten Baert、Wim Dehaene [20.1 A 5GS/s 7.2 ENOB Time-Interleaved VCO Based ADC Achieving 30.5fJ/convstep (20.1A、5GS/秒、7.2ビットのENOBで、変換ステップ あたり30.5fJを達成するVCOベースの時間インターリーブ型 ADC) J IEEE International Solid-State Circuits Conference -(ISSCC)、2019年2月

⁵ Brian Degnan、Bo Marr、Jennifer Hasler [Assessing Trends in Performance per Watt for Signal Processing Applications (信号処理アプリケーションにおける消費電力あ たりの性能、そのトレンドの評価結果)] IEEE Transactions on Very Large Scale Integration (VLSI) Systems、Vol. 24、No. 1、2016年1月

⁶ Yohan Frans、Jaewook Shin、Lei Zhou、Parag Upadhyaya、Jay Im、Vassili Kireev、Mohamed Elzeftawi、 Hiva Hedayati、Toan Pham、Santiago Asuncion、Chris Borrelli、Geoff Zhang、Hongtao Zhang、Ken Chang [A 56-Gb/s PAM4 Wireline Transceiver Using a 32-Way Time-Interleaved SAR ADC in 16-nm FinFET(56Gb/秒を実 現するPAM4対応の有線トランシーバー、16nmのFinFETと32 ウェイの時間インターリーブ型SAR ADCを採用)」IEEE Journal of Solid-State Circuits、Vol. 52、No. 4、2017年4月

⁷ Umut Kodak、Gabriel M. Rebeiz [Bi-directional Flip-Chip 28 GHz Phased-Array Core-Chip in 45nm CMOS SOI for High-Efficiency High-Linearity 5G Systems (45nmの CMOS SOIを採用した28GHz対応の双方向フリップチップ・ フェーズド・アレイ・コアチップ、効率と直線性に優れる5Gシ ステムに対応)] IEEE Radio Frequency Integrated Circuits Symposium (RFIC)、2017年6月

⁸ John Coonrod [PCB Design and Fabrication Concerns for Millimeter-Wave Circuits (ミリ波回路向けプリント基板の 設計/製造に関する検討事項)] High-Frequency Electronics、 Rogers Corp.、2021年3月

著者について

Prabir K. Saha (prabir.saha@analog.com) は、アナロ グ・デバイセズのIC設計エンジニアです。2013年に入社 して以来、マイクロ波/ミリ波に対応する様々なICの開発 に携わってきました。現在は、ビームフォーマを利用する 次世代のフェーズド・アレイ・システム向けに、シリコン・ ベースのプロセスで製造可能なICの開発に取り組んでいま す。RF/マイクロ波、アナログ、デジタル・アシスト・ア ダプティブといった領域のICの設計に関する研究に関心を 持っています。2013年にジョージア工科大学で電気工学の 博士号を取得しました。

EngineerZone[®] オンライン・サポート・コミュニティ

アナログ・デバイセズのオンライン・サポート・コミュ ニティに参加すれば、各種の分野を専門とする技術者と の連携を図ることができます。難易度の高い設計上の問 題について問い合わせを行ったり、FAQを参照したり、 ディスカッションに参加したりすることが可能です。

ADI EngineerZone[™]

SUPPORT COMMUNITY

Visit ez.analog.com

*英語版技術記事はこちらよりご覧いただけます。



アナログ・デバイセズ株式会社

お住いの地域の本社、販売代理店などの情報は、analog. com/jp/contact をご覧ください。

オンラインサポートコミュニティEngineerZoneでは、アナ ログ・デバイセズのエキスパートへの質問、FAQの閲覧がで きます。 ©2022 Analog Devices, Inc. All rights reserved. 本紙記載の商標および登録商標は、各社の所有に属します。 Ahead of What's Possibleはアナログ・デパイセズの商標です。 VISIT ANALOG.COM/JP