

ハイブリッド・ ビームフォーミングの 送信側キャリブレーション、 SFDRの最適化が極めて有効

著者: Peter Delos、テクニカル・リード Sam Ringwood、システム・プラットフォーム・アプリケーション・エンジニア Mike Jones、プリンシパル電気設計エンジニア

概要

一般に、フェーズド・アレイ・システムのキャリブレーション では、対象とする基本信号を最適化することに重点が置かれ ます。本稿では、対象とする信号の位相のキャリブレーション を行った上で、スプリアス性能を更に改善する方法を紹介し ます。その効果については、ビームフォーミング・システムの 具体的な例を用意し、送信スプリアス信号の評価を行うことに よって確認しました。例にとるのは、8素子のサブアレイを4 組使って構成した32素子のハイブリッド・ビームフォーミン グ・システムです。その評価結果から、本稿で紹介する手法に よって25dB以上の性能の改善が得られることが確認できまし た。更に、より大規模なシステムに適用範囲を拡大するための 2つの方法についての比較も行います。1つはキャンセル手法 を適用するというものであり、もう1つはスプリアス信号を無 相関にするというものです。

はじめに

フェーズド・アレイ・システムについては、性能の向上に向けて、 現在も様々な取り組みが行われています。なかでも注目を集めて いるのは、ソフトウェア定義型のアンテナに関する研究です。特 に、アンテナ・パターンのプログラマビリティを最大化するオー ル・デジタルのフェーズド・アレイに対するニーズが高まってい ます。より高い周波数を対象にするようになると、パッケージン グ、消費電力、デジタル処理の課題に対応するために、デジタ ル・チャンネルの数を削減する必要に迫られます。ハイブリッド・ ビームフォーミングを採用すれば、実装技術者が求めるデジタ ル・チャンネルの密度の低減を実現できます。そのため、ハイブ リッド・ビームフォーミングは、長期間にわたって実用的な選択 肢になる可能性があります¹。 大規模なフェーズド・アレイ・アンテナでは、分散配備された波 形発生器とレシーバーからの信号を結合するビームフォーミング のプロセス全体においてダイナミック・レンジを高めることが強 く求められます。これは、アーキテクチャがハイブリッド・ビー ムフォーミングなのかデジタル・ビームフォーミングなのかにか かわらず共通の課題になります。波形発生器またはレシーバーの チャンネル数をNとすると、関連する誤差項に相関がなければ、 ノイズとスプリアスの両方に対する効果によってダイナミック・ レンジは10logNだけ向上します。ここで、ノイズというのは本 来ランダムなものです。このことは、相関のあるノイズ源と相関 のないノイズ源を追跡する際に役に立ちます。一方で、スプリア ス信号を強制的に無相関にする手法は広く知られているわけでは ありません。したがって、その手法を実現可能な設計方法があれ ば、フェーズド・アレイ・システムの設計者にとって貴重な選択 肢になります。

フェーズド・アレイ・システムにおいてスプリアスを強制的に無 相関にする方法はいくつも存在します。例えば、そうした方法を 取り上げた論文としては、稿末に示した参考資料2が挙げられま す。これは2002年に発表されたものであり、レシーバーのスプ リアス信号を無相関にするための一般的な方法が記されていま す。その概要は、以下のようなものになります。まず、2つのレ シーバーにわたり、各信号に既知の方法によって変更を加えま す。それらの信号には、レシーバーの非線形成分によって歪み が加わります。レシーバーの出力においては、それまでに加えら れた変更の反転となる変更が加えられます。もともと対象にして いる信号はコヒーレント(位相が揃っている)なもの、つまりは 相関のあるものです。それに対し、歪みの成分には相関がありま せん。この論文の中でL. C. Howard氏が示した方法は、各LO (Local Oscillator:局部発振器)シンセサイザを異なる周波数に 設定し、デジタル処理によってNCO (Numerically Controlled Oscillator: 数値制御発振器)を調整することで、変更処理に対 する補償を加えるというものでした。



VISIT ANALOG.COM/JP



図1. 送信出力のスペクトル。(左)は、フェーズド・アレイのキャリブレーションを実施した後の状態を表しています。 (右)は、SFDRを最適化するためのキャリブレーションを追加で適用した後の結果です。

ここ何年かの間に、それ以外の方法もいくつか発表されました^{3、4}。例えば、LOの周波数にオフセットを加えるための手法などが 提案されています。その手法については、市販のトランシーバー ICをベースとする設計を対象としてテストを実施した結果によっ て有効性が証明されています^{5、6}。また、分散型ダイレクト・サ ンプリングに対応するデータ・コンバータ(A/Dコンバータ、 D/Aコンバータ)によってスプリアスを改善する手法も発表され ており、様々なデータが公開されています^{7、8}。

本稿では、各チャンネルが十分にマッチングしていて特定のスプ リアス周波数がチャンネル全体で本質的に相関を持っている状況 について考えます。その場合、ハイブリッド・ビームフォーミン グのアーキテクチャを利用すれば、スプリアス信号を強制的に無 相関にするだけでなく、キャンセル手法を適用することによって 性能を大幅に改善することができます。また、そのキャンセル手 法は、アレイの位相のキャリブレーションを行った後のステップ として、キャリブレーション全体の中に組み込むことが可能です。

図1は、上記の手法による効果を示したものです。これらの測定 値は、わずか4つのデジタル・サブアレイによってスプリアスフ リー・ダイナミック・レンジ(SFDR)が25dB以上改善される ということを表しています。ご覧のように、もともと存在してい た支配的なレベルのスプリアスが大幅に減衰し、他のスプリアス 信号よりも小さく抑えられています。わずか4つのチャンネルに よって、これほど大きなスプリアスの改善が得られるということ です。その効果は、ノイズまたはスプリアスが無相関である場合 の10logNという標準的な改善量をはるかに上回っています。こ の大きな改善効果については、スプリアスがキャンセルされてい ると表現することができるでしょう。

ノイズ電圧の結合

複数の信号が自由空間/RF領域で結合される場合、各信号のノ イズは次式のようにして加算されます。

$v_T = \sqrt{v_1^2 + v_2^2 + 2cv_1v_2}$

上の式で使われているcは相関係数です。この式については以下のようなことが言えます。

- ▶ cは-1~1の値をとります。
 - -1:キャンセル
 - 0:無相関
 - 1:完全に相関がある
- ▶ スプリアスはノイズ電圧として扱うことができます。

一般に、フェーズド・アレイ・システムのRF性能については相関 係数を0にすることが目標になります。それにより、アレイのレ ベルのダイナミック・レンジは10logN(Nはチャンネル数)だ け向上します。特別なケースとして、cが負の数になってキャン セルの効果が得られることがあります。本稿では、そのキャンセ ルを実現するための一例を示します。

ところで、チャンネル間において、特定の混合スプリアスに相関 があるというのはどのような場合なのでしょうか。この例におい て相関があるというのは、チャンネル間で混合スプリアス信号の 振幅と位相がマッチングしているということを意味します。ハイ ブリッド・ビームフォーミングのアーキテクチャは、このような 状態が存在する場合にスプリアスのキャンセルを可能にする本 質的な仕組みを備えています。その仕組みとは、DDS(Direct Digital Synthesizer:ダイレクト・デジタル・シンセサイザ)と アナログ・ビームフォーミングIC(以下、アナログBFIC)の各 位相シフタによって、最適な位相の回転を見いだすことができる というものです。



図2.本稿で例にとるハードウェアのブロック図。 Xバンドに対応するハイブリッド・ビームフォーミングを実現します。

スプリアスの種類	サブアレイ1 〔dBc〕	サブアレイ2 〔dBc〕	サブアレイ3 〔dBc〕	サブアレイ4 〔dBc〕	初期キャリブレーションの 実施後のアレイ全体〔dBc〕	SFDRの最適化後の アレイ全体(dBc)
2IF	-43.6	-46.1	-43.8	-41.7	-43.7	-70
LOリーク	-50.1	-55.4	-58.1	-52.2	-64.1	-62.5
DACのクロック	-68.7	-66.8	-69.2	-65.1	-71.9	-81.7
スプリアス1 (9.24GHz)	-67.1	-68.2	-64.3	-65.5	-67.9	-67.9
スプリアス2 (10.5GHz)	-72.5	-73.3	-72.9	-74.8	-77.3	-75.3

表1. スプリアスの種類とレベル

本稿で例にとるハードウェアの概要

筆者らは、32素子から成るハイブリッド・ビームフォーミング・ システムのプロトタイプを開発しました⁹。そのプラットフォーム のシグナル・チェーンは図2のようなものになります。ご覧のよ うに、そのフロント・エンドは、32個の送受信モジュールと8個 のアナログBFICで構成されています。そして、2個のBFICの入 出力を組み合わせることにより、8素子から成るサブアレイを4 組構成しています。4組のサブアレイは、マイクロ波に対応する 4チャンネルのアップコンバータ/ダウンコンバータに接続され ています。それらのコンバータは、4つのA/Dコンバータ (ADC) と4つのD/Aコンバータ (DAC)を搭載したデジタイザICに接 続されています。ADCのサンプリング・レートは4GSPS、DAC のサンプリング・レートは12GSPSです。

マイクロ波の周波数は8GHzから12GHzまでとしています。LO は、4.5GHzを中心とする固定値のIF(中間周波数)に対応す るようハイサイドのLOに設定されています。このIFに対応し、 ADCは第3ナイキスト・ゾーンでサンプリングを行います。

データの取得は、FPGAを搭載した市販のボードを使用して行います。MATLAB[®]に対応するコンピュータ制御用のインター

フェースを開発し、ハードウェアを実際に使用して迅速に信号の 評価を実施できるようにしました。データの解析は、MATLAB による後処理として実行します。

スプリアスの位相を強制的に回転する

図1に示したスプリアスのレベルについて考えてみましょう。表 1は、スプリアスの種類とそれぞれのレベル(dBc単位)につい てまとめたものです。各サブアレイ、初期キャリブレーションを 行った後のアレイ全体、SFDRのキャリブレーションを行った後 のアレイ全体のそれぞれについて、スプリアスのレベルを示して います。

表1では、各サブアレイにおいて、2IFのスプリアス(以下、 2IFspur)が同程度のレベルにある点に注目してください。キャ リブレーションの実施後、アレイ全体の結合データでは2IFspur に改善は見られません。これは、2IFspurにはチャンネル間で相 関があるということを表しています。ここで浮かび上がる疑問は、 「スプリアスに相関がある場合、それらを強制的に無相関なもの にすることはできるのか」というものです。もう1つ、「スプリア スに相関があった場合、それらを強制的にキャンセルすることは できるのか」という疑問も生じます。



図4. 一般的なハイブリッド・ビームフォーミングのアーキテクチャ。アンテナのキャリブレーションにおいて 振幅/位相の制御に使用するプログラマブルな機能を強調して示しています。

図3は、基本波の位相を維持しつつ2IFspurの位相を回転する方法を視覚的に示したものです。これについて説明すると、以下のようになります。

- ▶ まず、基本波と 2IFspur の位相がどちらも 0°に揃っていると 仮定します。
- ▶ IF 信号の位相を θだけ回転させると、2IFspur の信号は、その2倍つまりは2 θ回転します。これは、NCO またはベースバンドの I/Q(同相/直交位相) データに対応する DAC 出力の位相によって制御することができます。
- ► このアーキテクチャでは、ハイサイドのLOを使用しています。 そのため、RF 信号の位相は IF 信号の位相と逆方向に - θだけ 回転します。そのため、サブアレイ用のアナログ BFIC の位相 シフタをすべて θだけ回転するように設定し、基本周波数を再 度揃える必要があります。このアナログ方式の位相シフタによ る処理により、2IFspur には更に θの位相シフトが発生します。 つまり、合計で3 θの位相シフトが生じることになります。

図3は、2IFspurの位相を回転する方法を示したものだと言えま す。ここで目標としているのは、各サブアレイ全体にわたる適切 な回転を見いだし、送信出力で2IFspurをキャンセルできるよう にすることです。以下では、ハイブリッド・ビームフォーミング を採用したフェーズド・アレイのアーキテクチャにより、サブア レイ全体で2IFspurの相対位相を回転させる仕組みを実現できる ことを示します。そのためには、次の2つの技術を組み合わせま す。1つは、DDSの周波数生成によりIFの位相を制御するという ものです。もう1つは、サブアレイのアナログBFICを使用するこ とで、RFの位相を制御するというものです。

送信側のキャリブレーション

図4に示したのは、一般的なハイブリッド・ビームフォーミング のアーキテクチャです。これについては、稿末に示した参考資料 8で詳しく説明しています。図4では、アンテナのキャリブレー ションにおいて振幅/位相の制御に使用するプログラマブルな機 能を強調して示しています。





図 5. 位相のマッチング。時間インターリーブ・パルスを使用した キャリブレーションによってチャンネル全体の位相誤差を特定します。

以下、ハードウェアの振幅と位相を揃えるために使用するキャリ ブレーションのステップについて説明します。

振幅のキャリブレーション

振幅のキャリブレーションを行うためには次のようなことを実行 します。まず、信号の振幅をチャンネルごとに測定し、最も出力 が小さいチャンネルの値と等しくなるように制御します。同時に サブアレイ全体を対象とした測定を行うために、周波数の間隔を 確保し、1台のスペクトル・アナライザで各サブアレイの測定が 行えるようにします。

位相のキャリブレーション

続いて、位相のキャリブレーションについて説明します。その方 法としては、サブアレイ全体で同時に信号を取得できるようにす るために、時間インターリーブ・パルス・キャリブレーション法 を適用します。この手法において、パルスはサブアレイごとに時 間インターリーブされます。続いて、I/Qデータをオフロードす るようにスペクトル・アナライザのセットアップを行います。そ の上で、パルスが適用された連続波(CW:Continuous Wave) 信号をスペクトル・アナライザで取得します。スペクトル・アナ ライザとしては、I/Qデータのモードで160MHzの帯域幅を実現 できるものを使用する必要があります。送信側の中心周波数は、 スペクトル・アナライザの中心周波数に対して8MHzのオフセッ トを加え、I/Qデータの周期全体を観測できるようにします。そ れらのデータにより、サブアレイ全体の位相をマッチングさせま す(図5)。

位相を揃える処理は次のようなステップで行います。

【ステップ1】4組のサブアレイすべての素子1を揃える

素子1をイネーブルの状態にし、他の素子はディスエーブルの状態にします。各サブアレイに対して時間インターリーブ・パルスを適用し、1回のデータの取得によって処理を実現します。

【ステップ2】サブアレイ2、3、4の素子2~8を揃える

この処理は、パルス・データを7回取得することによって行います。その際の最初のパルスは、サブアレイ1の素子1からのもの

です。残りの3つのパルスはサブアレイ2、3、4のためのもので す。それぞれのデータを取得するステップを素子2~8に適用し ます。

【ステップ3】 サブアレイ1の素子2~8を揃える

この処理は、2つのパルス・データを7回取得することによって 行います。各データを取得する際、2番目のパルスはサブアレイ 2の素子1に対応し、1番目のパルスはサブアレイ1の素子2~8 を通してステップします。

SFDRの最適化

ここまでに説明した原理に基づけば、2IFspurの位相を回転させることができます。続いては、その原理を、キャリブレーションで使用するソフトウェア(スクリプト)に変換しやすい数式で表現してみます。

まず、各式で使用する変数について以下にまとめておきます。

- φ_{x_n} : サブアレイxが備える素子nの出力の位相

 ψ_{NCOx} : サブアレイxのNCOに適用する位相シフト

 ψ_{BFICn} : サブアレイが備える素子nに適用する位相シフト

 θ_x : サブアレイxに追加で適用する位相のオフセット

 σ_{x_n} : サブアレイxが備える素子nの2lFspurの出力の位相

先述したアレイのキャリブレーションを実施した後、素子ごとの 出力の位相は次のような式で表すことができます。

サブアレイ1の素子ごとの位相: $\varphi_{1_n} = \psi_{1_n} + \psi_{NCO_1} + \psi_{BFIC_n}$ サブアレイ2の素子ごとの位相: $\varphi_{2_n} = \psi_{2_n} + \psi_{NCO_2} + \psi_{BFIC_n}$ サブアレイ3の素子ごとの位相: $\varphi_{3_n} = \psi_{3_n} + \psi_{NCO_3} + \psi_{BFIC_n}$ サブアレイ4の素子ごとの位相: $\varphi_{4_n} = \psi_{4_n} + \psi_{NCO_4} + \psi_{BFIC_n}$ 続いて、SFDRを最適化するための位相の項を追加します。アレイのキャリブレーションとSFDRの最適化を行った後、素子ごとの対象信号の位相は次のようになります。

サブアレイ1の素子ごとの位相:

$$\varphi_{1_n} = \psi_{1_n} + (\psi_{NCO_1} - \theta_1) + (\psi_{BFIC_n} + \theta_1)$$

サブアレイ2の素子ごとの位相:
 $\varphi_{2_n} = \psi_{2_n} + (\psi_{NCO_2} - \theta_2) + (\psi_{BFIC_n} + \theta_2)$
サブアレイ3の素子ごとの位相:
 $\varphi_{3_n} = \psi_{3_n} + (\psi_{NCO_3} - \theta_3) + (\psi_{BFIC_n} + \theta_3)$
サブアレイ4の素子ごとの位相:
 $\varphi_{4_n} = \psi_{4_n} + (\psi_{NCO_4} - \theta_4) + (\psi_{BFIC_n} + \theta_4)$

同様に、SFDRの位相を最適化するステップを踏んだ結果、 2IFspurの出力の位相は、素子ごとに見ると次のようになります。

サブアレイ1における素子ごとの2IFspurの位相: $\sigma_{1_n} = \psi_{1_n} + (\psi_{NCO_1} + 2\theta_1) + (\psi_{BFIC_n} + \theta_1)$ サブアレイ2における素子ごとの2IFspurの位相: $\sigma_{2_n} = \psi_{2_n} + (\psi_{NCO_2} + 2\theta_2) + (\psi_{BFIC_n} + \theta_2)$ サブアレイ3における素子ごとの2IFspurの位相: $\sigma_{3_n} = \psi_{3_n} + (\psi_{NCO_3} + 2\theta_3) + (\psi_{BFIC_n} + \theta_3)$ サブアレイ4における素子ごとの2IFspurの位相: $\sigma_{4_n} = \psi_{4_n} + (\psi_{NCO_4} + 2\theta_4) + (\psi_{BFIC_n} + \theta_4)$

SFDRの最適化は、図6に示した3つのステップによって実施します。最初のステップでは、まずアレイの半分をアクティブな状態にします。その上で、一方のサブアレイのアナログ/デジタルの位相を0°から180°まで回転させ、他方の位相は0°に固定したままにします。例えば、サブアレイ1、同3をアクティブな状態にし、 θ_1 を0°に固定したまま、2IFspurの大きさに注目しながら θ_3 を回転させるといった具合です。図6(a)を見ると、2IFspurが最小になる θ_3 の位相シフト量がわかります。最適化のステップ2もステップ1と同様の方法で処理を行います。ただ、ステップ1の場合とは異なるアレイをアクティブにします。つまり、サブアレイ2と同4をアクティブな状態にし、 θ_2 を0°に固定したまま、 θ_4 を回転させるといった具合です。図6(b)に示すように、 θ_4 として使用すべき位相オフセットの値は、2IFspurの強度が最小になる位置によって決まります。

最後に、すべてのサブアレイをアクティブな状態にし、ステップ 1と同2で見いだされた最適な位相オフセットの値を適用します。 その上で、2組のサブアレイを対象として最終的な位相回転の処 理を実行します。図6 (c) は、 $\theta_1 \ge \theta_3$ を固定値に維持したま ま、 $\theta_2 \ge \theta_4$ を回転させた場合の結果を表しています。この場合 も、最適な位相オフセットの値は、2IFspurの強度が最小となる 位置によって決まります。最終的な θ_4 の値は、ステップ2と同3 で選択した位相オフセットの値を合算した値になります。







図7.3種類のプログラマブル・オプションによって周波数を掃引した結果。DDSの周波数、NCOの周波数、LOの周波数を掃引しました。 (a)はDDSの周波数を掃引した場合のキャリアと2IFspurの振幅、(b)は2IFspurのdBcレベルです。(c)はNCOの周波数を掃引した場合のキャリアと 2IFspurの振幅、(d)は2IFspurのdBcレベルです。(e)はLOの周波数を掃引した場合のキャリアと2IFspurの振幅、(f)は2IFspurのdBcレベルです。

帯域幅の全体にわたる検証

おそらく、キャンセルの処理を実装する際には、常に同じ課題が 浮上することになるでしょう。それは、そのキャンセルの処理が 帯域幅やその他の条件の範囲内で常に有効であるか否かを検証し なければならないというものです。本稿で例にとったハードウェ アには、考慮すべき3つの事柄があります。デジタイザICに入 力されるベースバンドのI/Qデータの変調、DACのデジタル・ アップコンバータのNCO周波数の変化、LO周波数の変化の3 つです。それらに関する評価結果を図7に示しました。I/Qデー タは100MHzの範囲、NCOの周波数は500MHzの範囲、LOは 2GHzの範囲にわたって変化させています。すべての条件におい て、SFDRの最適化を実施すれば2IFspurが大幅に低減されるこ とがわかります。

スプリアスのキャンセルと 強制的な無相関化の比較

ここでは、スプリアスのキャンセルと、よりシンプルな無相関化 の方法について比較します。また、より大規模なフェーズド・ア レイ・システムへの適用可能性についても検討します。

本稿では、ハードウェアの具体的な例を基に、スプリアスをキャ ンセルする方法を示しました。この方法は、懸念しているスプリ アスがアレイ全体で相関を持つことが既知である場合に、単一 の支配的なスプリアスに対して適用することができます。この手 法は、SFDRを最適化するためにアレイをサブアレイの小さなグ ループに分割することで、より規模の大きいアレイを対象として 適用することも可能です。アレイを4組に分割すれば、本稿で示 した方法をそのまま使用することもできます。

ただ、スプリアスの種類によってはキャンセルすることが難しい ケースもあります。その場合には、スプリアスを確実に無相関に し、10logNの改善に期待する方が実用的です。多くのスプリア スが発生していたり、振幅が一致していないスプリアスが存在し たりする場合には、最適化のステップにおいてSFDRの位相をラ ンダム化する処理をアレイ全体に適用するとよいでしょう。それ により、スプリアスが確実に無相関になり、比較的簡単なソフト ウェア・レベルの実装を使うだけで改善が得られます。

今後の課題

フェーズド・アレイについては、本稿では触れていない事柄とし て、送信側のメインのビームに対してずれた位置(角度がずれて いる)におけるSFDRの影響が挙げられます。キャリブレーショ ンとSFDRの最適化の処理によるスプリアスの低減効果は、プラ イマリの信号がすべてコヒーレントであるか、メインのビームの 方向に向いている場合に発揮されます。一方、角度がずれてい る場合には、メインのキャリアとスプリアスの両方に位相の回転 が生じます。その状態でSFDRの最適化を適用すると、メインの ビームの方向でSFDRが低下し、他の角度の方向のスプリアスの 位相が揃う可能性があります。これについては、今後評価を進め ていく予定です。

まとめ

ハイブリッド・ビームフォーミングを採用したフェーズド・アレ イのアーキテクチャは、もともと混合スプリアスを強制的に無相 関にすることを可能にする仕組みを備えています。このアーキテ クチャでは、BFICが内蔵するアナログ位相シフタと、ベースバ ンド・データまたはNCOの位相調整のいずれかによって実装で きるデジタル領域の位相シフタの両方によって位相を調整できま す。これら2つの位相制御手法を組み合わせることで、アーキテ クチャに直接、位相制御の仕組みを組み込むことができます。そ うすれば、フェーズド・アレイのキャリブレーションを実施した 後のステップとして、SFDRの性能を最適化することが可能にな ります。本稿では、市販のハードウェアを使ってこの機能の有用 性を実証しました。また、最適化のステップについて詳しく解説 すると共に、その評価結果を示しました。

参考資料

¹ Prabir Saha 「フェーズド・アレイ向けのハイブリッド型ビーム フォーミング、受信側の電力効率を定量的な解析で明らかにする」 Analog Devices、2022年4月

² L. C. Howard、D. J. Rabideau [Correlation of Nonlinear Distortion in Digital Phased Arrays: Measurement and Mitigation (デジタル・フェーズド・アレイにおける非線形歪み の相関 – 測定と軽減)] IEEE MTT-S International Microwave Symposium Digest、2002年

³ L. C. Howard、N. K. Simon、D. J. Rabideau [Mitigation of Correlated Non-Linearities in Digital Phased Arrays Using Channel-Dependent Phase Shifts(チャンネルごとに 異なる位相シフトを使用したデジタル・フェーズド・アレイに おける相関のある非線形性の軽減)」IEEE MTT-S International Microwave Symposium Digest、2003年

⁴ Keir Christian Lauritzen [Correlation of Signals, Noise, and Harmonics in Parallel Analog to Digital Converter Arrays (並列A/Dコンバータ・アレイにおける信号/ノイズ/ 高調波の相関)]博士論文、University of Maryland、2009年

⁵ Peter Delos、Mike Jones、Mark Robertson [RFトラ ンシーバーICにより、デジタル・ビームフォーミング方式の フェーズド・アレイにおけるスプリアスの相関を排除] Analog Devices、2018年8月

⁶ Peter Delos、Mike Jones [Digital Arrays Using Commercial Transceivers: Noise, Spurious, and Linearity Measurements (市販のトランシーバーを使用したデジタル・ アレイ -- ノイズ/スプリアス/直線性の測定)」IEEE Phased Array Conference、2019年10月

⁷ Peter Delos、Mike Jones、Hal Owens「フェーズド・アレ イ用分散型ダイレクト・サンプリングSバンド・レシーバーの測 定の概要」Analog Devices、2022年1月

⁸ Peter Delos、Sam Ringwood、Mike Jones「ハイブリッド・ ビームフォーミング・レシーバーのダイナミック・レンジ:理論 と実際」Analog Devices、2022年6月

⁹ [X/Ku Band Beamforming Developer Platform (X/Ku/ ンド対応のビームフォーミング向け開発プラットフォーム)] Analog Devices、2022年8月

著者について

Peter Delosは、アナログ・デバイセズ(ノースカロライナ 州グリーンズボロ)の航空宇宙/防衛グループに所属する テクニカル・リードです。1990年にバージニア工科大学で 電気工学の学士号を、2004年にニュージャージー工科大 学で電気工学の修士号を取得しています。エレクトロニク ス業界で30年以上の経験を積んでおり、そのうちのほとん どの期間は、アーキテクチャのレベル、プリント基板のレ ベル、ICのレベルで先進的なRF/アナログ・システムの設 計に携わってきました。現在は、フェーズド・アレイ・アプ リケーション用の高性能レシーバー、波形発生器、シンセ サイザの小型化を図るための設計に注力しています。

Sam Ringwoodは、アナログ・デバイセズのシステム・プ ラットフォーム・アプリケーション・エンジニアです。航 空宇宙/防衛ビジネス・ユニット(ノースカロライナ州グ リーンズボロ)に所属しています。フェーズド・アレイ・ レーダーなど、航空宇宙/防衛アプリケーション向けの完 全なシステム・ソリューションの構築を担当。以前は、米 国の核兵器複合施設でRF分野の設計/テストに携わってい ました。ミズーリ大学カンザスシティ校で2015年に電気/ コンピュータ工学の学士号を取得。2016年には電気電子工 学の修士号を取得しました。

Mike Jonesは、アナログ・デバイセズの航空宇宙/防衛事 業部門(ノースカロライナ州グリーンズボロ)に所属する プリンシパル電気設計エンジニアです。2016年に入社しま した。2007年から2016年まではGeneral Electric(ノー スカロライナ州ウィルミントン)で、マイクロ波フォトニ クスを専門とする設計技術者として原子力事業向けのマイ クロ波/光学ソリューションの開発に従事していました。 ノースカロライナ州立大学で、2004年に電気工学とコン ピュータ工学の学士号、2006年に電気工学の修士号を取 得しています。

EngineerZone[®] オンライン・サポート・コミュニティ

アナログ・デバイセズのオンライン・サポート・コミュ ニティに参加すれば、各種の分野を専門とする技術者と の連携を図ることができます。難易度の高い設計上の問 題について問い合わせを行ったり、FAQを参照したり、 ディスカッションに参加したりすることが可能です。



SUPPORT COMMUNITY

Visit ez.analog.com

*英語版技術記事はこちらよりご覧いただけます。



アナログ・デバイセズ株式会社

お住いの地域の本社、販売代理店などの情報は、analog. com/jp/contact をご覧ください。

きます.

Ahead of What オンラインサポートコミュニティEngineerZoneでは、アナ ログ・デパイセズのエキスパートへの質問、FAQの閲覧がで

©2023 Analog Devices, Inc. All rights reserved. 本紙記載の商標および登録商標は、各社の所有に属します。 Ahead of What's Possibleはアナログ・デバイセズの商標です。 VISIT ANALOG.COM/JP