

# EMCシミュレーションに LTspiceを使って最良の 結果を得る方法 - パート2: 信号の完全性を改善

Richard Anslow、システム・アプリケーション・マネージャ Sylvain Le Bras、フィールド・アプリケーション・エンジニア

## LTspiceを使用した EMC と信号の完全性の確認

これは、LTspice<sup>®</sup>を使用したEMCと信号完全性のシミュレー ション・モデルを示す3つの記事で構成されるシリーズのパート 2です。[EMCシミュレーションにLTspiceを使って最良の結果 を得る方法 - パート1]では、電源コンポーネント、伝導エミッ ション、およびEMI耐性を確認するシミュレーション・ツールと してLTspiceを解説しました。

パート2では、LTspiceとCベースのプログラムを組み合わせて、 設計者が有線ネットワークによる信号の完全性を理解し、改善す るのを助ける方法について述べます。これらのツールは、設計者 が行う実験室でのテストの繰り返しや、高価なハードウェアの再 設計を回避する助けとなります。フィールドバス通信(RS-485、 RS-232)、高速バックプレーン(LVDS)、ユビキタスUSB標準、 およびデータ・ラインを介した電源供給(PoDL)を可能にする 新しいシングル・ペア・イーサネット(SPE)への適合性を実現 するために、各種のシミュレーション・モデルが提供されていま す。

#### 設計者が信号の完全性に注意すべき理由

信号の完全性は、単にプロトタイプでリンクが機能することを確認すれば確保できるというものではありません。以下のような理由から、リンクが正常に機能するように見えても、信号品質についてはより詳細なチェックを行うのが得策です。

▶ 信頼性:距離、スループット、および環境によってはバイナ リ・エラー・レートが増大して、そのシステムのエラー・コレ クション・メカニズムにとって受け入れ難い値に達してしまう 可能性があります。



図1 LTspice で行った分析の例



- ▶ IEEE標準への適合:IEEEの推奨事項を満たしていれば、ネットワークのメンバー間でのシームレスな連携動作が確保されます。
- ▶ EMC指令への適合:スルー・レートとオーバーシュートが大きい場合は高調波成分も大きくなるので、所定の要求を満たせないことが少なくありません。

# LTspiceを使って信号の完全性に関する問題を解決

本稿は、以下のような重要な疑問に答える助けとなります。

- ▶ このシステムは妥当な信号の安定性を確保できているのか。
- 最初に信号のどの側面を改善すべきなのか。信号のスルー・ レート、リンギング、ジッタ、マッチングのどれを改善すべき なのか。
- ▶ システムは正常に動作するが、時間、温度、およびコンポーネントの許容誤差範囲内でも一定の信頼性で機能するのか。

本稿では、以下のための方法を解説しています。

- ▶ LTspice内で信号の全性を分析する
- ▶ 代表的テスト・ベクトルを作成、インポート、使用し、同様の分析を行って図1に示すような出力を得る
- ▶ 複数のパラメータをランダムに選んでシステムの統計的検証 を行う

# アイ・ダイアグラム・シミュレーションの実施

アイ・ダイアグラムは、トランスミッタ側またはレシーバ側の信 号が基準に適合しているかどうかを評価する、便利な方法を提供 します。アイ・ダイアグラムは信号を時間基準で表したものです。

この表示法は残光表示を使用して大量のシンボルを分析し、信号 レベル、ジッタ、および立上がり時間が適切であることを確認し ます。 LTspiceはアイ・ダイアグラム分析に必要な機能をいくつか備え ていますが、フル機能の分析を行うには追加的なステップが必要 です。

## テスト・ベクトルを使ってPWLファイルを作成

LTspiceは、シミュレーションでテスト・ベクトルを実行するための効率的な方法を備えています。不適合という結果に至る状況を正しく把握するには、大量のデータを使用することが不可欠です。

いくつかの不適合現象は、以下のような極めて特別な状況下で生 じます。

- ▶ 連続ビットの長いシーケンス
- ▶ ゼロ以外のバランス・シーケンス
- ▶ 近傍にある他の伝送チャンネルからのクロストーク

これは例えば、ランダム関数を使ってデータが作成されている場合、ハイ・レベルが11個連続するという特別な状態を発生させるには、数千個のシンボルを使用しなければならない可能性があることを意味します。

LTspiceが想定しているPWLデータ・フォーマットを図2に示します。



図2 PWLテスト・ベクトルのファイル・フォーマット

```
// initialize
fprintf (pFile,"%dn\t0\n",0,initialVoltage);
fprintf (pFile,"%dn\t0\n",DELAY,initialVoltage);
// loop for every sample
for (sample = 0 ; sample < NUMBER_OF_SAMPLES ; sample++)</pre>
{
   // Compute a sample
  logicLevel = rand() % 2;
  // print sample
  if (logicLevel == 0)
   {
     fprintf (pFile,"%fn\t%5.2f\n",(sample*symbolTime)+DELAY+transitionTime,voltageLow);
fprintf (pFile,"%fn\t%5.2f\n",((sample+1)*symbolTime)+DELAY-transitionTime,voltageLow);
     printf ("%fn\t%5.2f\n",(sample*symbolTime)+DELAY,voltageLow);
   }
  else
   {
     fprintf (pFile,"%fn\t%5.2f\n",(sample*symbolTime)+DELAY+transitionTime,voltageHigh);
     fprintf (pFile,"%fn\t%5.2f\n",((sample+1)*symbolTime)+DELAY-transitionTime,voltageHigh);
     printf ("%fn\t%5.2f\n",(sample*symbolTime)+DELAY,voltageHigh);
   }
}
```

## ここで、

- 最初の値は時間
- ▶ 2番目の値は出力(電圧、電流、温度など)
- ▶ ->はタブ文字(ASCIIコード#09)
- ▶ CRはキャリッジ・リターン文字(ASCIIコード#13)
- ▶ LFはラインフィード文字(ASCIIコード#10)

テスト・ベクトルを生成するオプションは数多くあります。この シミュレーションではCプログラミング言語を選択しました。

数行のコードで、そのままシミュレーションに入力できる大量の テスト・ベクトルを簡単に生成することができます。図3はテス ト・ベクトルを生成するコードの抜粋で、図4はこのCプログラ ムで生成された波形です。



図4 Cプログラムを使って生成したテスト・ベクトル

ビット・スタッフィングなどの有線通信で使われる概念は、図5 に示すような数行のコードで実装できます。

// Max consecutive identical symbol (for droop) #define MAX CONSECUTIVE 0 7 **#define** MAX CONSECUTIVE 1 10

[...]

{

}

```
if (consecutiveHigh > MAX_CONSECUTIVE_1)
```

```
printf("Hit Max 1 limit - Bit stuffing a Zero\n");
logicLevel = 0;
consecutiveHigh = 0;
```

if (consecutiveLow > MAX\_CONSECUTIVE\_0)

```
{
      printf("Hit Max 0 limit - Bit stuffing a One\n");
      logicLevel = 1;
      consecutiveLow = 0;
```

図5 コードは本稿のリンクに示されています<sup>P1</sup>。

# キャプチャしたテスト・ベクトルを使ってPWLファイル を作成

実際のデータを使い、そのデータをLTspiceにインポートするこ とも可能です。通常の実験装置を使ってデータを取り込めば、そ れも数ステップでインポートできます。

例えば、図6はオシロスコープで行ったUSB 1.0通信のキャプ チャです。



図6 実験装置を使ってキャプチャしたUSB信号

図7はオシロスコープによって保存したデータセットの代表的な 例です(正確なフォーマットは異なることがありますが、データ をLTspiceヘインポートするための一連の規則はそのまま適用で きます)。

		А	В	С	
1	1	in s	C1 in V	C2 in V	
	2	-7.70E-07	3.08E+00	-2.59E-02	
7	3	-7.70E-07	3.08E+00	-3.56E-02	
	4	-7.69E-07	3.07E+00	-2.59E-02	
	5	-7.69E-07	3.06E+00	-1.61E-02	

図7 キャプチャしたUSB信号の未加工データ

このデータセットをLTspiceのシミュレーションに使用するには、 いくつか変更を加える必要があります。

1.ヘッダ行は削除します。

2. LTspiceに提供するPWLファイルのデータ列は1つだけとし ます。

3. 時間値は必ず正でなければなりません。

以上の条件を満たしていれば、そのデータはLTspiceで使用でき ます。



図8 LTspiceにインポートしたUSB信号

## テスト・ベクトルPWLファイルの使用

図9に示すように、作成したPWLファイルを使用するため、設計に電源とファイル・パスを追加することができます。

🎔 Independent Voltage Source - V2			
Functions			
O (none)			
O PULSE(V1 V2 Tdelay Trise Tfall Ton Period Ncycles)			
◯ SINE(Voffset Vamp Freq Td Theta Phi Ncycles)			
O EXP(V1 V2 Td1 Tau1 Td2 Tau2)			
◯ SFFM(Voff Vamp Fcar MDI Fsig)			
O PWL(t1 v1 t2 v2)			
PWL FILE: USB-Dminus.txt     Browse			

図9 電圧ソース用のPWLオプション

絶対ファイル・パスと相対ファイル・パスの両方を使用できます が、相対パスを使用すればシミュレーションの移植が可能になり、 他の設計者とシミュレーションを共有することができるので、相 対パスの使用を推奨します。



図10 相対パスの例

## アイ・ダイアグラム機能のイネーブルとチューニング

LTspiceの隠れた能力を最大限に引き出してうまく利用するには、 まずシミュレーションを行う必要があります。



シミュレーションが終了して信号が表示されたら、水平(時間) 軸を右クリックします。

ダイアログがポップアップ表示され、図12に示すようなアイ・ ダイアグラム・ボタンが表示されます。

🎔 Horizontal Ax	is				×
Quantity Plotte	ed: time				Eye Diagram
		Axi	s Limits		
Left:	Os	tick:	бµѕ	Right:	34.722222µs
Logarithmic		C	ancel		ОК

図12 アイ・ダイアグラム・オプションの場所

このポップアップ・ウィンドウを使用すれば、分かりやすい名前 のパラメータを使い、アイ・ダイアグラムの表示をイネーブルし て調整を加えることができます。



図13 アイ・ダイアグラムのセットアップ

検証時の表示は図14のようになります。



## アイ・ダイアグラム・マスクの計算と表示

信号の完全性の評価を容易にするために、アイ・ダイアグラムに はアイ・ダイアグラム・マスクを関連付けることができます。ア イ・ダイアグラム・マスクはLTspiceの標準機能ではありません が、(パート1のEMC上限ラインのように)実装は可能です。

アイ・ダイアグラムの仕様は標準なので、図15に示すようにマ スクのほとんどは、少数の変数の組み合わせで評価することがで きます。



図15 アイ・ダイアグラムとアイ・ダイアグラム・マスク

アイ・ダイアグラム・マスクに示したA~Eの文字の定義を以下 に示します。

- A:アイのフラット幅。これは、マスク定義によってはゼロに することができます。
- ▶ B: アイの幅。これは、最大ジッタ、スルー・レート、ボー・レートなど、いくつかのパラメータを評価する際の鍵となります。
- ▶ C: アイの高さ。この値は通常、このパラメータの評価をケー ブルの近端で行うか遠端で行うかによって異なります。
- ▶ D:アイの中心。これはアイの中心電圧を定義します。
- ▶ E:遅延。これは、プロット・ウィンドウ内で信号を移動する ためにLTspice内でのみ使われます。

## アイ・ダイアグラム・マスクの作成

このシリーズ記事のパート1では、FFTスペクトラム内にEMC 上限ラインを表示するための作画要素の使用方法を解説しまし た。本稿では、同じツールを使用してアイ・ダイアグラム・マス クを描く方法を示します。

アイ・ダイアグラムの作成は、EMC上限ラインを作成して 追加する場合より複雑です。アイ・ダイアグラムの場合は、 JavaScript<sup>P2</sup>が組み込まれたウェブページを使用してアイ・ダイ アグラムの定義を作成します。作成した定義は、LTspice信号表 示のプロット設定ファイル(\*.plt)に貼り付けることができます。 このJavaScriptプログラムは、図16に示すように、エンジニア がその設計を完了させるために使用できます。

ー般的な有線インターフェース標準用のアイ・ダイアグラム定義 は、既にプリセットとして用意されています。それぞれのラジオ・ ボタンをクリックすることによって、フィールドに標準値が自動 入力されます。

○ RS232-9600
○ RS232-115200
○ RS485-9600-Differential Voltage
○ RS485-115200-Differential Voltage
○ USB 1 Low Speed
● USB 1 Full Speed
○ USB 2 Full Speed - Differential
○ SPE 10M
○ SPE 100M
○ LVDS 250 LV
○ LVDS 250 HV
⊠ 16 アイ・ダイアグラム・ジェネレータのプリセット

精密調整やアイ定義も、所定のフィールドを使って行うことができます。

Baudrate	Eye Width[ns]
1500000	600
Eyes before	Eye Flat Width[ns]
1	500
Eyes after	Offset[ns]
3	0
Eye Height (mV)	Eye Center (mV)
3000	1650
図17 アイ・マス・	ク入力フィールド

更新ボタンをクリックすると、対応するプロット設定コマンドが 作成されます。これらのラインは、このシリーズ記事のパート1 に説明する方法に従い、そのままプロット設定ファイルに追加で きます。

Line: "\" 13 1 (-9.6666666666666-7,1.65) (-9.1666666666666666666666666666666666666
Line: "V" 13 1 (0.00000108333333333333333,3.15) (0.000001583333333333333,3.15) Line: "V" 13 1 (0.000001583333333333333,3.15) (0.0000016333333333333333,3.165)
Line: "V" 13 1 (0.000016333333333333335,1.65) (0.000001583333333333,0.149999999999999999) Line: "V" 13 1 (0.0000015833333333333,0.1499999999999999999) (0.0000010833333333333,0.149999999999999999999999

図18 ウェブページによって作成されたプロット設定

図19に示すような良好な表示を得るには、通常、表示するアイの個数とLTspiceの遅延設定を調整する必要があります。



図19 ウェブページによって作成されたプロット設定を波形に適用した例

## 許容誤差範囲全体を通じた適合性評価

設計に使用するコンポーネントには広い許容誤差がありますが、 これらの許容誤差が問題とならないかどうかは、計算によって チェックすることができます。しかし、数百個のコンポーネント を含む設計の場合は、手計算やスプレッドシートによる計算など の方法では時間がかかり、重要なパラメータを取り込めない場合 もあります。デバイスによっては許容誤差範囲が小さいものを使 用することも可能ですが、使用コンポーネントのすべてに許容誤 差の小さいものを使用するとなると、価格や入手性の面で問題が 生じます。また、経年変化の影響や温度依存性を考慮する必要も あります。 許容誤差範囲内での設計の妥当性を確認するために、SPICEとその拡張であるLTspiceは非常に優れた機能をいくつか備えています。

以下のセクションでは、モンテカルロ分布とガウス分布、および LTspice内におけるワーストケース(最も厳しい条件)を使用し た許容誤差分析手法について説明します。



# ガウス、ワーストケース、およびモンテカルロ分析用の 共通テスト回路

実際の使用例における妥当性と徹底度を比較するために、ここではGraber<sup>4</sup>の研究に基づき、以下に示す例を取り上げました。このセットアップは、SPE 10Base-T1L標準(10SPE)の物理層またはMDI用のシミュレーション回路を示しています。

図21に示すこのシミュレーション回路には、アナログ・デバイ セズのADIN1110またはADIN1100 10BASE-T1Lイーサネット PHY/MAC-PHY用に、100Ω±10%の終端抵抗が含まれていま す。

信号結合容量、電力結合インダクタ、コモンモード・チョーク、 その他のEMC保護コンポーネントがモデル化されています。 一部のコンポーネントについては、推奨コンポーネント値と許容 誤差範囲が追加されています。

リターン・ロス・プロットに使用する式は次の通りです。



## (100+1/1(V1))/(100-1/1(V1))

## モンテカルロ・シミュレーション

モンテカルロ・シミュレーションでは、使用シミュレーション回 路における各指定コンポーネントの許容誤差範囲内のランダム値 を使用します。コンポーネントの許容誤差範囲内にある値が回路 シミュレーションで発生する確率は、すべて同じです。

LTspiceには、シンプルな構文の便利なモンテカルロ関数が組み 込まれています。

例えば、許容誤差10%の100Ω抵抗を作成するには、次の構文 を使う必要があります。

#### {mc(100R, ToIA)}

#### .param TolA = 0.10

表1 モンテカルロ法使用時のコンポーネント値と許容誤差の定義

記号	範囲	コンポーネント値の構文 (モンテカルロ)
R1	90Ω~110Ω	{mc(100, ToIA)}
C2、C3	200nF~600nF	{mc(400 nF, ToIB)}
L1	500µH~1500µH	{mc(1000 µH, ToIC)}
L2、L3	0nH~500nH	{mc(250 nH, ToID)}
C6	0pF~200pF	{mc(100 pF, ToIE)}

リターン・ロスのシミュレーションには図21に示す回路<sup>4</sup>を使用 できます。リターン・ロスは、発生する可能性のあるすべての信 号反射を表す指標です。

リターン・ロスは、ケーブル・リンク沿いのあらゆる位置におけ るインピーダンス・ミスマッチによって生じます。リターン・ロ スはデシベルで表され、10BASE-T1Lで使われる高データ・レー トの通信や長いケーブル(1700m)を使用する通信で特に問題 となります。

プロットにMDIリターン・ロスの上限ライン(図23に示す赤い ライン)を追加するには、Plot SettingsメニューのSave Plot Settingsをクリックします。

図21 ガウス、ワーストケース、およびモンテカルロ分析用の共通テスト回路 - 参考資料に基づく4

標準的なテキスト・エディタを使ってPLTファイルを開きます。 Excelファイルに示す要領で、ライン定義構文をコピー・アンド・ ペーストします(図22)。

#### **LTSpice MDI Return Loss Mask**

1						
1	Start Freq	End Freq	RL Start	RL Stop		Line def for LTSPICE plot settings file
	100000	200000	-14.582	-20	Line: "dB" 4 0	(100000,0.18660574063097) (200000,0.1)
I	200000	1000000	-20	-20	Line: "dB" 4 0	(200000,0.1) (1000000,0.1)
	1000000	10000000	-20	-3.3	Line: "dB" 4 0	(1000000,0.1) (10000000,0.683911647281429)

図22 LTspiceプロット設定ファイルのライン定義

実際のシミュレーションでも同じ図を得るには、波形を右クリックしてDon't Plot Phase ボタンをクリックします。

#### モンテカルロ・シミュレーションに関するまとめ

モンテカルロ・シミュレーションは、電子設計の適合性をその全 許容誤差範囲にわたって評価する方法の1つで、シミュレーショ ンの実行回数を妥当な数に抑えながら、ほとんどの設計者のニー ズを満たすことができます。



図23 SPE終端の差動リターン・ロス: モンテカルロ分布パラメータを使い128回実行

## ワーストケース・シミュレーション

ワーストケース・シミュレーション機能は、LTspiceの組込み機能 ではありません。しかし、Joseph SpencerとGabino Alonso<sup>2</sup> の研究に詳細が示されているように、ワーストケースをシミュ レートするための機能を実装することができます。

最も厳しい条件のシナリオに従ってシミュレーションを行うに は、func binary(run,index)関数とfunc wc(nom,tol,index)関 数の両方が必要で、これらの関数をLTspiceの回路図シートに SPICE命令として置く必要があります。

#### .func binary(run,index) floor(run/(2\*\*index))-2\*floor(run/(2\*\*(index+1)))

#### .func wc(nom,tol,index) if(run==numruns,nom,if(binary(run,index),nom\*(1+ tol),nom\*(1-tol)))

これらの関数を使用するには、以下のことを行う必要があります。

▶ 最大値、最小値、および公称値をカバーするために必要なシ ミュレーションの実行回数を、指定されたワーストケース分 析を行うコンポーネントごとにnumrunsを使って宣言しま す。実行回数は2<sup>N</sup> +1で決定されます。ここで、Nはコンポー ネントの許容誤差にリンクされた異なるインデックスの数で す。図21の場合はこの値は129回なので(実行番号「0」も 回数に含まれます)、構文は次のようになります。 ▶ コンポーネントの正則値ではなく、次の式を宣言する必要が あります。

#### {wc(100R, 0.1, 0)}

ここで、

- ▶ 100Rは公称値。
- ▶ 0.1は許容誤差(ここでは+または-10%)。
- 0は変化するパラメータのインデックスで、変化する次のコン ポーネントはインデックス1を取ります。

図21のシミュレーション回路は、静的なコンポーネント値では なく、下の表に示す式を使って作動させます。

表2 リーストケース法使用時のコンホーネント値と許容誤考
------------------------------

記号	範囲	コンポーネント値の構文 (ワーストケース)
R1	90Ω~110Ω	{wc(100, TolA, 0)}
C2	200nF~600nF	{wc(400 nF, TolB, 1)}
C3	200nF~600nF	{wc(400 nF, TolB, 2)}
L1	500µH~1500µH	{wc(1000 µH , TolC, 3)}
L2	0nH~500nH	{wc(250 nH, TolD, 4)}
L2	0nH~500nH	{wc(250 nH, TolD, 5)}
C6	0pF~200pF	{wc(100 pF, TolE, 6)}

結果は図24の波形プロットに表示されます。

MDIリターン・ロス・マスクの上限ラインは、既に述べたように、 プロット設定ファイルを編集することによって追加されます。

#### ワーストケース分析に関するまとめ

Steve Knudtsenは、システム設計にワースケース分析を使用することの利点と制約について簡潔にまとめています<sup>3</sup>。

ワーストケース分析はよく使われるアプローチで、コンポーネン ト・パラメータはその最大許容限界に調整されます。

ワーストケース・アプローチの制約には、実際の結果と一般的に 見られる結果が一致しないという点が含まれます。最も厳しい条 件下での性能を示すシステムを観察するには、極めて多数のシス テムを組み合わせなければならない場合があります。

システムが最も厳しい条件に合わせて設計されている場合は、コ ンポーネントの選択が高価になる可能性があります。

しかし、モンテカルロ・シミュレーションまたはガウス・シミュ レーションと組み合わせてワーストケース法を使用すれば、その システムに関する貴重な情報を得ることができます。



図 24 SPE 終端の差動リターン・ロス: ワーストケース分布パラメータを使い 128 回実行

ワースケース分析は、シミュレーションに非常に時間がかかる場合や、公称値での動作が既に検証済みの場合の全体的な動作検証 に適しています。

## ガウス・シミュレーション

LTspiceにはガウス関数が組み込まれていて、中央値は発生確率 が高くなっています。構文はシンプルです。

#### {nominal\_value\*(1+gauss(tolerance/ $\sigma$ ))}

下の表3に示す式を使い、ガウス分布の標準偏差パラメータ*o*に 従った調整を行うことができます。

#### 表3 ガウス分布法使用時のコンポーネント値と許容誤差の定義

使用する式	許容誤差範囲内のサンプルの 比率
{nom*(1+gauss(tol/1))}	68.2% (1 <i>o</i> )
{nom*(1+gauss(tol/2))}	<b>9</b> 5.4% (2 <i>σ</i> )
{nom*(1+gauss(tol/3))}	99.7% (3σ)
{nom*(1+gauss(tol/4))}	99.99% (4σ)

もしくは、より視覚的な表現を使用します。



例えば、許容誤差10%、許容誤差内の値の発生確率を4σとして 100Ω抵抗を作成するには、次の構文を使う必要があります。

#### {100R\*(1+gauss(ToIA/4))}

#### .param TolA = 0.10

図26は、4 σとガウス分布パラメータを使用して、図19に示す ガウス・シミュレーションを128回実行した結果です。



図 26 SPE 終端の差動リターン・ロス: ガウス分布パラメータを使い 128 回実行

#### ガウス分布法に関するまとめ

ガウス分布は、電子設計における変動のシミュレーションに最も 多く使われる方法です。

公称値付近のパラメータのガウス分布は、許容誤差の影響を検討 する上では依然として最も自然な方法です。

しかし、残念ながらこれには代償が伴います。徹底的な確認を行 うには、シミュレーションを非常に多くの回数だけ繰り返す必要 があります。

この分布は、許容範囲外にある値も拾い上げる一方、コンポーネ ントのメーカーが行うソーティングとビンニングの操作は省略し ます。

## 10BASE-T1Lリンクの分析への適用

10BASE-T1Lイーサネット標準を使用して、いくつかのフィール ド・バスを置き換えることができます。従来型フィールドバスと 10BASE-T1Lには、共に同じケーブルを使用することができます。 このケーブルは、全二重通信と最終的なパワー・デバイス (PD) への電源供給に使われる、シンプルなバランス銅線ペアです。 ただし、10BASE-T1L標準に適合するように、物理層通信トラン シーバー (PHY) とパッシブ・コンポーネントは交換する必要が あります。

LTspice内で行う10BASE-T1L信号の完全性の検証のほとんどは、同様の形状の信号を使って行うことができます。

表4 伝送する信号の振幅に応じたシングルペア・イーサネットの伝送距離

送信信号振幅 <sup>5</sup>	予想伝送距離
$2.4V_{PP}$	1000m~1700m
1.0V <sub>PP</sub>	200m

使用するエンコーディングはPAM3 (Pulse Amplitude Modulation 3 levels) <sup>6</sup>です。エンドポイントに必要とされる到 達距離と能力に応じて、送信信号の振幅は 1V または 2.4V に調整 できます。

ケーブル側の信号立上がり時間は-1から+1への遷移時に 53.33nsで、立下がり時間も同じです。

スルー・レートは一定と見なせるので、0~1、1~0、-1~0、 および0~-1の公称遷移時間は26.66nsです。

このようなテスト・ベクトルの作成には、図27に示すコードを 使用します<sup>P3</sup>。

```
// loop for every sample
for (sample = DELAY ; sample < (NUMBER_OF_SAMPLES+DELAY) ; sample++)</pre>
{
  // Compute a sample
  previousLogicLevel = logicLevel;
  logicLevel = (rand() % 3) ;
  transition = abs((previousLogicLevel - logicLevel));
  switch (transition)
  {
     case 2 : // +1 to -1 transition or +1 to -1 transition
      fprintf (pfile,"%E\t%5.2f\n",(sample*M_G_PERIOD),busvoltage[previousLogicLevel]);
      fprintf (pfile,"%E\t%5.2f\n",(sample*M_G_PERIOD)+(M_G_RISE),busvoltage[logicLevel]);
     break;
     case 1 : // transition to nearby state ( -1 <-> 0 <-> 1 )
      fprintf (pfile,"%E\t%5.2f\n",(sample*M_G_PERIOD)+((1.0*M_G_RISE)/4.0),
                                       busvoltage[previousLogicLevel]);
      fprintf (pfile,"%E\t%5.2f\n",(sample*M_G_PERIOD)+((3.0*M_G_RISE)/4.0),
                                       busvoltage[logicLevel]);
     break;
     case 0 : // no change in value
      fprintf (pfile,"%E\t%5.2f\n",(sample*M_G_PERIOD),busvoltage[logicLevel]);
     break;
     default :
     break;
  }
}
```

図27 PAM3テスト・ベクトルの作成に使用したコードの抜粋



図28 PAM3 PWLテスト・ベクトルを使用するトランス・ベースの終端

これは、5000個のPAM3シンボルからなるテスト・ベクトルを PWLフォーマットで出力します。

このテスト・ベクトルをここで使用する回路図に入力することに よって、最小カップリング、巻線間容量を始めとする様々なパラ メータを検証することができます。

図28、図29、図30は、10BASE-T1Lリンクのトランス・ベー スの終端、PWLソース電圧ファイルの出力、およびPWL電圧源 とケーブル側差動電圧のアイ・ダイアグラム表示です。これは、 10BASE-T1L標準への適合性テストに使用できます。



図29 PWL電圧源の出力



図30 PWL電圧源とケーブル側差動電圧のアイ・ダイアグラム表示

# まとめ

LTspiceは無料で使用できる強力なシミュレーション・ツールで、 CおよびJavaScriptコードを使用し、波形ジェネレータと組み合 わせて使用することができます。これは有線通信における信号の 完全性を確認する強力なツールで、製品開発時の実験に要する 時間を短縮し、製品設計の道筋をつけて、より迅速な製品市場投 入を実現します。アナログ・デバイセズとWürth Elektronikは 有線リンクを設計するエンジニアのためにこのツールを提供し、 10BASE-T1L SPEなどの新しい標準の理解を支援します。

## 参考資料

- <sup>1</sup> "Signal Integrity Basics." Signal Integrity White Paper. Anritsu, 2009.
- <sup>2</sup> Joseph Spencer and Gabino Alfonso. [LTspice:シミュ レーションの実行回数を最小限に抑え、最も厳しい条件で回 路を解析する方法] Analog Devices, Inc.
- <sup>3</sup> Steve Knudtsen. [LTspiceを使用し、複雑な回路を対象とす る統計的な公差解析用のモデルを構築する] Analog Devices, Inc., August 2021.
- <sup>4</sup> Steffen Graber. "10 Mb/s Single Twisted Pair Ethernet." IEEE, May 2017.
- <sup>5</sup> IEEE802.3-2022 clause 146 + annex 146
- <sup>6</sup> IEEE802.3-2022 annex 146A

## プログラム:

- <sup>P1</sup> 限られた数の0と1の連続で単純なランダム・ビットストリームを生成するCプログラム
- <sup>P2</sup> LTspice プロット・ファイル用のアイ・ダイアグラム・マスク・ コードを生成する HTML + Javascript
- P3 ランダム化されたPAM3ビットストリームを生成するCプロ グラム

## 著者について

Richard Anslowは、アナログ・デバイセズのオートメー ション・ビジネス・ユニットに属するソフトウェア・システ ム設計エンジニアリング部門に勤務するシニア・マネージャ です。状態基準保全、モータ・コントロール、産業用通信設 計が専門です。アイルランドのリメリック大学で工学士号と 工学修士号を取得しました。最近、パデュー大学でAIおよ びMLの大学院課程を修了しています。

Sylvain Le Brasは、Würth Elektronikのフィールド・アプ リケーション・エンジニアで、電源および電磁両立性が専門 です。Würth Elektronik入社前はABBの研究開発部門と複 数の技術移転研究所で様々な役職を経験しました。フラン スのナント大学ポリテクニック・スクールで工学修士号を取 得しています。

# EngineerZone®

#### オンライン・サポート・コミュニティ

アナログ・デバイセズのオンライン・サポート・コミュ ニティに参加すれば、各種の分野を専門とする技術者と の連携を図ることができます。難易度の高い設計上の問 題について問い合わせを行ったり、FAQを参照したり、 ディスカッションに参加したりすることが可能です。

# SUPPORT COMMUNITY

Visit ez.analog.com

\*英語版技術記事はこちらよりご覧いただけます。



## アナログ・デバイセズ株式会社

お住いの地域の本社、販売代理店などの情報は、<u>analog.</u> com/jp/contact をご覧ください。 オンライン・サポート・コミュニティ<u>EngineerZone</u>では、ア ナログ・デバイセズのエキスパートへの質問、FAQの閲覧が

できます。

alog. ©2023 Analog Devices, Inc. All rights reserved. 本紙記載の商標および登録商標は、各社の所有に属します。 Ahead of What's Possibleはアナログ・デバイセズの商標です。 VISIT ANALOG.COM/JP

TA24672-10/23