Design Note

マルチチャンネルRF／ビット変換開発プラットフォームがフェーズド・アレイの迅速なプロトタイピングを実現

著者：Peter Delos、テクニカル・リード
著者：Charles Frick、システム・アプリケーション・エンジニア
著者：Mike Jones、主席電気設計エンジニア

はじめに

将来のアンテナ設計に関する業界のトレンドはフェーズド・アレイ実装です。この技術的トレンドは、市場投入時間短縮の圧力と相まって開発時間の短縮を強い、その結果としてフェーズド・アレイ・システムに取り組むRF設計者に多くの課題を与えることになります。このRFエレクトロニクスに関係する課題には以下のようなものがあります。

- マルチチャンネル環境におけるRFエレクトロニクスの妥当性確認
- チャンネル間の同期とキャリブレーションの妥当性確認
- 量産ハードウェアの開発と並行したソフトウェア開発

この工業的課題に対応するために、ソフトウェアによる設定が可能な高速コンバータをベースとした、新しいマルチチャンネルRF／ビット変換開発プラットフォームが提供されています。この開発プラットフォームは、データ・コンバータ、RF分配、電源レギュレーション、クロッキングなどの機能を内蔵し、16チャンネルのSバンド直接サンプリング・ソリューションを実現します。

集積化RFサンプリング高速コンバータ

最新リリースの各種高速コンバータでは、モノリシック・シリコン上に、ADC、DAC、およびデジタル信号処理ブロックが集積されています。図1に示すMxFE™クワッドチャンネル16ビット12GSPS RF DACとクワッドチャンネル12ビット4GSPS RF ADCはその一例で、4個のADC、4個のDAC、デジタル昇降圧コンバータに加えて、数値制御発振器（NCO）、有限インパルス応答（FIR）デジタル・フィルタを複数内蔵しています。定格サンプル・レートは、DACが12GSPS、ADCは4GSPSに設定されています。アナログ帯域幅はCバンドの低周波域とSバンドを通じた直接サンプリングと波形生成に使われます。

コンバータはより広いRFスペクトラム帯を処理し、チップにDSP機能を組み込んでいるため、プログラマブル・フィルタやデジタル昇圧ブロックおよび降圧ブロックの設定を行うことで、特定の無線信号帯域幅の条件を満たすことができます。専用シリコンによる組み込み処理を行うと、FPGAを使ってこれらの処理を行うアーキテクチャと比較して、消費電力が大幅に減ります。また、貴重なFPGAリソースが解放されれば、設計者は、よりコスト効果の高いFPGAを使用したり、より高いレベルのシステム・アプリケーションの処理にFPGAリソースを割り当てたりすることができるようになります。

16チャンネル直接RFサンプリング開発プラットフォーム（クワッドMxFE）

16チャンネル直接RFサンプリング開発プラットフォームを図2に、そのブロック図を図3に示します。ここで、デバイスの名前について説明しておきます。アナログ・デバイセズでは、これらの集積化コンバータをミックスド・シグナル・フロント・エンド（MxFE）と呼んでいます。16チャンネル・ボードには4個のMxFEが含まれており、これをクワッドMxFEと呼んでいます。4個ずつのDACとADCを含むMxFEを4個使用すると、16チャンネルの送信と16チャンネルの受信が可能です。

RFセクションには、RFインターフェースを簡素化するためのバラン、アンプ、およびフィルタが含まれています。トランシーバー・チャンネルにはDACイメージを抑制するためのローパス・フィルタが含まれており、DAC出力には標準的なゲイン・ブロックがあります。レシーバー・チャンネルには、2つのゲイン段とゲイン制御回路が含まれている他、2次ナイキスト・サンプリング用のバンドパス・フィルタがあります。フィルタはMini-Circuitsの1206フィルタ・フットプリントで、アプリケーションに合わせて交換できます。



AD9081: 4T4R Direct RF Transmitter and Receiver

- Configurable Sampling Rate Schemes
  - Four 16-Bit DACs: 3 GSPS to 12 GSPS
  - Four12-Bit ADCs: 1.5 GSPS to 4 GSPS
  - RF Synthesis and Sampling up to 4.2 GHz
- Tx Signal Bandwidth Support up to 1.6 GHz; N' = 12
- Signal Processing Blocks Supporting Multiband
  - Transmit: Eight DUC Paths Shared by Four DACs
  - Receive: Eight DDC Paths Shared by Four ADCs; Optional 48-Tap Programmable Filter per ADC; or 192 Taps Total
- Signal Monitoring/Peak Detection for AGC (Rx); PA Protection (Tx)
- Timing Adjustments for QEC Optimization (Rx) and Configurable Transmit Signal Placement
- Flexible On-Chip PLL for Clocking, Multichip Synchronization

図 1. AD9081 の機能の説明



図2. 16チャンネル直接RFサンプリング開発プラットフォーム（クワッドMxFE）



図3. クワッドMxFEのブロック図



図4. クワッドMxFEの電力分配

チャンネル間隔はT/Rペアあたり600milで実装されており、これはXバンド半波長単極エレメントの格子間隔に対応しています。このフットプリントで、Xバンド周波数までのあらゆるエレメントのデジタル・ビームフォーミング・システムに対応できることが確認されています。Sバンドを直接生成するクワッドMxFEを使用すれば、Xバンド周波数での動作を可能にする単一のRFミックスを新たに追加することができます。

このプラットフォームにはクロッキング回路が含まれており、すべてのクロックが共通のリファレンス周波数から生成されます。PLLはコンバータごとに組み込まれていて、リファレンス周波数に位相を同期してAD9081にクロック入力を供給します。また、別のコンバータ・クロック源による評価のために、テスト・ポイント注入オプションを備えています。デジタル・クロックも共通のリファレンス周波数から生成されます。クロック・チップも1個内蔵されており、これはAD9081に同期用SYSREFを提供したり、FPGAに必要なクロックを提供したりするほか、AD9081にリファレンス周波数を提供してAD9081の内蔵PLLを使用できるようにするオプションを備えています。

更に、図4に示すように電力分配とレギュレーションの機能が備わっています。必要なすべての電圧は、単一の12V入力から生成されます。電力分配設計には複数のスイッチング・レギュレータの組み合わせが含まれており、その後段には、ノイズに敏感なアナログ電圧用に低ノイズのリニア・レギュレータが置かれています。

ソフトウェア制御

ソフトウェア、ファームウェア、およびFPGAコードは、高水準処理言語を通じてプラットフォームを制御できるように開発されています。MATLAB®スクリプトやGUIは、システム・エンジニアがMATLAB環境でハードウェアと直接インターフェースするためのモデルを開発できるように記述されています。MATLABインターフェースは、シミュレーションでテストしたカスタム波形によって評価したものを、ハードウェアで直接評価することを可能にします。受信データ・キャプチャ・インターフェースを使用すれば、受信データにユーザ固有の処理を行うことができます。

アナログ・デバイセズの最新のトランシーバーやコンバータを基本とした他のアナログ・デバイセズ製モジュールと同様に、ソフトウェアとファームウェアはすべてオープン・ソースです。

まとめ

クワッドMxFE RF／ビット変換開発プラットフォームを使用すれば、汎用性の高いプロトタイピング環境を実現することができます。その主な機能を以下に示します。

- 複数のコンバータIC全体にわたって、また、複数のボード全体にわたってマルチチャンネル同期が可能な開発プラットフォーム。
- 顧客が複数チャンネルを同時にテストすることだけを目的として量産設計に専心できるよう、顧客に先立って評価用ボード環境でマルチチャンネル性能の妥当性を確認。
- ハードウェアの製品化と並行したソフトウェア開発を可能にする集積化と機能のレベル。
- RF I/O、クロッキングおよび同期回路、電力分配、高速デジタルI/Oルーティングなど、高速コンバータ周辺のすべての回路が網羅されたリファレンス設計。

これらの機能の組み合わせはマルチチャンネルRFシステムの製品開発におけるプロトタイピング・ステップを省略することを可能にし、RFエンジニアはこれを通じて実装を促進し、その努力をシステム・ソリューションに集中することができます。RF／ビット変換開発プラットフォームの当初の目的は、フェーズド・アレイの開発を可能にすることでした。しかし、その多用途性によって、レーダー、EW、5G、計測器アプリケーションなど、あらゆるマルチチャンネルRFシステムに利用されるようになっています。これにより、現在では、真のソフトウェア定義マルチチャンネル環境を提供する、シングルハードウェアのマルチアプリケーション・プラットフォームとして受け入れられています。

著者について

Peter Delos
アナログ・デバイセズの航空宇宙および防衛グループのテクニカル・リード。ノースカロライナ州グリーンズボロで勤務。1990年にバージニア工科大学でBSEEを、2004年にニュージャージー工科大学でMSEEを取得。25年以上の業界経験を有し、その大部分をアーキテクチャ・レベル、PWBレベル、ICレベルの先進的なRF／アナログ・システム設計者として勤める。現在は、フェーズド・アレイ・アプリケーション用に、高性能レシーバー、波形発生器、シンセサイザなどの設計の小型化を担当。
連絡先：peter.delos@analog.com

Charles（Chas）Frick
ノースカロライナ州グリーンズボロの航空宇宙＆防衛グループのシステム・アプリケーション・エンジニア。アナログ・デバイセズ入社以前の2016年に、ウースター工科大学でロボティクスおよび電気工学の2つの理学士号を取得。2016年のアナログ・デバイセズ入社以降は、PCB設計、組み込みCコード、MATLABのGUI、Python™による試験自動化、バージョン管理システムの業務に従事。仕事以外の時間は、ロック・クライミング・ジムやローラー・スケート・リンクに通ったり、FIRST® Roboticsの手伝いをしたりして過ごす。
連絡先：charles.frick@analog.com

Mike Jones
アナログ・デバイセズの主席電気設計エンジニア。ノースカロライナ州グリーンズボロにある航空宇宙および防衛ビジネス・ユニットに勤務。2016年にアナログ・デバイセズ入社。2007年から2016年までノースカロライナ州ウィルミントンのGeneral Electricにマイクロ波フォトニクスの設計エンジニアとして勤務。原子力産業向けのマイクロ波および光学ソリューションを担当。2004年にノースカロライナ州立大学でBSEEとBSCPEを、2006年に同学でMSEEを取得。
連絡先：michael.jones@analog.com

EngineerZone®
オンライン・サポート・コミュニティ

アナログ・デバイセズのオンライン・サポート・コミュニティに参加すれば、各種の分野を専門とする技術者との連携を図ることができます。難易度の高い設計上の問題について問い合わせを行ったり、FAQを参照したり、ディスカッションに参加したりすることが可能です。

ADI EngineerZone™
SUPPORT COMMUNITY

Visit *ez.analog.com*

＊英語版デザイン・ノートはこちらよりご覧いただけます。

ANALOG DEVICES
想像を超える可能性を
AHEAD OF WHAT'S POSSIBLE™

アナログ・デバイセズ株式会社

VISIT ANALOG.COM/JP

お住いの地域の本社、販売代理店などの情報は、analog.com/jp/contact をご覧ください。

オンラインサポートコミュニティEngineerZoneでは、アナログ・デバイセズのエキスパートへの質問、FAQの閲覧ができます。

©2020 Analog Devices, Inc. All rights reserved.
本紙記載の商標および登録商標は、各社の所有に属します。
Ahead of What's Possibleはアナログ・デバイセズの商標です。

DN22372-7/20