

LETTER FROM THE CEO

アー

2

ティクル	、クル 計測アンプに3つのオペアンプは多すぎる			
	超音波レシーバVGAの出力換算ノイズと利得の最適化	9		
	AC結合マルチドロップLVDSバス用の堅牢でフェイルセーフなバイアス回路	14		
	1-Wireのチェーン機能を活用した位置情報の取得	16		



典型的な医療用フェイズドアレイ超音波イメージングシステムの送受信チャネル、ひとつを示します(12ページを参照)。

Letter from the CEC

Maxim:真剣な技術パートナー

今まで、Maximが世に送りだしてきた製品は5,000を超えます。Maximほど、次々と革新を生みだす企業はほとんど ないと言っていいでしょう。アナログIC製品もミックスドシグナルIC製品も、常に可能性の限界を塗りかえ、さまざまな 最終製品で使用される数多くの製品と技術を進歩させ、次世代の機能を実現してきました。Maximが成功し続けることがで きるのは、顧客の設計に価値を付加する製品を企画し、開発し続ける能力があるからです。Maximが誇る世界トップクラス のエンジニアと豊富に蓄積されたユニークな独自プロセス技術を活用し、今後も、最先端の製品を開発し続けます。

Maximのエンジニアは、このような製品を作って欲しいという要望が顧客から出てくるのをじっと待っているような ことはしません。業界最先端の開発をし続けるため、Maximは、未来を見据え、顧客と緊密に協力し続けています。顧客の 要望を実現するだけでなく、思いもしないような可能性を提示し、顧客のアイデアをふくらませることもMaximの仕事だと 考えています。Maximを技術開発のパートナーだと考えていただけると幸いです。

しかし、製品が優れているだけでは不十分です。Maximでは、顧客とMaximの両者に利益をもたらす長期的な関係 を構築することを主眼としており、そのためにはどのような努力も惜しみません。すでに、製造サイクルタイムを短縮し、 納期厳守をさらに実現すべく、製造を初めとする様々な分野において改善を進めています。その効果はまもなく形になるも のと思われますし、2007年夏には、納期厳守を大幅に向上させることが私たちの明確な目標となっています。

どのようなサービスを顧客に提供しているかも、同様に重要なポイントです。Maximでは、新製品のアップデート、 フィールドアプリケーションエンジニアによる専門的な技術ガイダンス、各アプリケーションに特化した、そのまま利用 可能な完全なリファレンスデザイン、発注や価格、納期などに対するきめ細かな対応など、様々なサービスを提供しています。

エンジニアのみなさんは、Maximの最重要顧客です。同じエンジニアとして、私は、自分の案件に採用した部品が、 安定した性能、品質、および供給を満たしていると確信できることがどれほど大事であるかを理解しています。Maximの 製品を採用されるとき、その背後に、今申し上げた様々な重要な要素に対して、Maximのコミットメントがあることを皆様 に知っていただきたいと思います。

Dolun

Tunç Doluca President兼Chief Executive Officer

計測アンプに3つの オペアンプは多すぎる

高ゲインや高CMRRが要求される高精度アプリケーション では、長い間、3個のオペアンプによる計測アンプが業界 標準でした。しかし、最近のアプリケーションに多い単一 電源での動作において、このアンプは重大な限界があり ます。このアーティクルでは、従来、使われてきたオペ アンプ3個構成のアーキテクチャによる計測アンプの 問題点を解説し、単一電源動作の計測アンプにおいて大きな メリットを持つ、マキシム特許の間接電流フィードバック アーキテクチャ[†]を紹介します。詳細な分析とともに、 その証拠となる実験波形も紹介します。

計測アンプアプリケーション

計測アンプは入力インピーダンスが高いという特長を持ち、 大きなコモンモード電圧が存在する状態で微小な差動電圧を 増幅する回路です。このため、圧力や温度を検出するひずみ ゲージのブリッジインタフェースや熱電対による温度検出、 ローサイドおよびハイサイドの各種電流検出アプリケー ションなど、さまざまなアプリケーションで広く使用され ています。

オペアンプ3個構成の計測アンプ

代表的なオペアンプ3個構成の計測アンプ(図1参照)は、 優れたコモンモード除去と、抵抗1個で設定可能な正確な 差動利得を持ちます。このアーキテクチャは2段構成で、 初段はユニティゲインのコモンモード利得と差動利得のす べて(あるいはほとんどすべて)、後段はユニティゲイン (あるいは小利得)の差動利得とコモンモード除去のすべて を提供します(図2参照)。

最近の低電圧アンプはほとんどがレイルトゥレイル出力を 持っていますが、レイルトゥレイル入力を必ず持つとは 限りません。ここでは、非常に高ゲインのレイルトゥレイル 入力と出力を備えたオペアンプ3個構成の計測アンプ(図1 のようなタイプ)を単一電源(V_{CC})で動作させる場合について検討します。

 $V_{OUT} = 利得 \times V_{DIFF} + V_{REF}$ であるため、次式が成り立ちます。

(V_{OUT1}, V_{OUT2}) = V_{CM} ± (利得 x V_{DIFF}/2) = V_{CM} ± (V_{OUT} - V_{RFF}) / 2

V_{OUT1}とV_{OUT2}は電源電圧に達しないよう、次式の条件を 満足する必要があります。

ただし、

 $0 < V_{OUT} < V_{CC}$

アプリケーションでは、一般に、 $V_{REF} = 0$ (ユニポーラ入力信号)とするか、 $V_{REF} = V_{CC}/2$ (バイポーラ入力信号)とします。

 $V_{REF} = 0$ の場合、前述の不等式は、次式のように簡略化 されます。

 $0 < V_{CM} \pm V_{OUT}/2 < V_{CC}$

 $V_{REF} = V_{CC}/2$ の場合、前述の不等式は、次式のように 簡略化されます。

 $0 < V_{CM} \pm V_{OUT}/2 \pm V_{CC}/4 < V_{CC}$

これらの条件は、図3のグラフを見ると最もわかりやすくなります。

図3においてグレーで表示した領域は、図1に示すアンプ (A1とA2)の出力が電源電圧まで飽和しない、入力コモン モード電圧のレンジ(入力差動電圧に対する相対値)です。 このレンジは、 $V_{OUT} \geq V_{REF}$ によって変化します。これは、 $V_{OUT} - V_{REF}$ が入力差動電圧を増幅したものであるため、 許容されるコモンモード入力のレンジは入力差動電圧に よって変化します。

実際問題としては、もちろん、回路の利得を最大限に 活用し、最大差動電圧が入力にかかったとき、最大の 出力スイング(V_{OUT})を得ることが最善です。 $V_{OUT} = 0$ あるいは $V_{OUT} = V_{CC}$ となるように最大入力差動電圧を計測





図1. オペアンプ3個構成の計測アンプであるMAX4194~MAX4197ファミリの内部アーキテクチャ



図2.入力信号をこのように2段階で増幅する場合、入力コモンモード 電圧は中間(円で囲ったところ)を通過します。

アンプが増幅できる範囲が、図4において黒で示した領域です。

このように、いずれの場合も、入力コモンモード電圧には 大きな制限があります。特に、

- ユニポーラ入力差動信号をフルに増幅したい場合(V_{REF} = 0 として、0~V_{CC}のフル出力スイングを得たい場合)、 信号には1/2V_{CC}のコモンモード電圧を伴わせる必要が あります。コモンモード電圧がこの値からはずれると、 出力電圧がV_{CC}というフルスイングにならなくなります (最大入力差動電圧が低下する)。バイポーラ入力差動信 号の場合(V_{REF} = 1/2V_{CC})、0~V_{CC}のフルスイングの 出力電圧を得ることができる入力コモンモード電圧の レンジは1/4V_{CC}から3/4V_{CC}までとなります。
- いずれの場合も、入力コモンモード電圧がグランド (OV)に等しいか近い場合、このアンプで入力差動電圧 を増幅することはできなくなります。

つまり、(必要とする)入力差動電圧と(不要な)入力コモン モード電圧との間に関係はないと仮定する場合、V_{OUT} 全域が許容されるV_{CM}の設計最小値と設計最大値は、黒で 示した領域になります。この領域からはずれた場合、 V_{DIFF}とV_{CM}の組み合わせによっては、V_{CM}が不適切にな るおそれがあります。

なお、図4aにおいて、フルスケールのV_{CM}変動幅が必要 な場合、入力コモンモード電圧精度がゼロになる点に注意 する必要があります。要するに、入力信号においてコモン モードの変動がまったく許容されないということです。

そのため、単一電源システムでは、オペアンプ3個構成の 計測アンプのアプリケーションが限られてしまうことが わかります。続けて、以下の2点について検討してみまし ょう。



図3. オペアンプ3個構成の計測アンプを単一電源で動作させたとき、 各入力差動電圧で利用可能な V_{CM} 。(a)は $V_{REF} = 0$ の場合、 (b)は $V_{REF} = V_{CC}/2$ の場合です。横軸は増幅された入力差動電圧 (V_{OUT})です。



図4. 黒い四角の部分は、従来型のオペアンプ3個構成の計測アンプ による増幅で(最大入力差動電圧において)最大出力電圧を得る ことができる入力コモンモード電圧の範囲を示します。(a)は $V_{REF} = 0$ の場合、(b)は $V_{REF} = V_{CC}/2$ の場合です。

- (1) 内部のアンプ(A1とA2)が電源電圧まで飽和したら、 何が起きるのか。
- (2) 入力アーキテクチャがレイルトゥレイルでない場合に は、どうなるのか。

入力アンプ飽和の影響

アンプA1の出力がグランドに飽和したケースを考えてみ ましょう。つまり、 $V_{IN+} > V_{IN-}$ かつコモンモード電圧が 図4のXという場合です(V_{DIFF} が、グレー領域で許される 値よりも大きい)。

A1が飽和している($V_{OUT1} = 0$)ため、動作がコンパレータ (非直線)モードとなり、反転端子の電圧が非反転端子(V_{IN-}) と異なる状態となります。その場合、アンプA2は非反転 端子(V_{IN+})の電圧に対して1 + R1 / (R1 + R_G)の利得を 持つ非反転アンプとして動作します。高ゲインアンプという ことはR_G << R1であり、アンプA2は2という非反転利得 を持つアンプとなります。

 $V_{OUT2} = 2 \times V_{IN+} = 2 \times (V_{CM} + V_{DIFF}/2)$ $= 2 \times V_{CM} + V_{DIFF}$

差動アンプの第2段、A3は、入力のV_{OUT1}とV_{OUT2}を比較して、その差を出力するだけです。

 $V_{OUT} = (2 \times V_{CM} + V_{DIFF}) + V_{REF}$

同様に、A2がグランドに飽和したケースでは、以下のようになります。

$$V_{OUT} = -(2 \times V_{CM} - V_{DIFF}) + V_{REF}$$

この状態は、オペアンプ3個構成の計測アンプにとって 危険な動作モードです。入力差動電圧の増幅をしなくなった だけでなく、何らかの方法で「思いやりを持って能力低下」 しないで、入力差動電圧に対する相対的な入力コモン モード電圧を増幅するモードに入ってしまうからです。 しかも、コモンモード電圧は基本的に制御されておらず、 対象信号を劣化させる不要ノイズであることが多いことも、 この問題をさらに悪いものとします。もともとそのよう なノイズを除去することが、計測アンプを使用する目的 であるため、これはとても重大な問題です。

非レイルトゥレイル入力 アーキテクチャの影響

前述のように、基本的に、アンプ出力はレイルトゥレイル となっていますが、入力はレイルトゥレイルとなっていま せん。高精度アプリケーションに対応するレイルトゥレイル 入力段は設計が特に難しいと言えます。これは、 V_{CC} コモン モード電圧付近の動作とGNDコモンモード電圧付近の 動作とのクロスオーバが理想的とはなりえないからです。 この遷移が起きると、入力差動段におけるnタイプとp タイプのペア間にオフセット電圧が発生することがあります。 高精度の計測アンプを設計するためには、低 V_{OS} と高 CMRRが鍵です。CMRR = $\Delta V_{OS} / \Delta V_{CM}$ であるため、 コモンモード電圧がクロスオーバ領域をこえて変化する ときの V_{OS} 変化が、CMRRを大幅に劣化させてしまいます。 そのため、負レイル(OV)を入力コモンモード電圧レンジ 内に持ってはいるものの、高精度計測アンプは、基本的に 非レイルトゥレイル入力のタイプとなる傾向があります。 図3で入力コモンモード電圧の制限を考慮し、グラフを 描き直すと、図5のようなグラフとなります。

間接電流フィードバックアーキテクチャ

間接電流フィードバックアーキテクチャは、計測アンプの 新しい設計手法ですが、いろいろなメリットがあり、非常 に人気のある方式となりました。計測アンプのMAX4462 とMAX4209における間接電流フィードバックアーキテク チャを示したものが図6です。

新しいこのアーキテクチャでは、1つの高ゲインアンプ (C)と2つの相互コンダクタンスアンプ(AとB)を使用し ます。2つの相互コンダクタンスアンプは、いずれも、入力 差動電圧を電流に変換するとともに、入力コモンモード電圧 を完全に除去して出力します。アンプの安定動作点では、 アンプAのg_M段からソースされる出力電流がアンプBのg_M 段によってシンクされる入力電流と等しくなります。この 電流マッチングを実現しているのが、フィードバックアンプ Bの入力にかかる差動電圧をアンプAの入力にかかる差動 電圧と強制的に等しくする、高ゲインアンプCによるフィード バックです。この設計では、出力抵抗チェーンとR2に 定められた電流(V_{DIFF} / R1に等しい)が流れます。つまり、 OUTに出てくる出力電圧は、入力差動電圧に利得をかけ たものとなります(利得 = 1 + R2 / R1)。標準的なオペ



図5. オペアンプ3個構成の計測アンプを単一電源で動作させたとき、 各入力差動電圧で利用可能な非レイルトゥレイル入力段を考慮 に入れた入力コモンモード電圧。(a)はV_{REF} = 0の場合、(b)は V_{REF} = V_{CC}/2の場合です。

アンプ3個構成の計測アンプと同じように、REFに任意の リファレンス電圧をかけ、出力にオフセットを加えること もできます。

図7はこの動作を高レベルのブロックダイアグラムとした もので、これを図2と比較すると、どのようなメリットを 持つのかが明確にわかります。オペアンプ3個構成の計測 アンプの場合、中間部分における信号は利得をかけた差動 電圧だけでなく、入力コモンモード電圧も含んでいます。 これに対し、間接電流フィードバックアーキテクチャでは、 入力差動電圧の最新状態を表すものだけとなります。コモン モードは、すべて、初段で除去されます。第2段は、コモン モード除去を補強するとともに差動利得を提供し、必要に 応じてリファレンス電圧によって出力をオフセットします。 つまり、オペアンプ3個構成の計測アンプに存在した入力 コモンモード電圧の制限が、間接電流フィードバックアーキ テクチャでは存在しないのです。 入力コモンモード電圧の制限(つまり非レイルトゥレイル 入力段)を考慮すると、伝達特性は図8のようになります。 黒い領域が、フルレンジの出力電圧が得られる入力コモン モード電圧の設計限界を示します。グレーの領域は、計測 アンプが期待通りに動作する、つまり、入力差動電圧に 利得をかけた電圧が出力に得られ、入力コモンモード電圧 が完全に除去される入力コモンモード電圧のレンジです。

実験結果

間接電流フィードバックに関するここまでの検討結果を支持 する実験結果が得られています。ここでは、MAX4197と MAX4209Hを比較します。いずれも、利得100を持つ 計測アンプですが、MAX4197はオペアンプ3個構成型、 MAX4209Hは間接電流フィードバック型です。ふたつの 計測アンプとも、 V_{CC} = 5V、 V_{REF} = 2.5Vとして、デバ イスのゼロ出力をオフセットしました。

この実験では、2種類の波形を計測アンプに加えました。



図6. 計測アンプのMAX4462とMAX4209には、間接電流フィードバックアーキテクチャが採用されています。



6



図8. 間接電流フィードバック計測アンプにおいて使用可能な入力コモンモード電圧のレンジをグレーと黒で示します。(a)も(b)も黒で示した 領域(グレー領域に含まれる)では、フルスイングの出力電圧を得ることができます。

ケース1は100Hzの大きなコモンモード電圧が存在する状態で、1kHzの差動電圧を入力しました。計測アンプの出力は、1kHzの信号だけで100Hz成分がないことが期待されます。これらの波形は、次式で近似できます。

V_{IN+} = サイン波振幅 = 2V_{P-P}、 オフセット = 1V、周波数 = 100Hz

(V_{IN+} - V_{IN-}) = サイン波振幅 = 30mV_{P-P}、 オフセット = 0、周波数 = 1kHz

ケース2は、1kHzの大きなコモンモード電圧が存在する 状態で、100Hzの差動電圧を入力しました。計測アンプ の出力は、100Hzの信号だけで1kHz成分がないことが期 待されます。これらの波形は、次式で近似できます。

> V_{IN+} = サイン波振幅 = 2V_{P-P}、 オフセット = 1V、周波数 = 1kHz

(V_{IN+} - V_{IN-}) = サイン波振幅 = 30mV_{P-P}、 オフセット = 0、周波数 = 100Hz

結果は次の通りとなりました。なお、チャネル1がV_{IN+}、 チャネル2がV_{IN-}、チャネル3が計測アンプの出力です。

ケース1の結果

図9aに示すように、MAX4209Hからは期待通りの出力が 得られました。MAX4197が期待通りの動作をするのは、 入力コモンモード電圧がグランド以上という条件において のみでした(図9b)。MAX4197の出力電圧には、明らかに 100Hz成分が乗っています。

ケース2の結果

こちらも、MAX4209Hからは期待通りの出力が得られま した(図10a)。MAX4197は、コモンモード電圧がグランド を大きく上回った状態においてのみ、入力差動信号の増幅 を行いました(図10b)。コモンモード電圧がグランド近く になると、飽和したのがA1かA2かにより、出力電圧は コモンモード電圧を反転したものか、あるいはそれをパッ ファしただけのものとなります(前述の通り)。

まとめ

電子機器の高性能化は急速に進んでおり、消費者は、高性能 はもとより、バッテリの長寿命化やエネルギー効率の向上 を可能にするインテリジェントなパワーマネージメントの 方式も求めるようになりました。そして、デュアル電源の アナログ回路から単一電源アーキテクチャへの移行が進んで おり、電子機器の設計方法や使い方が大きく変化しつつ あります。昨日の夢を今日形にするのが、このアーティクル で紹介した間接電流フィードバックアーキテクチャなどの 画期的なアーキテクチャです。



図9. ケース1の結果。(a)は間接電流フィードバックアーキテクチャを採用したMAX4209H、(b)はオペアンプ3個構成によるMAX4197です。 入力1と入力2のトレースは、100Hz V_{CM}が支配的であり、1kHzのV_{DIFF}は見えないほど小さいことがわかります。



図10. ケース2の結果。(a)は間接電流フィードバックアーキテクチャを採用したMAX4209H、(b)はオペアンプ3個構成によるMAX4197です。 図9と同じように、オペアンプ3個構成の計測アンプでは、所望する出力に1kHz V_{CM}がかぶっていることがわかります。間接電流フィード バックアーキテクチャは、優れた性能を発揮しています。

超音波レシーバVGAの 出力換算ノイズと 利得の最適化

ドップラー法のダイナミックレンジと 感度を改善

フェーズドアレイ超音波レシーバを左右するほど重要な 部品が、時間ゲイン制御(TGC)アンプと呼ばれることも ある可変利得アンプ(VGA)です。このアーティクルでは、 VGAの出力換算ノイズと利得が超音波パルスドップラー法 のダイナミックレンジと感度にどのような影響を与えて いるか、また、8回路超音波VGAのMAX2037が標準的な レシーバラインアップにおいて高い総合性能を発揮する ためにこれらのパラメータをどのように最適化している かについて紹介します。

フェーズドアレイレシーバの概要

これらのVGAの仕様がドップラー性能にどのような影響を 与えるかを検討する前に、まず、標準的なフェーズド アレイ超音波受信チャネルの基本構成と動作を確認して おきます。フェーズドアレイ超音波レシーバに関する高 レベルの概要は、アペンディックスA「フェーズドアレイ 超音波システムの基本」をご覧ください(12ページ)。レシー バラインアップは、通常、LNA、VGA、アンチエイリアス フィルタ、およびADCで構成されます(図1)。LNAは、1つ のトランスデューサエレメントから得られる1MHzから 15MHzまでの出力をシングルエンド入力信号として増幅 を行います。利得は約19dB、アクティブ入力インピー ダンスは50Ωから1kΩで、トランスデューサエレメント とマッチングし、超低雑音指数が得られるように最適化 されています。 送信バーストの直後、受信サイクルの最初におけるLNA 入力信号は、0.5Vp_pにも達することがあります。受信中に 信号強度は次第に低下し、最終的にはレシーバのノイズ フロア以下となります。人体における音響エネルギーの 減衰率が約 0.7dB/cm-MHz (往復で1.4dB/cm-MHz)で あること、また、人体における音の伝播速度が1540m/s (往復で13µs)であることを用いると、この減衰率を計算 することができます。受信サイクル全域にわたってこの 信号を処理するためには、約110dBのダイナミックレンジ が必要となりますが、これは、現実的なADCコンバータの レンジではとてもカバーすることができません。そのため、 レシーバでは、利用可能なADCの入力ダイナミックレンジ に信号をマッピングするため、VGAによって受信サイクル 中に利得を動的に増加させていくようになっています(これ が「時間ゲイン制御」と呼ばれる理由)。70dBのダイナ ミックレンジを持つ12ビットADCを使用すると、受信信 号をマッピングするためには、約40dBの利得レンジを 持つVGAが必要です。図1の受信チェーンには3ポールの アンチエイリアスフィルタが挿入されていますが、これは、 正常なイメージング周波数の上限である15MHzを超える 外来信号や高周波数ノイズをADCにマッピングしないた めのものです。ADCとしては、通常、40Msps動作から 60Msps動作の12ビットADCを使用します。

VGAの出力換算ノイズと利得、および そのPWドップラーに対する影響

標準的な2D、グレースケールの超音波イメージングでは、 各フェーズドアレイチャネルにおいて約40dBのダイナ ミックレンジを必要とします。これに対し、周辺組織の 信号と比較して血液から得られる信号は強度が極端に 低いため、スペクトルPWドップラー法やカラーフロー イメージングなどのパルス型ドップラーイメージングでは、 70dBものダイナミックレンジが必要になります。そのため、 高ダイナミックレンジの12ビットADCを用いてレシーバ のドップラー性能を引きあげます。



図1. LNA、VGA、アンチエイリアスフィルタ、およびADCで構成された標準的なフェーズドアレイ超音波レシーバラインアップ

超音波レシーバラインアップにおいて、これらのADCに 対応するVGAを設計することは、とても困難な作業です。 具体的には、高TGCレベルでもレシーバの雑音指数を低 く抑えることができるだけの利得を確保しつつ、出力換算 ノイズを低く抑えて十分なレシーバダイナミックレンジを 確保することが困難です。低い出力換算ノイズと大きな 最大利得は、VGAの実装では、基本的に互いに背反する 特性だからです。このアプリケーション用にVGAを設計 する場合には、このふたつのVGA特性を適切なバランス となるように最適化し、レシーバの総合性能を高める必要 があります。

これらのVGA特性がどのようにレシーバ性能に影響する かを理解するため、2つのケースを検討してみましょう。 ひとつは、TGCが中ゲインから低ゲインで、受信信号 レベルが比較的高い場合です。このような条件のもとでは、 レシーバのダイナミックレンジを最適化することが重要 です。もうひとつのケースは、TGCが最大利得となって おり、受信信号レベルが小さい場合です。このような条件 のもとでは、レシーバ雑音指数を最適化して十分な感度を 確保することが必須となります。

レシーバのダイナミックレンジに対する VGA出力換算ノイズの影響 (TGC利得が中~低の場合)

TGCレベルが中~低の範囲では、VGA出力ノイズの大半 はVGAの出力換算ノイズによるものです。ADCのダイナ ミックレンジを狭めないためには、このノイズがADCの ノイズフロアよりも大幅に小さい必要があります。図1の 超音波レシーバラインアップを例に考えてみましょう。 MAX2037のVGAの出力換算ノイズは22nV/VHz程度です。 そのVGA出力をディジタル化する12ビット、50Msps ADCのMAX1437は、最大入力電圧が1.4V_{P-P}、SN比が 70dB、ノイズフロアは31.7nV/VHzです。この例でVGA とADCとの間に入っているパッシブアンチエイリアス



図2. MAX2037は出力換算ノイズが競合デバイスの半分程度で、 利得は大幅に高くなっています。 フィルタの通過帯域における減衰率が0dBであるならば、 VGAの出力換算ノイズによって、ADCのSN比70dBは 実質的に1.7dB引き下げられ、68.3dBとなります。しかし 現実には、このようなアプリケーションで使用されるアンチ エイリアスフィルタは、通過帯域においても若干の減衰が 発生します。

動作を安定させるため、VGAは基本的に、このフィルタを 駆動する実数インピーダンスを出力に持つ必要があります。 このインピーダンスは、フィルタ側のキャパシタ値が非現 実的なほど小さくならないよう、十分に大きな値でなけれ ばなりません。このような制約条件があるため、現実の アンチエイリアスフィルタでは、通過帯域においても3dB から6dBの減衰が発生します。この通過帯域における減衰 により、ADC入力に加えられる出力換算ノイズが小さく なり、ダイナミックレンジが向上します。通過帯域の減衰 率が6dBの場合、MAX2037の出力換算ノイズによる ADCの SN比の劣化は、わずか0.49dBにとどまります。

VGAがMAX2037を大きく超える出力換算ノイズを持つと、 いろいろと問題が発生します。出力換算ノイズがMAX2037 の約2倍となる40nV//Hz程度のVGAであっても、アンチ エイリアスフィルタの減衰率が6dBのとき、ADCのSN 比は1.5dBも低下します。これは、イメージングが困難な パルスドップラーアプリケーションなどにおいては、大幅な 低下だと言わざるを得ません。なお、アンチエイリアスフィ ルタの減衰はレシーバの利得を引き下げるため、レシーバ の雑音指数に大きな悪影響を与えることになります。この 点については、次のセクションで詳細に検討します。

MAX2037は、出力換算ノイズが競合デバイスの半分程度と なっています。また、12ビットADCと現実的なパッシブ アンチエイリアスフィルタを組み合わせたとき、ダイナ ミックレンジを最適化し、かつ、レシーバ雑音指数の劣化を 防止できるように、非常に高い最大利得を持っています。 図2に、MAX2037の出力換算ノイズを利得の関数として 示します。

レシーバの雑音指数に対する VGA出力換算ノイズの影響 (高TGC利得の場合)

高TGC、つまり、レシーバ感度が小信号に最適化されて いる場合、VGA出力換算ノイズとADCノイズフロアの 合計が、ADC入力に加えられる増幅後のトランスデューサ ノイズフロアよりも大幅に小さい必要があります。

図3は超音波レシーバの簡略化したブロックダイアグラムで、 これを見ると、ADC前のレシーバ利得が雑音指数に与える 影響がわかります。このレシーバラインアップは、19dBの 利得を持つクワッドLNAのMAX2034と29.5dBの最大利得 を持つVGAのMAX2037、8回路、12ビットADCの MAX1437という構成を仮定しています。アンチエイリアス フィルタは通過帯域において6dBの減衰を持つとも仮定して います。トランスデューサのインピーダンスを200Ωとする と、サーマルノイズフロアは $V_{\rm N} = \sqrt{(4 \times K \times T \times R \times \Delta F)}$ 、つ まり、1.8nV//Hzとなります。LNAの $Z_{\rm IN}$ を200Ωとすると、 この値の半分(0.9nV//Hz)が、LNA入力におけるサーマル



図3. シンプルな超音波レシーバのブロックダイアグラム-ADC上流の利得によって雑音指数性能が影響を受けます。

ノイズフロアとなります。LNA、VGA、およびADCの ノイズ特性から、レシーバラインアップ全体の雑音指数は 約2.3dBとなります。MAX1437のノイズフロアは 31.7nV/VHz。TGCレベルが最大となったとき、ADC 上流の利得(アンチエイリアスフィルタを含む)は42.5dB となります。この例におけるレシーバ入力に対するADC ノイズは0.237nV/VHzに過ぎず、そのため、レシーバ全 体の雑音指数2.3dBのうち、ADCの寄与分は0.18dBのみ となります。

では、VGAの最大利得がもっと小さい場合やADCのノイズ フロアがもっと高い場合はどうなるでしょうか。図3に示す 標準的な超音波レシーバにおいて、小信号雑音指数にVGA ゲインが与える影響を示したのが図4です。ADCノイズフロ アについても、2つの値に対してプロットしてあります。 なお、MAX2034の低ノイズ超音波LNAの利得は19dB、 アンチエイリアスフィルタの減衰は6dBと仮定しました。 図4の上側のプロットはMAX1437を使用した場合で、 最大入力電圧は1.4V_{P-P}、SN比は70dB、ノイズフロアは 約31.7nV//Hzです。下側のプロットは、入力電圧が2V_{P-P}、 SN比が70dB、その結果得られるノイズフロアが約 45.2nV//HzというADCを用いた場合です。2つのADCに おいてレシーバ雑音指数がどのような影響を与えるのか は、このグラフを見れば明らかです。また、MAX2037が 持つ29.5dBという高い最大利得がレシーバの雑音指数を 向上させることも明らかです。VGAの最大利得が小さい と、TGCレベルが最大となったときレシーバ全体の雑音指



図4. 図3に示す超音波レシーバにおけるレシーバ雑音指数とVGA利得との関係

数が大きくなり、小信号時のドップラー感度が低下します。 MAX1437のようにノイズフロアが低いADCとMAX2037 のように最大利得が大きいVGAを用いると、雑音指数を 大幅に改善することができます。	減衰率、およびADCのノイズがレシーバのダイナミック レンジと雑音指数に与える影響を正しく把握し、対処する ことが重要です。VGAのMAX2037であれば出力換算ノイズ と最大利得を最適化し、適切にバランスさせて、MAX1437 などの12ビットADCに適切な入力とし、最高の性能を
まとめ	持つ超音波レシーバとすることができます。
超音波レシーバの感度を最適化するためには、VGAの 出力換算ノイズと最大利得、アンチエイリアスフィルタの	

アペンディックスA— フェーズドアレイ超音波システムの基本

フェーズドアレイ超音波システムに関する 高レベルのブロックダイアグラム

図5は、標準的な医療用フェーズドアレイ超音波イメージングシステムのブロックダイアグラムです。このようにフェーズドアレイアプローチとしたシステムでは、 64~256の受信チャネルと同数の送信チャネルを必要とします。図5のブロックダイアグラムでは、簡略化して、1つの送受信チャネルだけを示しています。

超音波トランスミッタの基本

超音波画像を得るため、フェーズドアレイ超音波システム では、適切な遅延をかけたN個(N = 送信チャネル数)の 高電圧送信パルスを生成する必要があります。このパルス によってトランスデューサアレイの各エレメントを励起 し、焦点を絞った音響送信を得ます(図6)。

超音波レシーバの基本

体内にある音響インピーダンスの不連続面で反射された 音響エネルギーを、トランスデューサで受信し、システム の各受信チャネルへ回します。受信チャネルでは、図7 に示すように、各トランスデューサの出力信号を増幅し てから、ディジタル化します。計算された遅延特性を 用いてディジタル化した信号に遅延をかけ、超音波シス テムのディジタルビームフォーマで合計し、ビーム形成 フォーカス信号を生成します。こうして得られるディジ タル信号を用い、2DおよびPW/カラーフローのドップ ラー情報を得ます。





AC結合マルチドロップ LVDSバス用の堅牢で フェイルセーフな バイアス回路

LVDSは、ディジタルビデオやディジタルカメラなどを 中心に高速ディジタル信号の相互接続用として広く使用さ れています。特に使われることが多いバストポロジのひと つがマルチドロップLVDSバスという、LVDSトランス ミッタが駆動する100Ωの差動ツイストペアに複数の LVDSレシーバを接続する形式です。これは、LVDS信号 ルーティング用の多重化を行う際に便利な構造です。また、 LVDS相互接続の多くはグランドレベルシフトとコモン モード干渉を避けるため、AC結合を採用しています。

図1は、標準的なマルチドロップLVDSバスのブロック ダイアグラムです。バスとレシーバ入力との接続距離は、 可能な限り短くします。図1に示すフェイルセーフバイアス 回路は、約1.2Vのコモンモードバイアスを提供するもの です。バスがTxによって駆動されていないとき、あるいは 長時間、バスの状態遷移がない場合、フェイルセーフバイ アス回路は、50mVから100mVという小さな差動電圧に よってLVDSレシーバ出力を駆動し、定められたロジック 状態とします。LVDSフェイルセーフ回路の一般的な解説が 必要な場合は、アプリケーションノート3662、「LVDSの フェイルセーフ回路の理解」(japan.maxim-ic.com/AN3662) をご覧ください。

マルチドロップバスとポイントツーポイント接続とでは、 バイアスの供給に大きな違いがあります。ポイントツー ポイント接続ではレシーバの入力インピーダンスが差動 リンクのインピーダンス、100Ωとマッチングしている 必要があるのに対し、マルチドロップバスではレシーバが ハイインピーダンスでなければならないからです。この ように抵抗値に差がある点が、従来のフェイルセーフバイ アス回路に共通する弱点でした。このアプリケーション ノートでは、従来型のフェイルセーフ回路の設計方法を 評価し、部品のばらつきの問題を検討するとともに、新しい 堅牢なバイアス回路を提案します。

従来のバイアス回路とその弱点

最も一般的な従来型フェイルセーフバイアス回路は、2つ の抵抗分圧器を2本のLVDS入力ピンに接続するというも のでした。この実装形式を図2aに示します。抵抗値は、 2本の入力ピンの電圧がいずれも約1.2Vとなり、かつ、 入力ピン間の電圧差が-50mVとなるように選びます。2本 の入力ピンの電圧は、図2aに示した定格抵抗値から計算 します。バスが駆動されていない間は、この電圧差によって レシーバ出力がロジックローとなります。

しかし、抵抗には許容誤差があり、これによって差動電圧 が大きく変動する可能性があります。最大許容誤差1%の 抵抗を使用した場合、マイナス側への変動では、図2bの ように、電圧差が-90mVに達する可能性があります。 逆向きの変動では、図2cのように、電圧差が-16mVにし かならないこともあります。つまり、抵抗値が±1%ばら つくだけで、フェイルセーフ差動入力は-80%から+68% も変動します。

従来型回路の設計では、大きな差動フェイルセーフ電圧が 弱点でした。大きな電圧差が存在すると、ロジックハイや ロジックローのデューティサイクルのバランスが崩れ、 トリガ用スレッショルドが入力の一方で上昇してトリガ ポイントにおけるスローレートが低くなり、レシーバの 固有ジッタが増大するなど、さまざまな問題が発生します。 しかし、図2cに示すように電圧差が小さいと、フェイル セーフ機能を実現することができない場合があります。





図2. 一般に使用されているフェイルセーフバイアス回路。(a)は定格抵抗値の場合の数値、(b)は最大許容誤差±1%で発生する最大の電圧差、 (c)は最大許容誤差±1%で発生する最小の電圧差。

従来のバイアス回路が持つこのような弱点を克服する ため、抵抗値のばらつきに対して強い、以下の新しいバイ アス回路を検討してください。

新しいフェイルセーフバイアス回路

抵抗値がばらついても差動電圧が比較的安定するフェイル セーフバイアス回路用トポロジがあります。この回路の ダイアグラムを図3に示します。

新しい回路では、2本の入力ピンに共通するソースから コモンモード電圧を供給します。差動電圧は、入力ピンの ー方にプルダウン(あるいはプルアップ)抵抗をつけること によって生成します。図3に示すように、±5%の抵抗を 使った場合でも、フェイルセーフ差動電圧は-15%から +15%しか変動せず、図2の回路よりも堅牢性がはるかに 高いことがわかります。この回路は、MAX9169/MAX9170 やMAX9174/MAX9175などのようにコモンプルアップ フェイルセーフ回路を内蔵したLVDS製品にも使用可能 で、MAX9242/MAX9244/MAX9246/MAX9254、 MAX9218、およびMAX9248などのデシリアライザ製品の ように従来型のコモンモードバイアス回路を内蔵した製品 にも使用可能です。



図3. 堅牢なフェイルセーフバイアス回路。(a)は定格抵抗値の場合の数値、(b)は最大許容誤差±5%で発生する最大の電圧差、(c)は最大許容 誤差±5%で発生する最小の電圧差。

1-Wireの チェーン機能を 活用した位置情報の 取得

シンプルなシグナリングとプロトコルにより、 デバイスの物理的な位置を特定

ディジタルバスシステムには、一般に、共有という特徴が あります。マイクロプロセッサが登場とともに一般的に なったパラレルバスシステムは、バスに接続されたコンポー ネント間でデータとアドレスラインを共有します。チップ セレクト信号は、アドレスラインと制御信号からデコード されます。このころ、バスに接続されたコンポーネントの 物理的位置は、ハードウェアの設計とワイヤリングから 常に認知することができました。しかし、技術が進歩し、 コスト削減が可能なシリアルバスシステム¹へ移行するに つれて、まず、アドレスラインが廃止されました。チップ セレクト機能は、シリアルバスのSPI™とMICROWIRE™で はまだ使用されていましたが、さらに進んだシリアルバス システムではプロトコルベースのアドレッシングが採用され、 アドレス情報はデータの先頭に付加されて送られるように なりました。そのようなバスの代表例が、データ/クロック ラインだけを通信インタフェースとするI²C/SMBus[™]です。 クロック情報もデータストリームに埋め込めば、コストを さらに削減することができます。そのような形にした例が、 1-Wire®、LIN、およびSensorPathの各種バスです。

プロトコルベースのアドレッシングとした結果、コンポー ネントの物理的位置は既知でなくなりました。これは、 シリアルバスを計測や制御に使用する場合に問題となります (複数地点で温度を測定する場合など)。たとえばI²Cバス で、アドレスピンにロジック1、ロジック0、SCL、または SDAを割り当てると、この問題を緩和することができます。 1本のピンで4種類のディジタル状態、つまり、2ビット 相当の情報を定義することができます。このアプローチは シンプルで効率的ではありますが、オリジナルのI²Cプロ トコルではアドレスに7ビットしか割り当てられていない ため、どうしても限界があります。これに対し、1-Wire バスでは64ビットアドレスが使えるため、高い柔軟性が 得られます。しかし、アドレスピンの増加はコスト増に 直結するため、歓迎されません。

複数デバイスが接続されたシリアルバスで物理的な位置情報を取得することができるシンプルで低コストな方法として、図1に示すように、あるデバイスをネットワークの始まり(位置#1)とし、接続された残りのデバイスを順番に特定していく方法が考えられます。このメカニズムを実現

SPIはMotorola Inc.の商標です。 MICROWIREはNational Semiconductor Corp.の商標です。 SMBusはIntel Corporationの商標です。 1-WireはDallas Semiconductor Corp.の登録商標です。Dallas Semiconductorは Maxim Integrated Products, Inc.の完全子会社です。



図1. 位置特定のために拡張されたシリアルネットワーク

する接続は、青の太線で表示したラインです。このライン は、最初の位置でグランドに接続されています。

図1でINとOUTと書かれた2本のピン以外に、IN端子を 読んでOUT端子に書きこむオンチップロジックが必要に なります。これだけのリソースがあれば、マスタは、最初 のデバイスを特定した後、順番に、最後のデバイスまで、 相対的な位置を特定することができます。ただし、プロト コルでネットワークのインベントリ機能がサポートされて いる必要があります。1-Wireバスであれば、この条件を 満足することができます。

1-Wireバスはシンプルな信号伝達方式で、1本のデータ ラインを共有するホスト/マスタコントローラと1つある いは複数のスレーブ間で半二重双方向通信を行うことがで きます(図2)。スレーブデバイスへの電源供給とデータ 通信は、いずれも、1本だけのこの1-Wireラインを通じて 送られます。電源供給は、ラインがハイ状態となっている 間にスレーブデバイスが内蔵コンデンサに充電し、ライン がロー状態となってデータ通信が行われている間、その電力 を使用してデバイスが動作するという形で行われます。 1-Wireマスタは、通常、オープンドレインのI/Oポートピン を持ち、プルアップ抵抗によって3V~5Vを供給します。 これは優れた通信方式で、メモリ、認証、およびミックス ドシグナルなどの機能を、いつでも簡単かつ効率的に追加 することができます。

1-Wireシステムが持つ基本的で重要な機能として、各 スレーブデバイスが変更不可の一意のROM (リードオン リーメモリ)を持つことがあげられます。工場出荷時に64 ビットのシリアル番号(ID)が割り振られ、同じ番号が他の デバイスに割り振られることはありません。この64ビット ROM IDは、最終製品にとっても一意の電子的IDとなる ほか、これがあるおかげで、1本のバスラインに接続され た数多くのスレーブデバイスから所定のデバイスをマスタ デバイスが選ぶことができます。この64ビットROM ID には8ビットのファミリコードが含まれており、ここから、



図2. チェーン機能を持たない標準的な1-Wireネットワークの例

デバイスの種類とサポートしている機能を特定することもできます。

システムが最初に立ち上がる際、1-Wireマスタ側では、 1-Wireバスに接続されているデバイスの数やそのROM ID などがわかっていないのが普通です。マスタは、バスのワ イヤードANDプロパティを利用し、消去法でデバイスを 特定します。[Search ROM^{*}]機能²を使えば、バス上に あるデバイスのROM IDをマスタ側で知ることができます。 しかし、Search ROMの結果から、各デバイスの位置を 知ることはできません。たとえば、ROM IDが図2のよう になっているとき、**表1**のような順番でデバイスを知るこ とになります。

表1. デバイスの検出シーケンス

順番	ROM ID (16進数)	ネットワークに おける位置	
1	C7000000007AD242	位置#2	
2	5A0000000853E42	位置#3	
3	1600000008A8142	位置#1	

チェーン機能の考え方

チェーン機能を使うことによって、1-Wireによるネット ワーク環境におけるデバイスの物理的位置を求めることが できる理由は以下のとおりです。

- a) 1-Wireネットワークにおける物理的ルーティングとい うシステムレベルの情報が既知である。つまり、1番目、 2番目…と、デバイス/ノードの物理的な位置がわかっ ている。
- b) デバイス(ROM ID)が物理的につながれている順番を、 1番目から最後まで、順に知ることができる。

a)は「設計による」システム情報であり、1-Wireネット ワークのワイヤリングという物理的レイアウトによって決定 されます。b)は、通常、未知の情報ですが、チェーン機能 を使うことによって簡単に知ることができます。チェーン 機能(図3)では2つの端子を使用します。入力(EN)によって デバイスをイネーブルとし、探索に反応可能な状態とし、 出力(DONE)により、チェーンの次のデバイスに対し、前の デバイスに対する探索が完了したことを知らせます。DONE 信号は、次のデバイスのEN入力に入力されます。最初の デバイスのEN入力は、GNDへの物理的配線です。このメカ ニズムを実現する接続は、青の太線で表示したラインです。 シーケンス検出を行うためには、EN端子とDONE端子の ほかに、「Conditional Read ROM」という新しいネット ワーク機能コマンドが必要です。このコマンドは、ある条件 (詳細は後述)が満足されている場合にのみ、デバイスの ROM IDを返します。これに対し、「Read ROM」コマンド では、ネットワークに接続されたデバイスのすべてが、 いっせいにROM IDを送信してきます。この新しいチェーン 機能を実装し、サポートした最初のデバイスがDS28EA00 です(図3を参照)。

*コマンドと状態は、わかりやすいように単語頭を大文字にするとともに、初出時には 括弧書きとしています。



図3. DS28EA00を使用した、チェーン機能を持つ1-Wireネットワーク

EN端子とDONE端子は、シーケンス検出に使うだけでなく、 ディジタルPIOとしても使います。これらの機能を両立さ せるため、チェーン機能では、「OFF」、「ON」、および 「DONE」という3種類のチェーン状態が定義されています。 チェーン状態の遷移を制御する「Chain」コマンドも用意さ れています。**表2**に、チェーン状態と各状態における挙動 をまとめます。

表2. チェーン状態

T = 3.	デバイス挙動			
チェーノ 状態	EN (PIOB)	DONE (PIOA)	Conditional Read ROM	
OFF (デフォ ルト)	PIO (ハイイン ピーダンス)	PIO (ハイイン ピーダンス)	無視	
ON	EN入力	プルアップ オン	ENが ロジック0 なら認識	
DONE	機能なし	プルダウン オン(DONEは ロジック0)	無視	

パワーオン時のチェーン状態は、デフォルトでOFFとなって おり、この状態では、DS28EA00のデータシートに記載 されているように、DONE (PIOA)とEN (PIOB)は、「PIO Access Read」と「PIO Access Write」という独立した コマンドによって制御されます³。Chain ON状態では、 DONEはオンチップの約40kΩ抵抗(R_{CO})によりデバイスの 内部V_{DD}にプルアップされるため、次のデバイスのEN端子 がロジック1になります。Conditional Read ROMコマンド が認識されるのは、ENがロジック0で、Chain ON状態の 場合のみです。この条件が成立するのは、順番の探索中、 ネットワークにおいて1つのデバイスのみとなります。

デバイスの状態をChain OFFからChain ON、あるいは Chain DONEに遷移させるのは、マスタのChainコマンド です。可能な遷移を図4に示します。Chainコマンドコード に続いて、マスタは、適切なChain Controlバイトを送出し なければなりません。間違ったChainコマンドを受けとる 可能性を最小限におさえるため、このコントロールバイト は、まず、非反転形式で送信し、続いて、反転形式で送信 します。確認バイト(AAh)が受信されたら、状態変更が 成功したということです。



図4. チェーン状態の遷移を示すダイアグラム

シーケンス検出を行う場合、マスタは、まず、すべての デバイスを Chain ON状態にします。次に、Conditional Read ROMによってひとつのデバイスのROM IDを読み出し ては、Chain DONE状態にし、チェーン上の次のデバイスを イネーブルとして、Conditional Read ROMコマンドに応答 することができるようにします。このようにシーケンス 検出が進むと、全部のデバイスが特定されるまで、デバイ スは順番にChain DONE状態に遷移されます。最後に、すべ てのデバイスを Chain OFF状態にしてEN端子とDONE端子 をPIOとし、パワーオン時のデフォルト状態に戻します。

シーケンス検出の例

前提条件 図3に示すように、1つのマスタがネットワーク をコントロールしていなければなりません。また、すべて のデバイスがチェーン機能をサポートしている必要が あります。チェーン上にあるデバイスのシーケンスを 検出する、つまり、物理的な位置の数とそれぞれの位置に おけるデバイスのROM ID (登録番号とも呼ばれる)を特定 するためには、マスタは、以下の手順を踏みます。

初期化--マスタが Skip ROMコマンドに続けてChain ON コマンドを送信し、すべてのデバイスをChain ON状態と します。R_{CO}がDONE端子をプルアップし、チェーンの最初 のデバイスを除くすべてのデバイスについて、DONE/EN 接続をロジック1とします。

第1サイクル マスタがConditional Read ROMコマンド を送出し、チェーンの最初のデバイスから応答として64 ビットのROM IDを受けとります。マスタは、このROM IDと、これがチェーンの最初のデバイスであることを記 録します。次に、マスタはChain DONEコマンドを送出 します。このコマンドは、デバイス#1のDONE端子を通 過し、2番目のデバイスEN端子をロジック0にアサート するとともに、デバイス#1が次回、応答しないようにし ます。

第2サイクル-マスタがConditional Read ROMコマンド を送出します。チェーン上においてEN端子がロジック0 であるデバイスはデバイス#2が最初であるため、デバイス #2が応答として ROM IDを返します。マスタは、この ROM IDと、シーケンス番号[2]を記録します(デバイス#1 は Chain DONE状態にあり、Conditional Read ROM コマンドに応答しません)。次に、マスタはChain DONE コマンドを送出します。 **追加サイクル**-マスタは、Conditional Read ROMと Chain DONEによるステップをくり返し、残りのデバイス についても ROM IDとその物理的な順番を特定します。 Conditional Read ROMコマンドに対して応答が返って こなくなれば、チェーン上にあるすべてのデバイスが 特定されたことになります。

終了 検出プロセスの最後には、チェーン上にあるすべ てのデバイスがChain DONE状態となっています。マスタ は、Skip ROMコマンドに続けてChain OFFコマンドを 送出し、シーケンス検出を終了します。これにより、すべ てのデバイスがChain OFF状態となり、PIO端子の制御が PIO Access機能コマンドに移ります(LEDを点滅させる など)。Conditional Read ROMコマンドとChainコマンド の詳細やフローチャートについては、DS28EA00データ シートを参照してください⁴。

1-Wireの標準的な速度では(リセット/プレゼンス検出サイ クルが960µs、1タイムスロットは65µs)、初期化と終了 処理で約7msを要します(1回だけのオーバヘッド)。検出 と位置確認は、1デバイス当り約7.7msです。同様の条件で Search ROMを行うと、1デバイス当り約14msを消費し ます。つまり、たとえば100msの間に、Search ROM関数 では7個のデバイスしか特定できないのに対し、チェーン 機能であれば12個のデバイスが特定することができます。

その他

ケーブルの静電容量—1-Wireネットワークによく用いら れる電話用カテゴリー5ケーブルは、ツイストペアを構成 するワイヤ間に約50pF/mの静電容量を持っています。 ネットワークのサイズにもよりますが、すべてのデバイス を Chain ON状態とするとき、この静電容量が大きな負荷 となることが考えられます。特にパラサイト電源動作では、 電圧が許容限界以下に低下しないよう、1-Wireラインを アクティブにプルアップしなければならない場合もあり ます。中央あるいはローカルのV_{CC}電源を使用する場合に は、このような対策は不要です。

Conditional Read ROM—1993年に廃止されたシリコン シリアルナンバのDS2400との互換性を保つため、 DS2401は、Conditional Read ROMコマンドをRead ROMとしても理解します。そのため、チェーン機能を実装 したネットワークにDS2401をつなぐことはできません。 1-Wireポートアダプタを使用する場合にも、DS2401を 搭載していないものを選んでください。DS2405の revision Aも、Conditional Read ROMコマンドに対して DS2401と同様の応答をします。1998年以降のDS2405 のrevision Bは、Conditional Read ROMコマンドを無視 します。

1-Wireマスタ回路 組込み環境では、ICによるディスク リートの低コスト回路が1-Wireマスタとして実装される ことがあります。ディスクリートソリューションとしては、 抵抗プルアップからスペアµCのポートピン、あるいは、 高度なドライバなどが考えられます⁵。1-Wireラインの 駆動に最適化された高集積ドライバには、DS2480B⁶ (シリアルポート、UART)、DS2490⁷ (USBポート)、および



図5. シングルチャネルのI²Cから1-WireへのブリッジデバイスDS2482を1-Wireマスタとして使用した例です。DONE出力はLEDの駆動に も用いられていますが、これによってチェーン機能が影響を受けることはありません。

DS2482^{8、9} (I²Cポート、図5)があります。8チャネルバー ジョンのDS2482には、アドレスピンが3本あり、1つの ホストコントローラで最大64個もの独立した1-Wireネット ワークを動かすことができます。アプリケーションノート 192、「DS2480Bシリアル1-Wireラインドライバの 使用」¹⁰では、ソフトウェア開発の視点からDS2480Bが 解説されています。DS2482ドライバにも、同様の文書が 用意されています¹¹。

電源→V_{CC}が供給されていれば、すべてのDS28EA00で 同時に温度変換を実行することができます。その後、 Conditional Searchコマンドを送出すれば、警告温度を 検出したデバイスだけを特定することができます。その デバイスのROM IDと、シーケンス検出によって特定した 物理的位置を組み合わせれば、対策が必要な場所をすぐに 特定することができます。V_{CC}の供給がない場合は、温度 変換はひとつずつ順番に行わなければなりません。また、 シーケンス検出の開始時(すべてのデバイスがChain OFF からChain ONに遷移する瞬間)、1-Wireデータラインの 電圧が下がりすぎないように対策を講じる必要もあります。

速度──複数のデバイスが存在する場合や、距離が約3mを 超える場合、オーバードライブによる高速タイミングで 1-Wireネットワークを運用するのは望ましくなく、標準 速度による運用が望まれます。また、ネットワーク上に 存在するデバイスの数によっては(特にパラサイト電源動 作の場合)、標準速度であっても、回復時間を長めにとら なければならない場合があります¹²。

トラブルシュート-シーケンス検出が期待した動作をし ない場合には、まず、Chain ONコマンドを発行した後の 1-Wireラインの電圧降下を確認してください。電圧が 3.0V以下に低下すると、Chain ONコマンドが適切に実行 されないおそれがあります。このように大きな電圧降下を 防止するためには、Chain ON後にアクティブなプルアップ を行う1-Wireドライバ回路を使用するか、外部電源を使 用します。チェーン上にある最初のデバイスのEN入力が オープンとなっていたり、ENが1-Wireラインに接続されて いたり、ENがV_{CC}に接続されている場合にも、シーケンス 検出は失敗します。ネットワーク上にDS2401が存在し ている場合も同様です。1つの1-Wireポートに複数のネット ワークを並列接続することもできません。複数の「最初の デバイス」が同時に応答し、ROM IDのCRCバイトが不正 となるためです。

まとめ

チェーン機能とは、直線的なネットワーク上にあるデバ イスの物理的な順番を、人間が介入することなく、マスタ がソフトウェア制御によって求めることができる新機能 です。このチェーン機能を内蔵した最初のデバイスが、 1-Wireディジタル温度計DS28EA00です。DS28EA00は、 デバイスの位置データをアドレスピンから得る場合より も費用対効果が高く、マルチポイントで温度を測定する アプリケーションに最適です。

参考資料

- アプリケーションノート3967:「シリアルバスの選択」 japan.maxim-ic.com/AN3967
- 2. アプリケーションノート187: [1-Wire検索アルゴリズム] japan.maxim-ic.com/AN187
- 3. DS28EA00のデータシート japan.maxim-ic.com/DS28EA00
- 4. 同上
- 5. アプリケーションノート244:「高度1-Wireネットワーク ドライバ」japan.maxim-ic.com/AN244
- 6. DS2480Bのデータシート japan.maxim-ic.com/DS2480B
- 7. DS2490のデータシート(英文) japan.maxim-ic.com/DS2490
- 8. DS2482-100のデータシート japan.maxim-ic.com/DS2482-100
- 9. DS2482-800のデータシート japan.maxim-ic.com/DS2482-800
- 10. アプリケーションノート192: [DS2480Bシリアル1-Wire ラインドライバの使用] japan.maxim-ic.com/AN192
- 11. アプリケーションノート3684: [DS2482 I²C 1-Wireマスタ の使用方法] japan.maxim-ic.com/AN3684
- アプリケーションノート3829:「複数スレーブを備える 1-Wireネットワークの回復時間の算出」 japan.maxim-ic.com/AN3829