

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2023 年 7 月 5 日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日： 2022 年 7 月 5 日

製品名： MAX16710

対象となるデータシートのリビジョン(Rev)： Rev.0

訂正箇所： 6 ページ、標準動作特性の欄、1 行目

【誤】

・・・MAX20815EVKIT#・・・

【正】

・・・MAX16710EVKIT・・・

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2023 年 7 月 5 日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日： 2022 年 7 月 5 日

製品名： MAX16710

対象となるデータシートのリビジョン(Rev)： Rev.0

訂正箇所： 13 ページ、表 2 の下、1 行目

【誤】

・・・PMG1 端子と・・・

【正】

・・・PGM0 端子と・・・



10A、1.5MHz、2.7V~16V 集積化降圧スイッチング・レギュレータ

MAX16710

概要

MAX16710 は全機能を内蔵した高効率の降圧 DC-DC スwitchング・レギュレータです。このレギュレータは 2.7V~16V の入力電源で動作可能で、出力を 0.5V~5.8V の範囲で調整し、最大 10A の負荷電流を供給できます。

このデバイスのスイッチング周波数は 500kHz~1.5MHz の範囲で設定可能で、サイズと性能の観点で設計を最適化できます。

MAX16710 は固定周波数の内部補償付き電流モード制御を使用します。この IC は高度変調方式 (AMS) 機能を備えており、不連続電流モード (DCM) を選択できるため、性能を向上できます。動作設定と機能設定は、PGM0、PGM1、PGM2 の 3 つの設定用端子により選択できます。

この IC には内蔵の 1.8V リニア電圧レギュレータ (LDO) 出力があり、ゲート・ドライブ (V_{CC}) と内部回路 ($AVDD$) に電力を供給します。

正負両方向の過電流保護、出力過電圧保護、過熱保護など複数の保護機能を備えており、安定した設計を確保できます。

デバイスはコンパクトな 2.52mm × 2.93mm のウェーハレベル・パッケージ (WLP) で供給されます。-40°C~+125°C のジャンクション温度で動作します。

アプリケーション

- データ・センターの電源
- 通信機器
- ネットワーク機器
- サーバーおよびストレージ
- ポイントオブロード (POL) 電圧レギュレータ

特長と利点


- 少ない部品数で高電力密度を実現
 - 2.52mm × 2.93mm のコンパクトな 25 パンプ WLP
 - 内部補償
 - バイアス生成用の内蔵 LDO による単一電源動作
- 広い動作範囲
 - 入力電圧範囲: 2.7V~16V
 - 出力電圧範囲: 0.5V~5.8V
 - スイッチング周波数: 500kHz~1.5MHz に設定可能
 - ジャンクション温度範囲: -40°C~+125°C
 - 3 つの設定用端子により様々な設定を選択可能
- 最適化された性能と効率
 - ピーク効率: 93.1%
($V_{DDH} = 12V$, $V_{OUT} = 1.8V$, $f_{SW} = 500kHz$)
 - 負荷過渡応答を改善する AMS
 - 選択可能な DCM で軽負荷時の効率を改善
 - 差動リモート検出

DESCRIPTION	CURRENT RATING* (A)	INPUT VOLTAGE (V)	OUTPUT VOLTAGE (V)
Electrical Rating	10	2.7 to 16	0.5 to 5.8
Thermal Rating $T_A = 55^\circ\text{C}$, 200LFM air flow	10	12	3.3
Thermal Rating $T_A = 85^\circ\text{C}$, no air flow	10	12	1.8

*最大 $T_J = 125^\circ\text{C}$ 。特定の動作条件については、標準動作特性のセクションの安全動作領域 (SOA) 曲線を参照してください。

オーダー情報はデータシート末尾に記載されています。

簡略化したアプリケーション回路図



絶対最大定格

V _{DDH} ~PGND (Note 1)	-0.3V~+19V
LX~PGND (DC)	-0.3V~+19V
LX~PGND (AC) (Note 2)	-10V~+23V
V _{DDH} ~LX (DC) (Note 1)	-0.3V~+19V
V _{DDH} ~LX (AC) (Note 2)	-10V~+23V
BST~PGND (DC)	-0.3V~+21.5V
BST~PGND (AC) (Note 2)	-7V~+25.5V
BST~LX	-0.3V~+2.5V
PGND~AGND	-0.3V~+0.3V

V _{CC} ~PGND	-0.3V~+2.5V
AVDD~AGND	-0.3V~+2.5V
EN, PGOOD~AGND	-0.3V~+4V
SNSP~AGND	-0.3V~AVDD+0.3V
SNSN~AGND	-0.3V~+0.3V
PGM0, PGM1, PGM2~AGND	-0.3V~AVDD+0.3V
ピーク LX 電流	-21A~+27A
ジャンクション温度 (T _J) (Note 3)	+150°C
保存温度範囲	-65°C~+150°C
ピークリフロー温度 (鉛フリー)	+260°C

Note 1: 誘導性の電圧スパイクを絶対最大定格以内に抑えるために、V_{DDH} 端子から 40mil 以内の場所に入力高周波数コンデンサの配置が必要です。

Note 2: AC は 25ns に制限されます。

Note 3: 動作ジャンクション温度は-40°C~+125°Cを推奨します。このデバイスは、12V 入力、1.2V 出力の代表的アプリケーションで、ジャンクション温度+85°C かつ出力電流 10A で 100k 時間の連続運転、もしくはジャンクション温度+105°C かつ出力電流 8A で 50k 時間の連続運転が確保されています。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。これらの規定はストレス定格のみを定めたものであり、この仕様の動作セクションに記載する規定値以上でデバイスが正常に動作することを意味するものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

パッケージ情報

25 WLP

Package Code	W252W2Z+1
Outline Number	21-100614
Land Pattern Number	Refer to Application Note 1891
Thermal Resistance	
Junction-to-Ambient Thermal Resistance (θ_{JA}) JEDEC	43.98°C/W
Junction-to-Ambient Thermal Resistance (θ_{JA}) on MAX16710EVKIT# (no heat sink, no airflow)	24.3°C/W

最新のパッケージ外形図とランド・パターン（フットプリント）に関しては、www.maximintegrated.com/packages で確認してください。パッケージ・コードの「+」、「#」、「-」は RoHS 対応状況のみを示します。パッケージ図面は異なる末尾記号が示されている場合がありますが、図面は RoHS 状況に関わらず該当のパッケージについて図示しています。

パッケージの熱抵抗は、JEDEC 規格 JESD51-7 に記載の方法で 4 層基板を使用して求めたものです。パッケージの熱に対する考慮事項の詳細については、www.maxim-ic.com/thermal-tutorial を参照してください。

電気的特性

(標準アプリケーション回路を参照。特に指定のない限り、 $V_{DDH} = 12V$ 、 $T_A = T_J = -40^{\circ}C \sim +125^{\circ}C$ 。仕様は $T_A = +32^{\circ}C$ で出荷テストされており、全動作温度範囲における制限値は設計および特性評価により確保されています。)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Input Supply						
Input Voltage Range	V_{DDH}		2.7		16	V
Input Supply Current	I_{VDDH}	EN = AGND		6.5		mA
Internal LDO Regulated Output	V_{CC}		1.71	1.80	1.95	V
Linear Regulator Current Limit			85	170		mA
		$V_{CC} < 1.6V$		25		
AVDD Undervoltage Lockout	AVDD	Rising	1.65	1.67	1.70	V
AVDD Undervoltage Lockout Hysteresis				55		mV
V_{DDH} Undervoltage Lockout		Rising	2.4	2.5	2.6	V
V_{DDH} Undervoltage Lockout Hysteresis				100		mV
V_{DDH} Overvoltage Lockout		Rising	17.3	17.8	18.3	V
V_{DDH} Overvoltage Lockout Hysteresis				500		mV
Output Voltage Range and Accuracy						
Feedback Voltage	$V_{SNSP} - V_{SNSN}$		0.495	0.500	0.505	V
		$T_A = T_J = 0^{\circ}C \text{ to } +85^{\circ}C$	0.497	0.500	0.503	
Positive Voltage Sense Leakage Current	I_{SNSP}		-1		1	μA
Negative Voltage Sense Input Range	V_{SNSN}		-100		+100	mV
Negative Voltage Sense Bias Current	I_{SNSN}			300	550	μA
Switching Frequency						
Switching Frequency	F_{SW}			500		kHz
				600		
				750		
				1000		
				1200		
				1500		
Switching Frequency Accuracy			-10		+10	%
Minimum Controllable On-Time		Inductor Valley Current $\leq 0A$ (Note 4)		36	50	ns
		Inductor Valley Current $> 0A$ (Note 4)		30	45	
Minimum Controllable Off-Time		(Note 4)		100	140	ns
Enable and Startup						
Initialization Time	t_{INIT}			800		μs
EN Threshold		Rising	0.9			V

(標準アプリケーション回路を参照。特に指定のない限り、 $V_{DDH} = 12V$ 、 $T_A = T_J = -40^{\circ}C \sim +125^{\circ}C$ 。仕様は $T_A = +32^{\circ}C$ で出荷テストされており、全動作温度範囲における制限値は設計および特性評価により確保されています。)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
		Falling			0.6	
EN Filtering Delay	$t_{EN_RISING_DELAY}$	Rising		250		μs
	$t_{EN_FALLING_DELAY}$	Falling		2		
Soft-Start Time	t_{SS}			1		ms
Power Good and Fault Protections						
PGOOD Output Low		$I_{PGOOD} = 4mA$			0.4	V
Output Undervoltage (UV) Threshold		Falling	-16	-13	-10	%
		Rising		-10		
Output UV Deglitch Delay				4		μs
Output Overvoltage Protection (OVP) Threshold			10	13	16	%
Output OVP Deglitch Delay				2		μs
Positive Overcurrent Protection (POCP) Threshold		Inductor Peak Current, POCP = 15A	13.5	15	16.5	A
		Inductor Peak Current, POCP = 13A	11.7	13	14.3	
		Inductor Peak Current, POCP = 11A	9.8	11	12.1	
POCP Deglitch Delay	t_{POCP}			40		ns
Fast Positive Overcurrent Protection (FPOCP) Threshold			17.1	19	21.4	A
Negative Overcurrent Protection (NOCP) Threshold to POCP Threshold Ratio				-86		%
NOCP Accuracy			-20		+20	%
BST UVLO Threshold	V_{BST}	Rising	1.48	1.56	1.64	V
BST UVLO Threshold Hysteresis				52		mV
Overtemperature Protection (OTP) Rising Threshold				155		$^{\circ}C$
OTP Accuracy				6		%
OTP Hysteresis				20		$^{\circ}C$
Hiccup Protection Time				20		ms
DCM Operation Mode						
DCM Comparator Threshold to Enter DCM		POCP = 15A, Inductor Valley Current		-0.75		A
		POCP = 13A, Inductor Valley Current		-0.67		
		POCP = 11A, Inductor Valley Current		-0.6		
DCM Comparator Threshold to Exit DCM		Inductor Valley Current		0.15		A
Programming Pins						







(標準アプリケーション回路を参照。特に指定のない限り、 $V_{DDH} = 12V$ 、 $T_A = T_J = -40^{\circ}C \sim +125^{\circ}C$ 。仕様は $T_A = +32^{\circ}C$ で出荷テストされており、全動作温度範囲における制限値は設計および特性評価により確保されています。)













PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
PGM0 Pin Resistor Range			0.095		115	k Ω
PGM0 Resistor Accuracy			-1		+1	%
PGM1 / PGM2 3-Level Detection Thresholds		PGM_ Pin Connected to AVDD	AVDD – 0.2			V
		PGM_ Pin OPEN		0.68		
		PGM_ Pin Connected to AGND or PGM0			0.24 × AVDD	
PGM1 / PGM2 Input Current		PGM_ Pin Connected to AVDD		125		μA
		PGM_ Pin Connected to AGND or PGM0		-125		


Note 4 : 設計により性能を確保。

標準動作特性

(特に指定のない限り、標準アプリケーション回路、MAX20815EVKIT#でテスト、 $V_{DDH} = 12V$ 、 $F_{SW} = 500kHz$ 、 $T_A = +25^{\circ}C$ 、インダクタは PA5034.XXXHLT もしくは $V_{OUT} > 2.5V$ の場合 PA4987.102HL。)








ピン配置

25-Bump WLP




端子説明

ピン	名称	説明
A1	PGM0	プログラム入力。この端子とグラウンドの間に設定抵抗を接続します。
B1	AVDD	アナログ回路用 1.8V 電源。AVDD と V_{CC} の間に $2.2\Omega \sim 4.7\Omega$ の抵抗を接続します。AVDD と AGND の間には $1\mu F$ 以上のセラミック・コンデンサを接続します。
C1	AGND	アナログ・グラウンド。
D1	SNSP	出力電圧リモート検出の正入力端子。SNSP は負荷の出力電圧に接続します。出力と SNSP の間に抵抗分圧器を挿入すると、リファレンス電圧を越える出力のレギュレーションができます。
E1	PGOOD	オーブンドレインのパワーグッド出力。
A2	V_{CC}	内部 1.8V LDO 出力。 V_{CC} と PGND の間に $4.7\mu F$ 以上のセラミック・コンデンサを接続します。

B2	PGM1	プログラム入力。この端子は AGND と AVDD のいずれかに接続するか、無接続のままにします。
C2	PGM2	プログラム入力。この端子は AGND と AVDD のいずれかに接続するか、無接続のままにします。
D2	SNSN	出力電圧リモート検出の負入力。
E2	EN	出力イネーブル。
A3	BST	ブートストラップ端子。BST と LX の間に 0.47μF のセラミック・コンデンサを接続します。
B3, C3, D3, E3	V _{DDH}	レギュレータの入力電源。
A4, B4, C4, D4, E4	LX	スイッチング・ノード。LX は出カインダクタに直接接続します。
A4, B4, C4, D4, E4	PGND	電源グラウンド。

ブロック図



詳細

制御アーキテクチャ

固定周波数、ピーク電流モード制御ループ

MAX16710 の制御ループは、固定周波数のピーク電流モード制御アーキテクチャに基づいています。簡略化した制御アーキテクチャを図 1 に示します。制御ループには、エラー・アンプ段、内部電圧ループ補償ネットワーク、電流検出、内部スロープ補償、PWM 変調器が含まれ、PWM 変調器がハイサイドおよびローサイドの MOSFET を駆動する PWM 信号を生成します。このデバイスには 0.5V に固定されたリファレンス電圧 (V_{REF}) があります。 V_{REF} と検出された出力電圧の差分が、初段のエラー・アンプで増幅されます。その出力電圧 (V_{ERR}) が電圧ループ補償ネットワークの入力として使用されます。補償ネットワークの出力 (V_{COMP}) は、電流検出信号 (V_{ISENSE}) およびスロープ補償 (V_{RAMP}) と共に PWM コンパレータに供給されます。PWM コンパレータの出力は PWM 変調器への入力となります。ハイサイド MOSFET がオンになるタイミングは内部クロックに同期します。このクロックは AMS ブロック (高度変調方式 (AMS) のセクションを参照) で生成される固定周波数の位相シフトされたクロックです。




図 1. 簡略化した制御アーキテクチャ

高度変調方式（AMS）

このデバイスは、過渡応答を改善する AMS を備えています。AMS には通常の固定周波数 PWM 方式に対して多大なメリットがあります。AMS 機能を用いると、立上がりとし下りの両エッジでの変調が可能となり、これにより大きな負荷過渡変動時にスイッチング周波数が一時的に増加または減少します。図 2 は、この方式で、デバイスで AMS がイネーブルされたときの、一般的な立下りエッジ変調に加えて立上がりエッジ変調を行っている動作を示しています。この変調方式により、オンとオフの遅延を最小にできます。全インダクタ電流が非常に高速に増加するため、負荷の要求が満たされ、出力コンデンサから流れる電流を抑制できます。AMS をイネーブルすると、位相マージンを犠牲にすることなくシステムの閉ループ帯域幅を拡張できます。その結果、出力キャパシタンスを最小限に抑えることができます。




図 2. AMS の動作

不連続電流モード（DCM）動作

不連続電流モード（DCM）の動作をイネーブルすることで、軽負荷時の効率を改善することができます。このデバイスは DCM 電流検出コンパレータを備えており、連続導通モード（CCM）での動作時にはインダクタの谷電流をモニタします。軽負荷時には、インダクタの谷電流が DCM コンパレータのスレッシュホールドより 48 サイクル連続で下がると、シームレスに DCM 動作に移行します。DCM 動作に入ると、負荷の低減に伴ってスイッチング周波数が低下します。MAX16710 は、インダクタの谷電流が 0.15A よりも高くなると、直ちに CCM 動作に戻ります。

内部リニア電圧レギュレータ

MAX16710 は 1.8V リニア電圧レギュレータ（LDO）を内蔵しています。V_{CC} の 1.8V LDO 出力電圧は、V_{DDH} 端子から供給されます。この端子により MOSFET ゲート駆動の電源電圧が提供されます。V_{CC} と PGND の間には、最小 4.7μF のデカップリング・コンデンサを接続する必要があります。デバイス内部のアナログ回路に電力を供給するため、MAX16710 の AVDD 端子にも 1.8V 電源が必要です。AVDD と V_{CC} の間には 2.2Ω~4.7Ω の抵抗を接続する必要があります。AVDD と AGND の間には 1μF 以上のデカップリング・コンデンサの接続が必要です。

起動およびシャットダウン

起動およびシャットダウンのタイミングを図3に示します。AVDD端子の電圧がUVLOの立上がりスレッシュホールドより高くなると、デバイスは初期化手続きを実施します。PGM_端子で設定が読み込まれます。初期化が完了すると、デバイスはV_{DDH} UVLOとENの状態を検出します。この両方が立上がりスレッシュホールドを上回っていれば、ソフトスタートが開始し、スイッチングがイネーブルされます。イネーブルされた出力の出力電圧のランプアップが開始します。ソフトスタートの立上がり時間は1msです。フォルトが発生しなければ、ソフトスタートの立上がり完了した後、オープンドレインのPGOOD_端子がロー保持状態から開放されます。このデバイスは、出力にプリバイアスをかけた状態でのスムーズな起動が可能です。

動作中、V_{DDH} UVLOとENのいずれかがスレッシュホールドを下回ると、スイッチングが即座に停止します。出力電圧は負荷電流によって放電されます。




図3. 起動およびシャットダウンのタイミング

フォルト処理

入力低電圧および過電圧ロックアウト (V_{DDH} UVLO、V_{DDH} OVLO)

MAX16710はV_{DDH}の電圧レベルを内部でモニタします。入力電源電圧がUVLOスレッシュホールドを下回るかOVLOスレッシュホールドを上回ると、スイッチングを停止しPGOOD_端子をローにドライブします。20ms経過後に、UVLOあるいはOVLOのステータスがクリアされていればリスタートします。起動シーケンスについては、[起動およびシャットダウン](#)のセクションを参照してください。

出力過電圧保護 (OVP)

ソフトスタート時の上昇が完了すると、過電圧状態に備えてV_{SNSP} - V_{SNSN}間の帰還電圧がモニタされます。デグリッチ・フィルタ遅延時間より長く帰還電圧がOVPスレッシュホールドを超えていれば、スイッチングを停止しPGOOD_端子をローにドライブします。20ms経過後に、OVPのステータスがクリアされていればリスタートします。

正方向過電流保護 (POCP)

このデバイスのピーク電流モード制御アーキテクチャは、本質的に電流制限と短絡保護の機能を備えています。スイッチング中はインダクタ電流を連続的にモニタします。インダクタ・ピーク電流はサイクルごとに制限されます。各スイッチング・サイクルで、インダクタ電流の検出値が POCP スレッシュホールドを超過すると、ハイサイド MOSFET をオフにし、ローサイド MOSFET をオンにして、インダクタ電流が出力電圧によって放電されるようにします。アップダウン・カウンタを使用して、スイッチング・サイクルごとの POCP イベントの連続発生数を累積します。このカウンタが 1024 を超えると、スイッチングを停止し PGOOD 端子をローにドライブします。POCP にはヒカップ保護があり、20ms 経過後にリスタートします。

MAX16710 の POCP スレッシュホールドは 3 つ (15A、13A、11A) あり、PGM1 端子と PGM2 端子によって選択できます (ピン・ストラップによるプログラマビリティのセクションを参照)。POCP デグリッチ遅延があるため、アプリケーションの特定のユース・ケースについては、実際の POCP スレッシュホールドは更に高く設定する必要があります (出力インダクタの選択のセクションを参照)。

負方向過電流保護 (NOCP)

デバイスは、インダクタの谷電流に対して、負方向の過電流保護機能も備えています。NOCP スレッシュホールドは POCP スレッシュホールドの -86% です。スイッチング・サイクルごとに、インダクタ電流の検出値が NOCP スレッシュホールドを超過すると、180ns の固定時間の間ローサイド MOSFET をオフにし、ハイサイド MOSFET をオンにして、インダクタ電流が入力電圧によって充電されるようにします。POCP と同様に、アップダウン・カウンタを使用して NOCP イベントの連続発生数を累積します。このカウンタが 1024 を超えると、スイッチングを停止し PGOOD 端子をローにドライブします。NOCP にはヒカップ保護があり、20ms 経過後にリスタートします。

過熱保護 (OTP)

過熱保護のスレッシュホールドは 155°C で、20°C のヒステリシスがあります。動作中にジャンクション温度が OTP スレッシュホールドに達すると、スイッチングを停止し PGOOD 端子をローにドライブします。OTP のステータスがクリアされていれば 20ms 経過後にリスタートします。

ピン・ストラップによるプログラマビリティ

MAX16710 には 3 つの設定用端子 (PGM0、PGM1、PGM2) があり、主要設定の一部を設定できます。PGM_n の値は起動初期化中に読み込まれます。PGM0 には 32 の検出レベルがあります。ピン・ストラップ抵抗を PGM0 端子と AGND の間に接続することで、32 の PGM0 コードのいずれかを選択します。表 1 に PGM0 で選択できるスイッチング周波数とシナリオを示します。PGM0 は、スイッチング周波数と、表 3 で定義される定義済みのシナリオを選択するために使用します。PGM1 と PGM2 にはそれぞれ 3 つのレベルがあります。PGM1 または PGM2 を AVDD か AGND (PGM0) のいずれかに接続するか、オープンのままにすることにより、デバイスの POCP レベルと DCM 動作モードを表 2 に示されるように選択できます。

表 1. PGM0 によるスイッチング周波数とシナリオの選択

PGM0 CODES	R _{PGM0} (Ω)	SWITCHING FREQUENCY (kHz)	SCENARIO #
0	95.3	500	A
1	200		B
2	309		C
3	422		D
4	536		E
5	649		F
6	768	600	A
7	909		B
8	1050		C
9	1210		D
10	1400		E
11	1620		F
12	1870	750	A
13	2150		B
14	2490		C
15	2870		D
16	3740		E
17	8060		F
18	12400	1000	A
19	16900		B
20	21500		C

21	26100		D
22	30900		E
23	36500		F
24	42200	1200	A
25	48700		B
26	56200		C
27	64900		D
28	75000		E
29	86600		F
30	100000	1500	A
31	115000		B

表 2. PGM1 および PGM2 の設定

PGM1 and 2 CODES	PGM1 CONNECTION	PGM2 CONNECTION	DCM	POCP (A)
0	OPEN	OPEN	Disable	15
1		AGND	Enable	
2		AVDD	Disable	
3	AGND or PGM0	OPEN	Enable	15
4		AGND	Disable	
5		AVDD	Enable	
6	AVDD	OPEN	Disable	11
7		AGND	Enable	
8		AVDD	Disable	13

MAX16710 には、表 3 にまとめられている通り 6 つの定義済みシナリオがあり、PGM1 端子と AGND の間を結ぶピン・ストラップ抵抗によって選択できます。制御ループの性能を最適化するための電圧ゲイン抵抗 (R_{VGA}) の選択についての情報は、[電圧ループ・ゲイン](#)のセクションを参照してください。

表 3. 定義済みシナリオ

SCENARIO #	R_{VGA} (k Ω)
A	15.7
B	22.7
C	26.8
D	31.3
E	37.3
F	44.8

リファレンス設計手順

出力電圧の検出

MAX16710 は 0.5V リファレンス電圧が内蔵されています。目的の出力電圧が 0.5V より高い場合は、出力電圧の検出のために抵抗分圧器 R_{FB1} および R_{FB2} が必要です（標準アプリケーション回路を参照）。 R_{FB2} の値が $5k\Omega$ を超えないようにすることを推奨します。抵抗分圧器の比率は次式で与えられます。

$$V_{OUT} = V_{REF} \times \left(1 + \frac{R_{FB1}}{R_{FB2}} \right)$$

ここで、

V_{OUT} = 出力電圧

$V_{REF} = 0.5V$ 固定リファレンス電圧

R_{FB1} = 上側の分圧器抵抗

R_{FB2} = 下側の分圧器抵抗

スイッチング周波数の選択

MAX16710 では、500kHz~1.5MHz の幅広いスイッチング周波数を選択できます。スイッチング周波数の選択は、アプリケーションに応じて最適化できます。ソリューション・サイズを優先するアプリケーションでは、出力 LC フィルタの値およびサイズを縮小できる高いスイッチング周波数が推奨されます。スイッチング損失を低減して効率と放熱性を優先するアプリケーションでは、低いスイッチング周波数が推奨されます。周波数の選択は、制御可能な最小のオン時間およびオフ時間の制限を破ることがないようにします。推奨される最大スイッチング周波数は、次の式で計算されます。

$$f_{SWMAX} = \min \left\{ \frac{V_{OUT}}{t_{ONMIN} \times V_{DDHMAX}}, \frac{V_{DDHMIN} - V_{OUT}}{t_{OFFMIN} \times V_{DDHMIN}} \right\}$$

ここで、

f_{SWMAX} = 選択可能な最大スイッチング周波数

V_{DDHMAX} = 最大入力電圧

V_{DDHMIN} = 最小入力電圧

t_{ONMIN} = 制御可能な最小オン時間

t_{OFFMIN} = 制御可能な最小オフ時間

MAX16710 には、オン時間の間に電流ループに適用されるスロープ補償が内蔵されており、安定動作が確保されノイズ耐性が改善されます。スロープ補償のために電流ループが飽和するのを防ぐために、最大オン時間は次式のように制限する必要があります。

$$T_{ONMAX} = \frac{5pF \left[800mV \times \left(I_{OUTMAX} + \frac{I_{RIPPLE}}{2} \right) \times \frac{1.6\Omega}{62.5} \right]}{1.89\mu A}$$

ここで、

T_{ONMAX} = ハイサイド MOSFET の最大オン時間

I_{OUTMAX} = 最大負荷電流

I_{RIPPLE} = インダクタ電流リップルのピーク to ピーク値

推奨される最小スイッチング周波数は、次の式で計算されます。

$$f_{SWMIN} = \frac{V_{OUT}}{T_{ONMAX} \times V_{DDHMIN}}$$

ここで、

f_{SWMIN} = 選択可能な最小スイッチング周波数

システムへのノイズ混入のため、定常動作状態においても、LX の立上がり と 立下がりのエッジには通常ランダムなジッタ・ノイズがある程度発生します。スイッチング周波数 f_{SW} の選択は、このジッタを考慮し、 f_{SWMIN} より高く f_{SWMAX} より低くなるようにします。LX ジッタを改善するためには、小さいインダクタ値を選択し、電圧ループ・ゲインを下げてノイズ感度を最小化することが推奨されます。

出力インダクタの選択

出力インダクタは、電圧レギュレータの全体的なサイズ、コスト、効率に重要な影響を及ぼします。インダクタは一般的にシステム中で最大級の部品であるため、インダクタの値を最小化することはスペースの制約があるアプリケーションでは特に重要となります。インダクタの値を小さくすると、過渡応答が高速になり、過渡応答における耐性を維持するために必要な出力容量を抑制できます。一般的に出力インダクタは、最適な性能を得るため、インダクタ電流リップルが最大負荷電流の 20%~40% になるように選択します。電流ループのノイズ耐性を改善するため、出力インダクタは通常、インダクタの電流リップルが 2A 以上となるように選択します。インダクタの値は、次式を用いて計算できます。

$$L = \frac{V_{OUT}(V_{DDH} - V_{OUT})}{V_{DDH} \times I_{RIPPLE} \times f_{SW}}$$

ここで、

V_{DDH} = 入力電圧

I_{RIPPLE} = インダクタ電流リップルのピーク to ピーク値

インダクタはまた、選択した POCP スレッシュホールドで最大負荷電流の供給が確保できるように選択します。MAX16710 の POCP スレッシュホールドは 3 つ (15A、13A、11A) あり、PGM1 端子と PGM2 端子によって選択できます (ピン・ストラップによるプログラマビリティのセクションを参照)。POCP コンパレータのトリップからハイサイド MOSFET のオフまでのデグリッチ遅延のため、アプリケーションの個々のユース・ケースについては、POCP スレッシュホールドの調整値はインダクタ値、入力電圧、出力電圧を考慮して、次式で計算できます。

$$POCP_{ADJUST} = POCP + \frac{(V_{DDH} - V_{OUT}) \times t_{POCP}}{L}$$

ここで、

$POCP_{ADJUST}$ = POCP スレッシュホールドの調整値

POCP = 電氣的特性の表で指定の POCP レベル

t_{POCP} = POCP デグリッチ遅延 (代表値 40ns)

通常動作中のピークインダクタ電流は、最小の POCP スレッシュホールド調整値を越えないよう、次式で確認する必要があります。

$$I_{OUTMAX} + \frac{I_{RIPPLE}}{2} < POCP_{ADJUST(MIN)}$$

ここで、

I_{OUTMAX} = 最大負荷電流

$POCP_{ADJUST(MIN)}$ = POCP スレッシュホールドの最小値で計算した最小の POCP スレッシュホールド調整値

表 4 には、MAX16710 評価キットで最適な性能を発揮すると確認された、使用に適したインダクタの品番を示しています。

表 4. 推奨インダクタ

COMPANY	VALUE (nH)	I_{SAT} (A)	R_{DC} (mΩ)	FOOTPRINT (mm)	HEIGHT (mm)	PART NUMBER
Eaton	220	58	0.17	10.8 × 8.0	8.0	FP1008R5-R220-R
Eaton	270	44	0.17	10.8 × 8.0	8.0	FP1008R5-R270-R
Pulse	330	40	0.4	10.0 × 7.0	10.0	PA5034.331HLT
Pulse	470	30	0.4	10.0 × 7.0	10.0	PA5034.471HLT
Pulse	1000	20.5	0.81	10.0 × 7.0	10.0	PA4987.102HLT

出力コンデンサの選択

総合的に必要な出力容量を決定するために必要な主要条件の 1 つに出力電圧リップルがあります。出力電圧リップルの要求を満たすためには、最小出力容量は次の不等式を満足する必要があります。

$$C_{OUT} \geq \frac{I_{RIPPLE}}{8 \times f_{SW} \times (V_{OUTRIPPLE} - ESR \times I_{RIPPLE})}$$

ここで、

$V_{OUTRIPPLE}$ = 最大許容出力電圧リップル

ESR = 出力コンデンサの ESR

必要とされる出力容量の決定についてのもう 1 つの重要な条件は、負荷過渡応答における出力電圧オーバーシュートおよびアンダーシュートの最大許容値です。増加または減少の電流ステップに対して、最小必要出力容量は次式も満たす必要があります。

$$C_{OUT} \geq \max \left\{ \frac{\left(\Delta I + \frac{I_{RIPPLE}}{2} \right)^2 \times L}{2 \times \Delta V_{OUT} \times (V_{DDH} - V_{OUT})}, \frac{\left(\Delta I + \frac{I_{RIPPLE}}{2} \right)^2 \times L}{2 \times \Delta V_{OUT} \times V_{OUT}} \right\}$$

ここで、

C_{OUT} = 出力容量

ΔI = 増加または減少の電流ステップ

ΔV_{OUT} = 最大許容出力電圧オーバーシュートもしくはアンダーシュート

入力コンデンサの選択

入力コンデンサの選択は、入力電圧リップルの条件により決まります。最小必要入力容量は次式によって概算されます。

$$C_{IN} \geq \frac{I_{OUT(MAX)} \times V_{OUT}}{f_{SW} \times V_{DDH} \times V_{INPP}}$$

ここで、

$I_{OUT(MAX)}$ = 最大出力電流

V_{OUT} = 出力電圧

f_{SW} = スイッチング周波数

V_{INPP} = ピーク to ピーク入力電圧リップル

必要な最小入力容量の他に、0.1μF および 1μF の高周波デカップリング・コンデンサを V_{DDH} 端子の近くに配置して高周波数のスイッチング・ノイズを抑制する必要もあります。

電圧ループ・ゲイン

安定性のために、電圧ループの帯域幅 (BW) はスイッチング周波数の 1/5 より低くすることを推奨します。対象とする周波数範囲内では理想的なインピーダンス特性が得られ、ESR と ESL は無視できるレベルである、多層セラミック・チップ (MLCC) を出力コンデンサに使用する場合があります。電圧ループ帯域幅は、次式を使って見積もることができます。

$$BW = \frac{\frac{R_{FB2}}{R_{FB2} + R_{FB1}} \times \frac{R_{VGA}}{10k\Omega}}{2\pi \times 8m\Omega \times C_{OUT}}$$

ここで、

R_{VGA} = 電圧ループ・ゲイン抵抗であり、選択したシナリオで設定されます (表 3)。

代表的なリファレンス設計

標準アプリケーション回路もしくはリファレンス回路の例を参照してください。一般的な出力電圧に対応したリファレンス設計の例を表5に示します。

表 5. リファレンス設計例

V _{OUT} (V)	I _{OUT} (A)	f _{sw} (kHz)	R _{FB1} (kΩ)	R _{FB2} (kΩ)	PGM0 (Ω)	PGM1	PGM2	L (nH)	C _{IN}	C _{OUT}
0.8	10	750	1.82	3.01	1870	OPEN	OPEN	330	2 × 10μF + 1μF + 0.1μF	4 × 100μF
0.9	10	750	2.40	3.01	1870	OPEN	OPEN	330	2 × 10μF + 1μF + 0.1μF	4 × 100μF
1.0	10	750	3.01	3.01	1870	OPEN	OPEN	330	2 × 10μF + 1μF + 0.1μF	4 × 100μF
1.2	10	750	4.22	3.01	1870	OPEN	OPEN	470	2 × 10μF + 1μF + 0.1μF	4 × 100μF
1.8	8	1000	7.87	3.01	12400	OPEN	OPEN	470	2 × 10μF + 1μF + 0.1μF	3 × 100μF
3.3	7	1200	16.9	3.01	42200	AVDD	AVDD	1000	2 × 10μF + 1μF + 0.1μF	3 × 100μF
5.0	6	1500	22.6	2.49	100000	OPEN	AVDD	1000	2 × 10μF + 1μF + 0.1μF	3 × 47μF

PCB レイアウト時のガイドライン

- 電氣的観点と熱設計の観点から、PCB 両面の 1 つ内側の層には電源グランド (PGND) プレーンを割り当ててください。
- 入力デカップリング・コンデンサは IC にできるだけ接近させ、V_{DDH} 端子から 40mil 内になるよう配置します。
- V_{CC} デカップリング・コンデンサは PGND に接続し、V_{CC} 端子にできるだけ近づけて配置します。
- アナログ・グランドの銅ポリゴンもしくは島を使用して、全てのアナログ制御信号のグランドを接続します。この「静かな (低ノイズの)」アナログ・グランドの銅ポリゴンもしくは島は、AGND 端子の近くの単一接続点で PGND に接続します。アナログ・グランドはシールドや制御信号のグランド・リファレンスとしても使用できます。
- AVDD デカップリング・コンデンサは AGND に接続し、AVDD 端子にできるだけ近づけて配置します。
- 昇圧コンデンサは LX 端子と BST 端子にできるだけ近づけて、IC と PCB の同じ面に配置する必要があります。
- 帰還抵抗分圧器とオプションの外部補償ネットワークは、ノイズの注入を最小限とするため、IC に近接させて配置します。
- 出力電圧は、負荷ポイントの出力コンデンサから直接配線した差動リモート検出ラインによって検出します。この配線はグランド・プレーンでシールドし、スイッチング・ノードやインダクタから離して配置します。
- 全ての大電流のパターンには、放熱のためにも多数のビアを用いることを推奨します。
 - 入力コンデンサと出力インダクタは IC の近くに配置し、これら部品へのパターンは、寄生インダクタンスと抵抗を最小限にするため、できるだけ短く太くします。

[illegible]

MAX16710

10A、1.5MHz、2.7V~16V
集積化降圧スイッチング・レギュレータ

オーダー情報

PART NUMBER	TEMP RANGE	PIN-PACKAGE
MAX16710AWA+	-40°C to +125°C	25-Bump WLP
MAX16710AWA+T	-40°C to +125°C	25-Bump WLP

+は鉛 (Pb) フリー／ROHS 準拠のパッケージであることを示します。
T = テープ & リール。

改訂履歴

版数	改訂日	説明	改訂ページ
0	11/22	市場投入のためのリリース	—