正誤表

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2022 年 2 月 24 日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日： 2022 年 2 月 24 日
製品名：　LTC7883
対象となるデータシートのリビジョン(Rev)：Rev.0
訂正箇所：7 ページ、上段右端の図の説明

【誤】
105ºC での LTC78883 の代表的な出力電圧分布

【正】
105ºC での LTC7883 の代表的な出力電圧分布

アナログ・デバイセズ株式会社

本　　社／〒105-6891　東京都港区海岸 1-16-1
ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003　大阪府大阪市淀川区宮原 3-5-36
新大阪トラストタワー
電話 06（6350）6868

正誤表

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2022 年 2 月 24 日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日： 2022 年 2 月 24 日
製品名：　LTC7883
対象となるデータシートのリビジョン(Rev)：Rev.0
訂正箇所：13 ページ、左の段、一番下の文

【誤】
VCC[A/B]（ピン 25）：・・・

【正】
VCC[A/B]：・・・

アナログ・デバイセズ株式会社

本　　社／〒105-6891　東京都港区海岸 1-16-1
ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003　大阪府大阪市淀川区宮原 3-5-36
新大阪トラストタワー
電話 06（6350）6868

正誤表

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2022 年 2 月 24 日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日： 2022 年 2 月 24 日
製品名：　LTC7883
対象となるデータシートのリビジョン(Rev)：Rev.0
訂正箇所：2 ページ、左の段、一番下のフットノート

【誤】
「*ジャンクション温度が 125ºC を超える場合には、アプリケーション情報のセクションの温度による EEPROM データ保持期間のディレーティングを参照してください。」と記述がありますが、アプリケーションのセクションに説明がありません。
【正】
「*ジャンクション温度が 125ºC を超える場合には、LTM3882-1 のアプリケーション情報の成句ションの温度による EEPROM データ保持期間のディレーティングを参照してください。」という説明が正しいものです。下に LTC3882-1 の当該部分の記述を示します。

----LTC3882-1 の当該部分の記述---

次頁参照

アナログ・デバイセズ株式会社

本　　社／〒105-6891　東京都港区海岸 1-16-1
ニューピア竹芝サウスタワービル
電話 03（5402）8200
大阪営業所／〒532-0003　大阪府大阪市淀川区宮原 3-5-36
新大阪トラストタワー
電話 06（6350）6868

温度によるEEPROM保持特性のディレーティング

85°Cと125°Cの間のEEPROM読み出し動作はデータ記憶に影響しません。ただし、85°Cより高い温度でEEPROMが書き込まれるか、125°Cより高い温度で保存された場合、保持特性は劣化します。85°Cより高い温度で不定期のフォルト・ログが生成された場合、EEPROMフォルト・ログ領域でのデータ保持率のわずかな減少が、この機能の使用や他のEEPROMの記憶に影響することはありません。その他の高温でのEEPROM機能の詳細については、「動作」のセクションを参照してください。次式を使用して無次元の加速係数を計算することにより、データの劣化を近似できます。

$$AF = e^{\left[\left(\frac{Ea}{k}\right)\bullet\left(\frac{1}{T_{USE}+273}-\frac{1}{T_{STRESS}+273}\right)\right]}$$

ここで、

AF = 加速係数

Ea = 活性化エネルギー = 1.4eV

$k = 8.617 \bullet 10^{-5}$ eV/°K

T_{USE} = 規定の接合部温度

T_{STRESS} = 実際の接合部温度(°C)

一例として、デバイスを130°Cで10時間にわたって保存した場合、

T_{STRESS} = 130°Cであり、

$$AF = e^{\left[\left(\frac{1.4}{8.617\bullet10^{-5}}\right)\bullet\left(\frac{1}{398}-\frac{1}{403}\right)\right]} = 1.66$$

これはデバイスを125°Cで10 • 1.66 = 16.6時間動作させるのと同じ効果があることを示しており、6.6時間の保持特性ディレーティングになります。

アナログ・デバイセズ株式会社

本　　社／〒105-6891　東京都港区海岸 1-16-1
ニューピア竹芝サウスタワービル
電話 03（5402）8200

大阪営業所／〒532-0003　大阪府大阪市淀川区宮原 3-5-36
新大阪トラストタワー
電話 06（6350）6868

デジタル・パワー・システム・マネージメント機能を搭載したクワッド出力 PolyPhase 降圧 DC/DC 電圧モード・コントローラ

特長

- **PMBus/I²C 準拠のシリアル・インターフェース**
  - **電圧、電流、温度、およびフォルトをモニタ**
  - **電圧、ソフトスタート／ストップ、シーケンシング、マージニング、AVP、および UV/OV/OC 制限値を設定**
- **3V ≤ VINSNS ≤ 38V、0.1V（DrMOS t_{ON_MIN} によって制限される）≤ V_{OUT} ≤ 5.25V**
- **出力電圧誤差：±0.5%**
- **プログラム可能な PWM 周波数範囲または外部クロックの同期範囲：250kHz～2.5MHz**
- **高精度の PolyPhase® 電流分担**
- **フォルト記録機能と ECC 機能を備えた内部 EEPROM**
- デバイスの電源電圧範囲：3V～13.2V
- 抵抗またはインダクタの DCR による電流検出
- パワー・グッド出力による電圧モニタ
- プリバイアスされた負荷への起動をサポート
- オプションで主なパラメータを抵抗でプログラミング
- 99 ピン BGA パッケージ（9mm × 7.5mm）

アプリケーション

- 大電流の分散給電システム
- サーバー、ネットワーク、およびストレージ装置
- 高度でエネルギー効率の高い電力レギュレーション

概要

LTC®7883は、PMBus準拠のシリアル・インターフェースを備えたクワッド PolyPhase DC/DC 同期整流式の降圧スイッチング・レギュレータ・コントローラです。このデバイスは、固定周波数、立上がりエッジ変調、電圧モード・アーキテクチャを採用して、優れた過渡応答と出力レギュレーションを実現します。各 PWM チャンネルは、パワー・ブロック、DrMOS、またはディスクリート FET ドライバなど、広範囲の 3.3V 互換電力段を使用して 0.1V～5.25V の出力電圧を生成できます。LTC7883 デバイスは並列動作が可能であり、最大 8 相の PolyPhase レールを実現するために、理想的な位相ベクトルのポジショニングをサポートします。

システム構成およびモニタリングは、LTpowerPlay® ソフトウェア・ツールによってサポートされています。LTC7883 のシリアル・インターフェースを使用して、入力電圧、出力電圧、出力電流、温度、およびフォルト状態を読み出すことができます。ほとんどの動作パラメータは、デジタル・インターフェースを介して設定することもでき、内部 EEPROM に保管して起動時に使用することもできます。スイッチングの周波数と位相、出力電圧、およびデバイス・アドレスは、設定抵抗を外付けして設定することもできます。

全ての登録商標および商標の所有権は、それぞれの所有者に帰属します。5396245、5859606、6144194、6937178、7420359、7000125 を含む米国特許によって保護されています。

標準的応用例



負荷ステップ過渡電流分担
（FDMF5820DC DrMOS を使用）



絶対最大定格

(Note 1)

$V_{CC[A/B]}$電源 .....–0.3V～15V
VINS[A/B] .....–0.3V～40V
$V_{SNS[A/B][1:0]M}$ .....–0.3V～1V
$V_{SNS[A/B][1:0]P}$、CS[A/B][1:0]P/M.....–0.3V～6V
FB[A/B][1:0]、COMP[A/B][1:0]、
TSNS[A/B][1:0]、IAVGND[A/B]、
IAVG[A/B][1:0] .....–0.3V～3.6V
SYNC[A/B]、$\overline{FLT}$[A/B]$\overline{[1:0]}$、WP[A/B]、
PG[A/B][1:0]、SHCLK[A/B].....–0.3V～3.6V
SCL[A/B]、SDA[A/B]、RUN[A/B][1:0]、
$\overline{ALERT}$[A/B].....–0.3V～5.5V
ASEL0[A/B]、ASEL1[A/B]、
VO[A/B][1:0]CFG、FCFG[A/B]、
PCFG[A/B] .....–0.3V～2.75V
PWM[A/B][1:0]、$V_{DD25[A/B]}$ ..... (Note 13)
$V_{DD33[A/B]}$..... (Note 14)
動作ジャンクション温度範囲
(Note 3, 4) .....–40°C～125°C*
保存温度範囲 .....–65°C～150°C*
絶対最大ジャンクション温度 .....125°C

*ジャンクション温度が125℃を超える場合には、アプリケーション情報のセクションの温度によるEEPROMデータ保持期間のディレーティングを参照してください。

ピン配置



BGA PACKAGE
99-LEAD (9mm × 7.5mm × 1.29mm)
T_{JMAX} = 125°C, θ_{JA} = 32°C/W,
θ_{JCtop} = 17°C/W, $\theta_{JCbottom}$ = 12.1°C/W, θ_{JB} = 14.5°C/W,
WEIGHT = **TBD**g,
θ VALUES DETERMINED PER JEDEC 51-9, 51-12

発注情報

製品番号	パッド／ボール仕上げ	製品マーキング*		パッケージ・タイプ	MSL レーティング	動作ジャンクション温度範囲
		デバイス	仕上げコード			
LTC7883AY#PBF	SAC305 (RoHS)	LTC7883Y	e1	BGA	3	–40°C～125°C

- より幅広い動作温度範囲が仕様規定された部品については製造元までお問い合わせください。
  *温度グレードは出荷容器のラベルに表示されています。
- パッドまたはボールの仕上げコードはIPC/JEDEC J-STD-609によります。
- 推奨されるLGAおよびBGAのPCBアセンブリおよび製造手順
- LGAおよびBGAのパッケージ図面とトレイ図面

電気的特性

● は、規定された動作ジャンクション温度範囲に適用される仕様であることを示します。それ以外の仕様は、T_J = 25°C での値です（Note 2）。特に指定のない限り、仕様は両方のユニットに適用されます。このときの条件は、V_{CC} = 5V、V_{SNSP} = 1.8V、V_{SNSM} = IAVGND = GND = 0V、f_{SYNC} = 500kHz（外部駆動）です。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
IC Supply							
V_{CC}	V_{CC} Voltage Range	V_{DD33} = Internal LDO		4.5		13.8	V
V_{DD33_EXT}	V_{DD33} Voltage Range	V_{CC} = V_{DD33} (Note 6)	●	3		3.6	V
V_{UVLO}	Undervoltage Lockout Threshold	V_{DD33} Rising Hysteresis	●		 42	3	V mV
I_Q	IC Operating Current	per Unit			32		mA
t_{INIT}	Controller Initialization Time	Delay from RESTORE_USER_ALL, MFR_RESET or V_{DD33} > V_{UVLO} Until TON_DELAY Can Begin			35		ms
V_{DD33} Linear Regulators							
V_{DD33}	V_{DD33} Regulator Output Voltage	V_{CC} ≥ 4.5V		3.2	3.3	3.4	V
I_{DD33}	V_{DD33} Current Limit	V_{DD33} = 2.8V V_{DD33} = 0V			85 40		mA mA
V_{DD25} Linear Regulators							
V_{DD25}	V_{DD25} Regulator Output Voltage			2.25	2.5	2.75	V
I_{DD25}	V_{DD25} Current Limit				95		mA
PWM Control Loops							
VINS	V_{IN} Sense Voltage Range			3		38	V
R_{VINS}	VINS Input Resistance				278		kΩ
V_{OUT_R0}	Range 0 Maximum V_{OUT} Range 0 Set Point Error (Note 7) Range 0 Set Point Resolution	0.6V ≤ V_{OUT} ≤ 5V	 ● 	 –0.5 	5.25 1.375	 0.5 	V % mV
V_{OUT_R1}	Range 1 Maximum V_{OUT} Range 1 Set Point Error (Note 7) Range 1 Set Point Resolution	0.6V ≤ V_{OUT} ≤ 2.5V	 ●	 –0.5 	2.65 0.6875	 0.5 	V % mV
I_{VSNS}	V_{SNS} Input Current	V_{SNSP} = 5.5V V_{SNSM} = 0V			235 –335		µA µA
$V_{LINEREG}$	V_{CC} Line Regulation, No Output Servo	4.5V ≤ V_{CC} ≤ 13.2V (See Test Circuit)		–0.02		0.02	%/V
AVP	AVP ΔV_{OUT}	AVP = 10%, VOUT_COMMAND = 1.8V, CS Differential Step 3mV to 12mV with IOUT_OC_WARN_LIMIT = 15mV		–118	–108	–96	mV
$A_{V(OL)}$	Error Amplifier Open-Loop Voltage Gain				87		dB
SR	Error Amplifier Slew Rate				9.5		V/µs
f_{0dB}	Error Amplifier Bandwidth	(Note 12)			30		MHz
I_{COMP}	Error Amplifier Output Current	Sourcing Sinking			–2.6 34		mA mA
R_{VSFB}	Resistance Between V_{SNSP} and FB	Range 0 Range 1	● ●	52 37	67 49	83 61	kΩ kΩ
V_{ISENSE}	CS Differential Input Range				±70		mV
I_{ISENSE}	CSP/M Input Current	0V ≤ V_{PIN} ≤ 5.5V		–1	±0.1	1	µA
I_{AVG_VOS}	IAVG Current Sense Offset	Referred to CS Inputs		 –600	±175 	 650	µV µV
V_{SIOS}	Slave Current Sharing Offset	Referred to CS Inputs		 –800	±300 	 700	µV µV
f_{SYNC}	SYNC Frequency Error	250kHz ≤ f_{SYNC} ≤ 1.25MHz	●	–10		10	%

電気的特性

● は、規定された動作ジャンクション温度範囲に適用される仕様であることを示します。それ以外の仕様は、T_J = 25°C での値です（Note 2）。特に指定のない限り、仕様は両方のユニットに適用されます。このときの条件は、V_{CC} = 5V、V_{SNSP} = 1.8V、V_{SNSM} = IAVGND = GND = 0V、f_{SYNC} = 500kHz（外部駆動）です。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Input Voltage Supervisor							
V_{ON_TOL}	Input ON/OFF Threshold Error	15V ≤ V_{IN_ON} ≤ 35V	●	–2		2	%
N_{VON}	Input ON/OFF Threshold Resolution				143		mV
Output Voltage Supervisors							
V_{UVOV_R0}	Range 0 Maximum Threshold Range 0 Error Range 0 Threshold Resolution Range 0 Threshold Hysteresis	2V ≤ V_{OUT} ≤ 5V (Falling for UV and Rising for OV)	 ● 	 –1 	5.5 11 50	 1 	V % mV mV
V_{UVOV_R1}	Range 1 Maximum Threshold Range 1 Error Range 1 Threshold Resolution Range 1 Threshold Hysteresis	1V ≤ V_{OUT} ≤ 2.5V (Falling for UV and Rising for OV)	 ● 	 –1 	2.75 5.5 25	 1 	V % mV mV
Output Current Supervisors							
V_{ILIM_TOL}	Output Current Limit Tolerance CSP – CSM	15mV < CSP – CSM ≤ 30mV 30mV < CSP – CSM ≤ 50mV 50mV < CSP – CSM ≤ 70mV	● ● ●	–1.7 –2.5 –5.2		1.7 2.5 5.2	mV mV mV
N_{ILIM}	CSP – CSM Threshold Resolution	1LSB			0.4		mV
ADC Readback Telemetry (Note 8)							
N_{VIN}	VINS Readback Resolution	(Note 9)			10		Bits
V_{IN_TUE}	VINS Total Unadjusted Readback Error	4.5V ≤ VINS ≤ 38V	 ●			0.5 2	% %
N_{DC}	PWM Duty Cycle Resolution	(Note 9)			10		Bits
DC_{TUE}	PWM Duty Cycle Total Unadjusted Readback Error	PWM Duty Cycle = 12.5%		–2		2	%
N_{VOUT}	V_{OUT} Readback Resolution				244		µV
V_{OUT_TUE}	V_{OUT} Total Unadjusted Readback Error	0.6V ≤ V_{OUT} ≤ 5.5V, Constant Load	 ●	 –0.5	±0.2	 0.5	% %
N_{ISENSE}	I_{OUT} Readback Resolution LSB Step Size (at $I_{SENSE}^{\pm}$)	(Note 9) 0mV ≤ |CSP – CSM| < 16mV 16mV ≤ |CSP – CSM| < 32mV 32mV ≤ |CSP – CSM| < 63.9mV 63.9mV ≤ |CSP – CSM| ≤ 70mV			10 15.625 31.25 62.5 125		Bits µV µV µV µV
I_{SENSE_TUE}	I_{OUT} Total Unadjusted Readback Error	|CSP – CSM| ≥ 6mV, 0V ≤ V_{OUT} ≤ 5.5V	●		±1		%
I_{SENSE_OS}	I_{OUT} Zero-Code Offset Voltage				±32		µV
N_{TEMP}	Temperature Resolution				0.25		°C
T_{EXT_TUE}	External Temperature Total Unadjusted Readback Error	TSNS ≤ 1.85V (Note 10) MFR_PWM_MODE_LTC3882-1[6] = 0 MFR_PWM_MODE_LTC3882-1[6] = 1	 ● ●	 –3 –7		 3 7	 °C °C
T_{INT_TUE}	Internal Temperature Total Unadjusted Readback Error	Internal Diode (Note 10)			±1		°C
$t_{CONVERT}$	Update Rate	(Note 11)			90		ms
Internal EEPROM (Notes 4, 6)							
Endurance	Number of Write Operations	0°C ≤ T_J ≤ 85°C During All Write Operations		10,000			Cycles
Retention	Stored Data Retention	T_J ≤ 125°C		10			Years
Mass Write Time	STORE_USER_ALL Execution Duration	0°C ≤ T_J ≤ 85°C During All Write Operations			0.2	2	s

電気的特性

● は、規定された動作ジャンクション温度範囲に適用される仕様であることを示します。それ以外の仕様は、T_J = 25°C での値です（Note 2）。特に指定のない限り、仕様は両方のユニットに適用されます。このときの条件は、V_{CC} = 5V、V_{SNSP} = 1.8V、V_{SNSM} = IAVGND = GND = 0V、f_{SYNC} = 500kHz（外部駆動）です。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Digital Inputs (SCL, SDA, RUN, $\overline{FLT}$, SYNC, SHCLK, WP)							
V_{IH}	Input High Voltage	SCL, SDA, RUN, $\overline{FLT}$ SYNC, SHCLK, WP	● ●	1.35 1.8			V V
V_{IL}	Input Low Voltage	SCL, SDA, RUN, $\overline{FLT}$ SYNC, SHCLK, WP	● ●			0.8 0.6	V V
V_{HYST}	Input Hysteresis	SCL, SDA			80		mV
I_{LKG}	Input Pull-Up Current	WP = 0V			10		µA
C_{IN}	Input Capacitance	SCL, SDA, RUN, $\overline{FLT}$, SYNC, SHCLK (Note 12)				10	pF
t_{FILT}	Input Digital Filter Delay	$\overline{FLT}$ RUN			3 10		µs µs
Digital Outputs (SCL, SDA, RUN, $\overline{FLT}$, SYNC, SHCLK, $\overline{ALERT}$, PWM, PG)							
V_{OL}	Output Low Voltage	I_{SINK} = 3mA; SCL, SDA, RUN, $\overline{FLT}$, SYNC, SHCLK, $\overline{ALERT}$ I_{SINK} = 2mA; PWM, PG	● ●		0.2	0.4 0.3	V V
V_{OH}	PWM Output High Voltage	I_{SOURCE} = 2mA	●	2.7			V
I_{LKG}	Output Leakage Current	0V ≤ PWM, PG ≤ V_{DD33} 0V ≤ $\overline{FLT}$, SYNC, SHCLK ≤ 3.6V 0V ≤ RUN ≤ 5.5V 0V ≤ SCL, SDA, $\overline{ALERT}$ ≤ 5.5V	 ●	 –1 –5 –5		 1 5 5	µA µA µA
t_{RO}	PWM Output Rise Time	C_{LOAD} = 30pF, 10% to 90%			5		ns
t_{FO}	PWM Output Fall Time	C_{LOAD} = 30pF, 90% to 10%			4		ns
Serial Bus Timing							
f_{SMB}	Serial Bus Operating Frequency		●	10		400	kHz
t_{BUF}	Bus Free Time Between Stop and Start		●	1.3			µs
$t_{HD,STA}$	Hold Time After (Repeated) Start Condition. After This Period, the First Clock Is Generated		●	0.6			µs
$t_{SU,STA}$	Repeated Start Condition Setup Time		●	0.6			µs
$t_{SU,STO}$	Stop Condition Setup Time		●	0.6			µs
$t_{HD,DAT}$	Data Hold Time: Receiving Data Transmitting Data		 ● ●	 0 0.3		 0.9	 ns µs
$t_{SU,DAT}$	Input Data Setup Time		●	100			ns
$t_{TIMEOUT}$	Clock Low Timeout		●	25		35	ms
t_{LOW}	Serial Clock Low Period		●	1.3		10000	µs
t_{HIGH}	Serial Clock High Period		●	0.6			µs

電気的特性

Note 1：上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。デバイスを長時間絶対最大定格状態に置くと、デバイスの信頼性と寿命に影響を与えることがあります。

Note 2：LTC7883は、–40℃～125℃の動作ジャンクション温度範囲で仕様規定されています。ジャンクション温度が高い場合は、動作寿命が短くなります。ジャンクション温度が125℃を超える場合、動作寿命はディレーティングされます。これらの仕様に一致する最大周辺温度は、ボード・レイアウト、パッケージの熱抵抗の定格値、およびその他の環境要因に関係する特定の動作条件によって決まることに注意してください。

Note 3：このデバイスは、一時的な過負荷状態からデバイスを保護することを目的とした過熱保護機能を備えています。ジャンクション温度が最大定格を超えると、この保護機能が動作します。仕様に規定された絶対最大動作ジャンクション温度を超える温度で動作が継続すると、デバイスの信頼性を損なったり、デバイスに恒久的な損傷を与えたりするおそれがあります。

Note 4：EEPROMの書換え回数、データ保持時間、および大量書込み時間は、設計、特性評価、および統計的なプロセス制御との相関によって確保されています。最小データ保持期間は、書換え回数仕様の最小値より少ない書換え回数のデバイスのみに適用されます。EEPROMの読出しコマンド（例：RESTORE_USER_ALL）は、仕様規定された動作ジャンクション温度範囲全体で有効です。

Note 5：デバイスのピンに流れ込む電流はすべて正です。デバイスのピンから流れ出す電流はすべて負です。特に指定のない限り、すべての電圧はGNDを基準としています。

Note 6：EEPROMの書換え回数、データ保持期間、および大量書込み時間の仕様の最小値は、$3.15V \le V_{DD33} \le 3.45V$の範囲内でデータを書き込む場合に適用されます。EEPROMの読出しコマンドは、仕様規定されたV_{DD33}動作範囲全体で有効です。

Note 7：AVP = 0%で仕様規定されているV_{OUT}の誤差を得るには、MFR_PWM_MODE_LTC3882-1コマンドのビット6により、サーボ・モードを設定する必要があります。性能は、V_{OUT}を仕様規定されている値にサーボ制御する帰還ループ内でLTC7883をテストすることによって確保されます。

Note 8：ADCはPWMをディスエーブルしてテストされています。インサーキット評価によって同等の能力が実証されています。総合未調整誤差には、ゲイン誤差と直線性誤差、およびオフセットがすべて含まれます。

Note 9：16ビットADCの結果を使用する内部の32ビット計算は、PMBusの線形の11ビット・データ・フォーマットによって10ビットの分解能に制限されます。

Note 10：テスト時にTSNSピンの電圧および電流の測定（ADCによるリードバックを含む）によって確保される制限値。

Note 11：データ変換はラウンド・ロビン方式で行われます。すべての入力信号は連続して順番に走査されるので、変換遅延時間は90ms（代表値）です。

Note 12：設計により確保されています。

Note 13：これらのピンには、電圧源も電流源も直接印加しないでください。接続するのは受動RC負荷のみにする必要があります。そうしないと恒久的な損傷が生じるおそれがあります。

Note 14：V_{CC}に短絡しない限り、このピンには電圧源を印加しないでください。恒久的な損傷が生じるおそれのある適切な上限値については、電気的特性を参照してください。

代表的な性能特性

LTC7883の1.0V安定化出力と温度の関係



0°CでのLTC7883の代表的な出力電圧分布



105°CでのLTC78883の代表的な出力電圧分布



効率および損失と負荷の関係（2層、FDMF5820DC DrMOSを使用）



効率と負荷電流の関係（1相、D12S1R880Aパワー・ブロックを使用）



効率および損失と負荷の関係（4層、LTC7051を使用）



スレーブのIOUTオフセットの代表的な分布（DCRの不整合は含まない）



スレーブのIOUTオフセットの代表的な分布（DCRの不整合は含まない）



スレーブのIOUTオフセットの代表的な分布（DCRの不整合は含まない）



代表的な性能特性

3相DC出力電流分担（D12S1R845Aパワー・ブロックを使用）



負荷ステップ過渡電流分担（FDMF6707B DrMOSを使用）



負荷遮断過渡電流分担（FDMF6707B DrMOSを使用）



効率および電力損失と入力電圧の関係（1相、LTC4449使用）



3層過渡応答（D12S1R860Aパワー・ブロックを使用）



1層1サイクル応答（D12S1R860Aパワー・ブロックを使用、C_{OUT} = 6 × 100µF X5R 1210）



3+1チャンネルのクロストーク（D12S1R845Aパワー・ブロックを使用）



AVPを使用した負荷ステップ過渡応答



ライン・ステップ過渡応答（1相、LTC4449を使用）



代表的な性能特性

ソフトスタート時の上昇



プリバイアスされた負荷の起動



ソフトオフ時の下降



安定化出力と温度の関係



VOUT_COMMAND INL



VOUT_COMMAND INL



出力過電圧閾値誤差と温度の関係



出力過電流閾値誤差と温度の関係



PWM周波数と温度の関係



代表的な性能特性

ADC の総合未調整誤差と VINS の関係



ADC の総合未調整誤差と V_{OUT} の関係



ADC の総合未調整誤差と I_{OUT} の関係



ADCの総合未調整誤差と温度の関係



SHCLK の周波数と温度の関係



デバイスの動作電流と温度の関係



LTC7883のピン（ボール）割当て

BALL	PIN NAME	
	UNIT A	UNIT B
A1	V_{SNSA1P}	
A2	V_{SNSA1M}	
A3	V_{SNSA0M}	
A4	V_{SNSA0P}	
A5	$\overline{ALERTA}$	
A6	V_{CCA}	
A7		$\overline{ALERTB}$
A8		V_{SNSB1P}
A9		V_{SNSB1M}
A10		V_{SNSB0M}
A11		V_{SNSB0P}
B1	ASELA1	
B2	ASELA0	
B3		ASELB1
B4		ASELB0
B5	GND	GND
B6		V_{CCB}
B7	GND	GND
B8	RUNA0	
B9	RUNA1	
B10		RUNB0
B11		RUNB1
C1	SDA_A	
C2		SDA_B
C3	GND	GND
C4	PCFGA	
C5	FCFGA	
C6	GND	GND
C7		PCFGB
C8		VOB1CFG
C9	GND	GND
C10	SCL_A	
C11		SCL_B
D1	$\overline{FLTA1}$	
D2	$\overline{FLTA0}$	
D3		$\overline{FLTB1}$
D4		$\overline{FLTB0}$
D5	VOA0CFG	
D6	GND	GND
D7		FCFGB
D8		VOB0CFG
D9	GND	GND
D10	SYNCA	
D11		SYNCB
E1	IAVGNDA	
E2	V_{DD25A}	
E3	VOA1CFG	
E4	GND	GND
E5	GND	GND
E6	GND	GND
E7	GND	GND

BALL	PIN NAME	
	UNIT A	UNIT B
E6	GND	GND
E7	GND	GND
E8	GND	GND
E9	GND	GND
E10		V_{DD25B}
E11		IAVGNDB
F1	COMPA1	
F2	FBA1	
F3	V_{DD33A}	
F4	SHCLKA	
F5		SHCLKB
F6	GND	GND
F7	WPA	
F8		WPB
F9		V_{DD33B}
F10		FBB0
F11		COMPB0
G1	COMPA0	
G2	FBA0	
G3	PGA0	
G4	PGA1	
G5	GND	GND
G6	GND	GND
G7		PGB0
G8		PGB1
G9		FBB1
G10		COMPB1
G11		COMPB1
H1	CSA1M	
H2	IAVGA0	
H3	IAVGA1	
H4	TSNSA1	
H5	TSNSA0	
H6	VINSA	
H7		IAVGB0
H8		IAVGB1
H9		TSNSB1
H10		TSNSB0
H11		PWMB0
J1	CSA1P	
J2	PWMA1	
J3	CSA0M	
J4	CSA0P	
J5	PWMA0	
J6		VINSB
J7		CSB1M
J8		CSB1P
J9		PWMB1
J10		CSB0M
J11		CSB0P

ピン機能

COMP[A/B][1:0]：エラー・アンプの出力。PWMのデューティ・サイクルは、この制御電圧に従って増加します。これらは真の低インピーダンス出力であり、動作状態のときに互いに直接接続することはできません。PolyPhase動作では、FBピンをV_{DD33}に配線すると、該当チャンネルのエラー・アンプ出力がスリーステートになり、スレーブになります。その後、すべてのスレーブCOMPピンをまとめて1つのマスタ・エラー・アンプ出力に接続することにより、デバイス内にPolyPhase制御が実装されます。

TSNS[A/B][1:0]：外部温度の検出入力。LTC7883は、これらのピンとGNDの間の順方向バイアスされたP/N接合に基づいて、外部温度の計算方法を2種類サポートしています。

VINS[A/B]：V_{IN}電源の検出端子。ライン・フィードフォワード補償を行うため、V_{IN}電源に接続します。V_{IN}が変化すると、PWMコンパレータの入力が直ちに変調され、パルス幅が逆方向に変化して、優れたトランジェント・ライン・レギュレーションおよび固定の変調器電圧利得を実現します。このピンにローパス・フィルタを外付けすると、ノイズの多い信号がループ利得に影響を与えないようにすることができます。

IAVGND[A/B]：IAVGのグラウンド・リファレンス。PolyPhaseレールの全チャンネル間で同じIAVGNDを共用し、システム・グラウンドに1点で接続する必要があります。IAVGNDは、他のユニットと位相を共有しないユニットのGNDに直接配線できます。

PG[A/B][1:0]：パワー・グッド・インジケータ用のオープンドレイン出力。これらの出力は、各チャンネルの出力が設定されたUVフォルト制限値を下回るか、設定されたOVフォルト制限値を上回ると、30µsのフィルタによってローに駆動されます。使用する場合は、アプリケーションにおいてプルアップ抵抗が必要です。動作電圧範囲はGND～V_{DD33}です。

PWM[A/B][1:0]：PWMスリーステート制御出力。これらのピンは、外付けゲート・ドライバ、DrMOS、またはパワー・ブロックに、チャンネルごとの単線式PWMスイッチング制御を提供します。動作電圧範囲はGND～V_{DD33}です。

SYNC[A/B]：外部クロックの同期入力およびオープンドレイン出力。必要に応じて、このピンに外部クロックを入力して内部PWMチャンネルを同期させることができます。LTC7883ユニットをクロック・マスタとして構成すると、このピンは、パルス幅が125nsの選択したPWMスイッチング周波数のときにもグラウンド電位に低下します。SYNCをいずれかのLTC7883で駆動する場合は、アプリケーションにおいて3.3Vへのプルアップ抵抗が必要です。このラインの容量を最小限に抑えて、アプリケーションにおいて、その時定数を十分に短くするよう徹底してください。

SCL[A/B]：シリアル・バスのクロック入力。アプリケーションでは、3.3Vへのプルアップ抵抗が必要です。

SDA[A/B]：シリアル・バスのデータ入出力。アプリケーションでは、3.3Vへのプルアップ抵抗が必要です。

$\overline{\text{ALERT}}$[A/B]：オープンドレインのステータス出力。このピンは、システムの$\overline{\text{SMBALERT}}$ワイヤAND割込み信号に接続できます。また、このピンを使用しない場合は未接続のままにする必要があります。使用する場合は、アプリケーションにおいてプルアップ抵抗が必要です。動作電圧範囲はGND～V_{DD33}です。

$\overline{\text{FLT}}$[A/B][1:0]：フォルト共有用のプログラム可能なデジタル入力およびオープンドレイン出力。チャンネル間のフォルトの伝達および伝搬に使用されます。これらのピンは、使用しない場合、未接続のままにする必要があります。使用する場合は、アプリケーションにおいて3.3Vへのプルアップ抵抗が必要です。

RUN[A/B][1:0]：実行制御入力およびオープンドレイン出力。それぞれのPWMチャンネルをイネーブルするには、これらのピンに2Vを超える電圧を加える必要があります。LTC7883は、特定のリセット／再起動条件下では、PMBusコマンドの設定に関係なくこれらのピンをローに駆動します。アプリケーションでは、3.3Vへのプルアップ抵抗が必要です。

ASELA[1:0]：ユニットAのシリアル・バスのアドレス選択ピン。オプションの1%精度の抵抗分圧器をV_{DD25A}とGNDの間に接続し、この分圧端子をこれらのピンに接続して、シリアル・バス・インターフェース・アドレスを選択します。

ASELB[1:0]：ユニットBのシリアル・バスのアドレス選択ピン。オプションの1%精度の抵抗分圧器をV_{DD25B}とGNDの間と、これらのピンに接続して、シリアル・バス・インターフェース・アドレスを選択します。

VO[A/B][1:0]CFG：出力電圧の設定ピン。オプションの1%精度の抵抗分圧器をV_{DD25}とGNDの間に接続し、この分圧端子をこれらのピンに接続して、各チャンネルの出力電圧を選択します。

FCFG[A/B]：周波数設定ピン。オプションの1%精度の抵抗分圧器をV_{DD25}とGNDの間に接続し、この分圧端子をこれらのピンに接続して、PWMスイッチング周波数を設定します。

ピン機能

PCFG[A/B]：位相設定ピン。オプションの1%精度の抵抗分圧器をV_{DD25}とGNDの間に接続し、この分圧端子をこれらのピンに接続して、各PWMチャンネルの位相をSYNCを基準にして設定します。

$V_{DD25[A/B]}$：内蔵の2.5Vレギュレータの出力。低ESRの1µFコンデンサを使用して、これらのピンをGNDにバイパスします。これらのピンを互いに短絡しないでください。また、LTC7883のローカル設定に必要な電流を超える外部電流によって、これらのピンを過負荷状態にしないでください。

WP[A/B]：書込み保護入力。WPが2Vを超えると、PMBusの書込みは制限され、当該ユニット用のソフトウェアのWRITE_PROTECT設定値はすべてオーバーライドされます。これらのピンは、V_{DD33}に内部で10µAでプルアップされています。

SHCLK[A/B]：共有クロック・オープンドレイン出力（バス接続される）。共有クロック（公称100kHz）は、複数のアナログ・デバイセズ製PSMコントローラを使用するパワー・システムにおいて、複数のレールをシーケンス制御するために使用します。アプリケーションではプルアップ抵抗が必要です。このラインの容量を最小限に抑えて、アプリケーションにおいて、その時定数を十分に短くするよう徹底してください。動作電圧範囲はGND～V_{DD33}です。

$V_{DD33[A/B]}$：内蔵の3.3Vレギュレータの出力。低ESRの2.2µFコンデンサを使用して、これらのピンをGNDにバイパスします。これらのピンが$V_{CC[A/B]}$にも短絡されている場合、LTC7883は、これらのピンに接続されている外部の3.3Vレールからも電力の供給を受けられます。それ以外の場合は、これらのピンを互いに短絡しないでください。また、外部システム電流によって、これらのピンを過負荷状態にしないでください。LTC7883自身のために近くに配置するプルアップ抵抗には、V_{DD33}から電力を供給できます。

$V_{CC[A/B]}$（ピン25）：3.3Vレギュレータ入力。デバイスの近くに0.1µF～1µFのセラミック・コンデンサを配置して、これらのピン（互いに短絡できる）をGNDにバイパスします。

$V_{SNS[A/B][1:0]M}$：負出力電圧検出入力。遠隔測定によって正確な出力電流のデータを得るには、これらのピンをスレーブ・チャンネルに適切に接続する必要があります。

$V_{SNS[A/B][1:0]P}$：正出力電圧検出入力。遠隔測定によって正確な出力電流のデータを得るには、これらのピンをスレーブ・チャンネルに適切に接続する必要があります。

CS[A/B][1:0]M：電流検出アンプ入力。アンプへのこれらの（–）入力は、通常、各相のDCR検出ネットワークまたは出力電流検出抵抗のロー・サイドに接続されます。

CS[A/B][1:0]P：電流検出アンプ入力。これらの（+）入力は、通常、各相の出力電流検出抵抗のハイ・サイドまたは並列DCR検出回路のR-Cの中点に接続されます。

IAVG[A/B][1:0]：平均電流の制御ピン。これらのピンとIAVGNDの間に接続したコンデンサには、マスタ・チャンネルの平均出力電流に比例した電圧が保持されます。その後、すべてのスレーブIAVGピンをまとめてマスタのIAVG出力に接続することにより、デバイス内にPolyPhase制御が実装されます。単相出力を制御するチャンネルでは、このピンは未接続のままにする必要があります。動作電圧範囲はGND～2.1Vです。

FB[A/B][1:0]：エラー・アンプの反転入力。これらのピンでは出力電圧の内部調整版が得られ、ループ補償で使用されます。

GND：*グラウンド。適正な電気的動作と仕様規定されたパッケージ熱抵抗を確保するために、すべてのGNDボールはPCBの適切な銅製のグランド・プレーンにハンダ付けする必要があります。*

ブロック図　　（「A」側、2ユニットのうちの1つ）



テスト回路　（チャンネルA0の例）



タイミング図



動作

概要

LTC7883は、DC/DC降圧アプリケーション向けのクワッド・チャンネル固定周波数アナログ電圧モード・コントローラです。このデバイスは、重要なパワー・システム・パラメータのモニタリングおよび制御を行うためのPMBus準拠のデジタル・インターフェースを備えています。このデバイスは3V～13.2Vの電源電圧で動作し、3V～38VのV_{IN}から0.1V～5.25Vの出力電圧への変換を目的としています。このデバイスは、非絶縁型パワー・ブロックなどの高水準の集積化を含む、外付けFETドライバを使用したスイッチング・アーキテクチャで使用するよう設計されています。

主な機能は以下のとおりです。

- デジタルでプログラム可能な出力電圧、出力電流制限、および関連するスーパーバイザ
- デジタルでプログラム可能な入力電圧スーパーバイザ
- 最大8相までの同期PolyPhase動作用のPLLを使用したデジタルでプログラム可能なスイッチング周波数
- デジタルでプログラム可能なオン／オフ遅延時間
- デジタルでプログラム可能なソフトスタート／ストップ
- 動作状態の遠隔測定
- 完全差動型の負荷検出
- スタンドアロン動作が可能なECC付きの不揮発性設定メモリ
- 重要な動作パラメータのためのオプションの外付け設定抵抗
- 複数のコントローラ間で同期を取るためのオプションのタイムベース・インターコネクト
- フォルト・イベントのデータ・ロギングを使用した警告およびフォルトのステータス
- 最大400kHzのPMBusリビジョン1.2準拠のインターフェース

内部構成

LTC7883は、2つのデュアルチャンネル・ユニットから構成されています。各ユニットはLTC3882-1に相当し、ユニットごとにハードウェアのPMBus書込み保護機能が付加されています。

ユニットごとの動作、PMBusのコマンド・セット、およびアプリケーション情報の詳細な説明については、LTC3882-1のデータシートを参照してください。

2つのWPピンの動作と、各ユニットにおいてPMBus WRITE_PROTECTコマンドを使用した場合の2つのWPピンの相互作用の詳細については、LTC3888のデータシートを参照してください。

固有の特別なID

LTC7883の各内部ユニットは、LTC7883とLTC3882-1を区別するために固有のMFR_SPECIAL_IDを報告します。これらの製品についてのMFR_SPECIAL_IDの値を表1に示します。Xはメーカーによって調整が可能です。

表1. MFR_SPECIAL_IDの値

DEVICE	MFR_SPECIAL_ID	MFR_MODEL
LTC3882-1	0x424X	LTC3882-1
LTC7883 Unit A	0x450X	LTC7883A
LTC7883 Unit B	0x451X	LTC7883B

動作

追加された識別コマンド

LTC7883では、表2に詳細を示すように、PMBus製品識別コマンドが新規に少数追加されました。

スイッチング周波数と位相

LTC7883のPWM動作周波数の設定に関しては、高い柔軟性があります。PWMのスイッチング周波数は、内部発振器または外付けのタイム・ベースを使用して設定できます。内部フェーズロック・ループ(PLL)は、内部クロックを使用するか外部クロックを使用するかに関係なく、適切な位相関係を維持しながら、PWM制御をこのタイミング・リファレンスに同期させます。また、アプリケーションの表6に概要を示すように、PMBusコマンド、EEPROM設定、または外付け設定抵抗によって、他のデバイスにマスタ・クロックを供給するようにデバイスを設定することもできます。PMbusまたはEEPROMによる設定の場合は、MFR_CONFIG_ALL_LTC3882-1のビット4をクリアすることにより、LTC7883のユニットをクロック・マスタとして指定することができます。LTC7883のユニットはクロック・マスタとして、選択されたレートと125nsのパルス幅でそのオープンドレインSYNCピンを駆動します。この場合は、SYNCとV_{DD33}の間にプルアップ抵抗を外付けする必要があります。SYNCに接続されている1つのユニットだけがピンを駆動するように指定する必要があります。SYNCを共用している複数のLTC7883のユニットをクロック・マスタとしてプログラムすると、これらユニットのうちの1つだけが自動的に選択され、クロックを供給します。他のユニットはそのSYNC出力をディスエーブルし、このことをMFR_PADS_LTC3882-1のビット10で示します。

所定の固定周波数のセットのみが許されているLTC3882-1とは異なり、LTC7883では、FREQUENCY_SWITCHコマンドによって、250kHz～2.5MHzの連続した周波数範囲をサポートしています。LTC7883では、外部SYNCのみに対して0x0000という特別な場合は認められていません。このFREQUENCY_SWITCHコマンド値を送信すると、無効なデータであるため、CMLフォルトになります。

LTC7883は、外部クロックの周波数が内部発振器の設定周波数の1/2を超えている限り、外部SYNC入力を自動的に受け入れ、必要に応じて自身のSYNC駆動回路をディスエーブルします。LTC7883ユニットは、SYNCを駆動するように設定されているかどうかに関係なく、必要な外部クロック信号がなくなると、デバイス自身の内部発振器を使用して、選択されている周波数(FREQUENCY_SWITCH)でPWM動作を継続することができます。

MFR_PWM_CONFIG_LTC3882-1コマンドを使用して、各チャンネルの位相を設定することができます。表6に概要を示すように、EEPROMまたは外付けの設定抵抗から目的の位相を設定することもできます。位相により、SYNCの立下がりエッジと、PWMラッチをリセットする内部クロック・エッジとの関係が決まります。このリセットによって上側パワー・スイッチがオフになり、PWMの立下がりエッジが発生します。PWM制御ピンには、短い伝搬遅延が追加されます。

表2. 新規の識別コマンド

COMMAND NAME	CMD CODE	DESCRIPTION	TYPE	PAGED	DATA FORMAT	DEFAULT VALUE	
						UNIT A	UNIT B
ID_DEVICE_ID	0xAD	LTC7883 Model Number	R String	N	ASC	LTC7883A	LTC7883B
ID_DEVICE_REV	0xAE	LTC7883 Device Revision Code	R String	N	ASC	C0001	C0001

動作

位相関係と周波数は互いに独立しているので、数多くのアプリケーション・オプションが実現できます。複数のLTC7883のユニット／デバイスを同期させて、PolyPhase配列を実現できます。この場合、位相は360/n度で分離する必要があります。ここで、nは出力電圧レールを駆動する位相の数です。

シリアル・バスのアドレス指定

LTC7883は、個々のPWMチャンネルに別々に、または一緒にアクセスするために、4種類のシリアル・バス・アドレス指定方式をサポートしています。

- グローバル・バスのアドレス指定
- 電源レールのアドレス指定
- 個々のユニット(デバイス)のアドレス指定
- Page + チャンネルのアドレス指定

LTC7883の各内部ユニットには、設定と制御を行うために固有のシリアル・バス・アドレスが付与されなければなりません。これらのユニットのアドレスは、ASELピンに接続された外付けの設定抵抗と、基板上のEEPROM内に保存されたPMBusコマンド値の組み合わせから得られます。工場でプログラミングされたデフォルトのEEPROMを使用する場合で、両方のユニットが0x4Fに指定される場合は、各ユニットの物理アドレスの一部またはすべてを指定するために、ASELピンを使用するというこの方法が不可欠です。ユニットのアドレスを付与には、設定抵抗を外付けすることを推奨します。これにより、様々なプログラミング・エラーがあってもデバイスを簡単に回復させることができるためです。各ユニット・アドレスの設定の詳細については、表7の値を参照してください。

高性能の電力段

LTC7883における工場出荷時のEEPROMのデフォルトの中には、LTC3882-1の値を改良したものもあります。これは、負荷電流に比例した出力を供給する新規の高性能の電力段に上手く適応するためです。これらの値の詳細を表3に示します。LTC7883をこのタイプの電力段またはブロックにインターフェースする例については、図1を参照してください。最初のページ示されているように、従来のDCRまたはディスクリート抵抗を使用して出力電流を検出する場合は、LTC3882-1のデータシートの表3のコマンドについて記載された工場出荷時のEEPROMのデフォルトを参照してください。

表3. LTC7883における工場出荷時のEEPROMの固有デフォルト値

COMMAND NAME	CMD CODE	DESCRIPTION	TYPE	PAGED	DATA FORMAT	UNITS	DEFAULT VALUE
IOUT_CAL_GAIN	0x38	Ratio of I_{SENSE} ± Voltage to Sensed Current	R/W Word	Y	L11	mΩ	0.25mΩ 0xAA00
IOUT_OC_FAULT_LIMIT	0x46	Output Overcurrent Fault Limit	R/W Word	Y	L11	A	70.0A 0xEA30
IOUT_OC_WARN_LIMIT	0x4A	Output Overcurrent Warning Limit	R/W Word	Y	L11	A	50.0A 0xE320
MFR_IOUT_CAL_GAIN_TC	0xF6	Output Current Sense Element Temperature Coefficient	R/W Word	Y	CF	ppm/°C	0ppm/°C 0x0000

アプリケーション情報

FREQUENCY_SWITCHの使用

クロック・スレーブであるLTC7883の各ユニットには、別のLTC7883があるかどうかに関係なく、FREQUENCY_SWITCHをそのクロック・マスタと同じ値にプログラムしておく必要があります。共通のSYNCラインを制御するために外部同期を使用する場合は、各LTC7883には、外部クロック周波数にできるだけ近いFREQUENCY_SWITCHの値でプログラムする必要があります。

抵抗設定ピン

LTC3882-1と同様に、LTC7883の各ユニットは工場出荷時のデフォルトによって、外付け抵抗による設定を使用するようにプログラムされています。これにより、シリアル・インターフェースを介してデバイスをプログラミングすることなく、あるいはEEPROMの内容をカスタム設定したデバイスを購入することなく、出力電圧、PWMの周波数と位相調整、およびPMBusアドレスを設定できます。すべてのRCONFIGピンには、V_{DD25}とGNDの間に抵抗分圧器が必要です。RCONFIGピンに応答指令信号が送られるのは、起動時およびリセット時のみなので、実行時にそれらの値を変更するのは推奨されません。複数のRCONFIGピンに同一のプログラミングをする必要がある場合、同じユニットの複数のRCONFIGピンは1個の抵抗分圧器を共有することができます。ただし、これらの分圧器は、異なるLTC7883ユニット間では共有しないでください。許容誤差が1%以内の抵抗を使用して、正常な動作を確保する必要があります。表4～表6では、R_{TOP}をV_{DD25}ピンとRCONFIGピンの間に接続し、一方でR_{BOT}をRCONFIGピンとGNDの間に接続します。これらのピンの近くには、ノイズの大きいクロック信号を配線しないでください。

LTC7883の各ユニットに対するRCONFIGアドレスの選択は、このデータシートの表7に記載された値に従います。

出力電圧は、表4に示すように設定できます。例えば、R_{TOP}を16.2kΩに設定して、R_{BOT}を17.4kΩに設定することは、VOUT_COMMANDの値を1.8Vにプログラムするのと同じです。抵抗設定ピンを使用して出力電圧を決定している場合、プログラムされたV_{OUT}のパーセンテージとして更に自動的に設定される関連パラメータについては、LTC3882-1データシートの動作のセクションを参照してください。

動作PWM周波数は、表5に示すように設定できます。LTC7883のユニット間でSYNCピンが共有されている場合は、それらすべてのユニットを同じ周波数にプログラムし、更にSYNC出力の1つだけをイネーブルにする必要があることに注意してください。他のすべてのSYNC出力は、ディスエーブルにする必要があります。プログラミング抵抗を外付けした場合に、SYNC出力をイネーブルにする制御方法の詳細については、後述のPCFGの説明を参照してください。

表4. VOnCFGA/B抵抗のプログラミング

R_{TOP} (kΩ)	R_{BOT} (kΩ)	V_{OUT} (V)
0 or Open	Open	From EEPROM
10	23.2	5.0
10	15.8	3.3
16.2	20.5	2.5
16.2	17.4	1.8
20	17.8	1.5
20	15	1.35
20	12.7	1.25
20	11	1.2
24.9	11.3	1.15
24.9	9.09	1.1
24.9	7.32	1.0
24.9	5.76	0.9
24.9	4.32	0.75
30.1	3.57	0.65
30.1	1.96	0.6
Open	0	Output OFF* (V_{OUT} from EEPROM)

*OPERATIONの値とRUN*n*ピンの両方を用いて、チャンネルに、この設定から開始するように命令する必要があります。

表5. FCFGA/B抵抗のプログラミング

R_{TOP} (kΩ)	R_{BOT} (kΩ)	SWITCHING FREQUENCY (kHz)
0 or Open	Open	From EEPROM
10	23.2	2500
10	15.8	2250
16.2	20.5	2000
16.2	17.4	1750
20	17.8	1500
20	15	1250
20	12.7	1000
20	11	900
24.9	11.3	750
24.9	9.09	600
24.9	7.32	500
24.9	5.76	450
24.9	4.32	400
30.1	3.57	350
30.1	1.96	300
Open	0	250

アプリケーション情報

プログラミング抵抗を外付けした場合に、選択できる様々なPWM位相設定を表6に示します。LTC3882-1の場合のように、各LTC7883ユニットでも、このRCONFIGピン使用してSYNC出力駆動を制御できます。ただし、このデバイスには選択肢が追加されているため、PolyPhase設定において柔軟性が向上しています。

例えば4相のレールを構成する場合、1つの方法として、ユニットA（PCFGA）のPHAS_CFGに対して24.9kΩのR_{TOP}と5.76kΩのR_{BOT}を選択することができます。これにより、SYNCの立下がりエッジを基準として、PWMA0の位相角が0°にプログラムされ、PWMA1の位相角が180°にプログラムされます。SYNCAピン（オープンドレイン出力）によって、共通のSYNCクロック・ラインを駆動するようにユニットAがイネーブルされます。

ユニットBでは、R_{TOP}を10kΩにし、R_{BOT}を15.8kΩにすると、PWMB0の位相角が90°にプログラムされ、PWMB1の位相角が270°にプログラムされて、SYNCBはユニットAからのマスタ・クロックを受け入れる入力として設定されます。LTC3882-1データシートのアプリケーション情報内のPolyPhase動作と負荷シェアリングに説明されているように、4相のレールとして配線された場合、結果的に、要求どおりの直交した4つの重なり合わない位相によって動作が行われます。この場合に、この機能はクロックのマスタリングとは無関係なため、ユニットAまたはユニットBが電圧ループ・マスタとして定義され、配線されます。

表6に仕様規定されている同じ最大デューティ・サイクルを持つ、PolyPhaseレールの位相を選んで混ぜるだけです。

表6. CFGA/B抵抗のプログラミング

R_{TOP} (kΩ)	R_{BOT} (kΩ)	θ_{SYNC} TO θ_0	θ_{SYNC} TO θ_1	MAXIMUM DUTY CYCLE	SYNC OUTPUT DISABLED
0 or Open	Open	From EEPROM	From EEPROM	See MFR_PWM_CONFIG	From EEPROM
10	23.2	135°	315°	87.5%	Yes
10	15.8	90°	270°		
16.2	20.5	45°	225°		
16.2	17.4	0°	180°		
20	17.8	120°	300°	83.3%	Yes
20	15	60°	240°		
20	12.7	0°	180°		
20	11	0°	120°		
24.9	11.3	135°	315°	87.5%	No
24.9	9.09	90°	270°		
24.9	7.32	45°	225°		
24.9	5.76	0°	180°		
24.9	4.32	120°	300°	83.3%	No
30.1	3.57	60°	240°		
30.1	1.96	0°	180°		
Open	0	0°	120°		

アプリケーション情報

表7. ASEL*n*抵抗のプログラミング

R_{TOP} (kΩ)	R_{BOT} (kΩ)	ASEL1		ASEL0	
		LTC3882-1 DEVICE ADDRESS BITS[6:4]		LTC3882-1 DEVICE ADDRESS BITS[3:0]	
		BINARY	HEX	BINARY	HEX
0 or Open	Open	from EEPROM		from EEPROM	
10	23.2			1111	F
10	15.8			1110	E
16.2	20.5			1101	D
16.2	17.4			1100	C
20	17.8			1011	B
20	15			1010	A
20	12.7			1001	9
20	11			1000	8
24.9	11.3	111	7	0111	7
24.9	9.09	110	6	0110	6
24.9	7.32	101	5	0101	5
24.9	5.76	100	4	0100	4
24.9	4.32	011	3	0011	3
30.1	3.57	010	2	0010	2
30.1	1.96	001	1	0001	1
Open	0	000	0	0000	0

設計例

設計例として、図1に示すような180Wの4相アプリケーションを検討します。ここでは、V_{IN} = 12V、V_{OUT} = 1.5V、およびI_{OUT} = 120Aです。補助の7V電源から、LTC7883のV_{CC}ピンと電力段のFETゲート駆動電圧に給電します。このとき、LTC7883の近くに2.2µFのセラミック・コンデンサと0.1µFの小型セラミック・コンデンサを配置してバイパスし、HF成分をフィルタリングします。また、V_{DD33} LDO出力に2.2µFを配置し、V_{DD25} LDO出力に1µFを配置し、バイパスを行います。これらのLDO出力は、独立した内部制御ループを備えているので、出力に同じ名前がついている可能性がある互いまたは別のデバイスと共有しないでください。

Delta D12S1R8140Dパワー・ブロックを選択した理由は、高レベルの集積化、電力効率、および3.3Vのスリーステート制御を使用するLTC7883への直接のインターフェースが可能なためです。LTC7883と共にパワー・ブロックを使用すると、電力、部品数、および全体的なソリューションの量の観点から有効なソリューションが得られます。PCBの反対側のLTC7883の真下に電力段を配置すると、PWM制御用のパワー・ブロックに直接スルーホール・ビア接続ができるだけでなく、出力電圧と出力電流の検出もできます。この場合に、最も効率的に相互接続するための推奨チャンネル・マッピングを表8に示します。すべてのチャンネルでMFR_PWM_MODE_LTC3882-1を0xC0にプログラムすることにより、CCM動作、BOOSTの高速リフレッシュ、低V_{OUT}範囲、およびデジタル出力電圧サーボを選択します。

表8. 推奨されるパワー・ブロックのチャンネル・マッピング

LTC7883 PWM	LTC7883 UNIT	PMBus PAGE (CH)	PB PWM
A0	A	0	2
A1		1	1
B0	B	0	4
B1		1	3

PWMA0（マスタ・チャンネル）用のEEPROMに格納されているVOUT_COMMANDを1.5Vにプログラムすることにより、安定化出力を設定します。図に示すように、これらのFBピンをV_{DD33}に配線し、COMP制御ピンをCOMPA0に短絡することにより、他のPWMはPWMA0に対するスレーブとして指定されます。

また、周波数と位相は、EEPROMの値によって設定されます。両方のユニットは、500kHz（FREQUENCY_SWITCHのデフォルト）で動作するようにプログラムされます。このとき、ユニットAはクロック・マスタを供給し（図3参照）、SYNCB出力はユニットBのMFR_CONFIG_ALL_LTC3882-1のビット4によってディスエーブルされます。ユニットAでMFR_PWM_CONFIG_LTC3882-1を0x14にプログラムして、PWMA0の位相を0°にし、PWMA1の位相を180°にします。ユニットBで、このレジスタを0x16にプログラムして、PWMB0の位相を90°にし、PWMB1の位相を270°にすることにより、最適な4相分離を実現し、入出力リップルを最小限に抑えます。

これらの設定では、パワー・ブロックのインダクタ（公称160nH）により、I_{OUT}のリップルが16.4A_{P-P}になります。各チャンネルは、全負荷時の出力として、40個のADCに給電でき、ピーク位相電流は48Aになります。IOUT_FAULT_LIMITを1相当たり50Aに設定すると、55A（代表値）のインダクタ飽和電流から十分に保護できます。

アプリケーション情報

100µFのSUNCONコンデンサ2個と22µFセラミック・コンデンサ4個を選択して、コンバータのリップル電流設計値に対して許容できる入力ACインピーダンスを実現します。出力には220µFのセラミック・コンデンサを10個選択して、過酷なトランジェント状態でも電源のレギュレーションを維持し、出力電圧リップルを最小限に抑えます。

パワー・ブロックは、LTC7883が使用するためのパワー・ブロック自身の出力電流モニタ信号を供給します。差動入力CSA1についての詳細に示されているインターフェース・ネットワークは、他の3つのチャンネルにも複製されます。それらのネットワークは、パワー・ブロック出力から高周波ノイズを除去し、その信号をLTC7883の入力に適合する信号になるように調整します。パワー・ブロック–CS[4:1]出力用に、固定のコモンモード・リファレンス電圧が必要です。V_{DD33}(10k/12.1k/4.3µF)からのフィルタリングされた抵抗分圧器は、この要求を満たし、差動電流検出(CSx)信号の負側を駆動します。

外部温度検出は、高精度のΔV_{BE}法を使用します。Q1は、物理的にパワー・ブロックのできるだけ近くに配置して、PCBの温度を検出する役割を果たします。また、10nFのフィルタ・コンデンサは、BJTと一緒に配置する必要があります。それらのチャンネルのMFR_PWM_MODE_LTC3888-1によって、直接のV_{BE}インターフェース・モードが選択されている場合は、未使用のTSNS入力には2.74kの負荷をかけ、工場出荷時のEEPROM設定値で、約25ºCで良好な読出し値を生成します。

内部のLTC7883の各ユニットには、固有のアドレスを設定する必要があります。ASELピンには設定抵抗を使用し、EEPROM(MFR_ADDRESS、0x4X)からのPMBusアドレスの最上位の3ビットをプログラムします。その後、各ユニットには自身の固有のアドレス下位のニブルを付与して、2つのアドレスを0x4C(ユニットA)と0x4D(ユニットB)に設定します。選択されたアドレスが、グローバル・アドレスまたはシステム内の他の特定のデバイスと衝突しないことを確認してください。IOUT_OC_FAULT_LIMITなどの一般的なレール・パラメータを1回のコマンドで制御できるようにするために、4チャンネルすべてのEEPROMに同一のMFR_RAIL_ADDRESSを設定する必要があります。LTC7883のユニットは、7ビットのグローバル・アドレス0x5Aと0x5Bにも応答します。MFR_ADDRESSとMFR_RAIL_ADDRESSには、これらの値を設定しないでください。

PMBus接続だけでなく、共有RUN制御とフォルト伝搬($\overline{FLT}$)も用意されています。必要な場合は、SYNCを使用して他のPWMをこのレールに同期させることができます。推奨されるPMBus接続と共有PSM接続については、図3に詳細が示されています。

すべての共有オープンドレイン信号にはプルアップ回路が設けられています(図1および図3)。図に示されているこれらの値は、最大100pFの線路負荷と100kHzのPMBusレートを想定しています。これらのピンはフロート状態のままにしないでください。3.3Vに終端すると、対象ピンの絶対最大定格を超えないことが確保されます。ソフトスタート/ソフトストップなど、その他すべての動作パラメータと必要なフォルト応答は、LTC7883内部のEEPROMに保存されたPMBusコマンド値を介してプログラムされます。

標準的応用例



図1. 4個のパワー・ブロックを使用した高密度1.5V/120A 500kHz 4相コンバータ

標準的応用例

LTC7883コントローラとLTC7050/LTC7051 SilentMOS™スマート電力段の接続方法については、図2を参照してください。LTC7050/LTC7051は、LTC7883が温度を検出するために使用可能なダイオードを内蔵しています。LTC7883のMFR_PWM_MODE内のV_{BE}直接測定オプション使用してください。この温度検出法の詳細については、弊社までお問い合わせくださるか、LTC3882 DSを参照してください。



図2. LTC7883とLTC7050/LTC7051 SilentMOSスマート電力段の接続方法

パッケージの説明



NOTES:
1. DIMENSIONING AND TOLERANCING PER ASME Y14.5M-1994
2. ALL DIMENSIONS ARE IN MILLIMETERS. DRAWING NOT TO SCALE
3. BALL DESIGNATION PER JEP95
4. DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE PIN 1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE
5. PRIMARY DATUM -Z- IS SEATING PLANE
6. PACKAGE ROW AND COLUMN LABELING MAY VARY AMONG µModule PRODUCTS. REVIEW EACH PACKAGE LAYOUT CAREFULLY



BGA Package
99-Lead (9mm × 7.5mm × 1.52mm)
(Reference LTC DWG # 05-08-7029 Rev Ø)



DIMENSIONS				
SYMBOL	MIN	NOM	MAX	NOTES
A	1.32	1.52	1.72	
A1	0.30	0.40	0.50	BALL HT
A2	1.02	1.12	1.22	
b	0.45	0.50	0.55	BALL DIMENSION
b1	0.37	0.40	0.43	PAD DIMENSION
D		7.50		
E		9.00		
e		0.80		
F		6.40		
G		8.00		
H1		0.32 REF		SUBSTRATE THK
H2		0.80 REF		MOLD CAP HT
aaa			0.15	
bbb			0.10	
ccc			0.20	
ddd			0.15	
eee			0.08	
TOTAL NUMBER OF BALLS: 99				





アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることに万全を期していますが、その利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。仕様は予告なく変更される場合があります。アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。

標準的応用例　（図1も参照）



図3. LTC7883のPMBusインターフェースおよび構成

関連製品

製品番号	概要	注釈
LTM4700	デジタル・パワー・マネージメント機能を備えたデュアル50A／シングル100A降圧DC/DC μModuleレギュレータ	V_{IN}：最大16V、0.5V ≤ V_{OUT}（±0.5%）≤ 1.8V、ADCのI_{OUT}精度：±3%、フォルト記録機能、I^2C/PMBusインターフェース、330ピンBGAパッケージ
LTC3882/ LTC3882-1	デジタル・パワー・システム・マネージメント機能を備えたデュアル出力マルチフェーズ降圧DC/DC電圧モード・コントローラ	V_{IN}：最大38V、0.5V ≤ V_{OUT}（±0.5%）≤ 5.25V、フォルト記録機能、I^2C/PMBusインターフェース、EEPROM、16ビットADC
LTC3884/ LTC3884-1	サブmΩ DCR検出機能とデジタル・パワー・マネージメント機能を備えたデュアル出力マルチフェーズ降圧DC/DC電流モード・コントローラ	V_{IN}：最大38V、0.5V ≤ V_{OUT}（±0.5%）≤ 5.5V、フォルト記録機能、I^2C/PMBusインターフェース、EEPROM、16ビットADC、入力電流検出、プログラム可能なアナログ・ループ補償
LTC3886	デジタル・パワー・システム・マネージメント機能を備えた60Vデュアル出力マルチフェーズ降圧DC/DC電流モード・コントローラ	V_{IN}：最大60V、0.5V ≤ V_{OUT}（±0.5%）≤ 13.8V、フォルト記録機能、I^2C/PMBusインターフェース、EEPROM、16ビットADC、入力電流検出、プログラム可能なアナログ・ループ補償
LTC3887/ LTC3887-1	デジタル・パワー・システム・マネージメント機能を備えたデュアル出力マルチフェーズ降圧DC/DC電流モード・コントローラ	V_{IN}：最大24V、0.5V ≤ V_{OUT}（±0.5%）≤ 5.5V、フォルト記録機能、I^2C/PMBusインターフェース、EEPROM、16ビットADC
LTC3889	デジタル・パワー・システム・マネージメント機能を備えた60Vデュアル出力マルチフェーズ降圧DC/DC電流モード・コントローラ	V_{IN}：最大60V、1V ≤ V_{OUT}（±0.5%）≤ 40V、フォルト記録機能、I^2C/PMBusインターフェース、EEPROM、16ビットADC、入力電流検出、プログラム可能なアナログ・ループ補償
LTC7880	デジタル・パワー・システム・マネージメント機能を備えたデュアル出力マルチフェーズDC/DC電流モード昇圧コントローラ	V_{IN}：最大40V、V_{OUT}：最大60V（精度：±0.5%）、フォルト記録機能、I^2C/PMBusインターフェース、EEPROM、16ビットADC、入力電流検出、プログラム可能なアナログ・ループ補償
LTC2980	高精度の出力電圧測定機能とトリム機能を備えた16チャンネルPMBusパワー・システム・マネージャ	フォルト記録機能、I^2C/PMBusインターフェース、EEPROM、16ビットADCが16の出力電圧、2つの入力電圧、およびダイの温度をモニタ
LTC2980-24	高精度の出力電圧測定機能とトリム機能を備えた24チャンネルPMBusパワー・システム・マネージャ	フォルト記録機能、I^2C/PMBusインターフェース、EEPROM、16ビットADCが24の出力電圧、3つの入力電圧、およびダイの温度をモニタ
LTC7851/ LTC7851-1	ソフトスタート機能と高精度の電流分担機能を備えたクワッド出力マルチフェーズ降圧DC/DC電圧モード・コントローラ	V_{IN}：最大27V、0.6V ≤ V_{OUT} ≤ 5V、パワーFETドライバ、DrMOSデバイス、およびパワー・ブロックを使用して最大2.25MHzまで動作
LTC3888/ LTC3888-1	デジタル・パワー・システム・マネージメント機能を備えたデュアル・ループ8相降圧DC/DCコントローラ	V_{IN}：最大26.5V、0.1V ≤ V_{OUT}（±0.5%）≤ 3.45V、フォルト記録機能、I^2C/PMBusインターフェース、NVM、16ビットADC、負荷ステップ・エミュレーション

©ANALOG DEVICES, INC. 2021