

正誤表

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。 この正誤表は、2020年10月5日現在、アナログ・デバイセズ株式会社で確認した誤りを 記したものです。

なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日: 2020年10月5日

製品名: ADRF5731

対象となるデータシートのリビジョン(Rev): Rev.0 **訂正箇所:1ページ、左上**「機能と利点」の欄

【誤】

- 減衰精度
 - 最大 18 GHz まで ±(0.1 + 2.0 %)の減衰状態
 - 最大 26 GHz まで ±(0.2 + 2.5 %)の減衰状態
 - 最大 40 GHz まで ±(0.5 + 10.0 %)の減衰状態

【正】

- 減衰精度(インピーダンス・マッチング有り)
 - 18 GHz まで ±(0.1 + 設定値の 2.0 %) dB
 - 26 GHz まで ±(0.2 + 設定値の 2.5 %) dB
 - 40 GHz まで ±(0.5 + 設定値の 10.0 %) dB



2dB LSB、4 ビットのシリコン・ デジタル減衰器、100MHz~40GHz

データシート

ADRF5731

特長 超広帯域周波数範囲:100MHz~40GHz 減衰範囲:2dB ステップで30dB まで 低挿入損失 18GHz まで 1.7dB 26GHz まで 2.2dB 40GHz まで 3.5dB 減衰精度 最大 18GHz まで±(0.1 + 減衰状態の 2.0%) 最大 26GHz まで±(0.2 + 減衰状態の 2.5%) 最大 40 GHz まで±(0.5 + 減衰状態の 10.0%) ステップ誤差(代表値) 18GHz まで±0.15dB 26GHz まで±0.20dB 40GHz まで±0.60dB 高入力直線性 P0.1dB(挿入損失状態): 30dBm P0.1dB(他の減衰状態): 26dBm IP3:50dBm(代表值) 大 RF 入力電力処理: 26dBm(平均)、30dBm(ピーク) 緊密な分布の相対位相 低周波数スプリアス信号なし SPI およびパラレル・モード制御、CMOS/LVTTL 互換 RF 振幅のセトリング・タイム (最終 RF 出力の 0.1dB) : 230ns 2.5mm × 2.5mm、16 端子 LGA パッケージ 低周波数カットオフ・バージョンの ADRF5721 とピン互換

アプリケーション

工業用センサー

試験および計測器 セルラ・インフラストラクチャ:5G ミリ波 防衛用無線、レーダー、電子対抗手段(ECM) マイクロ波無線および超小型地球局(VSAT)

概要

ADRF5731 は、30dB の減衰制御範囲を 2dB ステップでカバーする、4ビット・シリコン・デジタル減衰器です。

このデバイスは 100MHz~40GHz で動作し、3.5dB 以下の挿入損 失を備えています。ATTIN ポートには、全ての状態に対して平 均 26dBm、ピークで 30dBm の無線周波数(RF)入力電力処理能 力があります。

ADRF5731 は、+3.3V と-3.3V の両電源電圧を必要とし、シリア ル・パラレル・インターフェース (SPI) 、パラレル・モード制 御、相補型金属酸化物半導体 (CMOS) /低電圧トランジス タ・トランジスタ・ロジック (LVTTL) 互換制御を備えていま す。 また、ADRF5731 は、9kHz~40GHz で動作する低周波数カット オフ・バージョンの ADRF5721 とピン互換性があります。

ADRF5731の RF ポートは、50Ωの特性インピーダンスに一致するように設計されています。

ADRF5731 は、16 端子の 2.5mm×2.5mm、RoHS 準拠、ランド・ グリッド・アレイ(LGA)パッケージに収納され、-40℃~ +105℃で動作可能です。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標品とが登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

アナ

©2018 Analog Devices, Inc. All rights reserved.

	本	社/〒105-6891	東京都港区海岸 1-16-1 ニューヒ 電話 03(5402)8200	ピア竹芝サウスタワービル 10F
ログ・デバイセズ株式会社	大	阪営業所/〒532-0003	大阪府大阪市淀川区宮原 3-5-36 電話 06(6350)6868	新大阪トラストタワー 10F
	名古	屋営業所/〒451-6038	愛知県名古屋市西区牛島町 6-1 電話 052(569)6300	名古屋ルーセントタワー 40F



目次

特長	1
アプリケーション	1
機能ブロック図	1
概要	1
改訂履歴	2
仕様	3
電気仕様	3
タイミング仕様	5
絶対最大定格	6
熱抵抗	6
パワー・ディレーティング曲線	6
ESD に関する注意	6
ピン配置およびピン機能の説明	7
インターフェース回路図	7
代表的な性能特性	8
挿入損失、リターン・ロス、状態誤差、ステップ誤差、 位相	相対 8

入力電力圧縮と3次インターセプト	
動作原理	11
電源	11
RF 入出力	11
シリアルまたはパラレル・モードの選択	11
シリアル・モード・インターフェース	
SEROUT の使用	
パラレル・モード・インターフェース	
アプリケーション情報	
評価用ボード	
プローブ・マトリックス・ボード	
パッケージとオーダー情報	
外形寸法	
オーダー・ガイド	

改訂履歴

9/2018—Revision 0: Initial Version

仕様 ^{電気仕様}

特に指定のない限り、50Ωシステムに対し、VDD=3.3V、VSS=-3.3V、デジタル電圧=0VまたはVDD、ケース温度(TCASE)=25℃。

表 1.					
Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
FREQUENCY RANGE		100		40,000	MHz
INSERTION LOSS (IL)	100 MHz to 10 GHz		1.3		dB
	10 GHz to 18 GHz		1.7		dB
	18 GHz to 26 GHz		2.2		dB
	26 GHz to 35 GHz		2.8		dB
	35 GHz to 40 GHz		3.5		dB
RETURN LOSS	ATTIN and ATTOUT, all attenuation states				
	100 MHz to 10 GHz		22		dB
	10 GHz to 18 GHz		22		dB
	18 GHz to 26 GHz		16		dB
	26 GHz to 35 GHz		15		dB
	35 GHz to 40 GHz		14		dB
ATTENUATION					
Range	Between minimum and maximum attenuation states		30		dB
Step Size	Between any successive attenuation states		2		dB
Accuracy	Referenced to insertion loss				
	100 MHz to 10 GHz		$\pm (0.05 + 1.0\%)$		dB
	10 GHz to 18 GHz		$\pm (0.1 + 2.0\%)$		dB
	18 GHz to 26 GHz		$\pm (0.2 + 2.5\%)$		dB
	26 GHz to 35 GHz		$\pm (0.2 + 6.0\%)$		dB
	35 GHz to 40 GHz		$\pm (0.5 + 10.0\%)$		dB
Step Error	Between any successive attenuation states				
	100 MHz to 10 GHz		±0.05		dB
	10 GHz to 18 GHz		±0.15		dB
	18 GHz to 26 GHz		±0.20		dB
	26 GHz to 35 GHz		±0.35		dB
	35 GHz to 40 GHz		±0.60		dB
RELATIVE PHASE	Referenced to insertion loss				
	100 MHz to 10 GHz		15		Degrees
	10 GHz to 18 GHz		25		Degrees
	18 GHz to 26 GHz		40		Degrees
	26 GHz to 35 GHz		55		Degrees
	35 GHz to 40 GHz		80		Degrees
SWITCHING CHARACTERISTICS	All attenuation states at input power $(P_{IN}) = 10 \text{ dBm}$				
Rise and Fall Time (t _{RISE} and t _{FALL})	10% to 90% of RF output		35		ns
On and Off Time (ton and toff)	50% triggered control (CTL) to 90% of RF output		110		ns
RF Amplitude Settling Time					
0.1 dB	50% triggered CTL to 0.1 dB of final RF output		230		ns
0.05 dB	50% triggered CTL to 0.05 dB of final RF output		250		ns
Overshoot			0.5		dB
Undershoot			-1		dB
RF Phase Settling Time	f = 5 GHz				
5°	50% triggered CTL to 5° of final RF output		100		ns
1°	50% triggered CTL to 1° of final RF output		125		ns

ADRF5731

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
INPUT LINEARITY ¹	10 MHz to 30 GHz				
0.1 dB Power Compression (P0.1dB)					
Insertion Loss State			30		dBm
Other Attenuation States			26		dBm
Third-Order Intercept (IP3)	Two-tone input power = 14 dBm per tone, $\Delta f = 1$ MHz, all attenuation states		50		dBm
DIGITAL CONTROL INPUTS	LE, PS, D2, D3/SEROUT, ² D4/SERIN, D5/CLK pins				
Voltage					
Low (V _{INL})		0		0.8	V
High (V _{INH})		1.2		3.3	V
Current					
Low (I _{INL})			<1		μA
High (I _{INH})	D2		33		μA
	LE, PS, D3/SEROUT, ² D4/SERIN, D5/CLK pins		<1		μΑ
DIGITAL CONTROL OUTPUT	D3/SEROUT pin ²				
Voltage					
Low (V _{OUTL})			0 ± 0.3		V
High (V _{OUTH})			$VDD \pm 0.3$		V
Low and High Current (I _{OUTL} , I _{OUTH})				0.5	mA
SUPPLY CURRENT	VDD and VSS pins				
Positive			117		μΑ
Negative			-117		μΑ
RECOMMENDED OPERATING CONDITIONS					
Supply Voltage					
Positive (V _{DD})		3.15		3.45	V
Negative (V _{SS})		-3.45		-3.15	V
Digital Control Voltage		0		VDD	v
RF Input Power ³	$f = 10$ MHz to 30 GHz, $T_{CASE} = 85^{\circ}C$, ⁴ all attenuation states				
ATTIN	Steady state average			26	dBm
	Steady state peak			30	dBm
	Hot switching average			24	dBm
	Hot switching peak			27	dBm
ATTOUT (Bidirectional Use)	Steady state average			18	dBm
	Steady state peak			21	dBm
	Hot switching average			15	dBm
	Hot switching peak			18	dBm
Case Temperature (T _{CASE})		-40		+105	°C

¹入力直線性の劣化と周波数の関係については、図 20 と図 21 を参照してください。 ²D3/SEROUT ピンは、パラレル制御モードでは入力、シリアル制御モードでは出力です。ピン機能の説明については、表 5 を参照してください。

³パワー・ディレーティングと周波数の関係については、図2と図3を参照してください。ATTINおよびATTOUTの全ての電力仕様に適用されます。

⁴ 105℃ での動作の場合、電力処理は T_{CASE} = 85℃ での仕様より 3dB 低下します。

タイミング仕様

タイミング図については、図 24~図 26を参照してください。

表 2.

Parameter	Description	Min	Тур	Max	Unit
t _{SCK}	Minimum serial period, see Figure 24	70			ns
t _{CS}	Control setup time, see Figure 24	15			ns
t _{CH}	Control hold time, see Figure 24		20		ns
t _{LN}	LE setup time, see Figure 24	15			ns
t _{LEW}	Minimum LE pulse width, see Figure 24 and Figure 26		10		ns
t _{LES}	Minimum LE pulse spacing, see Figure 24		630		ns
t _{CKN}	Serial clock hold time from LE, see Figure 24		0		ns
t _{PH}	Hold time, see Figure 26		10		ns
t _{PS}	Setup time, see Figure 26		2		ns
t _{CO}	Clock to output (SEROUT) time, see Figure 25		20		ns

絶対最大定格

表 3

Parameter	Rating		
Positive Supply Voltage (V _{DD})	-0.3 V to +3.6 V		
Negative Supply Voltage (V_{ss})	-3.6 V to +0.3 V		
Digital Control Input Voltage	-0.3 V to V _{DD} + 0.3 V		
RF Input Power ¹ ($f = 10$ MHz to 30 GHz,	55		
$T_{CASE} = 85^{\circ}C^{2})$			
ATTIN			
Steady State Average	27 dBm		
Steady State Peak	31 dBm		
Hot Switching Average	25 dBm		
Hot Switching Peak	28 dBm		
ATTOUT			
Steady State Average	19 dBm		
Steady State Peak	22 dBm		
Hot Switching Average	16 dBm		
Hot Switching Peak	19 dBm		
Temperature			
Junction (T _J)	135°C		
Storage	-65°C to +150°C		
Reflow	260°C		
Continuous Power Dissipation (P _{DISS})	0.5 W		
Electrostatic Discharge (ESD) Sensitivity			
Human Body Model (HBM)			
ATTIN and ATTOUT Pins	500 V		
Digital Pins	2000 V		
Charged Device Model (CDM)	1250 V		

1パワー・ディレーティングと周波数の関係については、図2と図3を参 照してください。ATTIN および ATTOUT の全ての電力仕様に適用され ます。

²105℃ での動作の場合、電力処理は T_{CASE} = 85℃ での仕様より 3dB 低下 します。

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板(PCB)の設計と動作環境に直接 関連しています。PCB の熱設計には、細心の注意が必要です。

θ_{IC}は、ジャンクションからケース底部(チャンネルからパッケ ージ底部)への熱抵抗です。

55.00

Package Type	θ_{JC}	Unit
CC-16-6	100	°C/W





図 2. パワー・ディレーティングと周波数の関係、低周波数の詳細、 $T_{CASE} = 85^{\circ}C$



図 3. パワー・ディレーティングと周波数の関係、高周波数の詳細、 $T_{CASE} = 85^{\circ}C$

ESD に関する注意



電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特 許技術であるESD保護回路を内蔵してはいますが、デ バイスが高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性能劣化や 機能低下を防止するため、ESD に対する適切な予防措

ピン配置およびピン機能の説明



図 4. ピン配置

表 5. ピン機能の説明

ピン番号	記号	説明
1	D4/SERIN	8dB 減衰ビット用パラレル制御入力(D4)。
		シリアル・データ入力(SERIN)。詳細については、動作原理のセクションを参照してください。
2	D5/CLK	16dB減衰ビット用パラレル制御入力(D5)。
		シリアル・クロック入力(CLK)。詳細については、動作原理のセクションを参照してください。
3, 5 to 8, 10	GND	グラウンド。これらのピンは、PCB の RF/DC グラウンドに接続する必要があります。
4	ATTIN	アッテネータ入力。このピンは 0V に DC カップリングされ、50Ω に AC 整合されています。RF ラインの電位 が 0Vdo に笑しい場合は、DC 阻止コンデンサける更です
0		M^{-} UV dC に守しい 物口は、DC 阻止 コンノン りは小安 しり。 マニニューカー クリカー このパンは dV に DC カープリングされ 500 に AC 軟合され ていさけ DE ニノンの産佐
9	ATIOUT	が 0Vdc に等しい場合は、DC 阻止コンデンサは不要です。
11	VSS	負電源入力。
12	VDD	正電源入力。
13	LE	ラッチ・イネーブル入力。詳細については、動作原理のセクションを参照してください。
14	PS	制御インターフェースについてパラレルまたはシリアルの選択を入力。詳細については、動作原理のセクショ
		ンを参照してください。
15	D2	2dB 減衰ビット用パラレル制御入力。詳細については、動作原理のセクションを参照してください。
16	D3/SEROUT	4dB減衰ビット用パラレル制御入力(D3)。
		シリアル・データ出力(SEROUT)。詳細については、動作原理のセクションを参照してください。
17	EPAD	露出パッド。露出パッドは、PCB の RF/DC グラウンドに接続する必要があります。

インターフェース回路図



図 6. ATTIN と ATTOUT のインターフェース回路図



ADRF5731

代表的な性能特性

挿入損失、リターン・ロス、状態誤差、ステップ誤差、相対位相

特に指定のない限り、50Ωシステムに対し、VDD=3.3V、VSS=-3.3V、デジタル電圧=0VまたはVDD、TCASE=25℃。測定は、プローブ・マトリックス・ボード上でグラウンド信号グラウンド(GSG)プローブを使用し、RF ピン(ATTIN と ATTOUT)の直近で行いました。評価用ボードとプローブ・マトリックス・ボードの詳細については、アプリケーション情報のセクションを参照してください。

0





ADRF5731



ADRF5731

入力電力圧縮と3次インターセプト





図 20. 人力 P0.1dB と周波数の関係 (主要状態のみ、低周波数の詳細)



動作原理

ADRF5731 は、2dB ステップで 30dB の減衰範囲を備えた4ビット固定の減衰器アレイを内蔵しています。内蔵ドライバは、減衰器アレイの制御をシリアル・モードとパラレル・モードのどちらででも行うことができます(図22参照)。

このセクションでは、多機能ピンのある1つの機能について説 明する場合、そのピン名の関係部分のみを示しています。多機 能ピンの完全なピン名については、ピン配置およびピン機能の 説明のセクションを参照してください。

電源

ADRF5731 は、VDD ピンに供給する正電源電圧と、VSS ピンに 供給する負電源電圧を必要とします。高周波ノイズをフィルタ リングするため、電源ラインにバイパス用コンデンサを設ける ことをお勧めします。

電源投入シーケンスは次のとおりです。

- 1. GND に電源を入れます。
- 2. VDD に電源投入。
- 3. VSS に電源投入。
- 4. デジタル制御入力を印加。デジタル制御入力間の相互の順 序は重要ではありません。ただし、VDDへの電源投入の前 にデジタル制御入力を印加すると、意図せぬバイアス電流 の原因となり、内蔵 ESD 保護構造に損傷を与えるおそれが あります。
- 5. RF入力信号を ATTIN と ATTOUT に印加。

パワーダウン・シーケンスはこの電源投入シーケンスの逆順序です。

表 7. 真理値表

RF 入出力

両 RF ポート (ATTIN および ATTOUT) は 0V に DC カップリン グしており、RF ラインの電位が 0V に等しい場合、RF ポートで の DC 阻止は不要です。

RFポートは内部で 50Ωに整合しています。そのため、外付けの マッチング部品は不要です。

ADRF5731 は、低消費電力レベルでは双方向動作に対応します。 ATTIN ポートと ATTOUT ポートの電力処理は異なります。その ため、双方向の電力処理は ATTOUT ポートで定義されます。表 1の RF 入力パワーの各仕様を参照してください。

シリアルまたはパラレル・モードの選択

ADRF5731 は、PS ピンをハイに設定することでシリアル・モードで、ローに設定することでパラレル・モードで制御できます(表6参照)。

表	6.	モー	ド選択
---	----	----	-----

PS	Control Mode
Low	Parallel
High	Serial

		Γ				
D5	D4	D3	D2	D1	D0	Attenuation State (dB)
Low	Low	Low	Low	Don't care	Don't care	0 (reference)
Low	Low	Low	High	Don't care	Don't care	2
Low	Low	High	Low	Don't care	Don't care	4
Low	High	Low	Low	Don't care	Don't care	8
High	Low	Low	Low	Don't care	Don't care	16
High	High	High	High	Don't care	Don't care	30

1表7に示す制御電圧入力状態をどのように組み合わせても、選択したビットの和に相当する減衰量が提供されます。



- 11/17 -

ADRF5731

シリアル・モード・インターフェース

ADRF5731 は 3 線式 SPI(シリアル・データ入力(SERIN)、ク ロック(CLK)、ラッチ・イネーブル(LE))に対応していま す。シリアル制御インターフェースは、PS をハイに設定するこ とでアクティブ化できます。

このデバイスの減衰状態はビット D5~D2 で制御します。ビット D0 と D1 はドント・ケア・ビットですが、入力は必要です。 このため、減衰状態を制御するには少なくとも 6 ビットの SERIN を使用する必要があります。8 ビット・ワードを使用して 減衰器の状態を制御する場合、ビット D7 と D6、およびビット D1 と D0 はドント・ケア・ビットとなります。これらのビット はローのままでもハイのままでもかまいません。その他の情報 は、表7と図 24 を参照してください。

シリアル・モードでは、SERIN データは CLK の立上がりエッジ でクロックされ、最上位ビット (MSB) ファーストでシフト・ レジスタに入力されます。その後、新しい減衰状態をデバイス にラッチするため、LE がハイにトグルされる必要があります。 LE がハイのままでは CLK がマスクされて減衰状態が変更でき なくなるため、新しい SERIN データをクロックしてシフト・レ ジスタに入力するには、LE がローになる必要があります。表 2 および表7と照らし合わせながら図 24を参照してください。

SEROUT の使用

ADRF5731 にはシリアル・データ出力 SEROUT も備わっていま す。SEROUT は 8 番目のクロック・サイクルでシリアル入力デ ータを出力し、1 つの SPI バスを使用してカスケード接続された 減衰器を制御できます。図 25 にシリアル出力のタイミング図を 示します。 減衰器をデイジーチェーン動作で使用する場合、SERIN と SEROUTの間に8クロック・サイクル分の遅延があるため、8ビ ットの SERIN データを使用する必要があります。

最初の減衰器のSEROUTと次の減衰器のSERINの間に1kΩの抵抗をオプションで使用すると、信号をフィルタリングできます (図 23 参照)。





ADRF5731

パラレル・モード・インターフェース

ADRF5731 には、D2 (LSB) ~D5 (MSB) の4ビットのデジタ ル制御入力があり、パラレル・モードで希望の減衰状態を選択 できます(表 7 参照)。パラレル制御インターフェースは、PS をローに設定することでアクティブ化できます。

パラレル動作には、直接パラレルとラッチド・パラレルの2つのモードがあります。

直接パラレル・モード

パラレル・モードを有効にするには、LE ピンをハイのままにします。減衰状態は、制御電圧入力 (D2~D5) を使って直接変更できます。このモードは減衰器の手動制御に最適です。

ラッチド・パラレル・モード

ラッチド・パラレル・モードを有効にするには、制御電圧入力 (D2~D5)を変更して減衰状態を設定する際に、LE ピンをロ ーのままにします。目的の状態が設定されたら、LE をハイにト グルして、この 4 ビットのデータを減衰器アレイのバイパス・ スイッチに転送し、その後、ローにトグルして、次の減衰状態 変更が要求されるまでこの変更をデバイスにラッチする必要が あります(表 2 と照らし合わせて図 26 を参照)。



図 26. ラッチド・パラレル・モードのタイミング図

ADRF5731

アプリケーション情報

ADRF5731-EVALZ は、4 層の評価用ボードです。外側の銅 (Cu) 層は 0.5oz (0.7mil) ではなく 1.5oz (2.2mil) の厚さにメッキさ れ、誘電体材料で分離されています。評価用ボードの層構成を 図 27 に示します。





RF と DC の全てのパターンが上面の銅層に配線されています。 一方、内部の層と底面の層はグランド・プレーンで、RF 伝送ラ インに安定したグラウンドを提供します。上部の誘電体材料は 12milの Rogers RO4003 で、最適な高周波性能を実現します。中 間部および下部の誘電体材料によって、機械的な強度がもたら されます。ボード全体の厚さが 62mil あるので、2.4mmの RF ラ ンチャをボード端に接続できます。

Rf 伝送ラインは、パターン幅が 16mil、グラウンドとの間隙が 6mil で特性インピーダンスが 50Ω の共平面導波路(CPWG) モ デルを使用して設計されています。RF 接地と熱接地を最適化す るため、伝送ラインの周囲とパッケージの露出パッド下には、 可能な限り多くのスルー・ビアが配置されています。

スルー・キャリブレーションを使用することで、ADRF5731-EVALZ 評価用ボードの測定データからボードの損失の影響を補 正し、IC の各ピンでデバイス性能を確認することができます。 ADRF5731-EVALZ 評価用ボードの室温での代表的なボード損失

(THRU)、ボード損失を含んだ ADRF5731 の挿入損失、およ びボード損失を差し引いた ADRF5721 の挿入損失を図 28 に示し ます。



部品を配置した実際の ADRF5731-EVALZ 評価用ボードを図 29 に示します。



図 29. 評価用ボードのレイアウト、上面図

2つの電源ポートは VDD と VSS のテスト・ポイントである TP1 と TP2 に接続され、グラウンド・リファレンスは、GND のテス ト・ポイントである TP4 に接続されています。電源パターン (VDD および VSS) 上では、100pF のバイパス・コンデンサに よって高周波ノイズが除去されます。更に、未実装の部品位置 にはバイパス・コンデンサを追加実装できます。

デジタル制御ピンは全て、デジタル信号パターンを経由して 2× 9 ピンのヘッダ、P1 に接続されます。DC カップリング・ノイズ を除去するため、抵抗コンデンサ(RC)フィルタが備わってい ます。ADRF5731 は外付けの RC フィルタを用いずに測定しまし た。すなわち、直列抵抗は0Ωで、シャント・コンデンサは評価 用ボードには配置していません。

RF 入出力ポート(ATTIN および ATTOUT)は 50Ωの伝送ラインを通して、2.4mmの RF ランチャ J1 および J2 にそれぞれ接続 されています。これらの高周波 RF ランチャは、ボードに接触して接続されていますが、ハンダ処理はされていません。

スルー・キャリブレーション・ラインによって未実装のランチ ャ、J3 および J4 が接続されています。この伝送ラインは、評価 対象の環境条件での PCB による損失を評価するために使用され ます。

ADRF5731-EVALZ評価用ボードの回路図を図 30 に示します。

ADRF5731



表 8. 評価用ボードの部品

Component	Default Value	Description
C1, C2	100 pF	Capacitors, C0402 package
J1, J2	Not applicable	2.4 mm end launch connectors (Southwest Microwave: 1492-04A-6)
P1	Not applicable	2×9 -pin header
R1 to R6	0 Ω	Resistors, 0402 package
TP1, TP2, TP4	Not applicable	Through hole mount test points
U1	ADRF5731	ADRF5731 digital attenuator, Analog Devices, Inc.

プローブ・マトリックス・ボード

プローブ・マトリックス・ボードは 4 層のボードです。評価用 ボードと同様、このボードも 12mil の Rogers RO4003 誘電体材料 を使用しています。上面と底面の銅層は 0.5oz (0.7mil) ではな く 1.5oz (2.2mil) の厚さにメッキされています。RF 伝送ライン は、パターン幅が 16mil、グラウンドとの間隙が 6mil で特性イ ンピーダンスが 50 Ω の CPWG モデルを使用して設計されていま す。

ボードの断面図を図 31 に、上面図を図 32 に示します。測定は GSG プローブを使用し、RF ピン (ATTIN および ATTOUT)の 直近で行いました。評価用ボードとは異なり、プローブによる 測定ではコネクタ、ケーブル、ボード・レイアウトに起因する 不整合によって生じる反射が減少するため、より高い精度でデ バイス性能を測定することができます。





図 32. プローブ・マトリックス・ボードのレイアウト(上面図)

プローブ・マトリックス・ボードには、ボード損失を除去でき るスルー・リフレクト・ライン(TRL)キャリブレーション・ キットがあります。実際のボードでは同じレイアウトがマトリ ックス状に複製され、複数のデバイスが同時に実装されます。 パターンからピンへの移行部分の詳細図と対応する寸法を、図 33 に示します。このボードで全てのSパラメータが測定されま した。



図 33. プローブ・ボード・レイアウトの寸法(上面図)

17000-033

Rev. 0

ADRF5731

パッケージとオーダー情報

外形寸法



オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option	Marking Code
ADRF5731BCCZN	-40°C to +105°C	16-Terminal Land Grid Array [LGA]	CC-16-6	31
ADRF5731BCCZN-R7	-40°C to +105°C	16-Terminal Land Grid Array [LGA]	CC-16-6	31
ADRF5731-EVALZ		Evaluation Board		

¹Z=RoHS 準拠製品