



正誤表

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。

この正誤表は、2020年10月5日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。

なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日：2020年10月5日

製品名：ADRF5721

対象となるデータシートのリビジョン(Rev)：Rev.0

訂正箇所：1ページ、左上 「機能と利点」 の欄

【誤】

- 減衰精度
 - 最大 18 GHz まで $\pm(0.1 + 1.0\%)$ の減衰状態
 - 最大 26 GHz まで $\pm(0.1 + 2.5\%)$ の減衰状態
 - 最大 40 GHz まで $\pm(0.6 + 10.0\%)$ の減衰状態

【正】

- 減衰精度（インピーダンス・マッチング有り）
 - 18 GHz まで $\pm(0.1 + \text{設定値の } 1.0\%)$ dB
 - 26 GHz まで $\pm(0.1 + \text{設定値の } 2.5\%)$ dB
 - 40 GHz まで $\pm(0.6 + \text{設定値の } 10.0\%)$ dB

アナログ・デバイセズ株式会社

本 社／〒105-6891 東京都港区海岸 1-16-1
ニューピア竹芝サウスタワービル
電話 03 (5402) 8200
大阪営業所／〒532-0003 大阪府大阪市淀川区富原 3-5-36
新大阪トラストタワー
電話 06 (6350) 6868



2dB LSB、4ビットのシリコン・デジタル減衰器、9kHz~40GHz

データシート

ADRF5721

特長

- 超広帯域周波数範囲：9kHz~40GHz
- 減衰範囲：2dB ステップで 30dB まで
- 低挿入損失
 - 18GHz まで 1.6dB
 - 26GHz まで 2.0dB
 - 40GHz まで 3.4dB
- 減衰精度
 - 最大 18GHz まで± (0.1 + 減衰状態の 1.0%)
 - 最大 26GHz まで± (0.1 + 減衰状態の 2.5%)
 - 最大 40GHz まで± (0.6 + 減衰状態の 10.0%)
- ステップ誤差（代表値）
 - 18GHz まで±0.15dB
 - 26GHz まで±0.20dB
 - 40GHz まで±0.60dB

高入力直線性

- P0.1dB（挿入損失状態）：30dBm
- P0.1dB（他の減衰状態）：26dBm
- IP3 : 50dBm（代表値）
- 大 RF 入力電力処理：26dBm（平均）、30dBm（ピーク）
- 緊密な分布の相対位相
- 低周波数スイッチング・スプリアスなし
- SPI およびパラレル・モード制御、CMOS/LVTTL 互換
- RF 振幅のセトリング・タイム（最終 RF 出力の 0.1dB）：8.5μs
- 2.5mm × 2.5mm、16 端子 LGA パッケージ
- 高速スイッチング・バージョンの ADRF5731 とピン互換

アプリケーション

- 工業用スキャナ
- 試験および計測器
- セルラ・インフラストラクチャ：5G ミリ波
- 防衛用無線、レーダー、電子対抗手段（ECM）
- マイクロ波無線および超小型地球局（VSAT）

概要

ADRF5721 は、30dB の減衰制御範囲を 2dB ステップでカバーする、4ビット・シリコン・デジタル減衰器です。

このデバイスは 9kHz~40GHz で動作し、3.4dB 以下の挿入損失を備えています。ATTIN ポートには、全ての状態に対して平均 26dBm、ピークで 30dBm の無線周波数（RF）入力電力処理能力があります。

ADRF5721 は、+3.3V と-3.3V の両電源電圧を必要とし、シリアル・ペリフェラル・インターフェース（SPI）、パラレル・モード制御、相補型金属酸化物半導体（CMOS）／低電圧トランジ

機能ブロック図

ADRF5721




図 1.

16899-001

スタ・トランジスタ・ロジック（LVTTL）互換制御を備えています。

また、ADRF5721 は、100MHz~40GHz で動作する高速スイッチング・バージョンの ADRF5731 とピン互換性があります。

RF ポートは、50Ω の特性インピーダンスに一致するように設計されています。

ADRF5721 は、16 端子の 2.5mm × 2.5mm、RoHS 準拠、ランド・グリッド・アレイ（LGA）パッケージに収納され、-40°C ~ +105°C で動作可能です。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものではありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

目次

特長	1	挿入損失、リターン・ロス、状態誤差、ステップ誤差、相対位相	8
アプリケーション	1	入力電力圧縮と3次インターセプト	10
機能ブロック図	1	動作原理	11
概要	1	電源	11
改訂履歴	2	RF入出力	11
仕様	3	シリアルまたはパラレル・モードの選択	11
電気仕様	3	シリアル・モード・インターフェース	12
タイミング仕様	5	SEROUTの使用	12
絶対最大定格	6	パラレル・モード・インターフェース	13
熱抵抗	6	アプリケーション情報	14
パワー・ディレーティング曲線	6	評価用ボード	14
ESDに関する注意	6	プローブ・マトリックス・ボード	16
ピン配置およびピン機能の説明	7	パッケージとオーダー情報	17
インターフェース回路図	7	外形寸法	17
代表的な性能特性	8	オーダー・ガイド	17

改訂履歴

9/2018—Revision 0: Initial Version

仕様

電気仕様

特に指定のない限り、 50Ω システムに対し、VDD = 3.3V、VSS = -3.3V、デジタル電圧 = 0V または VDD、ケース温度 (T_{CASE}) = 25°C。

表 1.

Parameter	Test Conditions/Comments	Min	Typ	Max	Unit
FREQUENCY RANGE		0.009		40,000	MHz
INSERTION LOSS (IL)	9 kHz to 10 GHz 10 GHz to 18 GHz 18 GHz to 26 GHz 26 GHz to 35 GHz 35 GHz to 40 GHz		1.3 1.6 2.0 2.7 3.4		dB
RETURN LOSS	ATTIN and ATTOUT, all attenuation states 9 kHz to 10 GHz 10 GHz to 18 GHz 18 GHz to 26 GHz 26 GHz to 35 GHz 35 GHz to 40 GHz		20 19 17 17 16		dB
ATTENUATION					
Range	Between minimum and maximum attenuation states		30		dB
Step Size	Between any successive attenuation states		2		dB
Accuracy	Referenced to insertion loss 9 kHz to 10 GHz 10 GHz to 18 GHz 18 GHz to 26 GHz 26 GHz to 35 GHz 35 GHz to 40 GHz		$\pm(0.1 + 1.0\%)$ $\pm(0.1 + 1.0\%)$ $\pm(0.1 + 2.5\%)$ $\pm(0.2 + 6.0\%)$ $\pm(0.6 + 10\%)$		dB
Step Error	Between any successive attenuation states 9 kHz to 10 GHz 10 GHz to 18 GHz 18 GHz to 26 GHz 26 GHz to 35 GHz 35 GHz to 40 GHz		± 0.05 ± 0.15 ± 0.20 ± 0.35 ± 0.60		dB
RELATIVE PHASE	Referenced to insertion loss 9 kHz to 10 GHz 10 GHz to 18 GHz 18 GHz to 26 GHz 26 GHz to 35 GHz 35 GHz to 40 GHz		17 26 37 53 77		Degrees
SWITCHING CHARACTERISTICS	All attenuation states at input power (P_{IN}) = 10 dBm Rise and Fall Time (t_{RISE} and t_{FALL}) On and Off Time (t_{ON} and t_{OFF}) RF Amplitude Settling Time 0.1 dB 0.05 dB Overshoot Undershoot RF Phase Settling Time 5° 1°		1.3 3.8 8.5 11 1.5 -1.0 2.2 3.5		μs
	50% triggered control (CTL) to 90% of RF output 50% triggered CTL to 0.1 dB of final RF output 50% triggered CTL to 0.05 dB of final RF output				μs
	f = 5 GHz 50% triggered CTL to 5° of final RF output 50% triggered CTL to 1° of final RF output				dB

データシート

ADRF5721

Parameter	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT LINEARITY ¹	500 kHz to 30 GHz				
0.1 dB Power Compression (P0.1dB)		30			dBm
Insertion Loss State		26			dBm
Other Attenuation States		50			dBm
Third-Order Intercept (IP3)	Two-tone input power = 14 dBm per tone, $\Delta f = 1$ MHz, all attenuation states				
DIGITAL CONTROL INPUTS	LE, PS, D2, D3/SEROUT, ² D4/SERIN, D5/CLK pins				
Voltage					
Low (V_{INL})		0	0.8		V
High (V_{INH})		1.2	3.3		V
Current					
Low (I_{INL})		<1			μ A
High (I_{INH})	D2	33			μ A
	LE, PS, D3/SEROUT, ² D4/SERIN, D5/CLK pins	<1			μ A
DIGITAL CONTROL OUTPUT	D3/SEROUT pin ²				
Voltage					
Low (V_{OUTL})		0 \pm 0.3			V
High (V_{OUTH})		$VDD \pm 0.3$			V
Low and High Current (I_{OUTL}, I_{OUTH})			0.5		mA
SUPPLY CURRENT	VDD and VSS pins				
Positive		117			μ A
Negative		-117			μ A
RECOMMENDED OPERATING CONDITIONS					
Supply Voltage					
Positive (V_{DD})		3.15	3.45		V
Negative (V_{SS})		-3.45	-3.15		V
Digital Control Voltage		0	VDD		V
RF Input Power ³	$f = 500$ kHz to 30 GHz, $T_{CASE} = 85^\circ\text{C}$, ⁴ all attenuation states				
ATTIN	Steady state average		26		dBm
	Steady state peak		30		dBm
	Hot switching average		24		dBm
	Hot switching peak		27		dBm
ATTOUT (Bidirectional Use)	Steady state average		18		dBm
	Steady state peak		21		dBm
	Hot switching average		15		dBm
	Hot switching peak		18		dBm
Case Temperature (T_{CASE})		-40	+105		°C

¹ 入力直線性の劣化と周波数の関係については、図 20 と図 21 を参照してください。

² D3/SEROUT ピンは、パラレル制御モードでは入力、シリアル制御モードでは出力です。ピン機能の説明については、表 5 を参照してください。

³ パワー・ディレイティングと周波数の関係については、図 2 と図 3 を参照してください。ATTIN および ATTOUT の全ての電力仕様に適用されます。

⁴ 105°C での動作の場合、電力処理は $T_{CASE} = 85^\circ\text{C}$ での仕様より 3dB 低下します。

タイミング仕様

タイミング図については、図 24～図 26 を参照してください。

表 2.

Parameter	Description	Min	Typ	Max	Unit
t_{SCK}	Minimum serial period, see Figure 24	70			ns
t_{CS}	Control setup time, see Figure 24	15			ns
t_{CH}	Control hold time, see Figure 24		20		ns
t_{LN}	LE setup time, see Figure 24	15			ns
t_{LEW}	Minimum LE pulse width, see Figure 24 and Figure 26		10		ns
t_{LES}	Minimum LE pulse spacing, see Figure 24		630		ns
t_{CKN}	Serial clock hold time from LE, see Figure 24		0		ns
t_{PH}	Hold time, see Figure 26		10		ns
t_{PS}	Setup time, see Figure 26		2		ns
t_{CO}	Clock to output (SEROUT) time, see Figure 25		20		ns

絶対最大定格

表 3.

Parameter	Rating
Positive Supply Voltage (V_{DD})	-0.3 V to +3.6 V
Negative Supply Voltage (V_{SS})	-3.6 V to +0.3 V
Digital Control Input Voltage	-0.3 V to $V_{DD} + 0.3$ V
RF Input Power ¹ ($f = 500$ kHz to 30 GHz, $T_{CASE} = 85^\circ\text{C}$)	
ATTIN	
Steady State Average	27 dBm
Steady State Peak	31 dBm
Hot Switching Average	25 dBm
Hot Switching Peak	28 dBm
ATTOUT	
Steady State Average	19 dBm
Steady State Peak	22 dBm
Hot Switching Average	16 dBm
Hot Switching Peak	19 dBm
Temperature	
Junction (T_J)	135°C
Storage	-65°C to +150°C
Reflow	260°C
Continuous Power Dissipation (P_{DISS})	0.5 W
Electrostatic Discharge (ESD) Sensitivity	
Human Body Model (HBM)	
ATTIN and ATTOUT Pins	1500 V
Digital Pins	2000 V
Charged Device Model (CDM)	1250 V

¹ パワー・ディレーティングと周波数の関係については、図 2 と図 3 を参考してください。ATTIN および ATTOUT の全ての電力仕様に適用されます。

² 105°C での動作の場合、電力処理は $T_{CASE} = 85^\circ\text{C}$ での仕様より 3dB 低下します。

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板 (PCB) の設計と動作環境に直接関連しています。PCB の熱設計には、細心の注意が必要です。

θ_{JC} は、ジャンクションからケース底部（チャンネルからパッケージ底部）への熱抵抗です。

表 4. 热抵抗

Package Type	θ_{JC}	Unit
CC-16-6	100	°C/W

パワー・ディレーティング曲線




図 2. パワー・ディレーティングと周波数の関係、低周波数の詳細、
 $T_{CASE} = 85^\circ\text{C}$



図 3. パワー・ディレーティングと周波数の関係、高周波数の詳細、
 $T_{CASE} = 85^\circ\text{C}$

ESD に関する注意



ESD (静電放電) の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することができます。本製品は当社独自の特許技術である ESD 保護回路を内蔵していますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明




図 4. ピン配置

表 5. ピン機能の説明

ピン番号	記号	説明
1	D4/SERIN	8dB 減衰ビット用パラレル制御入力 (D4)。 シリアル・データ入力 (SERIN)。詳細については、動作原理のセクションを参照してください。
2	D5/CLK	16dB 減衰ビット用パラレル制御入力 (D5)。 シリアル・クロック入力 (CLK)。詳細については、動作原理のセクションを参照してください。
3, 5 to 8, 10	GND	グラウンド。これらのピンは、PCB の RF/DC グラウンドに接続する必要があります。
4	ATTIN	減衰器入力。このピンは 0V に DC カッピングされ、50Ω に AC 整合されています。RF ラインの電位が 0Vdc に等しい場合は、DC 阻止コンデンサは不要です。
9	ATTOUT	減衰器出力。このピンは 0V に DC カッピングされ、50Ω に AC 整合されています。RF ラインの電位が 0Vdc に等しい場合は、DC 阻止コンデンサは不要です。
11	VSS	負電源入力。
12	VDD	正電源入力。
13	LE	ラッチ・イネーブル入力。詳細については、動作原理のセクションを参照してください。
14	PS	制御インターフェースについてパラレルまたはシリアルの選択を入力。詳細については、動作原理のセクションを参照してください。
15	D2	2dB 減衰ビット用パラレル制御入力。詳細については、動作原理のセクションを参照してください。
16	D3/SEROUT	4dB 減衰ビット用パラレル制御入力 (D3)。 シリアル・データ出力 (SEROUT)。詳細については、動作原理のセクションを参照してください。
17	EPAD	露出パッド。露出パッドは、PCB の RF/DC グラウンドに接続する必要があります。

インターフェース回路図




図 5. LE、PS、D3/SEROUT、D4/SERIN、D5/CLK のデジタル入力のインターフェース回路図




図 7. D2 のデジタル入力のインターフェース回路図




図 6. ATTIN と ATTOUT のインターフェース回路図

代表的な性能特性

挿入損失、リターン・ロス、状態誤差、ステップ誤差、相対位相

特に指定のない限り、 50Ω システムに対し、 $VDD = 3.3V$ 、 $VSS = -3.3V$ 、デジタル電圧 = 0V または VDD 、 $T_{CASE} = 25^{\circ}\text{C}$ 。測定は、プローブ・マトリックス・ボード上でグラウンド信号グラウンド (GSG) プローブを使用し、RF ピン (ATTIN と ATTOUT) の直近で行いました。評価用ボードとプローブ・マトリックス・ボードの詳細については、アプリケーション情報のセクションを参照してください。




図 8. 各種温度での挿入損失と周波数の関係




図 9. 全状態の規格化減衰量と周波数の関係（室温）




図 10. 入力リターン・ロスと周波数の関係（主要状態のみ）




図 11. 出力リターン・ロスと周波数の関係（主要状態のみ）




図 12. ステップ誤差と周波数の関係（主要状態のみ）




図 13. 各種周波数でのステップ誤差と減衰状態の関係




図 14. 状態誤差と周波数の関係（主要状態のみ）




図 16. 相対位相と周波数の関係（主要状態のみ）




図 15. 各種周波数での状態誤差と減衰状態の関係








図 17. 各種周波数での相対位相と減衰状態の関係

入力電力圧縮と3次インターセプト



動作原理

ADRF5721 は、2dB ステップで 30dB の減衰範囲を備えた 4 ビット固定の減衰器アレイを内蔵しています。内蔵ドライバは、減衰器アレイの制御をシリアル・モードとパラレル・モードのどちらででも行うことができます（図 22 参照）。

このセクションでは、多機能ピンのある 1 つの機能について説明する場合、そのピン名の関係部分のみを示しています。多機能ピンの完全なピン名については、ピン配置およびピン機能の説明のセクションを参照してください。

電源

ADRF5721 は、VDD ピンに供給する正電源電圧と、VSS ピンに供給する負電源電圧を必要とします。高周波ノイズをフィルタリングするため、電源ラインにバイパス用コンデンサを設けることをお勧めします。

電源投入シーケンスは次のとおりです。


1. GND に電源投入。
2. VDD に電源投入。
3. VSS に電源投入。
4. デジタル制御入力を印加。デジタル制御入力間の順序は重要ではありません。ただし、VDD への電源投入の前にデジタル制御入力を印加すると、意図せぬバイアス電流の原因となり、内蔵 ESD 保護構造に損傷を与えるおそれがあります。
5. RF 入力信号を ATTIN と ATTOUT に印加。

パワーダウン・シーケンスはこの電源投入シーケンスの逆順序です。

表 7. 真理値表

Digital Control Input ¹						Attenuation State (dB)
D5	D4	D3	D2	D1	D0	
Low	Low	Low	Low	Don't care	Don't care	0 (reference)
Low	Low	Low	High	Don't care	Don't care	2
Low	Low	High	Low	Don't care	Don't care	4
Low	High	Low	Low	Don't care	Don't care	8
High	Low	Low	Low	Don't care	Don't care	16
High	High	High	High	Don't care	Don't care	30

¹ 表 7 に示す制御電圧入力状態をどのように組み合わせても、選択したビットの和に相当する減衰量が提供されます。



16999-022

図 22. 簡略化した回路図

シリアル・モード・インターフェース

ADRF5721 は、シリアル・データ入力 (SERIN)、クロック (CLK)、ラッチ・イネーブル (LE) の 3 線式 SPI に対応します。シリアル制御インターフェースは、PS をハイに設定することでアクティブ化できます。

このデバイスの減衰状態はビット D5~D2 で制御します。ビット D0 と D1 はドント・ケア・ビットですが、入力は必要です。このため、減衰状態を制御するには少なくとも 6 ビットの SERIN を使用する必要があります。8 ビット・ワードを使用して減衰器の状態を制御する場合、ビット D7 と D6、およびビット D1 と D0 はドント・ケア・ビットとなります。これらのビットはローのままでもハイのままでもかまいません。その他の情報は、表 7 と図 24 を参照してください。

シリアル・モードでは、SERIN データは CLK の立上がりエッジでクロックされ、最上位ビット (MSB) ファーストでシフト・レジスタに入力されます。その後、新しい減衰状態をデバイスにラッチするため、LE がハイにトグルされる必要があります。LE がハイのままでは CLK がマスクされて減衰状態が変更できなくなるため、新しい SERIN データをクロックしてシフト・レジスタに入力するには、LE がローになる必要があります。表 2 および表 7 と照らし合わせながら図 24 を参照してください。

SEROUT の使用

ADRF5721 にはシリアル・データ出力 SEROUT も備わっています。SEROUT は 8 番目のクロック・サイクルでシリアル入力データを出し、1 つの SPI バスを使用してカスケード接続された減衰器を制御できます。図 25 にシリアル出力のタイミング図を示します。




図 24. シリアル制御のタイミング図




図 25. シリアル出力のタイミング図

減衰器をデイジーチェーン動作で使用する場合、SERIN と SEROUT の間に 8 クロック・サイクル分の遅延があるため、8 ビットの SERIN データを使用する必要があります。

最初の減衰器の SEROUT と次のアッテネータの SERIN の間に 1kΩ の抵抗をオプションで使用すると、信号をフィルタリングできます（図 23 参照）。




図 23. SEROUT に抵抗を使用

16999-023

パラレル・モード・インターフェース

ADRF5721 には、D2 (LSB) ~D5 (MSB) の 4 ビットのデジタル制御入力があり、パラレル・モードで希望の減衰状態を選択できます（表 7 参照）。パラレル制御インターフェースは、PS をローに設定することでアクティブ化できます。

パラレル動作には、直接パラレルとラッチド・パラレルの 2 つのモードがあります。

直接パラレル・モード

パラレル・モードを有効にするには、LE ピンをハイのままにします。減衰状態は、制御電圧入力 (D2~D5) を使って直接変更できます。このモードは減衰器の手動制御に最適です。

ラッチド・パラレル・モード

ラッチド・パラレル・モードを有効にするには、制御電圧入力 (D2~D5) を変更して減衰状態を設定する際に、LE ピンをローのままにします。目的の状態が設定されたら、LE をハイにトグルして、この 4 ビットのデータを減衰器アレイのバイパス・スイッチに転送し、その後、ローにトグルして、次の減衰状態変更が要求されるまでこの変更をデバイスにラッ奇する必要があります（表 2 と照らし合わせて図 26 を参照）。




図 26. ラッチド・パラレル・モードのタイミング図

アプリケーション情報

評価用ボード

ADRF5721-EVALZ は、4層の評価用ボードです。外側の銅 (Cu) 層は 0.5oz (0.7mil) ではなく 1.5oz (2.2mil) の厚さにメッキされ、誘電体材料で分離されています。評価用ボードの層構成を図 27 に示します。




図 27. 評価用ボードの層構成の断面図

RF と DC の全てのパターンが上面の銅層に配線されています。一方、内部の層と底面の層はグランド・プレーンで、RF 伝送ラインに安定したグラウンドを提供します。上部の誘電体材料は 12mil の Rogers RO4003 で、最適な高周波性能を実現します。中間部および底部の誘電体材料によって、機械的な強度がもたらされます。ボード全体の厚さが 62mil であるので、2.4mm の RF ランチャをボード端に接続できます。

RF 伝送ラインは、パターン幅が 16mil、グラウンドとの間隙が 6mil で特性インピーダンスが 50Ω の共平面導波路 (CPWG) モデルを使用して設計されています。RF 接地と熱接地を最適化するため、伝送ラインの周囲とパッケージの露出パッド下には、可能な限り多くのスルー・ビアが配置されています。

スルー・キャリブレーションを使用することで、ADRF5721-EVALZ 評価用ボードの測定データからボードの損失の影響を補正し、IC の各ピンでデバイス性能を確認することができます。ADRF5721-EVALZ 評価用ボードの室温での代表的なボード損失 (THRU)、ボード損失を含んだ ADRF5721 の挿入損失、およびボード損失を差し引いた ADRF5721 の挿入損失を図 28 に示します。




図 28. 挿入損失と周波数の関係

部品を配置した実際の ADRF5721-EVALZ 評価用ボードを図 29 に示します。




図 29. 評価用ボードのレイアウト、上面図


2つの電源ポートは VDD と VSS のテスト・ポイントである TP1 と TP2 に接続され、グラウンド・リファレンスは、GND のテスト・ポイントである TP4 に接続されています。電源パターン (VDD および VSS) 上では、 100pF のバイパス・コンデンサによって高周波ノイズが除去されます。更に、未実装の部品位置にはバイパス・コンデンサを追加実装できます。

デジタル制御ピンは全て、デジタル信号パターンを経由して 2×9 ピンのヘッダ、P1 に接続されます。DC カップリング・ノイズを除去するため、抵抗コンデンサ (RC) フィルタが備わっています。ADRF5721 は外付けの RC フィルタを用いて測定しました。すなわち、直列抵抗は 0Ω で、シャント・コンデンサは評価用ボードには配置していません。

RF 入出力ポート (ATTIN および ATTOUT) は 50Ω の伝送ラインを通して、2.4mm の RF ランチャ J1 および J2 にそれぞれ接続されています。これらの高周波 RF ランチャは、ボードに接触して接続されていますが、ハンダ処理はされていません。

スルー・キャリブレーション・ラインによって未実装のランチャ、J3 および J4 が接続されています。この伝送ラインは、評価対象の環境条件での PCB による損失を評価するために使用されます。

ADRF5721-EVALZ 評価用ボードの回路図を図 30 に示します。



16999-030

図 30. 評価用ボードの回路図

表 8. 評価用ボードの部品

Component	Default Value	Description
C1, C2	100 pF	Capacitors, C0402 package
J1, J2	Not applicable	2.4 mm end launch connectors (Southwest Microwave: 1492-04A-6)
P1	Not applicable	2 × 9-pin header
R1 to R6	0 Ω	Resistors, 0402 package
TP1, TP2, TP4	Not applicable	Through hole mount test points
U1	ADRF5721	ADRF5721 digital attenuator, Analog Devices, Inc.

プローブ・マトリックス・ボード

プローブ・マトリックス・ボードは4層のボードです。評価用ボードと同様、このボードも12milのRogers RO4003誘電体材料を使用しています。上面と底面の銅層は0.5oz(0.7mil)ではなく1.5oz(2.2mil)の厚さにメッキされています。RF伝送ラインは、パターン幅が16mil、グラウンドとの間隙が6milで特性インピーダンスが50ΩのCPWGモデルを使用して設計されています。

ボードの断面図を図31に、上面図を図32に示します。測定はGSGプローブを使用し、RFピン(ATTINおよびATTOUT)の直近で行いました。評価用ボードとは異なり、プローブによる測定ではコネクタ、ケーブル、ボード・レイアウトに起因する不整合によって生じる反射が減少するため、より高い精度でデバイス性能を測定することができます。





図31. プローブ・マトリックス・ボード（断面図）


16999-031



16999-032

図32. プローブ・マトリックス・ボードのレイアウト（上面図）

プローブ・マトリックス・ボードには、ボード損失を除去できるスルー・リフレクト・ライン(TRL)キャリブレーション・キットがあります。実際のボードでは同じレイアウトがマトリックス状に複製され、複数のデバイスが同時に実装されました。パターンからピンへの移行部分の詳細図と対応する寸法を、図33に示します。このボードで全てのSパラメータが測定されました。




16999-033

図33. プローブ・ボード・レイアウトの寸法（上面図）

パッケージとオーダー情報

外形寸法



PN-G-005-030

0414-2017-A

図 34. 16 端子・ランド・グリッド・アレイ [LGA]
2.5 mm × 2.5 mm ボディ、0.75mm パッケージ高
(CC-16-6)
寸法 : mm

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option	Marking Code
ADRF5721BCCZN	-40°C to +105°C	16-Terminal Land Grid Array [LGA]	CC-16-6	21
ADRF5721BCCZN-R7	-40°C to +105°C	16-Terminal Land Grid Array [LGA]	CC-16-6	21
ADRF5721-EVALZ		Evaluation Board		

¹ Z = RoHS 準拠製品