



データシート ADPA1122

43dBm、20W、GaNパワー・アンプ、8.2GHz～11.8GHz

特長

- ▶ 内部整合・ACカップリングされた20W GaNパワー・アンプ
- ▶ 温度補償済みのRFパワー・ディテクタを内蔵
- ▶ $P_{IN} = 22\text{dBm}$ での P_{OUT} : 9.6GHz～11GHzで43.5dBm (代表値)
- ▶ 小信号ゲイン : 9.6GHz～11GHzで31dB (代表値)
- ▶ $P_{IN} = 22\text{dBm}$ でのパワー・ゲイン : 8.2GHz～11GHzで21.5dB (代表値)
- ▶ PAE : 9.6GHz～11GHzで46% (代表値)
- ▶ 電源電圧 : 28V (200mA、10%デューティ・サイクル)
- ▶ 18端子、7mm × 7mm LCC_HSパッケージ

アプリケーション

- ▶ 気象観測レーダー
- ▶ 航海用レーダー
- ▶ 防衛用レーダー

概要

ADPA1122は、8.2GHz～11.8GHzの周波数範囲において、43%を超える電力付加効率 (PAE) で43dBm (20W) の出力を供給する窒化ガリウム (GaN) パワー・アンプです。また、9.6GHz～11GHzの帯域幅で±0.5dBのゲイン平坦性を実現します。

ADPA1122は、気象観測レーダー、航海用レーダー、防衛用レーダーなどのパルス波アプリケーションに最適です。

ADPA1122は、熱抵抗の小さいヒート・シンクを備えた7mm × 7mmの18端子セラミック・リードレス・チップ・キャリア (LCC_HS) に収容されており、表面実装製造技術に対応しています。

機能ブロック図




図 1. 機能ブロック図

目次

特長.....	1	ピン配置およびピン機能の説明.....	6
アプリケーション.....	1	インターフェース回路図.....	7
概要.....	1	代表的な性能特性.....	8
機能ブロック図.....	1	動作原理.....	14
仕様.....	3	アプリケーション情報.....	15
電気仕様.....	3	基本的な接続方法.....	15
絶対最大定格.....	5	温度管理.....	16
熱抵抗.....	5	外形寸法.....	17
静電放電（ESD）定格.....	5	オーダー・ガイド.....	17
ESDに関する注意.....	5	評価用ボード.....	17

改訂履歴

3/2023—Revision 0: Initial Version

仕様

電気仕様

特に指定のない限り、 $T_A = 25^{\circ}\text{C}$ 、電源電圧 (V_{DD}) = 28V、ターゲット静止電流 (I_{DQ}) = 200mA、パルス幅 = 100 μs 、10%デューティ・サイクル、周波数範囲 = 8.2GHz~9.6GHz。

表 1. 周波数範囲 : 8.2GHz~9.6GHz.

パラメータ	最小値	代表値	最大値	単位	テスト条件/コメント
FREQUENCY RANGE	8.2		9.6	GHz	
GAIN					
Small Signal Gain	30	32.5		dB	
Gain Flatness		± 0.6		dB	
RETURN LOSS					
Input		18		dB	
Output		14		dB	
POWER					入力電力 (P_{IN}) = 22dBm
Output (P_{OUT})	41.5	43.5		dBm	
Gain	19.5	21.5		dBm	
PAE		45		%	
I_{DQ}		200		mA	ゲート制御電圧 (V_{GG1}) を -4V~-2V で調整することで $I_{DQ} = 200\text{mA}$ (代表値) を実現

特に指定のない限り、 $T_A = 25^{\circ}\text{C}$ 、 $V_{DD} = 28\text{V}$ 、 $I_{DQ} = 200\text{mA}$ 、パルス幅 = 100 μs 、10%デューティ・サイクル、周波数範囲 = 9.6GHz~11GHz。

表 2. 周波数範囲 : 9.6GHz~11GHz

パラメータ	最小値	代表値	最大値	単位	テスト条件/コメント
FREQUENCY RANGE	9.6		11	GHz	
GAIN					
Small Signal Gain	28.5	31		dB	
Gain Flatness		± 0.5		dB	
RETURN LOSS					
Input		15		dB	
Output		165		dB	
POWER					$P_{IN} = 22\text{ dBm}$
P_{OUT}	41.5	43.5		dBm	
Gain	19.5	21.5		dB	
PAE		46		%	
I_{DQ}		200		mA	V_{GG1} を -4V~-2V の範囲で調整することで $I_{DQ} = 200\text{mA}$ (代表値) を実現

仕様

特に指定のない限り、 $T_A = 25^{\circ}\text{C}$ 、 $V_{DD} = 28\text{V}$ 、 $I_{DQ} = 200\text{mA}$ 、パルス幅 = $100\mu\text{s}$ 、10%デューティ・サイクル、周波数範囲 = $11\text{GHz} \sim 11.8\text{GHz}$ 。

表 3.周波数範囲：11GHz～11.8GHz

パラメータ	最小値	代表値	最大値	単位	テスト条件／コメント
FREQUENCY RANGE	11		11.8	GHz	
GAIN					
Small Signal Gain	26.5	28.5		dB	
Gain Flatness		± 1.5		dB	
RETURN LOSS					
Input		8		dB	
Output		9		dB	
POWER					$P_{IN} = 22\text{ dBm}$
P_{OUT}	40	42		dBm	
Gain	18	20		dB	
PAE		43		%	
I_{DQ}		200		mA	V_{GG1} を $-4\text{V} \sim -2\text{V}$ の範囲で調整することで $I_{DQ} = 200\text{mA}$ （代表値）を実現

絶対最大定格

表 4. 絶対最大定格

Parameter	Rating
Bias Voltage	
Drain (VDD1, VDD2A, VDD2B, VDD3A, and VDD3B)	35 V dc
Gate (VGG1)	-8 V dc to 0 V dc
RFIN ¹	25 dBm
Maximum Drain Bias	
Pulse Width	500 μ s
Duty Cycle	30%
Maximum Pulsed Power Dissipation (P_{DISS}), Drain Bias Pulse Width = 100 μ s at 10% Duty Cycle, T_{CASE} = 85°C, Derate 250 mW/°C Above 85°C	35 W
Temperature	
Maximum Channel	225°C
Nominal Pulsed Peak Channel, T_{CASE} = 85°C, P_{IN} = 22 dBm, Drain Bias Pulse Width = 100 μ s at 10% Duty Cycle, P_{DISS} = 31 W at 8.6 GHz	209°C
Storage Range	-65°C to +150°C
Operating Range	-40°C to +85°C

1 V_{DD} パルスの間に加えられる入力信号。

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。これはストレス定格のみを定めたものであり、本規格の動作セクションに記載する規定値以上でデバイスが正常に動作することを示唆するものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接関連しています。PCBの熱設計には、細心の注意を払う必要があります。

θ_{JC} は、ジャンクションとケース間の熱抵抗です。

表 5. 熱抵抗

Package Type ^{1,2}	θ_{JC}	Unit
EH-18-1	4	°C/W

1 θ_{JC} は以下の条件で求めたものです。すなわち、熱伝達にはチャンネルからグラウンド・パッドを通してPCBまでの熱伝導のみに起因し、グラウンド・パッドは85°Cの動作温度で一定に保たれるものとします。

2 ドレイン・バイアスのパルス幅 = 100 μ s (10%デューティ・サイクル)。

静電放電（ESD）定格

ESDに関する以下の情報は、ESDに敏感なデバイスを、ESD保護がなされた環境で取り扱う場合にのみ適用できます。

ANSI/ESDA/JEDEC JS-001準拠の人体モデル（HBM）。

ADPA1122のESD定格

表 6. ADPA1122、18端子LCC_HS

ESD Model	Withstand Threshold (V)	Class
HBM	500	1B

ESDに関する注意

	ESD（静電放電）の影響を受けやすいデバイスです。
	帯電したデバイスおよび回路基板は、検出されことなく放電されることがあります。本製品は当社独自の特許技術であるESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電にさらされた場合は損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明




図 2. ピン配置

表 7. ピン機能の説明

ピン番号	記号	説明
1, 2, 3, 12, 13	VDD3A, VDD2A, VDD1, VDD2B, VDD3B	パワー・アンプの電源電圧。1段目、2段目、および3段目のドレイン・バイアス。インターフェース回路図については、図3を参照してください。
4	VGG1	ゲート・バイアス電圧。インターフェース回路図については、図4を参照してください。
5, 9, 11, 14	NIC	内部では未接続。NICピンは、内部では接続されていませんが、すべてのデータはこれらのピンを外部でRF/DCグラウンドに接続して測定しています。
6, 8, 15, 17	GND	グラウンド。GNDピンは、RF/DCグラウンドに接続する必要があります。インターフェース回路図については、図5を参照してください。
7	RFIN	RF入力。RFINピンは信号バスにACカップリングされ、50Ωに整合されています。インターフェース回路図については、図6を参照してください。RFINにはグラウンドへの内部DCパスが存在するので、RFINピンを0V以外のDCバイアス・レベルに外部接続する場合は、RFINピンを外部でACカップリングしてください。
10	VREF	VDETによるRF P _{OUT} 測定値の温度補償用リファレンス・ダイオード。インターフェース回路図については、図8を参照してください。
16	RFOUT	RF出力。RFOUTピンはACカップリングされ、50Ωに整合されています。インターフェース回路図については、図7を参照してください。
18	VDET	RF P _{OUT} 測定用のディテクタ・ダイオード。VDETピンを介してP _{OUT} を検出するには、外付けの直列抵抗を通じてDCバイアス電圧を加える必要があります。VREFピンと組み合わせて使用した場合、電圧差（VREF電圧（V _{REF} ） - VDET電圧（V _{DET} ））はRF P _{OUT} に比例した温度補償済みDC電圧になります。インターフェース回路図については、図9を参照してください。
	EPAD	露出パッド。露出パッドはRF/DCグラウンドに接続する必要があります。

ピン配置およびピン機能の説明

インターフェース回路図




図 3. VDD1～VDD3Bのインターフェース回路図




図 4. VGG1のインターフェース回路図




図 5. GNDのインターフェース回路図




図 6. RFINのインターフェース回路図




図 7. RFOUTのインターフェース回路図




図 8. VREFのインターフェース回路図




図 9. VDETのインターフェース回路図

代表的な性能特性




図 10. 小信号ゲインおよびリターン・ロスの周波数特性




図 13. 様々な温度での小信号ゲインの周波数特性




図 11. 様々な温度での入力リターン損失の周波数特性












図 14. 様々な温度での出力リターン損失の周波数特性

図 12. 様々な電源電圧での小信号ゲインの周波数特性、 $I_{DQ} = 200\text{mA}$ 図 15. 様々な I_{DQ} 値での小信号ゲインの周波数特性、 $V_{DD} = 28\text{V}$

代表的な性能特性

図 16. 様々な温度でのゲインの周波数特性、 $P_{IN} = 22\text{dBm}$ 図 19. 様々な電源電圧でのゲインの周波数特性、
 $P_{IN} = 22\text{dBm}$, $I_{DQ} = 200\text{mA}$ 図 17. 様々な I_{DQ} 値でのゲインの周波数特性、
 $P_{IN} = 22\text{dBm}$, $V_{DD} = 28\text{V}$ 図 20. 様々な P_{IN} レベルでのゲインの周波数特性図 18. 様々な P_{IN} レベルでの P_{OUT} の周波数特性図 21. 様々な温度での P_{OUT} の周波数特性、 $P_{IN} = 22\text{dBm}$

代表的な性能特性




図 22. 様々な電源電圧での P_{OUT} の周波数特性、
 $P_{IN} = 22\text{dBm}$ 、 $I_{DQ} = 200\text{mA}$




図 23. 様々な温度でのPAEの周波数特性、 $P_{IN} = 22\text{dBm}$




図 24. 様々な P_{IN} レベルでのPAEの周波数特性




図 25. 様々な I_{DQ} 値での P_{OUT} の周波数特性、
 $P_{IN} = 22\text{dBm}$ 、 $V_{DD} = 28\text{V}$




図 26. 様々な電源電圧でのPAEの周波数特性、
 $P_{IN} = 22\text{dBm}$ 、 $I_{DQ} = 200\text{mA}$




図 27. 様々な I_{DQ} 値でのPAEの周波数特性、
 $P_{IN} = 22\text{dBm}$ 、 $V_{DD} = 28\text{V}$

代表的な性能特性




図 28. 様々な温度でのリバース・アイソレーションの周波数特性




図 29. I_{DQ} と V_{GG1} の関係、 $V_{DD} = 28V$




図 30. 様々な周波数での I_{GG1} と P_{IN} の関係




図 31. PAE、 P_{OUT} 、ゲイン、電源電流 (I_{DD}) と P_{IN} の関係、8.4GHz




図 32. P_{OUT} 、ゲイン、PAE、 I_{DD} と P_{IN} の関係、10.0GHz










図 33. P_{OUT} 、ゲイン、PAE、 I_{DD} と P_{IN} の関係、11.4GHz

代表的な性能特性

図 34. 様々な温度での $(V_{REF} - V_{DET})$ と P_{OUT} の関係、10.0GHz図 37. 様々な周波数での P_{DISS} と P_{IN} の関係、
パルス幅 = 100 μ s、10% デューティ・サイクル図 35. 様々な周波数での P_{DISS} と P_{IN} の関係、
パルス幅 = 10 μ s、10% デューティ・サイクル図 38. 様々な周波数での P_{DISS} と P_{IN} の関係、
パルス幅 = 100 μ s、20% デューティ・サイクル図 36. 様々な周波数での P_{DISS} と P_{IN} の関係、
パルス幅 = 100 μ s、5% デューティ・サイクル図 39. 様々な周波数での P_{DISS} と P_{IN} の関係、
パルス幅 = 300 μ s、10% デューティ・サイクル

代表的な性能特性




図 40. 様々なデューティ・サイクルでの P_{OUT} の周波数特性、 $P_{IN} = 22\text{dBm}$ 、パルス幅 = $100\mu\text{s}$




図 43. 様々なパルス幅での P_{OUT} の周波数特性、 $P_{IN} = 22\text{dBm}$ 、10%デューティ・サイクル




図 41. 様々なデューティ・サイクルでのゲインの周波数特性、 $P_{IN} = 22\text{dBm}$ 、パルス幅 = $100\mu\text{s}$




図 44. 様々なパルス幅でのゲインの周波数特性、 $P_{IN} = 22\text{dBm}$ 、10%デューティ・サイクル




図 42. 様々なデューティ・サイクルでのPAEの周波数特性、 $P_{IN} = 22\text{dBm}$ 、パルス幅 = $100\mu\text{s}$




図 45. 様々なパルス幅でのPAEの周波数特性、 $P_{IN} = 22\text{dBm}$ 、10%デューティ・サイクル

動作原理

ADPA1122は、43dBm (20W) のパルス電力を供給するGaNパワー・アンプで、カスケード接続された3つのゲイン段で構成されています。簡略化したブロック図を図46に示します。

VDD1ピンに印加されるパルス・バイアス電圧が1段目のゲイン段のドレインをバイアスし、VDD2Aピンに印加されるパルス電圧が2段目、VDD3Aピンに印加されるパルス電圧が3段目のゲイン段のドレインをバイアスします（単一の共通電源電圧を使用する必要があります）。VDD2BとVDD3BはそれぞれVDD2AとVDD3Aに内部で接続されており、デカップリング・ノードとして使われます。VGG1ピンに印加された負のDC電圧が、それぞれ1段目、2段目、3段目のゲイン段のゲートをバイアスして、各段のドレイン電流を制御できるようにします。

推奨DCバイアス電圧を印加することで、22dBmの電力入力時に9.6GHz～11GHzの帯域で、43.5dBmのパルスRF POUTと46%のPAEを実現します。

ADPA1122は、ACカップリングされたシングル・エンドのRFINポートおよびRFOUTポートを備えており、これらのポートのインピーダンスは8.2GHz～11.8GHzの動作周波数範囲で50Ω（公称値）です。したがって、ADPA1122は50Ωのシステムに直接実装することができ、外付けのインピーダンス・マッチング部品やACカップリング・コンデンサは不要です。

RF出力信号（RFOUT）の一部は、RF POUT検出用のダイオードに方向性結合（カップリング）されます。このダイオードにDCバイアスを印加するとRFパワーが整流されるため、VDETのDC電圧を使用できるようになります。VDETを温度補償できるように、RFパワーにカップリングされていない同等のダイオードを通じて、VREFピンでリファレンスDC電圧を検出することができます。電圧差（ $V_{REF} - V_{DET}$ ）は、RF POUTに比例する温度補償済みディテクタ電圧となります。




図 46. 基本的なブロック図

アプリケーション情報

基本的な接続方法

ADPA1122を動作させるための基本的な接続方法を図47に示します。24V~32Vの電源電圧をVDD1、VDD2A、およびVDD3Aピンに印加します。VDD1、VDD2A、VDD2B、VDD3A、およびVDD3Bピンは、図47に示す容量値と抵抗値でデカップリングしてください。ADPA1122のバイアスにはVGG1ピンを使用します。ピン5、ピン9、ピン11、ピン14は内部接続なし（NIC）のピンです。これらのNICピンは内部では接続されていませんが、デバイスの特性評価時にはすべてグラウンドに接続されています。

バイアス・レベルとドレイン電流は、VGG1ラインに-4V~-2Vの電圧を印加して設定します。ADPA1122は連続動作に対応していないため、ゲート電圧またはドレイン電圧にパルス波を印加して、パルス・モードで動作させる必要があります。

ゲート・パルス・モードでは、VDDは固定レベル（公称+28V）に維持され、ゲート電圧は-4V（オフ時）~約-2.6V（オン時）のパルス波になります。オン時の電圧レベルを調整することによって所望の静止ドレイン電流が得られます。

ドレイン・パルス・モードでは、VDD電圧はオンとオフを繰り返すパルス波になりますが、ゲート電圧は-4V~-2Vの負の固定レベルに維持されます。高電流・高電圧によるオン/オフのスイッチングが行われるため、回路には金属酸化膜半導体電界効果トランジスタ（MOSFET）とMOSFETスイッチ・ドライバが必要です。大容量のコンデンサも必要となります。このようなコンデンサは局所的な電荷貯蔵素子として機能し、パルス波がオンの間、ADPA1122に必要なドレイン電流を供給すると同時に、安定したドレイン電圧を維持します。

ADPA1122-EVALZ評価用ボード・パッケージには、ドレイン・パルス・モードに必要な回路が搭載されたプラグイン・パルサ・ボードが含まれています。詳細についてはADPA1122-EVALZのユーザ・ガイドを参照してください。

安全に電源を投入するには、VGG1の電圧を-4Vに設定してからVDD電圧を加える必要があります。VGG1が増加して目的のドレイン・バイアス電流に達した後、RFを入力できます。RFソースのトリガは、ドレイン・パルスがハイになっている間だけRFが入力されるように行ってください。安全に電源オフするには、RF入力信号を停止してVGG1を-4Vまで下げてください。その後、VDDを0Vに低下させた後にVGG1を0Vに増加することができます。




図 47. 基本的な接続方法

アプリケーション情報

温度管理

仕様規定された性能と定格の動作寿命を達成するためには、温度管理を適切に行うことが重要です。平均消費電力を制限して安全なチャンネル温度を維持するには、パルス波のバイアスを印加する必要があります。チャンネル（またはダイ）の温度は、平均故障時間と密接に関連しています。

連続バイアスの場合は（図48参照）、バイアスが印加されると、デバイスのチャンネル温度（ T_{CHAN} ）はターン・オン・トランジェントの間に上昇し、最終的に定常状態の値に落ち着きます。デバイスの熱抵抗（ θ_{JC} ）は、次式により、開始値 T_{BASE} からの T_{CHAN} の上昇値を、デバイスの総消費電力 P_{DISS} で割ることによって計算します。

$$\theta_{\text{JC}} = t_{\text{RISE}} / P_{\text{DISS}}$$

ここで、

t_{RISE} はデバイスの T_{CHAN} の T_{BASE} からの温度上昇値（℃）、

P_{DISS} はデバイスの消費電力（W）です。




図 48. 連続バイアス条件でのチャンネル温度上昇

次に、低デューティ・サイクルのパルス波でバイアスする場合は（図49参照）、バイアスが印加されると、デバイスの T_{CHAN} は指数関数的に増加・減少するパルスの連続として表すことができます。連続パルス印加時のチャンネル温度のピーク値は、ターン・オン・トランジェントの間に上昇し、最終的に定常状態に落ち着きます。このとき、パルスとパルスの間のピーク・チャンネル温度は安定しています。




図 49. 低デューティ・サイクルのパルス波バイアス




図 50. ヒート・シンク付き18端子セラミック・リードレス・チップ・キャリア [LCC_HS]
(EH-18-1)
寸法 : mm

更新 : 2022年9月7日

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Packing Quantity	Package Option
ADPA1122AEHZ	-40°C to +85°C	18-Terminal Ceramic Leadless Chip Carrier with Heat Sink [LCC_HS]	Reel, 1	EH-18-1
ADPA1122AEHZ-R7	-40°C to +85°C	18-Terminal Ceramic Leadless Chip Carrier with Heat Sink [LCC_HS]	Reel, 100	EH-18-1

1 Z = RoHS準拠製品。

評価用ボード

表 8. 評価用ボード

Models ¹	Description
ADPA1122-EVALZ	Evaluation Board

1 Z = RoHS準拠製品。