日本語参考資料 最新版英語データシートはこちら



特長

ゲイン:24dB(代表値) 1dB 圧縮ポイントの出力電力:28dBm(代表値) 飽和出力電力:29dBm(代表値) 出力3次インターセプト・ポイント:34dBm(代表値) 入力リターン損失:18dB(代表値) 出力リターン損失:10dB(代表値) DC 電源:4V/800mA 外部マッチング不要 ダイ・サイズ:2.999 mm × 3.999 mm × 0.05 mm

アプリケーション

E バンド通信システム 大容量ワイヤレス・バックホール無線システム 計測装置

概要

ADMV7710 は、統合型 Eバンド、ガリウムヒ素(GaAs)の擬似 格子整合型、高電子移動度転送(pHEMT)、モノリシック・マ イクロ波集積回路(MMIC)の中出力パワー・アンプです。温度 補償されたパワー・ディテクタを内蔵し、動作範囲は71GHz~ 76GHzです。ADMV7710 は、4Vの電源電圧から20%の電力付加 効率(PAE)で24dBのゲイン、1dB 圧縮ポイントで28dBmの出 力電力、29Bmの飽和出力電力を提供します。ADMV7710 は直線 性に優れており、Eバンド通信および大容量のワイヤレス・バッ クホール無線システム向けに最適化されています。アンプの構成 と高ゲインにより、このデバイスはアンテナの前の最終段の信号 増幅に最適です。各ポートに幅3mil、厚さ0.5mil、長さ7milの リボンを使用し、500の試験装置にチップを接続して、すべての データを測定しています。ADMV7710 は40パッドのベア・ダイ (CHIP)を採用しており、55°C~+85°Cの温度範囲で動作します。



アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者 の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

アナログ・デバイセズ株式会社

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03 (5402) 8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06 (6350) 6868

ADMV7710

目次

| 特長 | 1 |
|----------------|---|
| アプリケーション | 1 |
| 概要 | 1 |
| 機能ブロック図 | 1 |
| 改訂履歷 | 2 |
| 仕様 | 3 |
| 絶対最大定格 | 4 |
| 熱抵抗 | 4 |
| ESD に関する注意 | 4 |
| ピン配置およびピン機能の説明 | 5 |
| インターフェース回路図 | 6 |
| | |

改訂履歴

3/2018-Revision 0: Initial Version

| 代表的な性能特性 | 7 |
|--------------------------------|----|
| 動作原理 | 13 |
| アプリケーション情報 | 14 |
| アセンブリ図 | 15 |
| ミリ波 GaAs MMIC の取り付けおよびボンディング技術 | 16 |
| 取り扱いに関する注意事項 | 16 |
| 取り付け | 16 |
| ワイヤ・ボンディング | 16 |
| 外形寸法 | 17 |
| オーダー・ガイド | 17 |
| | |

仕様

特に指定のない限り、T_A = 25°C、VDDxA および VDDxB = 4V、I_{DD} = 800mA。

_____表 1.

| Devementer | Symbol | Mim | Tran | Max | l lmit |
|---|------------------|------|------|-----|--------|
| Parameter | Symbol | wiin | тур | wax | Unit |
| OPERATING CONDITIONS | | | | | |
| Frequency Range | | 71 | | 76 | GHz |
| PERFORMANCE | | | | | |
| Gain | | 21 | 24 | | dB |
| Gain Variation over Temperature | | | 0.02 | | dB/°C |
| Output Power for 1 dB Compression | OP1dB | 26 | 28 | | dBm |
| Saturated Output Power | P _{SAT} | | 29 | | dBm |
| Output Third-Order Intercept at Maximum Gain ¹ | OIP3 | | 34 | | dBm |
| Power Added Efficiency | PAE | | 20 | | % |
| Input Return Loss | | | 18 | | dB |
| Output Return Loss | | | 10 | | dB |
| POWER SUPPLY | | | | | |
| Total Drain Current ² | I _{DD} | | 800 | | mA |

¹ トーンあたりの出力電力 (P_{OUT}) = 14dBm、1MHz 間隔で取得されたデータ。 ² VGGxA パッドと VGGxB パッドを-2V~0V に調整して、合計ドレイン電流 (I_{DD}) = 800mA を実現します。



絶対最大定格

| 表 2. | |
|---|-----------------|
| Parameter | Rating |
| Drain Bias Voltage (VDD1A to VDD4A, VDD1B to VDD4B) | 4.5 V |
| Gate Bias Voltage (VGG1A to VGG4A, VGG1B to VGG4B) | -3 V to 0 V |
| Maximum Junction Temperature (to Maintain 1 Million Hours Mean Time to Failure (MTTF)) | 175°C |
| Operating Temperature Range | -55°C to +85°C |
| Storage Temperature Range | -65°C to +150°C |
| Electrostatic Discharge (ESD) Sensitivity | |
| Human Body Model (HBM) | 150 V |

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格の みを指定するものであり、この仕様の動作のセクションに記載す る規定値以上でのデバイス動作を定めたものではありません。デ バイスを長時間にわたり絶対最大定格状態に置くと、デバイスの 信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板 (PCB)の設計と動作環境に直接関 連しています。PCBの熱設計には、細心の注意を払う必要があり ます。

θ_{IC}は、ジャンクションとケース(またはダイとパッケージ)の 間の熱抵抗です。

表 3.熱抵抗

| Package Type | | Unit |
|--------------|--|------------|
| C-40-2 | | °C/W |
| | | Q , |

「ダイ・アタッチ・エポキシとしての ATROX 800HT1V®に基づく。

ESD に関する注意



ESD(静電放電)の影響を受けやすいデバイスです。 電荷を帯びたデバイスや回路ボードは、検知され ないまま放電することがあります。本製品は当社 独自の特許技術であるESD保護回路を内蔵しては いますが、デバイスが高エネルギーの静電放電を 被った場合、損傷を生じる可能性があります。し たがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧 めします。

ピン配置およびピン機能の説明



図 2. パッド構成

表 4. パッド機能の説明

| パッド番号 | 記号 | 説明 | | | | |
|---|-------------|---|--|--|--|--|
| 1, 3, 5, 7, 9, 11, 13, 15, 17, 19, 20, 22, 25, 27, 29, 31, 33, 35, 37, 39 | GND | グラウンド接続(図3を参照)。 | | | | |
| 2 | RFIN | RF 入力。AC カップリング RFIN および 50Ω に整合(図 4 を参照)。 | | | | |
| 4、8、12、16 | VGG1A~VGG4A | 電源アンプの1段目のゲート・バイアス電圧(図8を参照)。必要な外付け部品については、図46を 参照してください。 | | | | |
| 6、10、14、18 | VDD1A~VDD4A | 電源アンプの1段目のドレイン・バイアス電圧(図5を参照)。 | | | | |
| 21 | RFOUT | RF 出力。AC カップリング RFOUT および 50Ω に整合(図 6 を参照)。 | | | | |
| 23 | VREF | パワー・ディテクタのリファレンス電圧(図7を参照)。VREFはダイオードのDCバイアスで、VDET の補償に使用される外部抵抗から印加されます。必要な外付け部品については、典型的なアプリケー ション回路を参照してください(図46を参照)。 | | | | |
| 24 | VDET | パワー・ディテクタのディテクタ電圧(図7を参照)。VDETは、ダイオードによって整流される RF 出力電力を表す DC 電圧で、外部抵抗からバイアスが印加されます。必要な外付け部品について は、典型的なアプリケーション回路を参照してください(図46を参照)。 | | | | |
| 26、30、34、38 | VDD4B~VDD1B | 電源アンプの2段目のドレイン・バイアス電圧(図5を参照)。 | | | | |
| 28、32、36、40 | VGG4B~VGG1B | 電源アンプの2段目のゲート・バイアス電圧(図8を参照)。必要な外付け部品については、図46を 参照してください。 | | | | |
| ダイ下部 | GND | グラウンド。ダイの下部を RF/DC グラウンドに接続する必要があります(図 3 を参照)。 | | | | |

ADMV7710



図 4. RFIN インターフェース回路図

VDD1A TO VDD4A VDD1B TO VDD4B

図 5. VDD1A~VDD4A および VDD1B~VDD4B の インターフェース回路図 ー | → orfout ⁸/2 図 6. RFOUT のインターフェース回路図 ー ★ → ovref, vdet ⁸⁰⁰⁰/2 図 7. VREF、VDET のインターフェース回路図



図 8. VGG1A~VGG4A および VGG1B~VGG4B の インターフェース回路図

ADMV7710





図 14. 様々な温度でのリバース・アイソレーションの周波数特性、 I_{DD} = 800mA

16408-018

6408-019

3408-020





データシート

Rev. 0



データシート

図 21. 出力 IP3 の周波数特性、トーンあたり Pour、IDD = 800mA



図 22. 出力 IP3 とトーンあたり Pourの関係、IDD、RF = 73.5GHz



図 23. ゲイン、出力 P1dB、P_{SAT} とドレイン電流(I_{DD})の関係、 RF = 71GHz



図 24. 出力 IP3 とトーンあたり Poutの関係、IDD、RF = 71 GHz



図 25. 出力 IP3 とトーンあたりの Poutの関係、IDD、RF = 76GHz



図 26. ゲイン、出力 P1dB、P_{SAT} とドレイン電流(I_{DD})の関係、 RF = 73.5 GHz



図 27. ゲイン、出力 P1dB、P_{SAT} とドレイン電流(I_{DD})の関係、 RF = 76 GHz



図 28. ゲイン、P_{OUT}、PAE、I_{DD}と入力電力の関係、RF = 71GHz、 I_{DD} = 700mA



図 29. ゲイン、P_{OUT}、PAE、I_{DD}と入力電力の関係、RF = 73.5GHz、 I_{DD} = 700mA



ADMV7710

図 30. ゲイン、P_{OUT}、PAE、I_{DD}と入力電力の関係、RF = 76GHz、 I_{DD} = 700mA



図 31. ゲイン、P_{OUT}、PAE、I_{DD}と入力電力の関係、RF = 71GHz、 I_{DD} = 800mA



32. クイン、Pour、PAE、I_{DD}と入力電力の関係、RF = 73.5GHZ、 I_{DD} = 800mA

- 10 / 17 -



図 33. ゲイン、P_{OUT}、PAE、I_{DD}と入力電力の関係、RF = 76GHz、 I_{DD} = 800mA







図 35. ゲイン、P_{OUT}、PAE、I_{DD}と入力電力の関係、RF = 73.5GHz、 I_{DD} = 900mA



ADMV7710

図 36. ゲイン、P_{OUT}、PAE、I_{DD}と入力電力の関係、RF = 76GHz、 I_{DD} = 900mA



図 37. 様々な周波数での消費電力と入力電力の関係、 I_{DD} = 700mA、T_A = 85°C



図 38. 様々な周波数での消費電力と入力電力の関係、 I_{DD} = 800mA、T_A = 85°C

- 11 / 17 -



データシート

I_{DD} = 900mA、T_A = 85°C



図 40. 様々な周波数での低出力、3 次相互変調歪み(IMD3) と トーンあたりの出力電力(P_{OUT})の関係、I_{DD} = 800mA







図 42. 様々な温度での検出器の出力電圧(V_{OUT})と出力電力の 関係、I_{DD} = 800mA、RF = 71GHz



図 43. 様々な温度での検出器の出力電圧(V_{OUT})と出力電力の 関係、I_{DD} = 800mA、RF = 73.5GHz



図 44. 様々な温度での検出器の出力電圧(V_{OUT})と出力電力の 関係、I_{DD} = 800mA、RF = 76GHz

ADMV7710

動作原理

ADMV7710パワー・アンプの回路アーキテクチャを図 45 に示し ます。ADMV7710は、4 つのカスケード接続されたゲイン段を使 用して、24dBの結合ゲインと 29dBmの飽和出力電力(P_{SAT})の アンプを形成します。最終段の出力では、カプラが出力信号の一 部を分岐させます。カップリングされた信号は、出力電力の外部 モニタリング用にオンチップ・ダイオード・ディテクタに送信されます。整合されたリファレンス・ダイオードが搭載されており、 ディテクタの温度依存性が修正されます。各ブロックのバイアス とディテクタ機能の使用について詳しくは、図 46のアプリケー ション回路を参照してください。



図 45. パワー・アンプ回路のアーキテクチャ

ADMV7710

アプリケーション情報

ADMV7710の代表的なアプリケーション回路を図46に示します。 電源ラインをアプリケーション回路図で示すように組み合わせて、 外付け部品の数を最低限に抑え、電源のルーティングを簡略化し ます。

ADMV7710 は、複数のアンプ、ディテクタ、減衰器の段を使用 します。すべての段は、空乏モード pHEMT トランジスタを使用 します。次のパワーアップ・バイアス・シーケンスを使用して、 トランジスタの損傷を避ける必要があります。

- VGG1A~VGG4A パッドと VGG1B~VGG4B パッドに-2V のバイアスを印加します。
- VDD1A~VDD1B パッドと VDD1B~VDD4B パッドに 4V を 印加します。
- VGG1A~VGG4A と VGG1B~VGG4B を-2V~0V に調整して、800mAの合計アンプ・ドレイン電流を実現します。

ADMV7710 の電源を切るには、逆の手順に従います。汎用的な バイアス・シーケンスの詳細なガイダンスについては、MMIC Amplifier Biasing Procedure アプリケーション・ノートを参照して ください。



図 46. 代表的なアプリケーション回路

- 14 / 17 -

アセンブリ図



ータシート

ミリ波 GaAs MMIC の取り付けおよびボンディング技術

共晶または伝導エポキシを使用して、直接グラウンド・プレーン にダイを装着します。

チップとの間で RF を送受信するには、厚さ 0.127mm (5mil)の アルミナ薄膜基板上で 50Ωマイクロストリップの伝送線を使用 します(図 48 を参照)。



図 48. RF 信号のルーティング

ボンディング・ワイヤの長さを最低限に抑えるため、マイクロスト リップの基板を可能な限りダイの近くに配置します。通常、ダイか ら基板までの間隔は、0.076mm~0.152mm(3mil~6mil)です。

取り扱いに関する注意事項

恒久的な損傷を避けるために、次の注意事項に従ってください。

保管

すべてのベア・ダイは、ワッフルまたはゲルベースの ESD 保護 コンテナに収納され、ESD 保護バッグに密閉して出荷されます。 密閉された ESD 保護バッグを開いた後に、すべてのダイを乾燥 した窒素雰囲気下で保管する必要があります。

洗浄

チップは清潔な環境で処理します。チップの洗浄には、液体のク リーニング・システムを使用しないでください。

静電気の影響

ESDの注意事項に従い、静電放電から保護します。

トランジェント

バイアスを印加するときは、計測器とバイアス電源のトランジェン トを抑制します。誘導性ピックアップを最低限に抑えるため、シー ルド付き信号とバイアス・ケーブルを使用します。

一般的な取り扱い

エッジのチップの取り扱いには、バキューム・コレットまたは先 端の曲がった尖ったピンセットだけを使用してください。チップ の表面には壊れやすいエア・ブリッジがあるので、チップの表面を バキューム・コレット、ピンセット、指で触らないでください。

取り付け

チップの背面はメタライズされており、金/錫 (AuSn) 共晶接 合プリフォームまたは伝導体エポキシでダイに取り付けることが できます。取り付ける表面は清潔で平らである必要があります。

共晶接合ダイの取り付け

作業表面の温度 255℃ とツール温度 265℃ では、80% Au/20%の Sn プリフォームを使用するのが最適です。高温の窒素 90%/水素 10%の混合ガスを適用する場合は、ツール先端の温度を 290℃に 維持します。チップを 320℃ を超える温度に 20 秒以上さらさな いでください。取り付けの際は、3秒以上こすらないでください。

エポキシ・ダイの取り付け

ダイの取り付けには、ATROX 800HT1V が推奨されます。チップ の配置後に、チップの周辺に薄いエポキシのフィレットが観察さ れるように、取り付け表面に最小限のエポキシを塗布します。メー カーが指定したスケジュールでエポキシを補修します。

ワイヤ・ボンディング

RFポートでは、3mil×0.5milの金製リボンで作成された RFボン ドが推奨されます。これらのボンドは、直径 1mil (0.025mm)の 40g~60gのDCボンドの強度でサーモソニック・ボンディングを 施す必要があります。40g~50gの強度でボール・ボンドを作成 し、18g~22gの強度でウェッジ・ボンドを作成します。すべて のボンドを 150°C の公称段温度で作成します。最低量の超音波エ ネルギーを適用して信頼性の高いボンドを実現します。すべての ボンドは、可能な限り短く、12mil (0.31mm)未満にします。

外形寸法



図 49.40 パッド・ベア・ダイ [チップ] (C-40-2) 寸法:mm

オーダー・ガイド

| Model ¹ | Temperature Range | Package Description | Package Option ² |
|--------------------|------------------------------------|------------------------|-----------------------------|
| ADMV7710CHIPS | -55°C to +85°C | 40-Pad Bare Die [CHIP] | C-40-2 |
| ADMV7710-SX | -55° C to $+85^{\circ}$ C | 40-Pad Bare Die [CHIP] | C-40-2 |

¹ ADMV7710-SX は、サンプル・オーダー向けのゲル・パックに入った 2 ペアのダイで構成されます。

²これはワッフル・パック・オプションです。その他のパッケージ・オプションについては、アナログ・デバイセズの営業担当者にお問い合わせください。