



10GHz~40GHz 1:4 チャンネル 4×周波数通倍器／フィルタ

データシート

ADAR2001

特長

プログラマブル高調波フィルタ搭載 4×入力周波数通倍器
独立したイネーブル制御のクワッド差動出力 PA
入力周波数範囲: 2.5GHz~10GHz
出力周波数範囲: 10GHz~40GHz
入力電力: -20dBm (50Ω)
出力電力: 5dBm 差動 (100Ω)
高調波除去: すべての周波数で -20dBc ~ -40dBc
全機能で 3 線または 4 線 SPI 制御
高速通倍器／フィルタおよびトランスミッタのスイッチング
および制御用のオンチップ・プログラマブル・ステート・マシン
温度センサー、出力パワー・ディテクタおよび ADC を内蔵
DC 電源: 450mW (電源電圧: 2.5V)
6mm × 6mm 40 端子 LGA パッケージ

アプリケーション

ミリ波イメージング
セキュリティ
メディカル
産業
広帯域局発振器 (LO) 通倍器／分配器

概要

ADAR2001 は、ミリ波ボディー・スキャンなどの用途に最適化されたトランスミッタ IC です。2.5GHz~10GHz のシングルエンド連続波 (CW) 入力信号に対応する ADAR2001 は、ゲイン、4×周波数通倍、高調波フィルタ、1:4 信号分割、および差動入力ダイポール・アンテナを直接駆動させるよう設計された差動出力の個別制御可能な 4 つのパワー・アンプ (PA) を備えています。

デバイスの機能および設定オプションはすべて、3 線または 4 線式のアナログ・デバイセズのシリアル・ペリフェラル・インターフェース (SPI) からアクセス可能です。

また、ADAR2001 には 2 つのステート・マシンが搭載されており、設定や制御、および通倍器、フィルタ、トランスミッタの各セクションでの高速スイッチングが容易に処理できます。これらのシーケンサは SPI 経由でプログラムされ、パルス入力 (リセットおよび進行) により操作されます。

出力電力およびチップ温度は、4 つのオンチップ・ディテクタと温度センタでモニタし、各出力を 8 ビット ADC でマルチプレクスできます。

ADAR2001 に必要な電源は 2.5V 単電源のみで、全チャンネルがオンの場合の消費電力は 450mW です。

ADAR2001 はコンパクトな 40 端子、6mm × 6mm、LGA パッケージで供給され、-40°C ~ 85°C で仕様規定されています。

機能ブロック図




図 1.

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

目次

特長	1	アプリケーション情報	16
アプリケーション	1	SPI 制御	16
概要	1	ステート・マシン・モードと状態	16
機能ブロック図	1	ステート・マシンの設定	17
改訂履歴	2	通倍器／フィルタのステート・マシン	17
仕様	3	トランスミッタのステート・マシン	18
タイミング仕様	5	単一チャンネル周波数掃引	18
絶対最大定格	6	単一周波数のチャンネル掃引	19
熱抵抗	6	マルチチャンネル周波数掃引	20
静電放電 (ESD) 定格	6	シーケンサのスリープ制御	20
ESD に関する注意	6	シーケンサのスリープ・ホールド	21
ピン配置およびピン機能の説明	7	シーケンサ・コントロール・ラッチのバイパス	21
代表的な性能特性	9	並列チップ制御	21
動作原理	13	マルチチップ周波数とチャンネル掃引	22
概要	13	バイアス・ポイント	25
入力バッファ、4×通倍器、バンドパス・フィルタ	13	レジスタの一覧	26
デジタル・ステップ減衰器	13	外形寸法	39
ローパス／ノッチ・フィルタ	13	オーダー・ガイド	39
1 : 4 シグナル・スプリッタ・ネットワーク	14		
出力パワー・アンプ	14		
パワー・ディテクタと温度センサー	14		
ADC 入力マルチプレクサ	14		
ADC と ADC クロック	15		

改訂履歴

8/2020—Revision 0: Initial Version

仕様

特に指定のない限り、 V_{POS1} 、 V_{POS3} 、 V_{POS4} 、 $V_{POS5} = 2.5V$ 、 $V_{POS2} = V_{REG}$ 、 $T_A = -40^{\circ}C \sim +85^{\circ}C$ 。

表 1.

パラメータ	テスト条件／コメント	Min	Typ	Max	単位
RF INPUT					
Frequency Range		2.5		10	GHz
Impedance			50		Ω
Return Loss			-15		dB
Power Range		-25	-20	-10	dBm
RF OUTPUT					
Frequency Range		10		40	GHz
Output Power	入力電力 (P_{IN}) = -20dBm		5		dBm
	通倍器をイネーブル、PA をディスエーブル		-30		dBm
	通倍器と PA をディスエーブル		-80		dBm
Channel Isolation	ディスエーブルのチャンネルとアクティブなチャンネルの間		-50		dBc
	レディ・モードのチャンネルとアクティブなチャンネルの間		-50		dBc
Channel to Channel Switching Frequency	レディ・モードを使用			100	MHz
Phase Noise					
10 GHz Output	10kHz オフセット		120		dBc/Hz
	100kHz オフセット		123		dBc/Hz
	1MHz オフセット		129		dBc/Hz
20 GHz Output	10kHz オフセット		121		dBc/Hz
	100kHz オフセット		119		dBc/Hz
	1MHz オフセット		131		dBc/Hz
30 GHz Output	10kHz オフセット		119		dBc/Hz
	100kHz オフセット		117		dBc/Hz
	1MHz オフセット		129		dBc/Hz
40 GHz Output	10kHz オフセット		115		dBc/Hz
	100kHz オフセット		116		dBc/Hz
	1MHz オフセット		127		dBc/Hz
Differential Impedance			100		Ω
Differential Return Loss			8		dB
HARMONIC FILTERING					
Input Frequency					
Second Harmonic Rejection			-40		dBc
Third Harmonic Rejection			-40		dBc
Output Frequency					
Second Harmonic Rejection			-25		dBc
Third Harmonic Rejection			-20		dBc
STATE MACHINES AND TIMING					
Minimum Pulse Width		3			ns
MADV, MRST		3			ns
TxADV, TxRST					
Minimum Pulse Separation	パルス開始からパルス開始まで	10			ns
MADV, MRST		10			ns
TxADV, TxRST					
Switching Frequency	レディ・モードを使用			100	MHz

パラメータ	テスト条件／コメント	Min	Typ	Max	単位
Switching Time					
Multiplier Band Sleep to Active			50		ns
Multiplier Band Switch	レディ・モードを使用		10		ns
PA Sleep to Active			50		ns
Channel to Channel Switch	レディ・モードを使用、最初のチャンネルのオフから 2 番目のチャンネルのオンまで		2		ns
DIGITAL INPUT LOGIC LEVELS					
Logic Low			0	0.3	V
Logic High		1	1.8		V
DIGITAL OUTPUT LOGIC LEVELS					
Logic Low			0	0.4	V
Logic High		1.4	1.8		V
VREG OUTPUT			1.8		V
POWER SUPPLY					
Analog					
Supply Voltage Range (V_{POS1} , V_{POS3} , V_{POS4} , V_{POS5})		2.25	2.5	2.75	V
Current Consumption	1 つのチャンネルをアクティブ チップをディスエーブル		180		mA
			10		mA
Power Consumption	1 つのチャンネルをアクティブ チップをディスエーブル		450		mW
			25		mW
Digital					
Supply Voltage Range (V_{POS2})		1.6	1.8	2	V
Current Consumption	チップをイネーブル		25		μA
Power Consumption	チップをイネーブル		45		μW




タイミング仕様

特に指定のない限り、 V_{POS1} 、 V_{POS3} 、 V_{POS4} 、 $V_{POS5} = 2.5V$ 、 $V_{POS2} = V_{REG}$ 、 $T_A = -40^{\circ}C \sim +85^{\circ}C$ 。

表 2. SPI のタイミング


Parameter	Description	Test Conditions/Comments	Min	Typ	Max	Unit
f_{SCLK}	Maximum clock rate	Write only Write and read			40 15	MHz
t_{PWH}	Minimum pulse width high			10		ns
t_{PWL}	Minimum pulse width low			10		ns
t_{DS}	Setup time, SDIO to SCLK			5		ns
t_{DH}	Hold time, SDIO to SCLK			5		ns
t_{DV}	Data valid, SDO to SCLK			5		ns
t_{DCS}	Setup time, CS to SCLK			10		ns
t_R	SDIO, SDO rise time	Outputs loaded with 10 pF, 10% to 90%		40		ns
t_F	SDIO, SDO fall time	Outputs loaded with 10 pF, 10% to 90%		40		ns

タイミング図



SPI ブロック書き込みモード

SPI レジスタには、ブロック書き込みモードを使用してデータを書き込むことができます。このモードでは、レジスタ・アドレスのインクリメントが自動的に実行され、新しいアドレス・ビットを送信しなくても、連続するレジスタにデータを書き込むことができます。CS を立上げてトランザクションが終了するまで、データの書き込みは無期限に続行できます。図 5 を参照してください。



絶対最大定格

表 3.

Parameter	Rating
V _{POS1} , V _{POS3} , V _{POS4} , V _{POS5} to GND ¹	+3 V, -0.3 V
V _{POS2} to GND ¹	+2.1 V, -0.3 V
Digital Input to GND ¹	+2.1 V, -0.3 V
RFIN to GND ¹	±0.3 V
RFIN Power	-5 dBm
Operating Temperature Range	-40°C to +85°C
Storage Temperature Range	-65°C to +150°C
Maximum Junction Temperature	135°C
Reflow Soldering	
Peak Temperature	260°C

¹ GND は、すべての GNDx ピンが接続される共通グラウンドです。

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接関連しています。PCB の熱設計には、細心の注意を払う必要があります。

θ_{JA} は、1 立方フィートの密閉容器内で測定された、自然体流での周囲とジャンクションの間の熱抵抗です。θ_{JC} は、ジャンクションとケースの間の熱抵抗です。

表 4. 熱抵抗

Package Type	θ _{JA}	θ _{JC}	Unit
CC-40-7 ¹	33.8	12.2	°C/W

¹ パッドはハンダ付けされています。

静電放電（ESD）定格

以下の ESD 情報は、ESD 保護された領域でのみ ESD に敏感なデバイスを取り扱うためのものです。

ANSI/ESDA/JEDEC JS-001 に基づく人体モデル（HBM）。

ANSI/ESDA/JEDEC JS-002 に基づくデバイス帯電モデル（CDM）。

ADAR2001 の ESD 定格

表 5. ADAR2001、40 端子 LGA

ESD Model	Withstand Threshold (V)	Class
HBM	1000 to 2000	1C
CDM	500 to 750	C2A

ESD に関する注意



ESD（静電放電）の影響を受けやすいデバイスです。
電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明




図 6. ピン配置（上面図、実寸ではありません）

表 6. ピン機能の説明

ピン番号	記号	説明
1, 21, 31, 40	V _{POS1} , V _{POS3} , V _{POS4} , V _{POS5}	アナログ部用 2.5V 電源。デカップリング・コンデンサ（各ピンに 1 つの 10nF と 1 つの 100pF、およびレール用に 1μF）を、これらのピンのできるだけ近くのグラウンド・プレーンに接続します。
2, 3, 5, 16, 17, 20, 22, 25 to 27, 30, 32, 35 to 39	GND1 to GND17	グラウンド。すべてのグラウンド・ピンを、熱抵抗と電気インピーダンスが低いグラウンド・プレーンに接続します。
4	RFIN	RF 入力。RFIN は、2.5GHz～10GHz で動作するシングルエンドの 50Ω 入力で、内部で AC カップリングされています。公称の入力電力レベルは-20dBm です。
6	VREG	1.8V 低ドロップアウト（LDO）レギュレータ出力。VREG をピン 7（V _{POS2} ）に直接接続します。
7	V _{POS2}	デジタル部用の 1.8V 電源。この電源をピン 6（VREG）に直接接続します。1μF のコンデンサを V _{POS2} のできるだけ近くでグラウンドに配置します。
8	TxADV	トランスミッタ・ステート・マシンの進行。ステート・マシンがイネーブルされている場合、TxADV をパルスすると、トランスミッタ・ステート・マシンがサイクルの次の状態に進みます。現在、サイクルの終わりにある場合は、TxADV をパルスすると、TX_STATE_1（レジスタ 0x019 のビット [7:4]）で定義されたモードへポイントを返します。
9	TxRST	トランスミッタ・ステート・マシンのリセット。ステート・マシンがイネーブルされている場合、TxRST により、トランスミッタ制御ステート・マシンは直ちに TX_EN1_MODE_0 および TX_EN2_MODE_0 レジスタ（レジスタ 0x050 およびレジスタ 0x051）の設定に戻ります。
10	MADV	通倍器／フィルタ・ステート・マシンのアドバンス。ステート・マシンがイネーブルされている場合、MADV をパルスすると、通倍器／フィルタのステート・マシンがそのサイクルの次の状態に進みます。現在、サイクルの終わりにある場合は、MADV をパルスすると、MULT_STATE_1（レジスタ 0x03C のビット [7:4]）で定義されたモードへポイントが返されます。
11	MRST	通倍器／フィルタ・ステート・マシンのリセット。ステート・マシンがイネーブルされている場合、MRST により、通倍器／フィルタ・ステート・マシンは直ちに MULT_EN_MODE_0 および MULT_PASS_MODE_0 レジスタ（レジスタ 0x070 およびレジスタ 0x071）で定義された設定に戻ります。
12	SCLK	シリアル・クロック。SCLK ピンは、SPI インターフェースとの間でデータをクロックするのに使用されます。
13	SDIO	シリアル・データ入出力。SDIO ピンは、情報をクロッキングするためのハイ・インピーダンスのデータ入力です。レジスタ 0x000 のビット [4:3] をロー（デフォルト）に設定している場合、SDIO を使用してデータを読み出すこともできます。

ピン番号	記号	説明
14	CS	チップ・セレクト・バー。CSは、ADAR2001 の SPI ポートをアクティブにするのに使用され、アクティブ・ローです。CSがハイになると、以前にシフト・レジスタに入力されたデータがチップにラッチされます。200kΩ のプルアップ抵抗を CS から 1.8V に接続して、未使用時に SPI インターフェースが確実に非アクティブ化されるようにします。
15	SDO	シリアル・データ出力。レジスタ 0x000 のビット [4:3] をハイに設定している場合、SDO ラインでレジスタの状態をリードバックすることができます。
18, 19, 23, 24, 28, 29, 33, 34	RFOUT4+, RFOUT4-, RFOUT3+, RFOUT3-, RFOUT2-, RFOUT2+, RFOUT1-, RFOUT1+ EPAD	差動 RF 出力。RFOUTx±は 100Ω の差動ペアで、内部で AC カップリングされています。RFOUTx±は 10GHz~40GHz で動作します。8 本のラインはすべて、電気的および機械的な長さが等しくなければなりません。 露出パッド。露出パッドは、熱抵抗と電気インピーダンスが低いグラウンド・プレーンに接続する必要があります。

代表的な性能特性




図 7. 電源電流 (I_{CC}) と RF 出力周波数および温度の関係、電源電圧 = 2.5V




図 10. I_{CC} と電源電圧および温度の関係




図 8. 消費電力 と RF 出力周波数および温度の関係、電源電圧 = 2.5V




図 11. DC 消費電力と電源電圧および温度の関係




図 9. RF 出力電力と RF 出力周波数および温度の関係、RF 入力電力 = -20dBm、電源電圧 = 2.5V




図 12. RF 出力電力と RF 出力周波数および RF 入力電力の関係




図 13. RF 出力電力と RF 出力周波数および電源電圧の関係、
RF 入力電力 = -20dBm




図 14. RF 入力の第 2 高調波除去と RF 入力周波数および
温度の関係




図 15. RF 入力の第 3 高調波除去と RF 入力周波数および
温度の関係




図 16. RF 出力の第 2 高調波除去と RF 出力周波数および
温度の関係




図 17. RF 出力の第 3 高調波除去と RF 出力周波数および
温度の関係




図 18. MADV による 25GHz RF 周波数帯域切替え




図 19. RF 出力のスリープからアクティブへの切替え時間




図 22. RF 入力リターン・ロス




図 20. チャンネル間の切替え時間




図 23. RF 出力リターン・ロス




図 21. チャンネル間アイソレーションと RF 出力周波数の関係、RF 入力 = -20dBm




図 24. ADC コードの温度特性




図 25. 振幅アンバランスと RF 出力周波数の関係




図 26. 位相アンバランスと RF 出力周波数の関係

動作原理

概要

ADAR2001 の主な構成要素は、RF 入力バッファ、切替え可能な高調波フィルタを統合した4×周波数通倍器、1:4信号スプリッタ、および差動入力を持ったダイポールまたは類似のアンテナを駆動可能な4つの差動出力 PA です。

2.5GHz～10GHz の CW RF 入力信号を約-20dBm の電力レベルで RFIN ポート（ピン4）に印加します。そうすると、各差動 PA 出力である RFOUTx±（ピン18、ピン19、ピン23、ピン24、ピン28、ピン29、ピン33、およびピン34）での公称 PA 出力電力が 5dBm になります。

これらのサブ回路の動作は、SPI ポートおよび2つのプログラマブルなステート・マシンから制御できます。1つは通倍器／フィルタ制御用で、もう1つはトランスミッタ制御用です。

各チャンネルの RF 出力電力は、個別のオンチップ RF ディテクタでモニタできます。温度も、温度ダイオードで観測できます。これらのセンサーは 5:1 マルチプレクサに入力され、更に目的の信号がオンチップの 8 ビット ADC に渡されます。

ADAR2001 は、デバイスの設定とリードバックに使用されるアナログ・デバイスの SPI ポートも搭載しています。ステート・マシンは状態間の切替えを最速で行いますが、すべての機能は SPI ポートを介して直接制御することもできます。

入力バッファ、4×通倍器、バンドパス・フィルタ

RF 入力バッファはゲインが約 17dB で、4×通倍器帯域に最適なドライバを提供します。バッファの入出力段のバイアス・レベルは、レジスタ 0x013 により SPI を介して個別に調整できます。詳細については、[バイアス・ポイント](#)のセクションを参照してください。

広帯域周波数通倍器は、3つの並列サブ回路で構成されています。各サブ回路（低帯域、中間帯域、高帯域）は、全周波数範囲（2.5GHz～10GHz の入力、10GHz～40GHz の出力）のセグメントを通倍およびフィルタ処理するように最適化されています。各帯域の推奨範囲とレジスタ設定を[表7](#)に示します。通倍器ブロックの入力と出力のスイッチを使用して、目的の動作周波数のサブ回路を選択します。

各サブ回路は、4×通倍器と、コーナー周波数が調整可能なバンドパス・フィルタ（BPF）で構成されています。4×通倍器のバイアス・レベルは、レジスタ 0x011 とレジスタ 0x012 により SPI を介して調整できます。詳細については、[バイアス・ポイント](#)のセクションを参照してください。

入力周波数がサブ回路の帯域の下限にある場合、BPF コーナー周波数をローの状態に設定する必要があります。該当するビットをハイに設定して、BPF コーナー周波数をローの状態に設定します。[表7](#)を参照してください。

10GHz～40GHz 全体の周波数掃引を行うには、通倍器／フィルタ・ブロックの設定を7回調整して、最適な高調波除去と出力電力を確保する必要があります。これらの7つの設定を[表7](#)に示します。適切なサブ回路を使用し、適切にフィルタを設定することで、10GHz～40GHz の範囲で高調波歪みを-25dBc 未満に保つことができます。20GHz～40GHz の範囲内では、-30dBc の高調波除去を実現できます。

4×通倍器は、スリープ・モードとアクティブ・モードに加えてレディ・モードに設定することもできます。レディ・モードは、スリープ・モードとアクティブ・モードの間のハイブリッド状態であり、信号を通過させませんが、すぐにオンにできます。レディ・モードでの消費電流は、スリープ・モードよりは高くなりますが、アクティブ・モードよりは低くなります。レディ・モードとアクティブ・モードの間の切替え時間は、スリープ・モードからアクティブ・モードへの切替え時間よりも大幅に高速です。

デジタル・ステップ減衰器

ADAR2001 の通倍器／フィルタ・ブロックの内部にはデジタル・ステップ減衰器がありますが、ADAR2001 の出力パワーのレベル制御として使用することは意図されていません。この減衰器は、スプリッタ・ネットワークに入る前の、通倍器から出力される高調波成分のレベルを低減するためのものです。

RF 周波数に対するデジタル・ステップ減衰器の推奨値を[表7](#)に示します。これは、高調波性能と出力電力レベルのバランスを表しています。したがって、これらの値を変更することは推奨しません。ATTN_x（ATTN_MDx ビットおよび ATTN_SPI ビットを指す）が 0x00 の値は最大減衰に対応していることに注意してください。

ローパス／ノッチ・フィルタ

PA 出力の後にローパス／ノッチ・フィルタが置かれているため、目的の信号を送信する前に不要な高調波成分を低減できます。このフィルタを有効にすると、16GHz 未満の RF 出力周波数で効果が得られます。16GHz を超える RF 出力周波数では、フィルタによる挿入損失を減らすために、このフィルタをオフにする必要があります。フィルタを有効にするには、該当するビットをハイに設定します。[表7](#)を参照してください。

表 7. 最適な高調波除去のための通倍器／フィルタの設定

Input Frequency (GHz)	Output Frequency (GHz)	Multiplier Band	BPF	ATTN_x ¹	Low-Pass/Notch Filter	MULT_EN_x Register Value ²	MULT_PASS_x Register Value ³
2.50 to 3.00	10 to 12	Low band active (mid and high bands ready)	Low	0x13	On	0x7A	0xD3
3.00 to 3.50	12 to 14	Low band active (mid and high bands ready)	High	0x07	On	0x7A	0x47
3.50 to 4.00	14 to 16	Low band active (mid and high bands ready)	High	0x13	On	0x7A	0x53
4.00 to 5.00	16 to 20	Mid band active (low and high bands ready)	Low	0x1F	Off	0x6E	0x9F
5.00 to 6.25	20 to 25	Mid band active (low and high bands ready)	High	0x1F	Off	0x6E	0x1F
6.25 to 8.00	25 to 32	High band active (low and mid bands ready)	Low	0x1F	Off	0x6B	0x9F
8.00 to 10.00	32 to 40	High band active (low and mid bands ready)	High	0x1F	Off	0x6B	0x1F

¹ ATTN_x は、ATTN_MDx および ATTN_SPI のビット・フィールドを指します。

² MULT_EN_x は、MULT_EN_MODE_x レジスタおよび MULT_EN_SPI レジスタを指します。

³ MULT_PASS_x は、MULT_PASS_MODE_x レジスタおよび MULT_PASS_SPI レジスタを指します。

1 : 4 シグナル・スプリッタ・ネットワーク

通倍器／フィルタ・ブロックの出力は、1 : 4 アクティブ電力スプリッタ・ネットワークに印加されます。このネットワークは 2 段で構成されています。初段は 1 : 2 アクティブ・スプリッタで、この出力が第 2 段の 2 つの 1 : 2 アクティブ・スプリッタに入力されます。第 2 段からの各出力パスは、単一の PA を駆動します。これにより、単一の入力信号が、個別制御される 4 つの出力チャンネルに分割されます。各スプリッタ段のバイアス・レベルは、レジスタ 0x014 により SPI を介して調整できます。詳細については、[バイアス・ポイント](#)のセクションを参照してください。

出力パワー・アンプ

4 つの PA があり、それぞれ AC カップリングされた差動出力を持ち、10GHz~40GHz で動作します。差動出力は、差動入力のあるアンテナへの直接接続を容易にすることを目的としています。シングルエンド出力が必要なアプリケーションでは、未使用の出力を 50Ω 抵抗でグラウンドに終端します。未使用の出力を終端すると、出力電力が 3dB 低くなる（つまり、シングルエンドの出力電力が 2dBm（公称値）低下する）と共に、高調波除去がある程度減少します。PA のバイアス・レベルは、SPI を介して調整できます。設定の 1 つであるレジスタ 0x015 の PA_BIAS は、4 つすべての PA バイアス・ポイントを制御します。詳細については、[バイアス・ポイント](#)のセクションを参照してください。

通常動作では、一度に 4 つの PA のうち 1 つだけがアクティブですが、4 つすべて（またはそれらの任意の組み合わせ）を同時にオンに設定することもできます。

4×通倍器と同様に、各 PA には、スリープ、レディ、アクティブの 3 つの動作モードがあります。レディ・モードは、スリープ・モードとアクティブ・モードの間のハイブリッド状態であり、信号を通過させませんが、すぐにオンにできます。レディ・モードでの消費電流は、スリープ・モードよりは高くなりますが、アクティブ・モードよりは低くなります。レディ・モードとアクティブ・モードの間の切替え時間は、スリープ・モードからアクティブ・モードへの切替え時間よりも大幅に高速です。

切替え時間を最短にするには、レディ・モードを使用することが重要です。例えば、パワー・アンプ 1 (PA1) の送出時に、パワー・アンプ 2 (PA2) をレディ・モードに設定できます。次に、トランスミッタ・ステート・マシンを使用して、PA1 をスリープにし、PA2 をレディからアクティブに切り替えることができます。

パワー・ディテクタと温度センサー

ADAR2001 の各トランスミッタ・チャンネルには専用のパワー・ディテクタがあり、レジスタ 0x049 にイネーブル・ビットがあります。すべてのディテクタは、ローカル温度センサーと共に 5:1 マルチプレクサに入力されます。このマルチプレクサにより、8 ビットのオンチップ ADC は、任意のチャンネルにおける電流出力の電力レベル、またはチップ自体の温度を柔軟に測定できます。ADC 出力コードからおおよその摂氏温度を計算するには、次式を使用します。

$$T_A = (1.31 \times ADC_OUTPUT) - 118$$

ここで、ADC_OUTPUT はレジスタ 0x04B の ADC 出力ワードです。

ADC 入力マルチプレクサ

マルチプレクサのマッピングは、MUX_SEL ビット（レジスタ 0x04A のビット [3:1]）により設定できます。マルチプレクサには、0~4 の 5 つの有効な状態があります。[図 27](#)に、マルチプレクサのマッピングを示します。




図 27. ADC 入力マルチプレクサのマッピング

ADC と ADC クロック

ADAR2001 には、オンチップの 8 ビット ADC と可変クロック入力があり、それぞれに独自のイネーブル制御ビットがあります。

ADC で測定を行うには、最初に ADC_CTRL レジスタ（レジスタ 0x04A）に書き込む必要があります。このレジスタには以下のビットが含まれています。

- ビット 0 : ADC_EOC（読出し専用）。このビットは、ADC 変換が終了したことを示すフラグです。
- ビット 1～ビット 3 : MUX_SEL（読出し／書込み）。図 27 に示すように、これらのビットによって ADC 入力を選択します。
- ビット 4 : ST_CONV（読出し／書込み）。このビットをセットすると、ADC 変換サイクルが開始します。
- ビット 5 : CLK_EN（読出し／書込み）。このビットは ADC クロックをイネーブルします。
- ビット 6 : ADC_EN（読出し／書込み）。このビットは ADC をイネーブルします。
- ビット 7 : ADC_CLKFREQ_SEL（読出し／書込み）。このビットはクロック周波数を設定します。ローにするとクロックが 2MHz に設定され、ハイにするとクロックが 250kHz に設定されます。

ADC_CTRL レジスタへの書込み後は、ADC_EOC ビットがハイになるまで待機するためにポーリングする必要があります。ハイになったら、ADC_OUTPUT レジスタ（レジスタ 0x04B）から測定値を読み出すことができます。

アプリケーション情報

SPI 制御

ADAR2001 は、より大きなアレイの一部として動作するように設計されています。ビルトインのステート・マシンは、複数チップの並列制御を容易にし、最速のスイッチング速度を実現するのに役立ちます。ただし、SPI ポートのみを使用して、ADAR2001 のあらゆる機能を操作することは可能です。MULT_SEQ_EN（レジスタ 0x018 のビット 7）および TX_SEQ_EN（レジスタ 0x016 のビット 7）をローに設定してステート・マシンを無効化すると、通倍器／フィルタ・ブロックとトランスミッタ・ブロックは、設定された状態をステップ実行せずに、SPI 制御レジスタ（レジスタ 0x045～レジスタ 0x048）の設定に従います。

レジスタ 0x047 とレジスタ 0x048 は、SPI でブロックを制御する場合には通倍器／フィルタ・ブロックを設定し、通倍器／フィルタのシーケンサでブロックを制御する場合には一般的な通倍器／フィルタ・モードと同様なすべての制御を行えます。

レジスタ 0x045 とレジスタ 0x046 は、SPI でブロックを制御する場合にはトランスミッタ・ブロックを設定し、トランスミッタのシーケンサでブロックを制御する場合には一般的なトランスミッタ・モードと同様なすべての制御を行えます。

ADAR2001 をこの方法で動作させることは、自動ではなく手動によるアプローチと考えることができます。シーケンサを無効にした場合、チップの設定に対する変更はすべて SPI 書き込みを介して行う必要があります。

ステート・マシン・モードと状態

通倍器／フィルタのステート・マシンとトランスミッタのステート・マシンの両方に、それぞれのサブ回路を設定するための 16 のモードがあります。通倍器／フィルタのステート・マシンには 16 の状態があり、トランスミッタのステート・マシンには 70 の状態があります。

通倍器／フィルタ・ステート・マシンの各モード内では、以下を定義できます。

- RF 入力バッファのイネーブル・ステータス（オンまたはオフ、1 ビット）
- 各 4×通倍器帯域のスリープ、レディ、またはアクティブの状態（各帯域に 2 ビット、合計 6 ビット）。2 ビットはレディとアクティブのステータスを制御し、どちらもハイでない場合、通倍器帯域はスリープに設定されます。完全にアクティブにするには、両方のビットをハイにする必要があります。
- デジタル・ステップ減衰器の値（5 ビット）
- BPF のコーナー周波数（ローまたはハイ、1 ビットですべての帯域のフィルタを制御）
- ローパス／ノッチ・フィルタのステータス（オンまたはオフ、1 ビットですべてのローパス／ノッチ・フィルタを制御）

トランスミッタのステート・マシンの各モード内では、以下を定義できます。

- 各 PA のスリープ、レディ、またはアクティブの状態（各帯域に 2 ビット、合計 8 ビット）。2 ビットはレディとアクティブのステータスを制御し、どちらもハイでない場合、PA はスリープに設定されます。完全にアクティブにするには、両方のビットをハイにする必要があります。
- スプリッタの第 2 段に入力する初段の 1:2 シグナル・スプリッタをイネーブルするステータス（オンまたはオフ、1 ビット）
- PA チャンネル 1 およびチャンネル 2 に入力する 1:2 信号スプリッタをイネーブルするステータス（オンまたはオフ、1 ビット）
- PA チャンネル 3 およびチャンネル 4 に入力する 1:2 信号スプリッタをイネーブルするステータス（オンまたはオフ、1 ビット）

通倍器／フィルタの各状態は、以前に設定した動作モードを選択するのに使用されます。各状態のビット・フィールドは 4 ビットで、0～15 の任意のモードを選択できます（レジスタ 0x070～レジスタ 0x08F）。16 の通倍器／フィルタ状態を使用できます（レジスタ 0x03C～レジスタ 0x043）。通倍器／フィルタのステート・マシンを有効化し、シーケンサの深さをレジスタ 0x018 のビット [3:0] で設定している場合、ステート・マシンは定義されたステート・マシンの深さまで状態を順番に一巡させます。

同様に、各トランスミッタの状態は、以前に設定された動作モードを選択するのに使用されます。各状態のビット・フィールドは 4 ビットで、0～15 の任意のモードを選択できます（レジスタ 0x050～レジスタ 0x06F）。使用できるトランスミッタ制御状態は 70 あります（レジスタ 0x019～レジスタ 0x03B）。トランスミッタのステート・マシンを有効化し、シーケンサの深さをレジスタ 0x017 で設定している場合、ステート・マシンは定義されたステート・マシンの深さまで状態を順番に一巡させます。

図 28 に、ステート・マシンのポインタがループを移動する様子を示します。この図で、 n はループ内の状態の総数です。シーケンサの深さのビット・フィールドは 0 から始まるため、 n はシーケンサの深さのビット値に 1 を加えたものになります。

$$n = \text{MULT_STATES} + 1$$

ここで、

$$n = 1 \sim 16.$$

MULT_STATES は、通倍器シーケンサの深さです。

$$n = \text{TX_STATES} + 1$$

ここで、

$$n = 1 \sim 16.$$

TX_STATES は、トランスミッタ・シーケンスの深さです。




図 28. ステート・マシンの位置ループ

ステート・マシンの設定

ADAR2001 の両方のステート・マシンには、ステート・マシンの様々な側面を制御する設定レジスタがあります。

通倍器／フィルタ・シーケンサのレジスタはレジスタ 0x018 で、以下のビットが含まれます。

- ビット 0～ビット 3：MULT_STATES。ループの状態数を設定します（図 28 を参照）。
- ビット 4：MULT_CTL_LATCH_BYP。MADV ピンと MRST ピンのラッチをバイパスします。このビットをハイに設定すると、ラッチがバイパスされます。このビットの値に関係なく、MRST または MADV パルスの立上がりエッジで新しい状態がプリロードされます。ラッチを有効化した場合、新しい設定はすべて同じパルスの立下がりエッジで適切なセクションに同時にラッチされます。ラッチをバイパスした場合、新しい設定はパルスの立上がりエッジ後のできるだけ早い時点で読み込まれ、ラッチされず、また順序も保証されません。
- ビット 5：MULT_SLP_HOLD。トランスミッタ・ブロックによって強制的にスリープ状態になったときに、通倍器／フィルタ・ブロックが進むのを防ぎます。MULT_SLP_CTRL と一緒に使用します。詳細については、[シーケンサのスリープ制御](#)のセクションを参照してください。
- ビット 6：MULT_SLP_CTRL。トランスミッタ・ブロックがスリープしているときは常に、通倍器／フィルタ・ブロックを強制的にスリープさせます。
- ビット 7：MULT_SEQ_EN。通倍器／フィルタ・ブロックをイネーブルします。ブロックを外部ピンで動作させるには、MULT_SEQ_EN をハイに設定する必要があります。

トランスミッタ・シーケンサには、レジスタ 0x016 とレジスタ 0x017 の 2 つの制御レジスタがあります。

レジスタ 0x016 には以下のビットが含まれます。

- ビット 4：TX_CTL_LATCH_BYP。TxADV ピンと TxRST ピンのラッチをバイパスします。このビットをハイに設定すると、ラッチがバイパスされます。このビットの値に関係なく、TxRST または TxADV パルスの立上がりエッジで新しい状態がプリロードされます。ラッチを有効化した場合、新しい設定はすべて同じパルスの立下がりエッジで適切なセクションに同時にラッチされます。ラッチをバイパスした場合、新しい設定はパルスの立上がりエッジ後のできるだけ早い時点で読み込まれ、ラッチされず、また順序も保証されません。
- ビット 5：TX_SLP_HOLD。通倍器／フィルタによって強制的にスリープ状態になったときに、トランスミッタ・ブロックが進むのを防ぎます。MULT_SLP_CTRL と一緒に使用します。詳細については、[シーケンサのスリープ制御](#)のセクションを参照してください。
- ビット 6：TX_SLP_CTRL。通倍器／フィルタ・ブロックがスリープしているときは常に、トランスミッタ・ブロックを強制的にスリープさせます。
- ビット 7：TX_SEQ_EN。トランスミッタ・ブロックをイネーブルします。このブロックを外部ピンで動作させるには、ハイに設定する必要があります。

レジスタ 0x017 には、ビット 0～ビット 6 の TX_STATES が含まれ、ループの状態数を設定します（図 28 を参照）。

通倍器／フィルタのステート・マシン

プログラマブルなステート・マシンは、通倍器／フィルタ・ブロックに便利で高速な制御メカニズムを提供し、ブロックを再構成する必要があるたびに SPI 書込みを行う必要がありません。

ステート・マシンを有効化するには、MULT_SEQ_EN ビット（レジスタ 0x018 のビット 7）をハイに設定します。

表 7 に示すように、10GHz～40GHz の完全な掃引に必要な通倍器／フィルタ・モードは 7 つだけですが、最適な柔軟性を実現するために、ステート・マシンの最大の深さは 16 になっています。

9 つのプリロード・モードを 16 の状態のいずれかに割り当てることができます。これらの 9 つのモードは、スリープ・モード、レディ・モード、および 10GHz～40GHz の掃引を実行するのに必要な 7 つのモードで構成されています（表 7 を参照）。レジスタ 0x070～レジスタ 0x08F のビットを変更することにより、カスタマイズした一連の動作条件で任意の通倍器／フィルタ・モードを上書きできます。

モードを定義したら、シーケンサが目的のモードを移動する順序を、レジスタ 0x03C～レジスタ 0x043 の状態ビットに目的のモードを順番に入力して設定する必要があります。常にモード 0 を指す状態 0 を除いて、すべての状態が任意のモードを指すことができます。シーケンサは、ステート・マシンの深さまで、状態を順番に移動することに注意してください。

最後に、ステート・マシンの深さ（MULT_STATES、レジスタ 0x018 のビット [3:0]）を設定して、使用する状態の数を定義する必要があります。MULT_STATES は 0 起算です。したがって、深さを 0 に設定すると、MULT_STATE_1（レジスタ 0x03C のビット [7:4]）がループ内での唯一の状態になります。

通倍器／フィルタのステート・マシンを設定して有効化すると、動作は MRST（通倍器リセット、ピン 11）および MADV（通倍器進行、ピン 10）ピンによって制御されます。または、MULT_RST_SPI ビット（レジスタ 0x044 のビット 3）と MULT_ADV_SPI ビット（レジスタ 0x044 のビット 2）により、SPI で動作を制御することもできます。SPI を使用すると、シーケンサ・ピンに直接パルスする場合よりも遅くなることに注意してください。

MRST により、ポインタの現在位置に関係なく、通倍器／フィルタのステート・マシンのポインタを状態 0 に移動させることが可能で、常時アサートできます。状態 0 は常にモード 0 を指し、別のモードに設定することはできません。ただし、モード 0 を任意の通倍器／フィルタ設定で上書きすることはできます。モード 0 は、レジスタ 0x070 およびレジスタ 0x071 で定義します。

MADV パルスは、定義されたシーケンサの深さが一巡するまで、通倍器／フィルタ・ステート・マシンのポインタを一度に 1 つの状態ずつ進めます。一巡した時点で、追加の MADV パルスにより、ポインタは状態 1 に戻ります。これは通常、レディ・モードに設定されています（ただし、状態 1 は任意のモードに設定できます）。状態 1 には、MULT_STATE_1 ビット（レジスタ 0x03C のビット [7:4]）で定義したモードが適用されます。

トランスミッタのステート・マシン

通倍器／フィルタのステート・マシンと同様に、トランスミッタのステート・マシンを使用すると、比較的低速のSPIインターフェースを使用せずに、トランスミッタの状態を素早く切り替えることができます。

このステート・マシンを有効化するには、TX_SEQ_EN ビット（レジスタ 0x016 のビット 7）をハイに設定します。

トランスミッタのステート・マシンは、レジスタ 0x050～レジスタ 0x06F で目的の動作モードを定義することにより、4 つの PA（スリープ、レディ、またはアクティブ）のステータスと 1:4 スプリッタ・ネットワークのステータスを制御します。レディ・ビットとアクティブ・ビットを有効化しない場合、PA はスリープ・モードになります。各モードは、動作条件のカスタム・セットの概要を示しています。

各 PA が送出サイクルを一巡するのに必要な状態は 4 つですが、柔軟性を最適化し、複数の ADAR2001 チップの並列動作に必要な制御ラインの総数を減らすために、ステート・マシンの深さは 70 になっています。同じ 4 つのシーケンサ・ライン（MADV、MRST、TxADV、TxRST）を用いて、最大 16 個の ADAR2001 IC を制御できます。詳細については、[シーケンサ・コントロール・ラッチのバイパス](#)のセクションを参照してください。

モードの定義に従って、レジスタ 0x019～レジスタ 0x03B の状態ビットを目的のモードに設定する必要があります。常にモード 0 を指す状態 0 を除いて、すべての状態が任意のモードを指すようにすることができます。シーケンサは、ステート・マシンの深さまで、状態を順番に移動することに注意してください。

状態を設定したら、TX_STATES ビット（レジスタ 0x017 のビット [6:0]）を変更して、シーケンサが使用する状態の数を設定する必要があります。TX_STATES は 0 起算です。したがって、深さを 0 に設定すると、TX_STATE_1（レジスタ 0x019 のビット [7:4]）がループ内での唯一の状態になります。

トランスミッタのステート・マシンを設定すると、動作は TxRST（トランスミッタ・リセット、ピン 9）および TxADV（トランスミッタ・アドバンス、ピン 8）ピンによって制御されます。または、TX_RST_SPI（レジスタ 0x044 のビット 1）および TX_ADV_SPI ビット（レジスタ 0x044 のビット 0）により、SPI を介して動作を制御することもできます。TxRST は、ポイントの現在位置に関係なく、トランスミッタ・ステート・マシンのポイントを状態 0 に移動させ、常時アサートできます。状態 0

は常にモード 0 を指し、別のモードに設定することはできません。ただし、モード 0 を任意のトランスミッタ設定で上書きすることはできます。モード 0 は、レジスタ 0x050 およびレジスタ 0x051 で定義します。

TxADV パルスは、定義済みのシーケンサの深さが一巡するまで、トランスミッタ・ステート・マシンのポイントを一度に 1 つの状態ずつ進めます。その時点で、追加の TxADV パルスによってポイントが状態 1 に戻ります。状態 1 には、TX_STATE_1 ビット（レジスタ 0x019 のビット [7:4]）で定義したモードが適用されます。

単一チャンネル周波数掃引

図 29 は、チャンネル 1 における 20GHz～40GHz の周波数掃引時に使用できる動作方法を示しています。表 7 に基づき、20GHz～40GHz の掃引時には 3 つの通倍器／フィルタ状態が必要です。この例では、ループ内に 4 つの状態があり、MULT_STATES は 0 から始まるため、ステート・マシンの深さを設定する MULT_STATES（レジスタ 0x018 のビット [3:0]）には 3 を指定します。

図 29 では、以下のようになります。

- 通倍器／フィルタの状態 0 = スリープ（ループ外）
- 通倍器／フィルタの状態 1 = 中間帯域通倍器がレディ
- 通倍器／フィルタの状態 2 = PA への出力は 20GHz～25GHz
- 通倍器／フィルタの状態 3 = PA への出力は 25GHz～30GHz
- 通倍器／フィルタの状態 4 = PA への出力は 30GHz～40GHz

初期状態は、消費電力が最小となるスリープ状態です。MRST ピンにパルスを入力することにより、この状態になります。その後、MADV へのパルスにより、ステート・マシンがループ内の最初の状態に進みます。これは、レディ・状態として定義されます。この場合、中間帯域通倍器には部分的に給電されますがアクティブではなく、BPF がディスイーブルされて中間帯域の高い部分が通過します。このレディ状態を使用することにより、MADV にパルスを追加すると、このサブ回路パスが 10ns 未満でアクティブになります。掃引全体で次の状態にレディ・モードを使用することにより、通倍器／フィルタの切替えとセトリング時間をすべての状態間で 10ns 未満に保つことができます。

適切な数（この場合は 5）のパルスが MADV に印加されると、ステート・マシンは自動的にループの最初の状態（レディ）に戻ります。




図 29. 単一チャンネルでの 20GHz～40GHz の周波数掃引におけるステート・マシンのループ例

単一周波数のチャンネル掃引

図 30 は、トランスミッタのステート・マシンを用いて、固定周波数で単一の ADAR2001 上の 4 つの PA を一巡させる方法を示しています。この例では、ループ内に 6 つの状態があり、TX_STATES は 0 から始まるため、ステート・マシンの深さを設定する TX_STATES (レジスタ 0x017 のビット [6:0]) には 5 を指定します。

図 30 では、以下のようになります。

- トランスミッタの状態 0 = スリープ (ループ外)
- トランスミッタの状態 1 = チャンネル 1 の PA がレディ
- トランスミッタの状態 2 = チャンネル 1 で送出、チャンネル 2 の PA がレディ
- トランスミッタの状態 3 = チャンネル 2 で送出、チャンネル 3 の PA がレディ
- トランスミッタの状態 4 = チャンネル 3 で送出、チャンネル 4 の PA がレディ
- トランスミッタの状態 5 = チャンネル 4 で送出

初期状態はスリープ状態で、消費電力は最小です。TxRST ピンをパルスすることにより、この状態になります。

その後、TxADV へのパルスにより、ステート・マシンがループ内の最初の状態に進みます。これはレディ状態として定義されており、チャンネル 1 は部分的に給電されますがアクティブではありません。チャンネル 1 に入力するスプリッタは、次の状態の切替え速度を上げるためにアクティブになります。次に、TxADV への追加パルスにより、このサブ回路パスが完全にアクティブになります。掃引全体で次の状態にレディ・モードを引き続き使用することで、PA のスイッチングとセトリング時間をすべての状態で最小限に抑えることができます。

適切な数 (この場合は 6) のパルスが TxADV に印加されると、ステート・マシンは自動的にループの最初の状態 (レディ) に戻ります。




図 30. 固定周波数でのチャンネル掃引におけるステート・マシンのループ例

マルチチャンネル周波数掃引

図 31 は、2 つのステート・マシンを用いて、20GHz～40GHz のマルチチャンネル周波数掃引を実行する方法の例を示しています（つまり、1つのチャンネルである周波数範囲を掃引し、次のチャンネルに移動して、掃引を繰り返します）。MULT_STATES（レジスタ 0x018 のビット [3:0]）と TX_STATES（レジスタ 0x017 ビット [6:0]）の両方が 0 から始まるため、この例では、通倍器／フィルタのループ内に3つの状態があることにより MULT_STATES は 2 に指定します。トランスミッタのループ内には4つの状態があるため、TX_STATES は 3 を指定します。

図 31 では、以下ようになります。

- 通倍器／フィルタの状態 0 = スリープ（ループ外）
- 通倍器／フィルタの状態 1 = PA への出力は 20GHz～25GHz
- 通倍器／フィルタの状態 2 = 25GHz～30GHz を PA に出力
- 通倍器／フィルタの状態 3 = 30GHz～40GHz を PA に出力
- トランスミッタの状態 0 = スリープ（ループ外）
- トランスミッタの状態 1 = チャンネル 1 に送出
- トランスミッタの状態 2 = チャンネル 2 で送出
- トランスミッタの状態 3 = チャンネル 3 で送出
- トランスミッタの状態 4 = チャンネル 4 で送出

TxRST と MRST へのリセット・パルスにより、両方のステート・マシンが初期状態になり、これはスリープ・モードとして定義されています。次に、MADV および TxADV へのパルスにより、両方のステート・マシンが最初のアクティブ・状態に進みます。

この例では、初期のレディ状態はスキップされ、回路はスリープ・モードからアクティブ・モードに直接移行します。周波数が掃引されると、MADV に追加のパルスを加えます。通倍器のレディ・モードは、通倍器／フィルタ回路のスイッチングを最速にするのに使用します。

チャンネル 1 での周波数掃引の完了後、MADV と TxADV の両方にパルスを与えると通倍器／フィルタが最初の状態に戻り、トランスミッタがアクティブ・チャンネルを 1 から 2 に切り替えます。次に、MADV ピンへの繰り返しパルスによって周波数掃引が繰り返されます。

この例では、4 つのチャンネルが周波数掃引された後、両方のステート・マシンが最初のアクティブ状態にループ・バックします。大規模なアレイでは、ループをスリープまたはレディ状態にループ・バックさせて、送出する順番を待機させるようにすることを推奨します。

シーケンサのスリープ制御

ADAR2001 の制御を更に簡素化するために、2 つのステート・マシンのスリープ状態をリンクさせて、1 つのシーケンサがスリープ状態になると、もう 1 つのシーケンサが強制的にスリープ状態になるようにさせることができます。このリンクは、目的とする操作を実現するのに必要な状態の総数を制限するのに役立ちます。この機能を使用するには、2 つのスリープ制御ビットのいずれかを設定する必要がありますが、両方を設定する必要はありません。




図 31. 4 チャンネル周波数掃引におけるステート・マシンのループ例

例えば、周波数掃引を行うように ADAR2001 を設定している場合 (図 29 を参照)、TX_SLP_CTRL ビット (レジスタ 0x016 のビット 6) がセットされ通信器/フィルタのシーケンサがリセットされると、トランスミッタのステート・マシンも同様に強制的にスリープになります。つまり、通信器/フィルタがスリープするときだけトランスミッタがスリープするので良ければ、トランスミッタのステート・マシンはスリープ専用の状態を持つ必要はありません。更に、通信器/フィルタのスリープ状態がトランスミッタのスリープ状態を制御するため、通信器/フィルタをスリープ状態から解除すると、トランスミッタもスリープ状態から解除されます。これらはすべて、SPI または 1 つの外部ライン (MADV) のいずれかで制御されます。

シーケンサのスリープ・ホールド

デフォルトでは、シーケンサの 1 つをスリープ制御ビット (MULT_SLP_CTRL または TX_SLP_CTRL) の 1 つにより強制的にスリープ状態にしている場合でも、制御しているシーケンサのカウンタを進めることができます。この動作により、シーケンサのスリープ時にシーケンサのアドバンス信号またはリセット信号が印加されたかどうかに応じて、ステート・マシンがある条件ではスリープ状態になり、別の条件ではスリープ状態が解除される可能性があります。

この動作が望ましくない場合は、スリープ・ホールド・ビット (MULT_SLP_HOLD および TX_SLP_HOLD) をアサートすれば、関連するステート・マシン・カウンタにシーケンサ進行ラインの入力を無視させることができます。カウンタは、SPI からの進行信号も無視します。

ステート・マシン・カウンタは、スリープ・ホールド・ビットがハイの場合でも、リセット信号には常時応答することに注意してください。

スリープ・ホールドを使用する場合は、ステート・マシンをスリープ・モードからの復帰時に確実に目的のモードになるようにすることが必要です。この条件下で両方のシーケンサのアドバンス・ピンのパルスが近すぎる場合、制御中のシーケンサが予期した状態に移行しない可能性があります。これを防ぐには、2 番目に来る制御中のシーケンサのパルスから立上がりエッジが最小 3ns だけ離れるように、進行パルスをずらす必要があります。この条件下でのシーケンサのパルス方法の例については、図 32 を参照してください。

TX_SLP_HOLD REGISTER 0x016, BIT 5 = 1 MULT_SLP_HOLD REGISTER 0x018, BIT 5 = 0
TX_SLP_CTRL REGISTER 0x016, BIT 6 = 1 MULT_SLP_CTRL REGISTER 0x018, BIT 6 = 0




図 32. トランスミッタ・ステート・マシンのスリープ・ホールドを有効化した場合、確実に進行させるためにシーケンサの進行ピンにパルス入力する方法の例

シーケンサ・コントロール・ラッチのバイパス

通常、シーケンサの制御ラインがパルスされると、制御パルスの立上がりエッジで次の状態がロードされ、同じパルスの立下がりエッジで様々な信号ブロックにラッチされます。ラッチは、すべての内部制御信号を整列させ、変更が同時に行われるようにします。

シーケンサ設定レジスタ (レジスタ 0x016 のビット 4 およびレジスタ 0x018 のビット 4) のバイパス・ビット (TX_CTL_LATCH_BYP および MULT_CTL_LATCH_BYP) をセットすることにより、内部制御信号のラッチをバイパスできます。

ラッチをバイパスすると、立上がりエッジ後に可能な限り早く新しい状態が有効になります。内部制御信号が整列していないため、ラッチを使用する場合と比較して、状態間の切替え時間全体が長くなる可能性があります。また、内部制御信号でグリッチが発生し、RF ブロックで望ましくないトランジェント現象が発生しやすくなります。

このラッチは、新しいデータが様々なブロックに送られる前の最終確認であることに注意してください。したがって、ADAR2001 を手動モードまたは SPI モード (シーケンサを無効化) で使用する場合、ラッチをバイパスする必要があります。ラッチをバイパスしない場合、外部シーケンサ・ピンにパルス入力がない限り、ブロックは新しい命令を受信しません。ただし、この動作モードではシーケンサが無効化されているため、ほとんど問題になりません。

並列チップ制御

最大 16 個のデバイス (合計 64 チャンネル) まで、4 つのステート・マシン制御ライン、3 つの共通 SPI ライン、および各チップの CS ラインの単一セットで駆動できます。この方法を使用すると、デジタル制御ラインの総数は 7 + N になります。N は ADAR2001 IC の数です (基本的な図については図 33 を参照)。並列チップ制御により、デジタル制御ラインの総数を最小限に抑えることができます。SDOACTIVE (レジスタ 0x00 のビット 4) および SDOACTIVE ビット (レジスタ 0x00 のビット 3) をローに設定することにより 3 線モードを選択した場合、SPI ラインを 2 本の共通ラインに減らすことができます。3 線式 SPI モードを使用する場合、デジタル・ラインの総数は 6 + N になります。




図 33. 最大 16 個の ADAR2001 デバイスを並列にしてアドレス指定および制御するための SPI ラインおよびステート・マシン・デジタル・ライン

マルチチップ周波数とチャンネル掃引

図 34 は、2 つのステート・マシンを用いてマルチチップの周波数とチャンネルの掃引を 10GHz~16GHz で実行する方法例を示しています（つまり、固定周波数範囲で単一チップの4チャンネルすべてを掃引して、次のチップでチャンネル掃引を繰り返し、更に次の周波数に移動してプロセスを繰り返します）。この例では、ステート・マシンの制御ラインが最大 16 個のデバイス（64 チャンネル、図 33 を参照）に対して並列に接続されていると想定しています。

最初は、TxRST と MRST へのパルスにより、両方のステート・マシンが状態 0、この例の場合では、スリープ・モードになります。

次に、MADV と TxADV へのパルスにより、両方のステート・マシンが最初のアクティブ状態（ADAR2001 IC 1 のチャンネル 1 で送出）に進みます。TxADV ラインに追加のパルスを印加して、

最初の ADAR2001 のすべてのトランスミッタ・チャンネルを連続的に切り替えます。

最初のデバイスで 4 つのチャンネルがすべて掃引された後、TxADV への追加パルスにより ADAR2001 IC 2 のチャンネル 1 がアクティブになり、最初のチップにあるチャンネル 4 の PA がレディ・モードになって、PA がオフになる前に通倍器／フィルタ信号が中断されるのを防ぎます。このシーケンスは、16 個すべての ADAR2001 IC の 64 チャンネルすべてが最初の周波数または周波数範囲で送出するまで続きます。

その時点で、パルスを MADV と TxADV の両方に印加して、通倍器／フィルタ・シーケンサを次の目的の周波数範囲に進め、ADAR2001 IC 1 にあるチャンネル 1 の PA をアクティブ・モードに戻します。別の一連の TxADV パルスが、ADAR2001 IC 16 の最後のチャンネルが新しい周波数または周波数範囲で送出するまで続きます。




図 34. 16 チップでの周波数とチャンネル掃引のステート・マシンのループ例

表 8 は、これまで説明した、各 ADAR2001 のトランスミッタ・ステート・マシンの設定方法とシーケンスの動作を示しています。各デバイスは4つの状態でのみ完全にオンになりますが、これらの4つのオン状態はすべて互いにオフセットされます。並列に駆動されるすべてのデバイスのステート・マシンで最大 64 チャンネルが掃引されるこのシーケンスを実行するには、ループ内で 64 のトランスミッタ状態を使用し、スリープ状態（状態 0）をリセット状態として使用します。表 8 において、SLP はスリー

プ状態（状態 0）、CH1～CH4 はアクティブに送出しているチャンネル（チャンネル 1、チャンネル 2、チャンネル 3、またはチャンネル 4）、RDY はレディ・モードを示しています。

表 8 に示すマス目の後に送出するマス目がアレイ内の 16 チップに更に存在する場合、このマス目でリセット・パルスを送信して、シーケンサを初期のスリープ・モードにし、送出する順番まで待機するようにします。

表 8. チップとチャンネル掃引に共有シーケンサ・ラインを使用した 16 個の ADAR2001 チップのトランスミッタ・シーケンサ設定

Tx State	ADAR2001 Chip Number																Function
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	
(Reset) 0	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	All sleep
1	CH1	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	RDY	Chip 1 transmitting
2	CH2	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
3	CH3	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
4	CH4	RDY	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
5	RDY	CH1	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	Chip 2 transmitting
6	SLP	CH2	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
7	SLP	CH3	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
8	SLP	CH4	RDY	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
9	SLP	RDY	CH1	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	Chip 3 transmitting
10	SLP	SLP	CH2	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
11	SLP	SLP	CH3	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
12	SLP	SLP	CH4	RDY	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
13	SLP	SLP	RDY	CH1	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	Chip 4 transmitting
14	SLP	SLP	SLP	CH2	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
15	SLP	SLP	SLP	CH3	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
16	SLP	SLP	SLP	CH4	RDY	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
17	SLP	SLP	SLP	RDY	CH1	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	Chip 5 transmitting
18	SLP	SLP	SLP	SLP	CH2	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
19	SLP	SLP	SLP	SLP	CH3	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
20	SLP	SLP	SLP	SLP	CH4	RDY	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
21	SLP	SLP	SLP	SLP	RDY	CH1	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	Chip 6 transmitting
22	SLP	SLP	SLP	SLP	SLP	CH2	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
23	SLP	SLP	SLP	SLP	SLP	CH3	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
24	SLP	SLP	SLP	SLP	SLP	CH4	RDY	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
25	SLP	SLP	SLP	SLP	SLP	RDY	CH1	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	Chip 7 transmitting
26	SLP	SLP	SLP	SLP	SLP	SLP	CH2	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
27	SLP	SLP	SLP	SLP	SLP	SLP	CH3	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
28	SLP	SLP	SLP	SLP	SLP	SLP	CH4	RDY	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
29	SLP	SLP	SLP	SLP	SLP	SLP	RDY	CH1	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	Chip 8 transmitting
30	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH2	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
31	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH3	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
32	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH4	RDY	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
33	SLP	SLP	SLP	SLP	SLP	SLP	SLP	RDY	CH1	SLP	SLP	SLP	SLP	SLP	SLP	SLP	Chip 9 transmitting
34	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH2	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
35	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH3	SLP	SLP	SLP	SLP	SLP	SLP	SLP	
36	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH4	RDY	SLP	SLP	SLP	SLP	SLP	SLP	

Tx State	ADAR2001 Chip Number																Function
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	
37	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	RDY	CH1	SLP	SLP	SLP	SLP	SLP	SLP	Chip 10 transmitting
38	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH2	SLP	SLP	SLP	SLP	SLP	SLP	
39	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH3	SLP	SLP	SLP	SLP	SLP	SLP	
40	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH4	RDY	SLP	SLP	SLP	SLP	SLP	
41	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	RDY	CH1	SLP	SLP	SLP	SLP	SLP	Chip 11 transmitting
42	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH2	SLP	SLP	SLP	SLP	SLP	
43	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH3	SLP	SLP	SLP	SLP	SLP	
44	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH4	RDY	SLP	SLP	SLP	SLP	
45	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	RDY	CH1	SLP	SLP	SLP	SLP	Chip 12 transmitting
46	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH2	SLP	SLP	SLP	SLP	
47	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH3	SLP	SLP	SLP	SLP	
48	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH4	RDY	SLP	SLP	SLP	
49	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	RDY	CH1	SLP	SLP	SLP	Chip 13 transmitting
50	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH2	SLP	SLP	SLP	
51	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH3	SLP	SLP	SLP	
52	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH4	RDY	SLP	SLP	
53	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	RDY	CH1	SLP	SLP	Chip 14 transmitting
54	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH2	SLP	SLP	
55	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH3	SLP	SLP	
56	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH4	RDY	SLP	
57	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	RDY	CH1	SLP	Chip 15 transmitting
58	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH2	SLP	
59	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH3	SLP	
60	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH4	RDY	
61	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	RDY	CH1	Chip 16 transmitting
62	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH2	
63	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH3	
64	RDY	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	SLP	CH4	

バイアス・ポイント

表 9. デフォルトのバイアス・ポイント

レジスタ アドレス	レジスタ名	ビット・ フィールド名	レジスタ・ ビット	デフォルト値	説明
0x011	BIAS_CURRENT_MULT1	MULT_LOW_BIAS	[3:0]	0xBB	低および中間帯域通倍器のバイアス電流
		MULT_MID_BIAS	[7:4]	0xB	低帯域通倍器のバイアス電流
		MULT_HIGH_BIAS		0xB	中間帯域通倍器のバイアス電流
0x012	BIAS_CURRENT_MULT2	MULT_HIGH_BIAS	[3:0]	0x0B	高帯域通倍器のバイアス電流
				0xB	高帯域通倍器のバイアス電流
0x013	BIAS_CURRENT_RFAMP	RF_AMP1_BIAS	[3:0]	0x75	RF バッファ・アンプのバイアス電流
		RF_AMP2_BIAS	[7:4]	0x05	RF バッファ入力段のバイアス電流
				0x07	RF バッファ出力段のバイアス電流
0x014	BIAS_CURRENT_SPLT	SPLT1_BIAS	[3:0]	0xB5	アクティブ・スプリッタのバイアス電流
				0x5	初段アクティブ・スプリッタのバイアス電流
		SPLT2_BIAS	[7:4]	0xB	第2段アクティブ・スプリッタのバイアス電流
0x015	BIAS_CURRENT_PA			0x0C	パワー・アンプのバイアス電流
		PA_BIAS	[3:0]	0xC	パワー・アンプのバイアス電流

レジスタの一覧

表 10. ADAR2001 のレジスタ一覧

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x000	INTERFACE_CONFIG_A	7	SOFTRESET	ソフト・リセット	0x0	R/W
		6	LSB_FIRST	LSB ファースト	0x0	R/W
		5	ADDR_ASCN	アドレス・アセンション	0x0	R/W
		4	SDOACTIVE	SDO アクティブ	0x1	R/W
		3	SDOACTIVE_	SDO アクティブ	0x1	R/W
		2	ADDR_ASCN_	アドレス・アセンション	0x0	R/W
		1	LSB_FIRST_	LSB ファースト	0x0	R/W
		0	SOFTRESET_	ソフト・リセット	0x0	R/W
0x001	INTERFACE_CONFIG_B	7	SINGLE_INSTRUCTION	単一命令	0x0	R/W
		6	CS_STALL	CS停止	0x0	R/W
		5	MASTER_SLAVE_RB	マスタ・スレーブのリードバック	0x0	R/W
		4	SLOW_INTERFACE_CTRL	低速インターフェース制御	0x0	R/W
		3	RESERVED	予備。	0x0	R
		[2:1]	SOFT_RESET	ソフト・リセット	0x0	R/W
		0	RESERVED	予備	0x0	R
0x002	DEV_CONFIG	[7:4]	DEV_STATUS	デバイスのステータス	0x1	R/W
		[3:2]	CUST_OPERATING_MODE	カスタム動作モード	0x0	R/W
		[1:0]	NORM_OPERATING_MODE	通常動作モード	0x0	R/W
0x003	CHIP_TYPE	[7:0]	CHIP_TYPE	チップ・タイプ	0x0	R
0x004	PRODUCT_ID_H	[7:0]	PRODUCT_ID[15:8]	製品 ID ハイ	0x0	R
0x005	PRODUCT_ID_L	[7:0]	PRODUCT_ID[7:0]	製品 ID ロー	0x0	R
0x00A	SCRATCH_PAD	[7:0]	SCRATCHPAD	スクラッチ・パッド	0x0	R/W
0x00B	SPI_REV	[7:0]	SPI_REV	SPI リビジョン	0x0	R
0x00C	VENDOR_ID_H	[7:0]	VENDOR_ID[15:8]	ベンダーID ハイ	0x0	R
0x00D	VENDOR_ID_L	[7:0]	VENDOR_ID[7:0]	ベンダーID ロー	0x0	R
0x00F	TRANSFER_REG	[7:1]	RESERVED	予備	0x0	R
		0	MASTER_SLAVE_XFER	マスタ・スレーブの転送	0x0	R/W
0x010	PWRON	[7:1]	RESERVED	予備	0x0	R
		0	PWRON	チップのパワーアップ	0x1	R/W
0x011	BIAS_CURRENT_MULT1	[7:4]	MULT_MID_BIAS	通倍器中間帯域 4×のバイアス電流設定	0xB	R/W
		[3:0]	MULT_LOW_BIAS	通倍器低帯域 4×のバイアス電流設定	0xB	R/W
0x012	BIAS_CURRENT_MULT2	[7:4]	RESERVED	予備	0x0	R/W
		[3:0]	MULT_HIGH_BIAS	通倍器高帯域 4×のバイアス電流設定	0xB	R/W
0x013	BIAS_CURRENT_RFAMP	[7:4]	RF_AMP2_BIAS	RF アンプ出力段のバイアス電流設定	0x7	R/W
		[3:0]	RF_AMP1_BIAS	RF アンプ入力段のバイアス電流設定	0x5	R/W
0x014	BIAS_CURRENT_SPLT	[7:4]	SPLT2_BIAS	第 2 段アクティブ・スプリッタのバイアス電流設定	0xB	R/W
		[3:0]	SPLT1_BIAS	初段アクティブ・スプリッタのバイアス電流設定	0x5	R/W
0x015	BIAS_CURRENT_PA	[7:4]	RESERVED	予備	0x0	R
		[3:0]	PA_BIAS	PA のバイアス電流設定	0xC	R/W
0x016	TX_SEQUENCER_SETUP	7	TX_SEQ_EN	トランスミッタ・シーケンサをイネーブル	0x0	R/W
		6	TX_SLP_CTRL	トランスミッタのスリープ・モード制御を設定	0x0	R/W
		5	TX_SLP_HOLD	通倍器のスリープ・モード時にトランスミッタ・シーケンサの状態を保持	0x0	R/W
		4	TX_CTL_LATCH_BYP	トランスミッタ制御のコントロール・ラッチをバイパス	0x1	R/W
		[3:0]	RESERVED	予備	0x0	R

データシート

ADAR2001

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x017	TX_SEQUENCER_SETUP2	7	RESERVED	予備	0x0	R
		[6:0]	TX_STATES	トランスミッタ・シーケンサの深さを設定	0x0	R/W
0x018	MULT_SEQUENCER_SETUP	7	MULT_SEQ_EN	通倍器シーケンサをイネーブル	0x0	R/W
		6	MULT_SLP_CTRL	通倍器のスリープ・モード制御を設定	0x0	R/W
		5	MULT_SLP_HOLD	トランスミッタのスリープ・モード時に通倍器シーケンサの状態を保持	0x0	R/W
		4	MULT_CTL_LATCH_BYP	通倍器制御のコントロール・ラッチをバイパス	0x1	R/W
		[3:0]	MULT_STATES	通倍器シーケンサの深さを設定	0x0	R/W
0x019	TX_STATES_1_2	[7:4]	TX_STATE_1	トランスミッタ・シーケンサの状態 1 のモード選択	0x0	R/W
		[3:0]	TX_STATE_2	トランスミッタ・シーケンサの状態 2 のモード選択	0x0	R/W
0x01A	TX_STATES_3_4	[7:4]	TX_STATE_3	トランスミッタ・シーケンサの状態 3 のモード選択	0x0	R/W
		[3:0]	TX_STATE_4	トランスミッタ・シーケンサの状態 4 のモード選択	0x0	R/W
0x01B	TX_STATES_5_6	[7:4]	TX_STATE_5	トランスミッタ・シーケンサの状態 5 のモード選択	0x0	R/W
		[3:0]	TX_STATE_6	トランスミッタ・シーケンサの状態 6 のモード選択	0x0	R/W
0x01C	TX_STATES_7_8	[7:4]	TX_STATE_7	トランスミッタ・シーケンサの状態 7 のモード選択	0x0	R/W
		[3:0]	TX_STATE_8	トランスミッタ・シーケンサの状態 8 のモード選択	0x0	R/W
0x01D	TX_STATES_9_10	[7:4]	TX_STATE_9	トランスミッタ・シーケンサの状態 9 のモード選択	0x0	R/W
		[3:0]	TX_STATE_10	トランスミッタ・シーケンサの状態 10 のモード選択	0x0	R/W
0x01E	TX_STATES_11_12	[7:4]	TX_STATE_11	トランスミッタ・シーケンサの状態 11 のモード選択	0x0	R/W
		[3:0]	TX_STATE_12	トランスミッタ・シーケンサの状態 12 のモード選択	0x0	R/W
0x01F	TX_STATES_13_14	[7:4]	TX_STATE_13	トランスミッタ・シーケンサの状態 13 のモード選択	0x0	R/W
		[3:0]	TX_STATE_14	トランスミッタ・シーケンサの状態 14 のモード選択	0x0	R/W
0x020	TX_STATES_15_16	[7:4]	TX_STATE_15	トランスミッタ・シーケンサの状態 15 のモード選択	0x0	R/W
		[3:0]	TX_STATE_16	トランスミッタ・シーケンサの状態 16 のモード選択	0x0	R/W
0x021	TX_STATES_17_18	[7:4]	TX_STATE_17	トランスミッタ・シーケンサの状態 17 のモード選択	0x0	R/W
		[3:0]	TX_STATE_18	トランスミッタ・シーケンサの状態 18 のモード選択	0x0	R/W
0x022	TX_STATES_19_20	[7:4]	TX_STATE_19	トランスミッタ・シーケンサの状態 19 のモード選択	0x0	R/W
		[3:0]	TX_STATE_20	トランスミッタ・シーケンサの状態 20 のモード選択	0x0	R/W
0x023	TX_STATES_21_22	[7:4]	TX_STATE_21	トランスミッタ・シーケンサの状態 21 のモード選択	0x0	R/W
		[3:0]	TX_STATE_22	トランスミッタ・シーケンサの状態 22 のモード選択	0x0	R/W
0x024	TX_STATES_23_24	[7:4]	TX_STATE_23	トランスミッタ・シーケンサの状態 23 のモード選択	0x0	R/W
		[3:0]	TX_STATE_24	トランスミッタ・シーケンサの状態 24 のモード選択	0x0	R/W
0x025	TX_STATES_25_26	[7:4]	TX_STATE_25	トランスミッタ・シーケンサの状態 25 のモード選択	0x0	R/W
		[3:0]	TX_STATE_26	トランスミッタ・シーケンサの状態 26 のモード選択	0x0	R/W
0x026	TX_STATES_27_28	[7:4]	TX_STATE_27	トランスミッタ・シーケンサの状態 27 のモード選択	0x0	R/W
		[3:0]	TX_STATE_28	トランスミッタ・シーケンサの状態 28 のモード選択	0x0	R/W
0x027	TX_STATES_29_30	[7:4]	TX_STATE_29	トランスミッタ・シーケンサの状態 29 のモード選択	0x0	R/W
		[3:0]	TX_STATE_30	トランスミッタ・シーケンサの状態 30 のモード選択	0x0	R/W
0x028	TX_STATES_31_32	[7:4]	TX_STATE_31	トランスミッタ・シーケンサの状態 31 のモード選択	0x0	R/W
		[3:0]	TX_STATE_32	トランスミッタ・シーケンサの状態 32 のモード選択	0x0	R/W
0x029	TX_STATES_33_34	[7:4]	TX_STATE_33	トランスミッタ・シーケンサの状態 33 のモード選択	0x0	R/W
		[3:0]	TX_STATE_34	トランスミッタ・シーケンサの状態 34 のモード選択	0x0	R/W
0x02A	TX_STATES_35_36	[7:4]	TX_STATE_35	トランスミッタ・シーケンサの状態 35 のモード選択	0x0	R/W
		[3:0]	TX_STATE_36	トランスミッタ・シーケンサの状態 36 のモード選択	0x0	R/W
0x02B	TX_STATES_37_38	[7:4]	TX_STATE_37	トランスミッタ・シーケンサの状態 37 のモード選択	0x0	R/W
		[3:0]	TX_STATE_38	トランスミッタ・シーケンサの状態 38 のモード選択	0x0	R/W
0x02C	TX_STATES_39_40	[7:4]	TX_STATE_39	トランスミッタ・シーケンサの状態 39 のモード選択	0x0	R/W
		[3:0]	TX_STATE_40	トランスミッタ・シーケンサの状態 40 のモード選択	0x0	R/W
0x02D	TX_STATES_41_42	[7:4]	TX_STATE_41	トランスミッタ・シーケンサの状態 41 のモード選択	0x0	R/W
		[3:0]	TX_STATE_42	トランスミッタ・シーケンサの状態 42 のモード選択	0x0	R/W

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x02E	TX_STATES_43_44	[7:4]	TX_STATE_43	トランスミッタ・シーケンサの状態 43 のモード選択	0x0	R/W
		[3:0]	TX_STATE_44	トランスミッタ・シーケンサの状態 44 のモード選択	0x0	R/W
0x02F	TX_STATES_45_46	[7:4]	TX_STATE_45	トランスミッタ・シーケンサの状態 45 のモード選択	0x0	R/W
		[3:0]	TX_STATE_46	トランスミッタ・シーケンサの状態 46 のモード選択	0x0	R/W
0x030	TX_STATES_47_48	[7:4]	TX_STATE_47	トランスミッタ・シーケンサの状態 47 のモード選択	0x0	R/W
		[3:0]	TX_STATE_48	トランスミッタ・シーケンサの状態 48 のモード選択	0x0	R/W
0x031	TX_STATES_49_50	[7:4]	TX_STATE_49	トランスミッタ・シーケンサの状態 49 のモード選択	0x0	R/W
		[3:0]	TX_STATE_50	トランスミッタ・シーケンサの状態 50 のモード選択	0x0	R/W
0x032	TX_STATES_51_52	[7:4]	TX_STATE_51	トランスミッタ・シーケンサの状態 51 のモード選択	0x0	R/W
		[3:0]	TX_STATE_52	トランスミッタ・シーケンサの状態 52 のモード選択	0x0	R/W
0x033	TX_STATES_53_54	[7:4]	TX_STATE_53	トランスミッタ・シーケンサの状態 53 のモード選択	0x0	R/W
		[3:0]	TX_STATE_54	トランスミッタ・シーケンサの状態 54 のモード選択	0x0	R/W
0x034	TX_STATES_55_56	[7:4]	TX_STATE_55	トランスミッタ・シーケンサの状態 55 のモード選択	0x0	R/W
		[3:0]	TX_STATE_56	トランスミッタ・シーケンサの状態 56 のモード選択	0x0	R/W
0x035	TX_STATES_57_58	[7:4]	TX_STATE_57	トランスミッタ・シーケンサの状態 57 のモード選択	0x0	R/W
		[3:0]	TX_STATE_58	トランスミッタ・シーケンサの状態 58 のモード選択	0x0	R/W
0x036	TX_STATES_59_60	[7:4]	TX_STATE_59	トランスミッタ・シーケンサの状態 59 のモード選択	0x0	R/W
		[3:0]	TX_STATE_60	トランスミッタ・シーケンサの状態 60 のモード選択	0x0	R/W
0x037	TX_STATES_61_62	[7:4]	TX_STATE_61	トランスミッタ・シーケンサの状態 61 のモード選択	0x0	R/W
		[3:0]	TX_STATE_62	トランスミッタ・シーケンサの状態 62 のモード選択	0x0	R/W
0x038	TX_STATES_63_64	[7:4]	TX_STATE_63	トランスミッタ・シーケンサの状態 63 のモード選択	0x0	R/W
		[3:0]	TX_STATE_64	トランスミッタ・シーケンサの状態 64 のモード選択	0x0	R/W
0x039	TX_STATES_65_66	[7:4]	TX_STATE_65	トランスミッタ・シーケンサの状態 65 のモード選択	0x0	R/W
		[3:0]	TX_STATE_66	トランスミッタ・シーケンサの状態 66 のモード選択	0x0	R/W
0x03A	TX_STATES_67_68	[7:4]	TX_STATE_67	トランスミッタ・シーケンサの状態 67 のモード選択	0x0	R/W
		[3:0]	TX_STATE_68	トランスミッタ・シーケンサの状態 68 のモード選択	0x0	R/W
0x03B	TX_STATES_69_70	[7:4]	TX_STATE_69	トランスミッタ・シーケンサの状態 69 のモード選択	0x0	R/W
		[3:0]	TX_STATE_70	トランスミッタ・シーケンサの状態 70 のモード選択	0x0	R/W
0x03C	MULT_STATES_1_2	[7:4]	MULT_STATE_1	通倍器シーケンサの状態 1 のモード選択	0x0	R/W
		[3:0]	MULT_STATE_2	通倍器シーケンサの状態 2 のモード選択	0x0	R/W
0x03D	MULT_STATES_3_4	[7:4]	MULT_STATE_3	通倍器シーケンサの状態 3 のモード選択	0x0	R/W
		[3:0]	MULT_STATE_4	通倍器シーケンサの状態 4 のモード選択	0x0	R/W
0x03E	MULT_STATES_5_6	[7:4]	MULT_STATE_5	通倍器シーケンサの状態 5 のモード選択	0x0	R/W
		[3:0]	MULT_STATE_6	通倍器シーケンサの状態 6 のモード選択	0x0	R/W
0x03F	MULT_STATES_7_8	[7:4]	MULT_STATE_7	通倍器シーケンサの状態 7 のモード選択	0x0	R/W
		[3:0]	MULT_STATE_8	通倍器シーケンサの状態 8 のモード選択	0x0	R/W
0x040	MULT_STATES_9_10	[7:4]	MULT_STATE_9	通倍器シーケンサの状態 9 のモード選択	0x0	R/W
		[3:0]	MULT_STATE_10	通倍器シーケンサの状態 10 のモード選択	0x0	R/W
0x041	MULT_STATES_11_12	[7:4]	MULT_STATE_11	通倍器シーケンサの状態 11 のモード選択	0x0	R/W
		[3:0]	MULT_STATE_12	通倍器シーケンサの状態 12 のモード選択	0x0	R/W
0x042	MULT_STATES_13_14	[7:4]	MULT_STATE_13	通倍器シーケンサの状態 13 のモード選択	0x0	R/W
		[3:0]	MULT_STATE_14	通倍器シーケンサの状態 14 のモード選択	0x0	R/W
0x043	MULT_STATES_15_16	[7:4]	MULT_STATE_15	通倍器シーケンサの状態 15 のモード選択	0x0	R/W
		[3:0]	MULT_STATE_16	通倍器シーケンサの状態 16 のモード選択	0x0	R/W
0x044	SEQUENCER_CTRL_SPI	[7:4]	RESERVED	予備	0x0	R
		3	MULT_RST_SPI	通倍器シーケンサをリセット	0x0	R/W
		2	MULT_ADV_SPI	通倍器シーケンサの状態を進行	0x0	R/W
		1	TX_RST_SPI	トランスミッタ・シーケンサをリセット	0x0	R/W
		0	TX_ADV_SPI	トランスミッタ・シーケンサの状態を進行	0x0	R/W

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x045	TX_EN1_SPI	7	CH1_RDY_SPI	SPI モードのチャンネル 1・レディ・イネーブル	0x0	R/W
		6	CH1_ACT_SPI	SPI モードのチャンネル 1・アクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_SPI	SPI モードのチャンネル 2・レディ・イネーブル	0x0	R/W
		4	CH2_ACT_SPI	SPI モードのチャンネル 2・アクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_SPI	SPI モードのチャンネル 3・レディ・イネーブル	0x0	R/W
		2	CH3_ACT_SPI	SPI モードのチャンネル 3・アクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_SPI	SPI モードのチャンネル 4・レディ・イネーブル	0x0	R/W
		0	CH4_ACT_SPI	SPI モードのチャンネル 4・アクティブ・イネーブル	0x0	R/W
0x046	TX_EN2_SPI	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_SPI	SPI モードのアクティブ・スプリッタ 1・イネーブル	0x0	R/W
		1	SPLT12_EN_SPI	SPI モードのチャンネル 1～チャンネル 2 のアクティブ・スプリッタのイネーブル	0x0	R/W
		0	SPLT34_EN_SPI	SPI モードのチャンネル 3～チャンネル 4 のアクティブ・スプリッタのイネーブル	0x0	R/W
0x047	MULT_EN_SPI	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_SPI	SPI モードの RF アンプ・イネーブル	0x0	R/W
		5	MULT_LOW_RDY_SPI	SPI モードの低帯域レディ・イネーブル	0x0	R/W
		4	MULT_LOW_ACT_SPI	SPI モードの低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_SPI	SPI モードの中間帯域レディ・イネーブル	0x0	R/W
		2	MULT_MID_ACT_SPI	SPI モードの中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_SPI	SPI モードの高帯域レディ・イネーブル	0x0	R/W
		0	MULT_HIGH_ACT_SPI	SPI モードの高帯域アクティブ・イネーブル	0x0	R/W
0x048	MULT_PASS_SPI	7	BPF_SPI	SPI モードの BPF 選択	0x0	R/W
		6	PA_NOTCH_SPI	SPI モードのノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_SPI	SPI モードの減衰器設定	0x0	R/W
0x049	DET_ENABLES	[7:4]	RESERVED	予備	0x0	R
		3	CH4_DET_EN	チャンネル 4 のパワー・ディテクタをイネーブル	0x0	R/W
		2	CH3_DET_EN	チャンネル 3 のパワー・ディテクタをイネーブル	0x0	R/W
		1	CH2_DET_EN	チャンネル 2 のパワー・ディテクタをイネーブル	0x0	R/W
		0	CH1_DET_EN	チャンネル 1 のパワー・ディテクタをイネーブル	0x0	R/W
0x04A	ADC_CTRL	7	ADC_CLKFREQ_SEL	ADC クロック周波数の選択	0x0	R/W
		6	ADC_EN	コンパレータをオン、ステート・マシンをリセット	0x0	R/W
		5	CLK_EN	クロック発振器をオン	0x0	R/W
		4	ST_CONV	変換サイクルをパルス・トリガ	0x0	R/W
		[3:1]	MUX_SEL	ADC 入力信号の選択	0x0	R/W
		0	ADC_EOC	ADC 変換終了信号	0x0	R
0x04B	ADC_OUTPUT	[7:0]	ADC	ADC 出力ワード	0x0	R
0x04C	TX_CURR_MODE	[7:4]	RESERVED	予備	0x0	R
		[3:0]	TX_CURR_MODE	現在のトランスミッタ・モードをリードバック	0x0	R
0x04D	TX_CURR_STATE	7	RESERVED	予備	0x0	R
		[6:0]	TX_CURR_STATE	現在のトランスミッタ・シーケンサ・カウントをリードバック	0x0	R
0x04E	MULT_STATUS	[7:4]	MULT_CURR_STATE	現在の通倍器シーケンサ・カウントをリードバック	0x0	R
		[3:0]	MULT_CURR_MODE	現在の通倍器モードをリードバック	0x0	R
0x04F	REV_ID	[7:0]	REV_ID	チップ・リビジョン ID	0x0	R

データシート

ADAR2001

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x050	TX_EN1_MODE_0	7	CH1_RDY_MD0	トランスミッタ・モード0のチャンネル1のレディ・イネーブル	0x0	R/W
		6	CH1_ACT_MD0	トランスミッタ・モード0のチャンネル1のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD0	トランスミッタ・モード0のチャンネル2のレディ・イネーブル	0x0	R/W
		4	CH2_ACT_MD0	トランスミッタ・モード0のチャンネル2のアクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_MD0	トランスミッタ・モード0のチャンネル3のレディ・イネーブル	0x0	R/W
		2	CH3_ACT_MD0	トランスミッタ・モード0のチャンネル3のアクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_MD0	トランスミッタ・モード0のチャンネル4のレディ・イネーブル	0x0	R/W
		0	CH4_ACT_MD0	トランスミッタ・モード0のチャンネル4のアクティブ・イネーブル	0x0	R/W
0x051	TX_EN2_MODE_0	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD0	トランスミッタ・モード0のアクティブ・スプリッタ1のイネーブル	0x0	R/W
		1	SPLT12_EN_MD0	トランスミッタ・モード0のチャンネル1～チャンネル2のアクティブ・スプリッタのイネーブル	0x0	R/W
		0	SPLT34_EN_MD0	トランスミッタ・モード0のチャンネル3～チャンネル4のアクティブ・スプリッタのイネーブル	0x0	R/W
0x052	TX_EN1_MODE_1	7	CH1_RDY_MD1	トランスミッタ・モード1のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD1	トランスミッタ・モード1のチャンネル1のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD1	トランスミッタ・モード1のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD1	トランスミッタ・モード1のチャンネル2のアクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_MD1	トランスミッタ・モード1のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD1	トランスミッタ・モード1のチャンネル3のアクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_MD1	トランスミッタ・モード1のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD1	トランスミッタ・モード1のチャンネル4のアクティブ・イネーブル	0x0	R/W
0x053	TX_EN2_MODE_1	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD1	トランスミッタ・モード1のアクティブ・スプリッタ1のイネーブル	0x1	R/W
		1	SPLT12_EN_MD1	トランスミッタ・モード1のチャンネル1～チャンネル2のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD1	トランスミッタ・モード1のチャンネル3～チャンネル4のアクティブ・スプリッタのイネーブル	0x1	R/W
0x054	TX_EN1_MODE_2	7	CH1_RDY_MD2	トランスミッタ・モード2のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD2	トランスミッタ・モード2のチャンネル1のアクティブ・イネーブル	0x1	R/W
		5	CH2_RDY_MD2	トランスミッタ・モード2のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD2	トランスミッタ・モード2のチャンネル2のアクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_MD2	トランスミッタ・モード2のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD2	トランスミッタ・モード2のチャンネル3のアクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_MD2	トランスミッタ・モード2のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD2	トランスミッタ・モード2のチャンネル4のアクティブ・イネーブル	0x0	R/W
0x055	TX_EN2_MODE_2	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD2	トランスミッタ・モード2のアクティブ・スプリッタ1のイネーブル	0x1	R/W
		1	SPLT12_EN_MD2	トランスミッタ・モード2のチャンネル1～チャンネル2のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD2	トランスミッタ・モード2のチャンネル3～チャンネル4のアクティブ・スプリッタのイネーブル	0x1	R/W
0x056	TX_EN1_MODE_3	7	CH1_RDY_MD3	トランスミッタ・モード3のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD3	トランスミッタ・モード3のチャンネル1のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD3	トランスミッタ・モード3のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD3	トランスミッタ・モード3のチャンネル2のアクティブ・イネーブル	0x1	R/W
		3	CH3_RDY_MD3	トランスミッタ・モード3のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD3	トランスミッタ・モード3のチャンネル3のアクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_MD3	トランスミッタ・モード3のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD3	トランスミッタ・モード3のチャンネル4のアクティブ・イネーブル	0x0	R/W

データシート

ADAR2001

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x057	TX_EN2_MODE_3	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD3	トランスミッタ・モード3のアクティブ・スプリッタ1のイネーブル	0x1	R/W
		1	SPLT12_EN_MD3	トランスミッタ・モード3のチャンネル1〜チャンネル2のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD3	トランスミッタ・モード3のチャンネル3〜チャンネル4のアクティブ・スプリッタのイネーブル	0x1	R/W
0x058	TX_EN1_MODE_4	7	CH1_RDY_MD4	トランスミッタ・モード4のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD4	トランスミッタ・モード4のチャンネル1のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD4	トランスミッタ・モード4のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD4	トランスミッタ・モード4のチャンネル2のアクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_MD4	トランスミッタ・モード4のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD4	トランスミッタ・モード4のチャンネル3のアクティブ・イネーブル	0x1	R/W
		1	CH4_RDY_MD4	トランスミッタ・モード4のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD4	トランスミッタ・モード4のチャンネル4のアクティブ・イネーブル	0x0	R/W
0x059	TX_EN2_MODE_4	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD4	トランスミッタ・モード4のアクティブ・スプリッタ1のイネーブル	0x1	R/W
		1	SPLT12_EN_MD4	トランスミッタ・モード4のチャンネル1〜チャンネル2のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD4	トランスミッタ・モード4のチャンネル3〜チャンネル4のアクティブ・スプリッタのイネーブル	0x1	R/W
0x05A	TX_EN1_MODE_5	7	CH1_RDY_MD5	トランスミッタ・モード5のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD5	トランスミッタ・モード5のチャンネル1のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD5	トランスミッタ・モード5のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD5	トランスミッタ・モード5のチャンネル2のアクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_MD5	トランスミッタ・モード5のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD5	トランスミッタ・モード5のチャンネル3のアクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_MD5	トランスミッタ・モード5のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD5	トランスミッタ・モード5のチャンネル4のアクティブ・イネーブル	0x1	R/W
0x05B	TX_EN2_MODE_5	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD5	トランスミッタ・モード5のアクティブ・スプリッタ1のイネーブル	0x1	R/W
		1	SPLT12_EN_MD5	トランスミッタ・モード5のチャンネル1〜チャンネル2のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD5	トランスミッタ・モード5のチャンネル3〜チャンネル4のアクティブ・スプリッタのイネーブル	0x1	R/W
0x05C	TX_EN1_MODE_6	7	CH1_RDY_MD6	トランスミッタ・モード6のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD6	トランスミッタ・モード6のチャンネル1のアクティブ・イネーブル	0x1	R/W
		5	CH2_RDY_MD6	トランスミッタ・モード6のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD6	トランスミッタ・モード6のチャンネル2のアクティブ・イネーブル	0x1	R/W
		3	CH3_RDY_MD6	トランスミッタ・モード6のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD6	トランスミッタ・モード6のチャンネル3のアクティブ・イネーブル	0x1	R/W
		1	CH4_RDY_MD6	トランスミッタ・モード6のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD6	トランスミッタ・モード6のチャンネル4のアクティブ・イネーブル	0x1	R/W
0x05D	TX_EN2_MODE_6	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD6	トランスミッタ・モード6のアクティブ・スプリッタ1のイネーブル	0x1	R/W
		1	SPLT12_EN_MD6	トランスミッタ・モード6のチャンネル1〜チャンネル2のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD6	トランスミッタ・モード6のチャンネル3〜チャンネル4のアクティブ・スプリッタのイネーブル	0x1	R/W

データシート

ADAR2001

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x05E	TX_EN1_MODE_7	7	CH1_RDY_MD7	トランスミッタ・モード7のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD7	トランスミッタ・モード7のチャンネル1のアクティブ・イネーブル	0x1	R/W
		5	CH2_RDY_MD7	トランスミッタ・モード7のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD7	トランスミッタ・モード7のチャンネル2のアクティブ・イネーブル	0x1	R/W
		3	CH3_RDY_MD7	トランスミッタ・モード7のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD7	トランスミッタ・モード7のチャンネル3のアクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_MD7	トランスミッタ・モード7のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD7	トランスミッタ・モード7のチャンネル4のアクティブ・イネーブル	0x0	R/W
0x05F	TX_EN2_MODE_7	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD7	トランスミッタ・モード7のアクティブ・スプリッタ1のイネーブル	0x1	R/W
		1	SPLT12_EN_MD7	トランスミッタ・モード7のチャンネル1～チャンネル2のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD7	トランスミッタ・モード7のチャンネル3～チャンネル4のアクティブ・スプリッタのイネーブル	0x1	R/W
0x060	TX_EN1_MODE_8	7	CH1_RDY_MD8	トランスミッタ・モード8のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD8	トランスミッタ・モード8のチャンネル1のアクティブ・イネーブル	0x1	R/W
		5	CH2_RDY_MD8	トランスミッタ・モード8のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD8	トランスミッタ・モード8のチャンネル2のアクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_MD8	トランスミッタ・モード8のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD8	トランスミッタ・モード8のチャンネル3のアクティブ・イネーブル	0x1	R/W
		1	CH4_RDY_MD8	トランスミッタ・モード8のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD8	トランスミッタ・モード8のチャンネル4のアクティブ・イネーブル	0x0	R/W
0x061	TX_EN2_MODE_8	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD8	トランスミッタ・モード8のアクティブ・スプリッタ1のイネーブル	0x1	R/W
		1	SPLT12_EN_MD8	トランスミッタ・モード8のチャンネル1～チャンネル2のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD8	トランスミッタ・モード8のチャンネル3～チャンネル4のアクティブ・スプリッタのイネーブル	0x1	R/W
0x062	TX_EN1_MODE_9	7	CH1_RDY_MD9	トランスミッタ・モード9のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD9	トランスミッタ・モード9のチャンネル1のアクティブ・イネーブル	0x1	R/W
		5	CH2_RDY_MD9	トランスミッタ・モード9のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD9	トランスミッタ・モード9のチャンネル2のアクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_MD9	トランスミッタ・モード9のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD9	トランスミッタ・モード9のチャンネル3のアクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_MD9	トランスミッタ・モード9のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD9	トランスミッタ・モード9のチャンネル4のアクティブ・イネーブル	0x1	R/W
0x063	TX_EN2_MODE_9	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD9	トランスミッタ・モード9のアクティブ・スプリッタ1のイネーブル	0x1	R/W
		1	SPLT12_EN_MD9	トランスミッタ・モード9のチャンネル1～チャンネル2のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD9	トランスミッタ・モード9のチャンネル3～チャンネル4のアクティブ・スプリッタのイネーブル	0x1	R/W
0x064	TX_EN1_MODE_10	7	CH1_RDY_MD10	トランスミッタ・モード10のチャンネル1のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD10	トランスミッタ・モード10のチャンネル1のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD10	トランスミッタ・モード10のチャンネル2のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD10	トランスミッタ・モード10のチャンネル2のアクティブ・イネーブル	0x1	R/W
		3	CH3_RDY_MD10	トランスミッタ・モード10のチャンネル3のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD10	トランスミッタ・モード10のチャンネル3のアクティブ・イネーブル	0x1	R/W
		1	CH4_RDY_MD10	トランスミッタ・モード10のチャンネル4のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD10	トランスミッタ・モード10のチャンネル4のアクティブ・イネーブル	0x0	R/W

データシート

ADAR2001

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x065	TX_EN2_MODE_10	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD10	トランスミッタ・モード 10 のアクティブ・スプリッタ 1 のイネーブル	0x1	R/W
		1	SPLT12_EN_MD10	トランスミッタ・モード 10 のチャンネル 1～チャンネル 2 のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD10	トランスミッタ・モード 10 のチャンネル 3～チャンネル 4 のアクティブ・スプリッタのイネーブル	0x1	R/W
0x066	TX_EN1_MODE_11	7	CH1_RDY_MD11	トランスミッタ・モード 11 のチャンネル 1 のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD11	トランスミッタ・モード 11 のチャンネル 1 のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD11	トランスミッタ・モード 11 のチャンネル 2 のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD11	トランスミッタ・モード 11 のチャンネル 2 のアクティブ・イネーブル	0x1	R/W
		3	CH3_RDY_MD11	トランスミッタ・モード 11 のチャンネル 3 のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD11	トランスミッタ・モード 11 のチャンネル 3 のアクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_MD11	トランスミッタ・モード 11 のチャンネル 4 のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD11	トランスミッタ・モード 11 のチャンネル 4 のアクティブ・イネーブル	0x1	R/W
0x067	TX_EN2_MODE_11	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD11	トランスミッタ・モード 11 のアクティブ・スプリッタ 1 のイネーブル	0x1	R/W
		1	SPLT12_EN_MD11	トランスミッタ・モード 11 のチャンネル 1～チャンネル 2 のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD11	トランスミッタ・モード 11 のチャンネル 3～チャンネル 4 のアクティブ・スプリッタのイネーブル	0x1	R/W
0x068	TX_EN1_MODE_12	7	CH1_RDY_MD12	トランスミッタ・モード 12 のチャンネル 1 のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD12	トランスミッタ・モード 12 のチャンネル 1 のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD12	トランスミッタ・モード 12 のチャンネル 2 のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD12	トランスミッタ・モード 12 のチャンネル 2 のアクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_MD12	トランスミッタ・モード 12 のチャンネル 3 のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD12	トランスミッタ・モード 12 のチャンネル 3 のアクティブ・イネーブル	0x1	R/W
		1	CH4_RDY_MD12	トランスミッタ・モード 12 のチャンネル 4 のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD12	トランスミッタ・モード 12 のチャンネル 4 のアクティブ・イネーブル	0x1	R/W
0x069	TX_EN2_MODE_12	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD12	トランスミッタ・モード 12 のアクティブ・スプリッタ 1 のイネーブル	0x1	R/W
		1	SPLT12_EN_MD12	トランスミッタ・モード 12 のチャンネル 1～チャンネル 2 のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD12	トランスミッタ・モード 12 のチャンネル 3～チャンネル 4 のアクティブ・スプリッタのイネーブル	0x1	R/W
0x06A	TX_EN1_MODE_13	7	CH1_RDY_MD13	トランスミッタ・モード 13 のチャンネル 1 のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD13	トランスミッタ・モード 13 のチャンネル 1 のアクティブ・イネーブル	0x1	R/W
		5	CH2_RDY_MD13	トランスミッタ・モード 13 のチャンネル 2 のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD13	トランスミッタ・モード 13 のチャンネル 2 のアクティブ・イネーブル	0x1	R/W
		3	CH3_RDY_MD13	トランスミッタ・モード 13 のチャンネル 3 のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD13	トランスミッタ・モード 13 のチャンネル 3 のアクティブ・イネーブル	0x1	R/W
		1	CH4_RDY_MD13	トランスミッタ・モード 13 のチャンネル 4 のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD13	トランスミッタ・モード 13 のチャンネル 4 のアクティブ・イネーブル	0x0	R/W
0x06B	TX_EN2_MODE_13	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD13	トランスミッタ・モード 13 のアクティブ・スプリッタ 1 のイネーブル	0x1	R/W
		1	SPLT12_EN_MD13	トランスミッタ・モード 13 のチャンネル 1～チャンネル 2 のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD13	トランスミッタ・モード 13 のチャンネル 3～チャンネル 4 のアクティブ・スプリッタのイネーブル	0x1	R/W

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x06C	TX_EN1_MODE_14	7	CH1_RDY_MD14	トランスミッタ・モード 14 のチャンネル 1 のレディ・イネーブル	0x1	R/W
		6	CH1_ACT_MD14	トランスミッタ・モード 14 のチャンネル 1 のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD14	トランスミッタ・モード 14 のチャンネル 2 のレディ・イネーブル	0x1	R/W
		4	CH2_ACT_MD14	トランスミッタ・モード 14 のチャンネル 2 のアクティブ・イネーブル	0x1	R/W
		3	CH3_RDY_MD14	トランスミッタ・モード 14 のチャンネル 3 のレディ・イネーブル	0x1	R/W
		2	CH3_ACT_MD14	トランスミッタ・モード 14 のチャンネル 3 のアクティブ・イネーブル	0x1	R/W
		1	CH4_RDY_MD14	トランスミッタ・モード 14 のチャンネル 4 のレディ・イネーブル	0x1	R/W
		0	CH4_ACT_MD14	トランスミッタ・モード 14 のチャンネル 4 のアクティブ・イネーブル	0x1	R/W
0x06D	TX_EN2_MODE_14	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD14	トランスミッタ・モード 14 のアクティブ・スプリッタ 1 のイネーブル	0x1	R/W
		1	SPLT12_EN_MD14	トランスミッタ・モード 14 のチャンネル 1～チャンネル 2 のアクティブ・スプリッタのイネーブル	0x1	R/W
		0	SPLT34_EN_MD14	トランスミッタ・モード 14 のチャンネル 3～チャンネル 4 のアクティブ・スプリッタのイネーブル	0x1	R/W
0x06E	TX_EN1_MODE_15	7	CH1_RDY_MD15	トランスミッタ・モード 15 のチャンネル 1 のレディ・イネーブル	0x0	R/W
		6	CH1_ACT_MD15	トランスミッタ・モード 15 のチャンネル 1 のアクティブ・イネーブル	0x0	R/W
		5	CH2_RDY_MD15	トランスミッタ・モード 15 のチャンネル 2 のレディ・イネーブル	0x0	R/W
		4	CH2_ACT_MD15	トランスミッタ・モード 15 のチャンネル 2 のアクティブ・イネーブル	0x0	R/W
		3	CH3_RDY_MD15	トランスミッタ・モード 15 のチャンネル 3 のレディ・イネーブル	0x0	R/W
		2	CH3_ACT_MD15	トランスミッタ・モード 15 のチャンネル 3 のアクティブ・イネーブル	0x0	R/W
		1	CH4_RDY_MD15	トランスミッタ・モード 15 のチャンネル 4 のレディ・イネーブル	0x0	R/W
		0	CH4_ACT_MD15	トランスミッタ・モード 15 のチャンネル 4 のアクティブ・イネーブル	0x0	R/W
0x06F	TX_EN2_MODE_15	[7:3]	RESERVED	予備	0x0	R
		2	SPLT1_EN_MD15	トランスミッタ・モード 15 のアクティブ・スプリッタ 1・イネーブル	0x0	R/W
		1	SPLT12_EN_MD15	トランスミッタ・モード 15 のチャンネル 1～チャンネル 2 のアクティブ・スプリッタ・イネーブル	0x0	R/W
		0	SPLT34_EN_MD15	トランスミッタ・モード 15 のチャンネル 3～チャンネル 4 のアクティブ・スプリッタのイネーブル	0x0	R/W
0x070	MULT_EN_MODE_0	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD0	通倍器モード 0 の RF アンプ・イネーブル	0x0	R/W
		5	MULT_LOW_RDY_MD0	通倍器モード 0 の低帯域レディ・イネーブル	0x0	R/W
		4	MULT_LOW_ACT_MD0	通倍器モード 0 の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD0	通倍器モード 0 の中間帯域レディ・イネーブル	0x0	R/W
		2	MULT_MID_ACT_MD0	通倍器モード 0 の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD0	通倍器モード 0 の高帯域レディ・イネーブル	0x0	R/W
		0	MULT_HIGH_ACT_MD0	通倍器モード 0 の高帯域アクティブ・イネーブル	0x0	R/W
0x071	MULT_PASS_MODE_0	7	BPF_MD0	通倍器モード 0 の BPF 選択	0x0	R/W
		6	PA_NOTCH_MD0	通倍器モード 0 のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD0	通倍器モード 0 の減衰器設定	0x0	R/W
0x072	MULT_EN_MODE_1	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD1	通倍器モード 1 の RF アンプ・イネーブル	0x1	R/W
		5	MULT_LOW_RDY_MD1	通倍器モード 1 の低帯域レディ・イネーブル	0x1	R/W
		4	MULT_LOW_ACT_MD1	通倍器モード 1 の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD1	通倍器モード 1 の中間帯域レディ・イネーブル	0x1	R/W
		2	MULT_MID_ACT_MD1	通倍器モード 1 の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD1	通倍器モード 1 の高帯域レディ・イネーブル	0x1	R/W
		0	MULT_HIGH_ACT_MD1	通倍器モード 1 の高帯域アクティブ・イネーブル	0x0	R/W

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x073	MULT_PASS_MODE_1	7	BPF_MD1	通倍器モード1のBPF選択	0x0	R/W
		6	PA_NOTCH_MD1	通倍器モード1のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD1	通倍器モード1の減衰器設定	0x13	R/W
0x074	MULT_EN_MODE_2	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD2	通倍器モード2のRFアンプ・イネーブル	0x1	R/W
		5	MULT_LOW_RDY_MD2	通倍器モード2の低帯域レディ・イネーブル	0x1	R/W
		4	MULT_LOW_ACT_MD2	通倍器モード2の低帯域アクティブ・イネーブル	0x1	R/W
		3	MULT_MID_RDY_MD2	通倍器モード2の中間帯域レディ・イネーブル	0x1	R/W
		2	MULT_MID_ACT_MD2	通倍器モード2の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD2	通倍器モード2の高帯域レディ・イネーブル	0x1	R/W
		0	MULT_HIGH_ACT_MD2	通倍器モード2の高帯域アクティブ・イネーブル	0x0	R/W
0x075	MULT_PASS_MODE_2	7	BPF_MD2	通倍器モード2のBPF選択	0x1	R/W
		6	PA_NOTCH_MD2	通倍器モード2のノッチ・フィルタ選択	0x1	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD2	通倍器モード2の減衰器設定	0x13	R/W
0x076	MULT_EN_MODE_3	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD3	通倍器モード3のRFアンプ・イネーブル	0x1	R/W
		5	MULT_LOW_RDY_MD3	通倍器モード3の低帯域レディ・イネーブル	0x1	R/W
		4	MULT_LOW_ACT_MD3	通倍器モード3の低帯域アクティブ・イネーブル	0x1	R/W
		3	MULT_MID_RDY_MD3	通倍器モード3の中間帯域レディ・イネーブル	0x1	R/W
		2	MULT_MID_ACT_MD3	通倍器モード3の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD3	通倍器モード3の高帯域レディ・イネーブル	0x1	R/W
		0	MULT_HIGH_ACT_MD3	通倍器モード3の高帯域アクティブ・イネーブル	0x0	R/W
0x077	MULT_PASS_MODE_3	7	BPF_MD3	通倍器モード3のBPF選択	0x0	R/W
		6	PA_NOTCH_MD3	通倍器モード3のノッチ・フィルタ選択	0x1	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD3	通倍器モード3の減衰器設定	0x7	R/W
0x078	MULT_EN_MODE_4	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD4	通倍器モード4のRFアンプ・イネーブル	0x1	R/W
		5	MULT_LOW_RDY_MD4	通倍器モード4の低帯域レディ・イネーブル	0x1	R/W
		4	MULT_LOW_ACT_MD4	通倍器モード4の低帯域アクティブ・イネーブル	0x1	R/W
		3	MULT_MID_RDY_MD4	通倍器モード4の中間帯域レディ・イネーブル	0x1	R/W
		2	MULT_MID_ACT_MD4	通倍器モード4の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD4	通倍器モード4の高帯域レディ・イネーブル	0x1	R/W
		0	MULT_HIGH_ACT_MD4	通倍器モード4の高帯域アクティブ・イネーブル	0x0	R/W
0x079	MULT_PASS_MODE_4	7	BPF_MD4	通倍器モード4のBPF選択	0x0	R/W
		6	PA_NOTCH_MD4	通倍器モード4のノッチ・フィルタ選択	0x1	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD4	通倍器モード4の減衰器設定	0x13	R/W
0x07A	MULT_EN_MODE_5	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD5	通倍器モード5のRFアンプ・イネーブル	0x1	R/W
		5	MULT_LOW_RDY_MD5	通倍器モード5の低帯域レディ・イネーブル	0x1	R/W
		4	MULT_LOW_ACT_MD5	通倍器モード5の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD5	通倍器モード5の中間帯域レディ・イネーブル	0x1	R/W
		2	MULT_MID_ACT_MD5	通倍器モード5の中間帯域アクティブ・イネーブル	0x1	R/W
		1	MULT_HIGH_RDY_MD5	通倍器モード5の高帯域レディ・イネーブル	0x1	R/W
		0	MULT_HIGH_ACT_MD5	通倍器モード5の高帯域アクティブ・イネーブル	0x0	R/W

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x07B	MULT_PASS_MODE_5	7	BPF_MD5	通倍器モード5のBPF選択	0x1	R/W
		6	PA_NOTCH_MD5	通倍器モード5のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD5	通倍器モード5の減衰器設定	0x1F	R/W
0x07C	MULT_EN_MODE_6	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD6	通倍器モード6のRFアンプ・イネーブル	0x1	R/W
		5	MULT_LOW_RDY_MD6	通倍器モード6の低帯域レディ・イネーブル	0x1	R/W
		4	MULT_LOW_ACT_MD6	通倍器モード6の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD6	通倍器モード6の中間帯域レディ・イネーブル	0x1	R/W
		2	MULT_MID_ACT_MD6	通倍器モード6の中間帯域アクティブ・イネーブル	0x1	R/W
		1	MULT_HIGH_RDY_MD6	通倍器モード6の高帯域レディ・イネーブル	0x1	R/W
		0	MULT_HIGH_ACT_MD6	通倍器モード6の高帯域アクティブ・イネーブル	0x0	R/W
0x07D	MULT_PASS_MODE_6	7	BPF_MD6	通倍器モード6のBPF選択	0x0	R/W
		6	PA_NOTCH_MD6	通倍器モード6のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD6	通倍器モード6の減衰器設定	0x1F	R/W
0x07E	MULT_EN_MODE_7	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD7	通倍器モード7のRFアンプ・イネーブル	0x1	R/W
		5	MULT_LOW_RDY_MD7	通倍器モード7の低帯域レディ・イネーブル	0x1	R/W
		4	MULT_LOW_ACT_MD7	通倍器モード7の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD7	通倍器モード7の中間帯域レディ・イネーブル	0x1	R/W
		2	MULT_MID_ACT_MD7	通倍器モード7の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD7	通倍器モード7の高帯域レディ・イネーブル	0x1	R/W
		0	MULT_HIGH_ACT_MD7	通倍器モード7の高帯域アクティブ・イネーブル	0x1	R/W
0x07F	MULT_PASS_MODE_7	7	BPF_MD7	通倍器モード7のBPF選択	0x1	R/W
		6	PA_NOTCH_MD7	通倍器モード7のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD7	通倍器モード7の減衰器設定	0x1F	R/W
0x080	MULT_EN_MODE_8	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD8	通倍器モード8のRFアンプ・イネーブル	0x1	R/W
		5	MULT_LOW_RDY_MD8	通倍器モード8の低帯域レディ・イネーブル	0x1	R/W
		4	MULT_LOW_ACT_MD8	通倍器モード8の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD8	通倍器モード8の中間帯域レディ・イネーブル	0x1	R/W
		2	MULT_MID_ACT_MD8	通倍器モード8の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD8	通倍器モード8の高帯域レディ・イネーブル	0x1	R/W
		0	MULT_HIGH_ACT_MD8	通倍器モード8の高帯域アクティブ・イネーブル	0x1	R/W
0x081	MULT_PASS_MODE_8	7	BPF_MD8	通倍器モード8のBPF選択	0x0	R/W
		6	PA_NOTCH_MD8	通倍器モード8のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD8	通倍器モード8の減衰器設定	0x1F	R/W
0x082	MULT_EN_MODE_9	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD9	通倍器モード9のRFアンプ・イネーブル	0x0	R/W
		5	MULT_LOW_RDY_MD9	通倍器モード9の低帯域レディ・イネーブル	0x0	R/W
		4	MULT_LOW_ACT_MD9	通倍器モード9の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD9	通倍器モード9の中間帯域レディ・イネーブル	0x0	R/W
		2	MULT_MID_ACT_MD9	通倍器モード9の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD9	通倍器モード9の高帯域レディ・イネーブル	0x0	R/W
		0	MULT_HIGH_ACT_MD9	通倍器モード9の高帯域アクティブ・イネーブル	0x0	R/W

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x083	MULT_PASS_MODE_9	7	BPF_MD9	通倍器モード9のBPF選択	0x0	R/W
		6	PA_NOTCH_MD9	通倍器モード9のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD9	通倍器モード9の減衰器設定	0x0	R/W
0x084	MULT_EN_MODE_10	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD10	通倍器モード10のRFアンプ・イネーブル	0x0	R/W
		5	MULT_LOW_RDY_MD10	通倍器モード10の低帯域レディ・イネーブル	0x0	R/W
		4	MULT_LOW_ACT_MD10	通倍器モード10の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD10	通倍器モード10の中間帯域レディ・イネーブル	0x0	R/W
		2	MULT_MID_ACT_MD10	通倍器モード10の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD10	通倍器モード10の高帯域レディ・イネーブル	0x0	R/W
		0	MULT_HIGH_ACT_MD10	通倍器モード10の高帯域アクティブ・イネーブル	0x0	R/W
0x085	MULT_PASS_MODE_10	7	BPF_MD10	通倍器モード10のBPF選択	0x0	R/W
		6	PA_NOTCH_MD10	通倍器モード10のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD10	通倍器モード10の減衰器設定	0x0	R/W
0x086	MULT_EN_MODE_11	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD11	通倍器モード11のRFアンプ・イネーブル	0x0	R/W
		5	MULT_LOW_RDY_MD11	通倍器モード11の低帯域レディ・イネーブル	0x0	R/W
		4	MULT_LOW_ACT_MD11	通倍器モード11の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD11	通倍器モード11の中間帯域レディ・イネーブル	0x0	R/W
		2	MULT_MID_ACT_MD11	通倍器モード11の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD11	通倍器モード11の高帯域レディ・イネーブル	0x0	R/W
		0	MULT_HIGH_ACT_MD11	通倍器モード11の高帯域アクティブ・イネーブル	0x0	R/W
0x087	MULT_PASS_MODE_11	7	BPF_MD11	通倍器モード11のBPF選択	0x0	R/W
		6	PA_NOTCH_MD11	通倍器モード11のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD11	通倍器モード11の減衰器設定	0x0	R/W
0x088	MULT_EN_MODE_12	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD12	通倍器モード12のRFアンプ・イネーブル	0x0	R/W
		5	MULT_LOW_RDY_MD12	通倍器モード12の低帯域レディ・イネーブル	0x0	R/W
		4	MULT_LOW_ACT_MD12	通倍器モード12の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD12	通倍器モード12の中間帯域レディ・イネーブル	0x0	R/W
		2	MULT_MID_ACT_MD12	通倍器モード12の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD12	通倍器モード12の高帯域レディ・イネーブル	0x0	R/W
		0	MULT_HIGH_ACT_MD12	通倍器モード12の高帯域アクティブ・イネーブル	0x0	R/W
0x089	MULT_PASS_MODE_12	7	BPF_MD12	通倍器モード12のBPF選択	0x0	R/W
		6	PA_NOTCH_MD12	通倍器モード12のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD12	通倍器モード12の減衰器設定	0x0	R/W
0x08A	MULT_EN_MODE_13	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD13	通倍器モード13のRFアンプ・イネーブル	0x0	R/W
		5	MULT_LOW_RDY_MD13	通倍器モード13の低帯域レディ・イネーブル	0x0	R/W
		4	MULT_LOW_ACT_MD13	通倍器モード13の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD13	通倍器モード13の中間帯域レディ・イネーブル	0x0	R/W
		2	MULT_MID_ACT_MD13	通倍器モード13の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD13	通倍器モード13の高帯域レディ・イネーブル	0x0	R/W
		0	MULT_HIGH_ACT_MD13	通倍器モード13の高帯域アクティブ・イネーブル	0x0	R/W

アドレス	名前	ビット	ビット名	説明	リセット	アクセス
0x08B	MULT_PASS_MODE_13	7	BPF_MD13	通倍器モード 13 の BPF 選択	0x0	R/W
		6	PA_NOTCH_MD13	通倍器モード 13 のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD13	通倍器モード 13 の減衰器設定	0x0	R/W
0x08C	MULT_EN_MODE_14	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD14	通倍器モード 14 の RF アンプ・イネーブル	0x0	R/W
		5	MULT_LOW_RDY_MD14	通倍器モード 14 の低帯域レディ・イネーブル	0x0	R/W
		4	MULT_LOW_ACT_MD14	通倍器モード 14 の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD14	通倍器モード 14 の中間帯域レディ・イネーブル	0x0	R/W
		2	MULT_MID_ACT_MD14	通倍器モード 14 の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD14	通倍器モード 14 の高帯域レディ・イネーブル	0x0	R/W
		0	MULT_HIGH_ACT_MD14	通倍器モード 14 の高帯域アクティブ・イネーブル	0x0	R/W
0x08D	MULT_PASS_MODE_14	7	BPF_MD14	通倍器モード 14 の BPF 選択	0x0	R/W
		6	PA_NOTCH_MD14	通倍器モード 14 のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD14	通倍器モード 14 の減衰器設定	0x0	R/W
0x08E	MULT_EN_MODE_15	7	RESERVED	予備	0x0	R
		6	RFAMP_EN_MD15	通倍器モード 15 の RF アンプ・イネーブル	0x0	R/W
		5	MULT_LOW_RDY_MD15	通倍器モード 15 の低帯域レディ・イネーブル	0x0	R/W
		4	MULT_LOW_ACT_MD15	通倍器モード 15 の低帯域アクティブ・イネーブル	0x0	R/W
		3	MULT_MID_RDY_MD15	通倍器モード 15 の中間帯域レディ・イネーブル	0x0	R/W
		2	MULT_MID_ACT_MD15	通倍器モード 15 の中間帯域アクティブ・イネーブル	0x0	R/W
		1	MULT_HIGH_RDY_MD15	通倍器モード 15 の高帯域レディ・イネーブル	0x0	R/W
		0	MULT_HIGH_ACT_MD15	通倍器モード 15 の高帯域アクティブ・イネーブル	0x0	R/W
0x08F	MULT_PASS_MODE_15	7	BPF_MD15	通倍器モード 15 の BPF 選択	0x0	R/W
		6	PA_NOTCH_MD15	通倍器モード 15 のノッチ・フィルタ選択	0x0	R/W
		5	RESERVED	予備	0x0	R
		[4:0]	ATTN_MD15	通倍器モード 15 の減衰器設定	0x0	R/W
0x100	SCAN_MODE_EN	[7:1]	RESERVED	予備	0x0	R
		0	SCAN_MODE_EN	スキャン・モード・イネーブル	0x0	R/W

外形寸法




図 35.40 端子・ランド・グリッド・アレイ [LGA]
6mm × 6mm ボディ、0.75mm パッケージ高
(CC-40-7)
寸法：mm

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option
ADAR2001ACCZ	-40°C to +85°C	40-Terminal Land Grid Array [LGA], Tray	CC-40-7
ADAR2001ACCZ-R7	-40°C to +85°C	40-Terminal Land Grid Array [LGA], 7" Tape and Reel	CC-40-7
ADAR2001-EVALZ		Evaluation Board	

¹ Z = RoHS 準拠製品