

クワッド、低電力、1200Mbps ATE ドライバ

MAX9977

概要

MAX9977はクワッド、低電力、高速、ピンエレクトロニクスドライバで、チャネルごとに3レベルのピンドライバを内蔵しています。このドライバは広い電圧範囲と高速動作が特長で、ハイインピーダンスおよびアクティブ終端(第3レベルドライブ)モードを備え、低電圧振幅でも高リニアリティを維持します。

MAX9977は 50Ω (100Ω LVDS)の終端抵抗を内蔵する高速の差動制御入力を備えています。この入力によって $1.8V$ および $3.5V$ 終端の $0.4V_{P-P}$ CMLに対応し、回路ボードに必要とされるディスクリート部品点数を削減します。MAX9977ADは終端を内蔵していません。


3線式、低電圧、CMOSコンパチブルシリアルインターフェースを通じて、MAX9977の低リークおよびトリステート/終端の動作構成を設定します。

MAX9977の動作範囲は $-1.5V \sim +6.5V$ で(その他の動作範囲についてはお問い合わせください)、チャネル当たりの最大電力損失はわずか $0.8W$ です。このデバイスは、 $14mm \times 14mm \times 0.1mm$ のボディ、 $0.5mm$ ピッチの100ピンTQFPパッケージで提供されます。パッケージの上面の $8mm \times 8mm$ のエクスポートドライバパッドによって、放熱が効率化されます。このデバイスは、 $+60^\circ C \sim +100^\circ C$ の内部ダイ温度範囲での動作が保証され、ダイ温度モニタ出力を備えています。

アプリケーション

中位性能システムオンチップATEおよび
メモリアプリケーション

ファンクションダイアグラム



特長

- ◆ 低電力損失：チャネル当たり $0.8W$
- ◆ 高速： $1200Mbps$ ($3V_{P-P}$ 時)および $1800Mbps$ ($1V_{P-P}$ 時)
- ◆ 少ないタイミングのばらつき
- ◆ 広い動作電圧範囲： $-1.5V \sim +6.5V$
- ◆ ほとんどのロジックファミリと容易にインターフェース
- ◆ アクティブ終端(第3レベル駆動)
- ◆ 制御入力に 50Ω の終端抵抗内蔵
- ◆ 低い利得/オフセット誤差
- ◆ クワッドドライバMAX9963およびMAX9965とピンコンパチブル

型番

PART	TEMP RANGE	PIN-PACKAGE	EXPOSED PAD VARIATION CODE
MAX9977AKCCQ	$0^\circ C \text{ to } +70^\circ C$	100 TQFP-IDP**	C100E-8R
MAX9977AKCCQ+	$0^\circ C \text{ to } +70^\circ C$	100 TQFP-IDP**	C100E-8R
MAX9977ADCCQ*	$0^\circ C \text{ to } +70^\circ C$	100 TQFP-IDP**	C100E-8R
MAX9977ADCCQ+*	$0^\circ C \text{ to } +70^\circ C$	100 TQFP-IDP**	C100E-8R

*開発中の製品。入手性についてはお問い合わせください。

**IDP = 裏面ダイパッド

+は鉛フリーパッケージを示します。

ピン配置および選択ガイドはデータシートの最後に記載されています。

クワッド、低電力、1200Mbps ATEドライバ

MAX9977

ABSOLUTE MAXIMUM RATINGS

V _{CC} to GND	-0.3V to +11V	DHV_ to DTV_	±10V
V _{EE} to GND	-5.75V to +0.3V	DLV_ to DTV_	±10V
V _{CC} - V _{EE}	-0.3V to +16.75V	GS to GND	±1V
DUT_ to GND	-2.75V to +7.5V	All Other Pins to GND	(V _{EE} - 0.3V) to (V _{CC} + 0.3V)
DATA_, NDATA_, RCV_, NRCV_ to GND	-2.5V to +5V	TEMP Current	-0.5mA to +20mA
DATA_ to NDATA_, RCV_ to NRCV_	±1.5V	DUT_ Short Circuit to -1.5V to +6.5V	Continuous
V _{T12} , V _{T34} to GND	-2.5V to +5V	Continuous Power Dissipation (T _A = +70°C)	+70°C
DATA_, NDATA_, RCV_ to V _{T12} or V _{T34}	±2V	100-Pin TQFP (derate 167mW/°C above +70°C)	13.3W*
SCLK, DIN, CS, RST to GND	-1V to +5V	Storage Temperature Range	-65°C to +150°C
DHV_, DLV_, DTV_ to GND	-2.5V to +7.5V	Junction Temperature	+150°C
DHV_ to DLV_	±10V	Lead Temperature (soldering, 10s)	+300°C

*Dissipation wattage values are based on still air with no heat sink. Actual maximum power dissipation is a function of heat extraction technique and may be substantially higher.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{CC} = +9.75V, V_{EE} = -4.75V, V_{GS} = 0, V_{T12} = V_{T34} = 1.8V, T_J = +85°C, unless otherwise noted. All temperature coefficients are measured at T_J = +60°C to +100°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
POWER SUPPLIES						
Positive Supply	V _{CC}		9.5	9.75	10.5	V
Negative Supply	V _{EE}		-5.25	-4.75	-4.50	V
Positive Supply Current (Note 2)	I _{CC}	Drivers active	192	215		mA
		Drivers in high impedance	175	196		
Negative Supply Current (Note 2)	I _{EE}	Drivers active	-224	-251		mA
		Drivers in high impedance	-207	-232		
Power Dissipation (Note 2)	P _D	Drivers active	3.0	3.3		W
		Drivers in high impedance	2.7	3.1		
DUT_ CHARACTERISTICS						
Operating Voltage Range	V _{DUT}	(Note 3)	-1.5	+6.5		V
Leakage Current in High-Impedance Mode	I _{DUT}	LLEAK = 0; V _{DUT_} = -1.5V, 0, +3V, +6.5V		±3		µA
Leakage Current in Low-Leakage Mode		LLEAK = 1; V _{DUT_} = -1.5V, 0, +3V, +6.5V	±5	±50		nA
Combined Capacitance	C _{DUT}	Driver in term mode (DUT_ = DTV_)	2	5		pF
		Driver in high-impedance mode	4	6		
Low-Leakage Enable Time		(Notes 4, 5)	20			µs
Low-Leakage Disable Time		(Notes 5, 6)	0.1			µs
Low-Leakage Recovery		Time to return to the specified maximum leakage after a 3V, 4V/ns step at DUT_ (Notes 5, 6)	5			µs

クワッド、低電力、1200Mbps ATE ドライバ

MAX9977

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{GS} = 0$, $V_{T12} = V_{T34} = 1.8V$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
CONTROL AND LEVELS INPUTS						
LEVEL PROGRAMMING INPUTS (DHV_—, DLV_—, DTV_—)						
Input Bias Current	I _{BIAS}			±25		µA
Settling Time		To 0.1% of full-scale change		1		µs
DIFFERENTIAL CONTROL INPUTS (DATA_—, NDATA_—, RCV_—, NRCV_—)						
Input High Voltage	V _{IHD}		0	3.5		V
Input Low Voltage	V _{ILD}		-0.2	+3.2		V
Differential Input Voltage	V _{DIFF}	Between differential inputs	±0.15	±1.00		V
		Between a differential input and its termination voltage			±1.9	
Input Termination Voltage	V _{T_—}		0	+3.5		V
Input Termination Resistor		Between signal and corresponding termination voltage input	47.5	50	52.5	Ω
SINGLE-ENDED CONTROL INPUTS (CS, SCLK, DIN, RST)						
Internal Threshold Reference	V _{THRINT}		1.05	1.25	1.45	V
Internal Reference Output Resistance	R _O			20		kΩ
External Threshold Reference	V _{THR}		0.43	1.73		V
Input High Voltage	V _{IH}		V _{THR} + 0.2	3.5		V
Input Low Voltage	V _{IL}		-0.1	V _{THR} - 0.2		V
Input Bias Current	I _B			±25		µA
SERIAL INTERFACE TIMING (Figure 4)						
SCLK Frequency	f _{SCLK}			50		MHz
SCLK Pulse-Width High	t _{CH}		8			ns
SCLK Pulse-Width Low	t _{CL}		8			ns
CS Low to SCLK High Setup	t _{CSS0}		3.5			ns
CS High to SCLK High Setup	t _{CSS1}		3.5			ns
SCLK High to CS High Hold	t _{CSH1}		3.5			ns
DIN to SCLK High Setup	t _{DS}		3.5			ns
DIN to SCLK High Hold	t _{DH}		3.5			ns
CS Pulse-Width High	t _{CSPWH}		20			ns
TEMPERATURE MONITOR (TEMP)						
Nominal Voltage		T _J = +70°C, R _L ≥ 10MΩ		3.33		V
Temperature Coefficient				+10		mV/°C
Output Resistance				20		kΩ

クワッド、低電力、1200Mbps ATEドライバ

MAX9977

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{GS} = 0$, $V_{T12} = V_{T34} = 1.8V$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DRIVERS (Note 7)						
DC OUTPUT CHARACTERISTICS ($R_L \geq 10M\Omega$)						
DHV ₋ , DLV ₋ , DTV ₋ Output Offset Voltage	V _{OS}	At DUT ₋ with V_{DHV-} , V_{DTV-} , V_{DLV-} independently tested at $\pm 1.5V$		± 15		mV
Output Offset Voltage Due to Ground Sense	V _{GSO} S	$V_{GS} = +100mV$, $V_{DHV-} = 6.5V + 100mV$		± 2		mV
		$V_{GS} = -100mV$, $V_{DLV-} = -1.5V - 100mV$		± 2		
DHV ₋ , DLV ₋ , DTV ₋ Output Offset Temperature Coefficient				+200		$\mu V/{}^{\circ}C$
DHV ₋ , DLV ₋ , DTV ₋ Gain	A _V	Measured with V_{DHV-} , V_{DLV-} , and V_{DTV-} at 0 and $4.5V$	0.997	1.00	1.003	V/V
DHV ₋ , DLV ₋ , DTV ₋ Gain Temperature Coefficient				-50		ppm/ ${}^{\circ}C$
Linearity Error		$V_{DUT-} = 1.5V$, $3V$ (Note 8)		± 5		mV
		Full range (Notes 8, 9)		± 15		
DHV ₋ to DLV ₋ Crosstalk		$V_{DLV-} = 0$; $V_{DHV-} = 200mV$, $6.5V$		± 2		mV
DLV ₋ to DHV ₋ Crosstalk		$V_{DHV-} = 5V$; $V_{DLV-} = -1.5V$, $+4.8V$		± 2		mV
DTV ₋ to DLV ₋ and DHV ₋ Crosstalk		$V_{DHV-} = 3V$; $V_{DLV-} = 0$; $V_{DTV-} = -1.5V$, $+6.5V$		± 2		mV
DHV ₋ to DTV ₋ Crosstalk		$V_{DTV-} = 1.5V$; $V_{DLV-} = 0$; $V_{DHV-} = 1.6V$, $3V$		± 2		mV
DLV ₋ to DTV ₋ Crosstalk		$V_{DTV-} = 1.5V$; $V_{DHV-} = 3V$; $V_{DLV-} = 0$, $1.4V$		± 2		mV
DHV ₋ , DTV ₋ , DLV ₋ DC Power-Supply Rejection Ratio	P _{SRR}	(Note 10)		± 18		mV/V
Maximum DC Drive Current	I _{DUT-}		± 40	± 80		mA
DC Output Resistance	R _{DUT-}	I _{DUT-} = $\pm 30mA$ (Note 11)	46	47	48	Ω
DC Output Resistance Variation	ΔR_{DUT-}	I _{DUT-} = $\pm 1mA$, $\pm 8mA$		0.5	1	Ω
		I _{DUT-} = $\pm 1mA$, $\pm 8mA$, $\pm 15mA$, $\pm 40mA$		0.75	1.5	
DYNAMIC OUTPUT CHARACTERISTICS ($Z_L = 50\Omega$)						
AC Drive Current			± 80			mA
Drive-Mode Overshoot		$V_{DLV-} = 0$, $V_{DHV-} = 0.1V$		15	22	mV
		$V_{DLV-} = 0$, $V_{DHV-} = 1V$		110	130	
		$V_{DLV-} = 0$, $V_{DHV-} = 3V$		210	370	
Drive-Mode Undershoot		$V_{DLV-} = 0$, $V_{DHV-} = 0.1V$		4	11	mV
		$V_{DLV-} = 0$, $V_{DHV-} = 1V$		20	65	
		$V_{DLV-} = 0$, $V_{DHV-} = 3V$		30	185	
Term-Mode Spike		$V_{DHV-} = V_{DTV-} = 1V$, $V_{DLV-} = 0$		180	250	mV
		$V_{DLV-} = V_{DTV-} = 0$, $V_{DHV-} = 1V$		180	250	
High-Impedance-Mode Spike		$V_{DLV-} = -1.0V$, $V_{DHV-} = 0$		100		mV
		$V_{DLV-} = 0$, $V_{DHV-} = 1V$		100		

クワッド、低電力、1200Mbps ATE ドライバ

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{GS} = 0$, $V_{T12} = V_{T34} = 1.8V$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Settling Time to within 25mV		3V step (Note 12)		4		ns
Settling Time to within 5mV		3V step (Note 12)		40		ns
TIMING CHARACTERISTICS ($Z_L = 50\Omega$) (Note 13)						
Prop Delay, Data to Output	t _{PDD}		1.2	1.5	1.9	ns
Prop Delay Match, t _{LH} vs. t _{HL}		3V _{P-P}		± 40	± 100	ps
Prop Delay Match, Drivers within Package		(Note 14)		40		ps
Prop-Delay Temperature Coefficient				+1.6		ps/ $^{\circ}C$
Prop Delay Change vs. Pulse Width		0.2V _{P-P} , 40MHz, 0.6ns to 24.4ns pulse width, relative to 12.5ns pulse width		± 25	± 50	ps
		1V _{P-P} , 40MHz, 0.6ns to 24.4ns pulse width, relative to 12.5ns pulse width		± 25	± 50	
		2V _{P-P} , 40MHz, 0.75ns to 24.25ns pulse width, relative to 12.5ns pulse width		± 30	± 55	
		3V _{P-P} , 40MHz, 0.9ns to 24.1ns pulse width, relative to 12.5ns pulse width		± 35	± 60	
		5V _{P-P} , $Z_L = 500\Omega$, 40MHz, 1.4ns to 23.6ns pulse width, relative to 12.5ns pulse width			± 100	
Prop Delay Change vs. Common-Mode Voltage		$V_{DHV_-} - V_{DLV_-} = 1V$, $V_{DHV_-} = 0$ to $6V$		50	75	ps
Prop Delay, Drive to High Impedance	t _{PDDZ}	$V_{DHV_-} = 1.0V$, $V_{DLV_-} = -1.0V$, $V_{DTV_-} = 0$	1.6	2.1	2.6	ns
Prop Delay, High Impedance to Drive	t _{PDZD}	$V_{DHV_-} = 1.0V$, $V_{DLV_-} = -1.0V$, $V_{DTV_-} = 0$	2.6	3.2	3.9	ns
Prop Delay Match, t _{PDDZ} vs. t _{PDZD}			-1.5	-1.1	-0.7	ns
Prop Delay Match, t _{PDDZ} vs. t _{LH}			0.2	0.6	1.0	ns
Prop Delay, Drive to Term	t _{PDDT}	$V_{DHV_-} = 3V$, $V_{DLV_-} = 0$, $V_{DTV_-} = 1.5V$	1.3	1.8	2.3	ns
Prop Delay, Term to Drive	t _{PDTD}	$V_{DHV_-} = 3V$, $V_{DLV_-} = 0$, $V_{DTV_-} = 1.5V$	1.6	2.1	2.7	ns
Prop Delay Match, t _{PDDT} vs. t _{PDTD}			-0.7	-0.3	-0.1	ns
Prop Delay Match, t _{PDDT} vs. t _{LH}			-0.1	+0.3	+0.7	ns
DYNAMIC PERFORMANCE ($Z_L = 50\Omega$)						
Rise and Fall Time	t _R , t _F	0.2V _{P-P} , 10% to 90%	260	310	360	ps
		1V _{P-P} , 10% to 90%	330	390	450	
		2V _{P-P} , 10% to 90%	430	500	570	
		3V _{P-P} , 10% to 90%	500	650	750	
		5V _{P-P} , $Z_L = 500\Omega$, 10% to 90%	800	1000	1200	
Rise and Fall Time Match	t _R vs. t _F	3V _{P-P} , 10% to 90%		± 50		ps

MAX9977

クワッド、低電力、1200Mbps ATEドライバ

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{GS} = 0$, $V_{T12} = V_{T34} = 1.8V$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Minimum Pulse Width (Note 15)		0.2V _{P-P}	550			ps
		1V _{P-P}	550	630		
		2V _{P-P}	650	750		
		3V _{P-P}	850	1000		
		5V _{P-P} , $Z_L = 500\Omega$	1300			
Data Rate (Note 16)		0.2V _{P-P}	1800			Mbps
		1V _{P-P}	1800			
		2V _{P-P}	1500			
		3V _{P-P}	1200			
		5V _{P-P} , $Z_L = 500\Omega$	800			
Dynamic Crosstalk		(Note 17)	15			mV _{P-P}
Rise and Fall Time, Drive to Term	t _{DTR} , t _{DTF}	$V_{DHV_} = 3V$, $V_{DLV_} = 0$, $V_{DTV_} = 1.5V$, 10% to 90%, Figure 1a (Note 18)	0.6	1.0	1.3	ns
Rise and Fall Time, Term to Drive	t _{TDR} , t _{TFD}	$V_{DHV_} = 3V$, $V_{DLV_} = 0$, $V_{DTV_} = 1.5V$, 10% to 90%, Figure 1b (Note 18)	0.6	1.0	1.3	ns
GROUND SENSE						
GS Voltage Range	V_{GS}		±250			mV
GS Input Bias Current		$V_{GS} = 0$		±25		µA

Note 1: Unless otherwise specified, all minimum and maximum DC and AC driver 3V rise and fall time test limits are 100% tested at production. All other test limits are guaranteed by design. All tests are performed at nominal supply voltages, unless otherwise noted.

Note 2: Total is for a quad device and is specified at the worst-case setting. The supply currents are measured with typical supply voltages.

Note 3: Externally forced voltages may exceed this range provided that the Absolute Maximum Ratings are not exceeded.

Note 4: Transition time from LLEAK being asserted to leakage current dropping below specified limits.

Note 5: Based on simulation results only.

Note 6: Transition time from LLEAK being deasserted to output returning to normal operating mode.

Note 7: With the exception of offset and gain/CMRR tests, reference input values are calibrated for offset and gain.

Note 8: Specifications measured at the end points of the full range. Full range is $-1.3V \leq V_{DHV_} \leq +6.5V$, $-1.5V \leq V_{DLV_} \leq +6.3V$, $-1.5V \leq V_{DTV_} \leq +6.5V$.

Note 9: Relative to straight line between 0 and 4.5V.

Note 10: Change in offset voltage with power supplies independently set to their minimum and maximum values.

Note 11: Nominal target value is 47Ω . Contact factory for alternate trim selections within the 45Ω to 51Ω range.

Note 12: Measured from the crossing point of DATA_{_} inputs to the settling of the driver output.

Note 13: Prop delays are measured from the crossing point of the differential input signals to the 50% point of the expected output swing. Rise time of the differential inputs DATA_{_} and RCV_{_} are 250ps (10% to 90%).

Note 14: Rising edge to rising edge or falling edge to falling edge.

Note 15: Specified amplitude is programmed. At this pulse width, the output reaches at least 90% of its nominal (DC) amplitude. The pulse width is measured at DATA_{_}.

Note 16: Specified amplitude is programmed. Maximum data rate is specified in transitions per second. A square wave that reaches at least 90% of its programmed amplitude may be generated at one-half of this frequency.

Note 17: Crosstalk from one driver to any other. Aggressor channel is driving 3V_{P-P} into a 50Ω load. Victim channel is in term mode with $V_{DTV_} = +1.5V$.

Note 18: Indicative of switching speed from DHV_{_} or DLV_{_} to DTV_{_} and DTV_{_} to DHV_{_} or DLV_{_} when $V_{DLV_} < V_{DTV_} < V_{DHV_}$. If $V_{DTV_} < V_{DLV_}$ or $V_{DTV_} > V_{DHV_}$, switching speed is degraded by a factor of approximately 3.

クワッド、低電力、1200Mbps ATEドライバ

MAX9977





図1. 駆動から終端および終端から駆動の立上り/立下り時間

標準動作特性

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted.)




クワッド、低電力、1200Mbps ATEドライバ


標準動作特性(続き)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted.)


**DRIVER 1V, 600Mbps
SIGNAL RESPONSE**




**DRIVER 1V, 1800Mbps
SIGNAL RESPONSE**




**DRIVER 3V, 400Mbps
SIGNAL RESPONSE**




**DRIVER 3V, 1200Mbps
SIGNAL RESPONSE**




**DRIVER DYNAMIC
CURRENT-LIMIT RESPONSE**




**DRIVER 3V TRAILING-EDGE TIMING
ERROR vs. PULSE WIDTH**




**DRIVER 1V TRAILING-EDGE TIMING
ERROR vs. PULSE WIDTH**



**DRIVER TIME DELAY
vs. COMMON-MODE VOLTAGE**



DRIVE TO TERM TRANSITION




クワッド、低電力、1200Mbps ATEドライバ

MAX9977


標準動作特性(続き)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted.)


DRIVE TO HIGH-IMPEDANCE TRANSITION




DRIVER LINEARITY ERROR vs. OUTPUT VOLTAGE




DRIVER LINEARITY ERROR vs. OUTPUT VOLTAGE




DRIVER LINEARITY ERROR vs. OUTPUT VOLTAGE




CROSSTALK TO DUT_ FROM DLV_ WITH DUT_ = DHV_




CROSSTALK TO DUT_ FROM DHV_ WITH DUT_ = DLV_




CROSSTALK TO DUT_ FROM DTV_ WITH DUT_ = DHV_



CROSSTALK TO DUT_ FROM DTV_ WITH DUT_ = DLV_



CROSSTALK TO DUT_ FROM DLV_ WITH DUT_ = DTV_











クワッド、低電力、1200Mbps ATEドライバ

MAX9977

標準動作特性(続き)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted.)




クワッド、低電力、1200Mbps ATEドライバ


MAX9977

標準動作特性(続き)




($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted.)



A: $V_{DUT_} = V_{DTV_} = 1.5V$, $V_{DHV_} = 3V$, $V_{DLV_} = 0$,
 $R_L = 10k\Omega$, $V_{EE} = -4.75V$
B: SAME AS A EXCEPT DRIVER IN HIGH-IMPEDANCE MODE



A: $V_{DUT_} = V_{DTV_} = 1.5V$, $V_{DHV_} = 3V$, $V_{DLV_} = 0$,
 $R_L = 10k\Omega$, $V_{CC} = 9.75V$
B: SAME AS A EXCEPT DRIVER IN HIGH-IMPEDANCE MODE



クワッド、低電力、1200Mbps ATEドライバ

MAX9977

端子説明

端子	名称	機能
1	V _{T34}	チャネル3/4の終端電圧入力差動入力、DATA3、NDATA3、RCV3、NRCV3、DATA4、NDATA4、RCV4およびNRCV4。「ファンクションダイアグラム」を参照してください。
2	DATA4	チャネル4マルチブレクサ制御入力。差動制御DATA4およびNDATA4によって、DHV4またはDLV4からドライバ4の入力を選択します。DHV4を選択するには、DATA4をNDATA4より高くします。DLV4を選択するには、NDATA4をDATA4より高くします。表1を参照してください。
3	NDATA4	チャネル4マルチブレクサ制御入力。差動制御RCV4およびNRCV4によって、チャネル4を受信モードにします。チャネル4を受信モードにするには、RCV4をNRCV4より高くします。チャネル4をドライブモードにするには、NRCV4をRCV4より高くします。表1を参照してください。
4	RCV4	チャネル4マルチブレクサ制御入力。差動制御RCV4およびNRCV4によって、チャネル4を受信モードにします。チャネル4を受信モードにするには、RCV4をNRCV4より高くします。チャネル4をドライブモードにするには、NRCV4をRCV4より高くします。表1を参照してください。
5	NRCV4	チャネル3マルチブレクサ制御入力。差動制御DATA3およびNDATA3によって、DHV3またはDLV3からドライバ3の入力を選択します。DHV3を選択するには、DATA3をNDATA3より高くします。DLV3を選択するには、NDATA3をDATA3より高くします。表1を参照してください。
6	DATA3	チャネル3マルチブレクサ制御入力。差動制御DATA3およびNDATA3によって、DHV3またはDLV3からドライバ3の入力を選択します。DHV3を選択するには、DATA3をNDATA3より高くします。DLV3を選択するには、NDATA3をDATA3より高くします。表1を参照してください。
7	NDATA3	チャネル3マルチブレクサ制御入力。差動制御RCV3およびNRCV3によって、チャネル3を受信モードにします。チャネル3を受信モードにするには、RCV3をNRCV3より高くします。チャネル3をドライブモードにするには、NRCV3をRCV3より高くします。表1を参照してください。
8	RCV3	チャネル3マルチブレクサ制御入力。差動制御RCV3およびNRCV3によって、チャネル3を受信モードにします。チャネル3を受信モードにするには、RCV3をNRCV3より高くします。チャネル3をドライブモードにするには、NRCV3をRCV3より高くします。表1を参照してください。
9	NRCV3	チャネル2マルチブレクサ制御入力。差動制御RCV2およびNRCV2によって、チャネル2を受信モードにします。チャネル2を受信モードにするには、RCV2をNRCV2より高くします。チャネル2をドライブモードにするには、NRCV2をRCV2より高くします。表1を参照してください。
10, 27, 54, 55, 60, 61, 65, 66, 71, 72, 99	V _{EE}	負電源入力
11, 28, 51, 56, 62, 64, 70, 75, 98	GND	グランド接続
12	RST	リセット入力。シリアルレジスタ用非同期リセット入力。RSTはアクティブローです。図3を参照してください。
13	CS	チップ選択入力。シリアルポート作動入力。CSはアクティブローです。
14	SCLK	シリアルクロック入力。シリアルポート用クロック
15	DIN	データ入力。シリアルポートデータ入力
16, 26, 52, 58, 68, 74, 100	V _{CC}	正電源入力
17	NRCV2	チャネル2マルチブレクサ制御入力。差動制御RCV2およびNRCV2によって、チャネル2を受信モードにします。チャネル2を受信モードにするには、RCV2をNRCV2より高くします。チャネル2をドライブモードにするには、NRCV2をRCV2より高くします。表1を参照してください。
18	RCV2	チャネル2マルチブレクサ制御入力。差動制御DATA2およびNDATA2は、DHV2またはDLV2からドライバ2の入力を選択します。DHV2を選択するには、DATA2をNDATA2より高くします。DLV2を選択するには、NDATA2をDATA2より高くします。表1を参照してください。
19	NDATA2	チャネル2マルチブレクサ制御入力。差動制御DATA2およびNDATA2は、DHV2またはDLV2からドライバ2の入力を選択します。DHV2を選択するには、DATA2をNDATA2より高くします。DLV2を選択するには、NDATA2をDATA2より高くします。表1を参照してください。
20	DATA2	チャネル1マルチブレクサ制御入力。差動制御RCV1およびNRCV1によって、チャネル1を受信モードにします。チャネル1を受信モードにするには、RCV1をNRCV1より高くします。チャネル1をドライブモードにするには、NRCV1をRCV1より高くします。表1を参照してください。
21	NRCV1	チャネル1マルチブレクサ制御入力。差動制御RCV1およびNRCV1によって、チャネル1を受信モードにします。チャネル1を受信モードにするには、RCV1をNRCV1より高くします。チャネル1をドライブモードにするには、NRCV1をRCV1より高くします。表1を参照してください。
22	RCV1	チャネル1マルチブレクサ制御入力。差動制御DATA1およびNDATA1によって、DHV1またはDLV1からドライバ1の入力を選択します。DHV1を選択するには、DATA1をNDATA1より高くします。DLV1を選択するには、NDATA1をDATA1より高くします。表1を参照してください。
23	NDATA1	チャネル1マルチブレクサ制御入力。差動制御DATA1およびNDATA1によって、DHV1またはDLV1からドライバ1の入力を選択します。DHV1を選択するには、DATA1をNDATA1より高くします。DLV1を選択するには、NDATA1をDATA1より高くします。表1を参照してください。
24	DATA1	チャネル1/2の終端電圧入力差動入力、DATA1、NDATA1、RCV1、NRCV1、DATA2、NDATA2、RCV2およびNRCV2。「ファンクションダイアグラム」を参照してください。
25	V _{T12}	接続なし。未接続状態を維持します。
29–38, 43, 44, 45, 49, 50, 57, 69, 76, 77, 81, 82, 83, 88–97	N.C.	

クワッド、低電力、1200Mbps ATEドライバ

MAX9977

端子説明(続き)

端子	名称	機能
39	DHV2	チャネル2、ドライバ高電圧入力
40	DLV2	チャネル2、ドライバ低電圧入力
41	DTV2	チャネル2、ドライバ終端電圧入力
42	GS	全チャネル用のグランド検出電圧入力
46	DHV1	チャネル1、ドライバ高電圧入力
47	DLV1	チャネル1、ドライバ低電圧入力
48	DTV1	チャネル1、ドライバ終端電圧入力
53	DUT1	チャネル1、被測定デバイス入力/出力
59	DUT2	チャネル2、被測定デバイス入力/出力
63	TEMP	温度モニタ出力、デバイス当り1つ
67	DUT3	チャネル3、被測定デバイス入力/出力
73	DUT4	チャネル4、被測定デバイス入力/出力
78	DTV4	チャネル4、ドライバ終端電圧入力
79	DLV4	チャネル4、ドライバ低電圧入力
80	DHV4	チャネル4、ドライバ高電圧入力
84	THR	全チャネル用のシングルエンドロジックスレッショルドリファレンス
85	DTV3	チャネル3、ドライバ終端電圧入力
86	DLV3	チャネル3、ドライバ低電圧入力
87	DHV3	チャネル3、ドライバ高電圧入力

詳細

MAX9977は低電力、高速、ピンエレクトロニクスICで、4つの3レベルピンドライバを内蔵しています。このドライバは-1.5V～+6.5Vの動作電圧範囲と高速動作が特長で、ハイインピーダンスおよびアクティブ終端(第3レベルドライブ)モードを備え、低電圧振幅でも高リニアリティを維持します。

高速入力におけるオプションの内蔵抵抗はCMLインターフェースに対応し、回路ボードのディスクリート部品の点数を削減します。マルチプレクサ制御入力を終端するため、終端電圧入力V_T12およびV_T34を駆動回路に適した電圧に接続します(「ファンクションダイアグラム」を参照)。

3線式、低電圧、CMOSコンパチブルシリアルインターフェースを通じて、MAX9977の低リークのトリステート/終端の動作構成を設定します。

MAX9963および MAX9965との互換性

MAX9963またはMAX9965からMAX9977にアップグレードするには、以下のステップが必要です。

- 1) MAX9977のGSは、MAX9963/MAX9965のCHV2の位置にあります。CHV2をゼロボルトに設定します。
- 2) MAX9977のTHRは、MAX9963/MAX9965のCHV3の位置にあります。CHV3がグランド検出を基

準とするDACで制御されている場合は、グランド検出の変動で影響を受けないリファレンスへのこの入力を再割り当てします。

3) MAX9977のAK_DRV_およびRCV_入力は、MAX9963/MAX9965のV_{CC012}およびV_{CC034}(コンパレータ出力の抵抗終端点)の位置にある内蔵終端抵抗用のセンタタップV_T12およびV_T34を備えています。これらの終端点をそれに応じてバイアスします。

出力ドライバ

ドライバ入力は、DHV_、DLV_、またはDTV_の3つの電圧入力のいずれか1つを選択する高速マルチプレクサです。このスイッチングは、高速入力DATA_およびRCV_、そしてモード制御ビットTMSELによって制御されます(表1)。

DUT_をバッファ出力モードとハイインピーダンスマード間で高速でトグルすることができます。またDUT_を低リークモードに移行させることもできます(図2、表1)。高速入力RCV_およびモード制御ビットのTMSELとLLEAKは、スイッチングを制御します。ハイインピーダンスマードでは、ノードが高速信号の追跡機能を確保しながら、DUT_のバイアス電流は-1.5V～+6.5Vの範囲にわたって3μA以下です。低リークモードでは、DUT_のバイアス電流は50nA以下にさらに低減し、信号の追跡が遅くなります。詳細については、「低リークモード、LLEAK」の項を参照してください。

クワッド、低電力、1200Mbps ATEドライバ




図2. 簡略ドライバチャネル

表1. ドライバのロジック

EXTERNAL CONNECTIONS		INTERNAL CONTROL REGISTER		DRIVER OUTPUT
DATA	RCV	TMSEL	LLEAK	
1	0	X	0	Drive to DHV __
0	0	X	0	Drive to DLV __
X	1	1	0	Drive to DTV __ (term mode)
X	1	0	0	High-impedance mode (high-Z)
X	X	X	1	Low-leakage mode

公称ドライバ出力抵抗は47Ωです。45Ω～51Ωの範囲内のカスタム抵抗値については、お問い合わせください。

シリアルインターフェースおよび デバイス制御

CMOSコンパチブルシリアルインターフェースを通じて、MAX9977のモードが制御されます(図3および表2)。図4に示すように、制御データは8ビットシフトレジスタに流れ(まずMSBから)、CSがハイにされるとラッチされます。ラッチは、MAX9977のチャネルごとに2ビットの制御ビットを備えています。次に、シフトレジスタ

からのデータは、ビットD4およびD7の設定に応じて4つのクワッドラッチで構成されるグループの一部またはすべてにロードされます。外部入力のDATA_およびRCV_とともに制御ビットによって、各チャネルの機能を管理します。全チャネルを低リークモードにするには、RSTによってLLEAK=1を設定します。他のどのビットも影響を受けません。電源投入時に、V_{CC}およびV_{EE}が安定するまでRSTをローに保持します。

アナログ制御入力THRは入力ロジックのスレッショルドを設定するため、最低0.9VのCMOSロジックの動作が可能です。THRを未接続状態にすると、内部リファレンスから1.25Vの公称スレッショルドが得られ、2.5V～3.3Vのロジックに対応します。

低リークモード、LLEAK

シリアルポートやRSTを通じてLLEAKをアサートすると、MAX9977は低リーク状態になります(「電気的特性(Electrical Characteristics)」表を参照)。このモードは、出力切断リレーが不要でIDDQおよびPMUの測定を行うのに便利です。LLEAKは、チャネルごとに個別設定することができます。

LLEAKがアサートされている間にDUT_が高速信号で駆動されると、リーク電流は標準動作作用に保証された制限値を超えて瞬間に増大します。「電気的特性(Electrical Characteristics)」表の低リークリカバリ規格は、この状態でのデバイス動作を示しています。

クワッド、低電力、1200Mbps ATEドライバ

MAX9977




図3. シリアルインタフェース

表2. シリアルインタフェースビットの説明

BIT	NAME	DESCRIPTION	BIT STATE AFTER RESET AND AT POWER-UP
D7	CH1	Channel 1 Write Enable. Set to 1 to update the control byte for channel 1. Set to 0 to make no changes to channel 1.	0
D6	CH2	Channel 2 Write Enable. Set to 1 to update the control byte for channel 2. Set to 0 to make no changes to channel 2.	0
D5	CH3	Channel 3 Write Enable. Set to 1 to update the control byte for channel 3. Set to 0 to make no changes to channel 3.	0
D4	CH4	Channel 4 Write Enable. Set to 1 to update the control byte for channel 4. Set to 0 to make no changes to channel 4.	0
D3	LLEAK	Low-Leakage Select. Set to 1 to put driver in low-leakage mode. Set to 0 for normal operation.	1
D2	UNUSED	These bits are not used. Their logic state has no effect.	X
D1	UNUSED		X
D0	TMSEL	Termination Select. Driver termination select bit.	0

クワッド、低電力、1200Mbps ATEドライバ

MAX9977




図4. シリアルインタフェースのタイミング

GS入力

グランド検出入力GSは、マルチプレクサ入力用のグランドリファレンスを提供します。DHV_、DTV_、およびDLV_を駆動するDAC回路のグランドにGSを接続します。GSが変動する場合に8Vの範囲を維持するために、GSによってDHV_、DLV_、およびDTV_の範囲がオフセットされます。GSが変動する場合は、適切な電源のヘッドルームを確保する必要があります。次式のようにします。

$$\begin{aligned} V_{CC} &\geq 9.5V + \text{Max}(V_{GS}) \\ V_{EE} &\leq -4.5V + \text{Min}(V_{GS}) \end{aligned}$$

温度モニタ

MAX9977は、+70°C(343K)のダイ温度で3.33Vの公称出力電圧をアサートする温度出力信号、TEMPを供給します。出力電圧は、10mV/°Cで温度に比例して変化します。

放熱

通常環境下では、MAX9977は、外部ヒートシンクによってエクスポートドパッドを通じて放熱が必要です。エクスポートドパッドはV_{EE}の電位にあり、V_{EE}に接続するかまたは絶縁する必要があります。

エクスポートドパッドパッケージのθ_{JC}は、約1°C/W～2°C/Wです。このため、ダイ温度はアプリケーションで採用される放熱方式に大きく依存しています。最大全消費電力は以下の状態で発生します。

- V_{CC} = +10.5V
- V_{EE} = -5.25V
- V_{DHV_} = 6.5V、DATA = ハイ
- 短絡電流 = 60mA

これらの極限の状態では、全消費電力は5.8Wです。こうした状態でダイ温度を許容レベルに維持することができない場合は、ソフトウェアのクランプによって負荷出力電流をより低い値に制限したり、電源電圧を下げます。


電源について

0.01μFのコンデンサですべてのV_{CC}およびV_{EE}電源入力端子をバイパスし、各電源で最低10μFのバルクコンデンサでバイパスします。

クワッド、低電力、1200Mbps ATEドライバ

MAX9977

ピン配置



選択ガイド

PART	INTERNAL DATA_ AND RCV_ TERMINATIONS	HEAT EXTRACTION
MAX9977AKCCQ	100Ω with center tap	Top
MAX9977ADCCQ*	None	Top

*開発中。入手性についてはお問い合わせください。

パッケージ

最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照ください。

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16(ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは隨時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

17

© 2005 Maxim Integrated Products, Inc. All rights reserved. **MAXIM** is a registered trademark of Maxim Integrated Products, Inc.