

ケーブルドロープ補償付き、デュアルコンパレータ/ターミネータ

概要

高速デュアルコンパレータ/ターミネータICのMAX9955には、デュアルコンパレータと各チャンネル用のターミネータが内蔵されています。デュアルコンパレータの入力はプログラマブルなケーブルドロープ補償を備えており、幅広い入力条件にわたるばらつき(タイミング変動)の少なさ、プログラマブルなヒステリシス、および差動出力を備えています。ターミネータは、プログラムされたレベルに対する50Ωのバッファ付き終端を提供します。MAX9955のコンパレータの動作範囲は-1.1V~+3.6V、ターミネータの動作範囲は-1.0V~+3.5Vです。

MAX9955のコンパレータは、二重終端で0.4V_{p-p} (typ)のCMLと互換性のある50Ω終端抵抗を内蔵した、高速なオープンコレクタ出力を備えています。これらの機能によって、回路基板上のディスクリート部品数が大幅に減少します。

MAX9955の電力損失は、静的条件下ではチャンネル当りわずか800mW、2Gbpsのトグル条件下でチャンネル当り850mWです。このデバイスは、64ピン、10mm x 10mmボディ、および0.5mmピッチのTQFPで提供されます。パッケージ上面に設けられた5mm x 5mmのエクスポーズドダイパッドによって、効率的な放熱を容易に行うことができます。このデバイスは、内部ダイ温度+50℃~+90℃での動作が保証されており、ダイ温度モニタ出力を備えています。

アプリケーション

高性能メモリ自動試験装置(DDR3、GDDR3、GDDR4)

高性能SOC自動試験装置

選択ガイドおよび標準動作回路はデータシートの最後に記載されています。



特長

- ◆ ケーブルドロープ補償
- ◆ 入力等価立上り/立下り時間：55ps
- ◆ 最小パルス幅：190ps
- ◆ 低電力損失：2Gbpsでチャンネル当り850mW (typ)
- ◆ 少ないタイミングのばらつき
- ◆ ターミネータ内蔵
- ◆ コンパレータヒステリシス制御0~10mV


型番

PART	TEMP RANGE	PIN-PACKAGE	PKG CODE
MAX9955BDCCB	0°C to +70°C	64 TQFP-IDP*	C64E-4R

*IDP = 上面ダイパッド(デバイス上面にエクスポーズドパッドを配置)。

注：このデバイスは有鉛と鉛フリーの両方のパッケージを提供しています。鉛フリーを指定するには、型番の末尾に「+」記号を付加してご発注ください。

ピン配置



ケーブルドロープ補償付き、 デュアルコンパレータ/ターミネータ

MAX9955

ABSOLUTE MAXIMUM RATINGS

V _{CC} to GND	-0.3V to +8V
V _{EE} to GND	-6V to +0.3V
V _{CC} - V _{EE}	-0.3V to +14V
V _L to GND	-0.3V to +4.1V
DUT ₋ to GND	-2V to +4.5V
CH ₋ , NCH ₋ , CL ₋ , NCL ₋ to GND	-0.3V to (V _{CCO₋} + 2V)
V _{CCO₋} to GND	-0.3V to +4.1V
OVL to GND	-0.3V to (V _L + 0.3V)
OVL Current	±10mA
RST to GND	-0.3V to +5V
DTV ₋ , CHV ₋ , CLV ₋ to GND	-2V to +4.5V
CHV ₋ or CLV ₋ to DUT ₋	±5V

COS ₋ , COL ₋ to GND	-0.3V to +4.1V
HYS ₋ Current	±1mA
All Other Pins to GND	(V _{EE} - 0.3V) to (V _{CC} + 0.3V)
TEMP Current	-0.5mA to +20mA
DUT ₋ Current	±80mA
DUT ₋ Short Circuit to -1.0V to +3.5V	Continuous
Continuous Power Dissipation (T _A = +70°C)	
MAX9955 (derate 125mW/°C above +70°C)	10W*
Storage Temperature Range	-65°C to +150°C
Junction Temperature	+125°C
Lead Temperature (soldering, 10s)	+300°C

*Dissipation wattage value is based on still air with no heat sink. Actual maximum power dissipation is a function of heat extraction technique and may be substantially higher.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{CC} = 7V, V_{EE} = -5V, V_L = 3.3V, V_{CCO₋} = 3.3V, V_{CHV₋} = V_{CLV₋} = 0, V_{DTV₋} = 0.5V, V_{COS₋} = V_{COL₋} = 0, HYS₋ = unconnected, T_J = +70°C, unless otherwise noted. All temperature coefficients are measured at T_J = +50°C to +90°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
POWER SUPPLIES						
Positive Supply	V _{CC}		6.75	7.0	7.50	V
Negative Supply	V _{EE}		-5.50	-5.0	-4.75	V
Positive Supply Current	I _{CC}	R _L ≥ 10MΩ (Note 2)	102	112	121	mA
Negative Supply Current	I _{EE}	R _L ≥ 10MΩ (Note 2)	150	162	174	mA
Power Dissipation (Note 2)	P _D	R _L ≥ 10MΩ		1.6	1.8	W
		V _{DUT₋} = 0 to 2V at 2Gbps, V _{DTV₋} = 1V (Note 3)		1.7		
DUT₋ CHARACTERISTICS						
Operating Voltage Range	V _{DUT}	(Note 4)	-1.1		+3.5	V
Input Return Loss (Note 5)		1GHz		-24		dB
		2GHz		-20		
Input Return Loss by Time Domain Reflectometry		V _{DUT₋} = 0 to 1V, t _R = t _F = 150ps (Note 6)		6.0		%
LEVEL PROGRAMMING INPUTS (DTV₋, CHV₋, CLV₋, COS₋, COL₋)						
Input Bias Current	I _{BIAS}				±25	μA
Settling Time		To 0.1% of full-scale change (Note 5)		1		μs
SINGLE-ENDED CONTROL INPUT (RST)						
Input High Voltage	V _{IH}		1.65		3.50	V
Input Low Voltage	V _{IL}		-0.10		+0.85	V
Input Bias Current	I _B				±25	μA
SINGLE-ENDED OUTPUT (OVL)						
Digital Supply	V _L		3.0	3.3	3.6	V

ケーブルドロープ補償付き、 デュアルコンパレータ/ターミネータ

MAX9955

ELECTRICAL CHARACTERISTICS (continued)

(VCC = 7V, VEE = -5V, VL = 3.3V, VCCO_ = 3.3V, VCHV_ = VCLV_ = 0, VDTV_ = 0.5V, VCOS_ = VCOL_ = 0, HYS_ = unconnected, TJ = +70°C, unless otherwise noted. All temperature coefficients are measured at TJ = +50°C to +90°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Digital Supply Current	IL	ROVL = open	0.5	1	2.0	mA
Output High Voltage			VL - 0.4		VL	V
Output Low Voltage			0		0.4	V
Rise and Fall Time		CL = 20pF		3.6		ns
Overcurrent Detect Threshold			±50		±80	mA
TEMPERATURE MONITOR (TEMP)						
Nominal Voltage		TJ = +70°C, RL ≥ 10MΩ (Note 8)	3.30	3.52	3.75	V
Temperature Coefficient				+10		mV/°C
Output Resistance		ITEMP = 0μA, 10μA	18	24	30	kΩ
COMPARATORS (Note 9)						
DC CHARACTERISTICS						
Input Voltage Range	VIN		-1.1		+3.6	V
Differential Input Voltage	VDIFF		±4.7			V
Offset Voltage	VOS	VDUT_ = 1.5V, COS = 0V, COL = 0V			±20	mV
		VDUT_ = 1.5V, COS = 3.3V, COL = 3.3V			±20	
Offset-Voltage Temperature Coefficient				±50		μV/°C
Common-Mode Rejection Ratio	CMRR	VDUT_ = -1.1V, +3.6V (Note 10)		±0.3	±3.0	mV/V
Linearity Error		VDUT_ = -1.1V, +1V, +3.6V (Note 11)			±15	mV
Power-Supply Rejection Ratio	PSRR	VDUT_ = 1.5V (Note 12)		±0.3	±3.0	mV/V
Gain				360		V/V
HYSTERESIS						
Hysteresis Range		RHYS = open, 2kΩ (Note 13)	0		10	mV
Input Hysteresis		RHYS = open		1.0		mV
		RHYS = 3.3kΩ		2.5		
		RHYS = 2.7kΩ		6.5		
		RHYS = 2.4kΩ		9.5		
Hysteresis Setting Accuracy		RHYS = 3.0kΩ (5mV setting)		±2		mV
AC CHARACTERISTICS (Note 14)						
Input Equivalent Rise and Fall Time		tR = tF = 60ps, 20% to 80% (Note 7)		55	90	ps
Minimum Pulse Width	tPW(MIN)	tR = tF = 80ps, (Notes 7, 15)		190	250	ps
Prop Delay	tPDL	(Note 7)	0.35	0.5	0.65	ns
Prop-Delay Temperature Coefficient				+0.5		ps/°C
Prop Delay Match, High/Low vs. Low/High		(Note 7)		±5	±20	ps
Prop Delay Match, Comparators within Package		(Note 16)		±5		ps

ケーブルドグループ補償付き、 デュアルコンパレータ/ターミネータ

MAX9955

ELECTRICAL CHARACTERISTICS (continued)

(VCC = 7V, VEE = -5V, VL = 3.3V, VCCO_ = 3.3V, VCHV_ = VCLV_ = 0, VDTV_ = 0.5V, VCOS_ = VCOL_ = 0, HYS_ = unconnected, TJ = +70°C, unless otherwise noted. All temperature coefficients are measured at TJ = +50°C to +90°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Prop Delay Dispersion vs. Common Mode (Notes 7, 17)		VCHV_ = VCLV_ = 0 to 2V, relative to 0.5V		±2	±10	ps
		VCHV_ = VCLV_ = -1.1V to +3.6V, relative to 0.5V		±15	±25	
Waveform Tracking, 10% to 90%		VCHV_ = VCLV_ = 0.1V to 0.9V, VDTV_ = 1VP-P, tr = tf = 150ps, 10% to 90% relative to timing at 50% point (Note 7)		±10	±35	ps
Prop Delay Dispersion vs. Pulse Width (Note 7)		VDTV_ = 1VP-P, 0.5ns to 24.5ns pulse width, relative to 12.5ns pulse width, tr = tf = 80ps		±10	±20	ps
		VDTV_ = 1VP-P, 0.2ns to 24.8ns pulse width, relative to 12.5ns pulse width, tr = tf = 80ps		±15	±25	
Prop Delay Dispersion vs. Slew Rate		VDTV_ = 1VP-P, 2V/ns to 6V/ns slew rate, relative to 4V/ns slew rate (Note 7)		±15	±35	ps
Peaking		VCOS_ = VCOL_ = 0		0		%
		VCOS_ = 0, VCOL_ = 3.3V		20		
		VCOS_ = 3.3V, VCOL_ = 0		20		
		VCOS_ = VCOL_ = 3.3V (Note 7)	20	40		
Input Voltage Range COS_, COL_		(Note 7)	0		3.3	V
LOGIC OUTPUTS (CH_, NCH_, CL_, NCL_)						
VCCO_ Voltage Range	VVCCO_		1.0		3.6	V
VCCO_ Current	IVCCO_			70		mA
Output High Voltage	VOH	ICH_ = INCH_ = ICL_ = INCL_ = 0	VCCO_ - 0.1	VCCO_ - 0.03	VCCO_ + 0.02	V
Output Low Voltage	VOL	ICH_ = INCH_ = ICL_ = INCL_ = 0		VCCO_ - 0.8		V
Output Voltage Swing		ICH_ = INCH_ = ICL_ = INCL_ = 0	750	800	850	mV
Internal Output Termination Resistor	RTERM	Single-ended measurement from VCCO_ to CH_, NCH_, CL_, NCL_	48	50	52	Ω
Differential Rise and Fall Times	tr, tf	20% to 80%		90		ps
TERMINATOR						
DC CHARACTERISTICS (RL ≥ 10MΩ)						
DTV_ Voltage Range	VDTV_	(Note 4)	-1.0		+3.5	V
Offset Voltage	VOS	VDTV_ = 1.25V			±20	mV
Offset-Voltage Temperature Coefficient				±50		μV/°C
Gain	Av	VDTV_ = 0 and 2V	0.997		1.003	V/V

ケーブルドロープ補償付き、 デュアルコンパレータ/ターミネータ

MAX9955

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = 7V$, $V_{EE} = -5V$, $V_L = 3.3V$, $V_{CCO_} = 3.3V$, $V_{CHV_} = V_{CLV_} = 0$, $V_{DTV_} = 0.5V$, $V_{COS_} = V_{COL_} = 0$, $HYS_ =$ unconnected, $T_J = +70^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +50^{\circ}C$ to $+90^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Gain Temperature Coefficient				-20		ppm/ $^{\circ}C$
Linearity Error		$V_{DTV_} = -1V, +1V, +3.5V$ (Note 11)			± 15	mV
Power-Supply Rejection Ratio	PSRR	$V_{DTV_} = 1.5V$ (Note 12)			± 18	mV/V
DC Output Resistance	$R_{DUT_}$	$V_{DTV_} = 1.25V$, $I_{DUT_} = 8mA$, $\Delta I_{DUT_} = \pm 2.5mA$ (Note 18)	48	50	52	Ω
DC Output Resistance Variation		$V_{DTV_} = 1.25V$, $I_{DUT_} = \pm 1mA, \pm 8mA$, $\Delta I_{DUT_} = \pm 2.5mA$		0.3	1	Ω
		$V_{DTV_} = 1.25V$, $I_{DUT_} = \pm 1mA, \pm 8mA$, $\pm 15mA, \pm 40mA$, $\Delta I_{DUT_} = \pm 2.5mA$		0.8	2	

Note 1: All minimum and maximum values are tested at nominal supply voltages and $T_J = +70^{\circ}C$ with an accuracy of $\pm 15^{\circ}C$, unless otherwise noted. Rise and fall times are measured using 10% and 90% points, unless otherwise noted.

Note 2: Total for dual device.

Note 3: Does not include above ground internal dissipation of the comparator outputs. Additional power dissipation is typically ($64mA \times V_{VCCO_}$).

Note 4: Externally forced voltages may exceed this range provided that the Absolute Maximum Ratings are not exceeded.

Note 5: Based on simulation results only.

Note 6: Output return loss by time domain reflectometry (%) = $100 \times (\text{reflection amplitude} / \text{drive amplitude})$. See Figure 1.




図1. TDRリターンロス

Note 7: Guaranteed by design and characterization. Not production tested.

Note 8: Verified at wafer sort.

Note 9: With the exception of offset and gain/CMRR tests, reference input values are calibrated for offset and gain.

Note 10: Change in offset voltage over the input range.

Note 11: Relative to straight line between 0 and 2V.

Note 12: Change in offset voltage with power supplies independently set to their minimum and maximum values.

Note 13: Minimum specification not tested. Under the condition $R_{HYS} =$ open, the circuit is designed to have no hysteresis.

Note 14: Unless otherwise noted, all comparator AC characteristics are measured at 40MHz, $V_{DUT_} = 0$ to $+1V$, $V_{CHV_} = V_{CLV_} = +0.5V$, $t_R = t_F = 150ps$, $Z_S = 50\Omega$, $V_{DTV_} = +0.5V$. Comparator outputs are terminated with 50Ω to $1.25V$ and $V_{CCO_} = 2.5V$. Measured from $V_{DUT_}$ crossing calibrated $CHV_/CLV_$ threshold to crossing point of differential outputs.

Note 15: At this pulse width, the output reaches at least 90% of its DC voltage swing. The pulse width is measured at the crossing points of the differential outputs.

Note 16: Rising edge to rising edge or falling edge to falling edge.










Note 17: $V_{DUT_} = 1V_{P-P}$. Overdrive = 500mV.

Note 18: Nominal target value is 50Ω . Contact factory for alternate trim selections within the 45Ω to 51Ω range.

ケーブルドグループ補償付き、 デュアルコンパレータ/ターミネータ

標準動作特性

($T_J = +70^\circ\text{C}$, unless otherwise noted.)




ケーブルドループ補償付き、デュアルコンパレータ/ターミネータ

MAX9955


標準動作特性(続き)

($T_J = +70^\circ\text{C}$, unless otherwise noted.)


COMPARATOR REDIGITIZATION WITH CABLE COMPENSATION, RISING EDGE




COMPARATOR WAVEFORM TRACKING WITHOUT CABLE COMPENSATION




COMPARATOR WAVEFORM TRACKING WITH CABLE COMPENSATION




COMPARATOR DIFFERENTIAL OUTPUT RESPONSE



COMPARATOR OFFSET vs. TEMPERATURE



COMPARATOR HYSTERESIS vs. R_HYS_ TO GND









ケーブルドロープ補償付き、 デュアルコンパレータ/ターミネータ

MAX9955

標準動作特性(続き)

($T_J = +70^\circ\text{C}$, unless otherwise noted.)






ケーブルドループ補償付き、 デュアルコンパレータ/ターミネータ

MAX9955

標準動作特性(続き)

($T_J = +70^\circ\text{C}$, unless otherwise noted.)



端子説明

端子	名称	機能
1, 6, 16, 17, 28, 32, 33, 40, 41, 48, 49, 53, 64	GND	グラウンド接続
2, 5, 12, 15, 18, 23, 29, 52, 58, 63	V_{CC}	正の電源入力
3	DUT1	チャンネル1試験対象デバイス入力。コンパレータとターミネータの組合せの入力です。
4, 11, 13, 19, 24, 30, 31, 50, 51, 57, 62	V_{EE}	負の電源入力
7	V_L	ロジック電源入力。OVLで使用する V_{OH} レベルを設定します。
8	OVL	過電流フラグ出力。チャンネル1または2のターミネータバッファが電流リミットを超えるとOVLがハイになります。
9	RST	リセット入力。OVLフラグをローにリセットし、バッファ出力スイッチを閉じます。
10	TEMP	温度モニタ出力
14	DUT2	チャンネル2試験対象デバイス入力。コンパレータとターミネータの組合せへの入力です。
20	DTV2	チャンネル2ターミネータのリファレンス入力
21	CHV2	チャンネル2ハイコンパレータのリファレンス入力
22	CLV2	チャンネル2ローコンパレータのリファレンス入力
25	HYS2	チャンネル2ヒステリシス入力
26	COS2	チャンネル2短時間ケーブルドループ補償入力

ケーブルドループ補償付き、 デュアルコンパレータ/ターミネータ

MAX9955

端子説明(続き)

端子	名称	機能
27	COL2	チャンネル2長時間ケーブルドループ補償入力
34	V _{CCOH2}	チャンネル2ハイコンパレータのコレクタ電圧入力。チャンネル2ハイコンパレータ出力終端抵抗用の電圧入力です。出力終端抵抗のためのプルアップ電圧および電流を提供します。
35	CH2	チャンネル2ハイコンパレータの正の出力
36	NCH2	チャンネル2ハイコンパレータの負の出力
37	V _{CCOL2}	チャンネル2ローコンパレータのコレクタ電圧入力。チャンネル2ローコンパレータ出力終端抵抗用の電圧入力です。出力終端抵抗のためのプルアップ電圧および電流を提供します。
38	NCL2	チャンネル2ローコンパレータの負の出力
39	CL2	チャンネル2ローコンパレータの正の出力
42	CL1	チャンネル1ローコンパレータの正の出力
43	NCL1	チャンネル1ローコンパレータの負の出力
44	V _{CCOL1}	チャンネル1ローコンパレータのコレクタ電圧入力。チャンネル1ローコンパレータ出力終端抵抗用の電圧入力です。出力終端抵抗のためのプルアップ電圧および電流を提供します。
45	NCH1	チャンネル1ハイコンパレータの負の出力
46	CH1	チャンネル1ハイコンパレータの正の出力
47	V _{CCOH1}	チャンネル1ハイコンパレータのコレクタ電圧入力。チャンネル1ハイコンパレータ出力終端抵抗用の電圧入力です。出力終端抵抗のためのプルアップ電圧および電流を提供します。
54	COL1	チャンネル1長時間ケーブルドループ補償入力
55	COS1	チャンネル1短時間ケーブルドループ補償入力
56	HYS1	チャンネル1ヒステリシス入力
59	CLV1	チャンネル1ローコンパレータのリファレンス入力
60	CHV1	チャンネル1ハイコンパレータのリファレンス入力
61	DTV1	チャンネル1ターミネータのリファレンス入力
—	EP	エクスポーズドパッド。エクスポーズドパッドは放熱に使用します。EPは内部でV _{EE} に接続されています。EPは、V _{EE} に接続するか、または未接続のままにしてください。

ケーブルドロープ補償付き、デュアルコンパレータ/ターミネータ

MAX9955

詳細

高速デュアルコンパレータ/ターミネータICのMAX9955には、デュアルコンパレータと各チャンネル用のターミネータが内蔵されています。デュアルコンパレータは、幅広い入力条件にわたる少ないばらつき(タイミング変動)、プログラマブルなケーブルドロープ補償、プログラマブルなヒステリシス、および差動出力を提供します。ターミネータは、プログラムされたレベルに

対する50Ωのバッファ付き終端を提供します。MAX9955のコンパレータの動作範囲は-1.1V~+3.6V、ターミネータの動作範囲は-1.0V~+3.5Vです。

MAX9955のコンパレータは、二重終端で0.4V_{p-p} (typ)のCMLと互換性のある50Ω終端抵抗を内蔵した、高速なオープンコレクタ出力を提供します。これらの機能によって、回路基板上のディスクリート部品数が大幅に減少し、回路の性能が向上します。図2にMAX9955の機能ブロック図を示します。




図2. 機能ブロック図

ケーブルドロープ補償付き、 デュアルコンパレータ/ターミネータ

バッファ終端とOVL

MAX9955はDTV_バッファ出力に対して50Ω系終端を提供します。ターミネータの公称抵抗値は50Ωです。45Ω～51Ωの範囲内で選択可能な他の調整値については、お問い合わせください。

バッファの出力電流が監視され、±50mA (min)に制限されます。出力電流が±50mAを超えると、バッファの出力スイッチが開かれ、OVLがハイにラッチされます。RSTをアサートすると、バッファの出力スイッチが閉じ、OVLがリセットされます。単一のRST入力で、両方のチャンネルが制御されます。

コンパレータ

MAX9955は、2つのチャンネル用にそれぞれ独立した2組の高速コンパレータを備えています。各コンパレータには2つの入力があり、一方が内部でDUT_に接続されており、もう一方がCHV_またはCLV_に接続されています(図2参照)。コンパレータの出力は、表1に示すように、

入力条件に対する論理演算の結果になります。幅広いロジックファミリとのインタフェースを容易にするため、コンパレータの差動出力はオープンコレクタになっています。内蔵の終端抵抗が、16mAの電流ソースを2つの出力の間で切り換えます(図3)。終端抵抗は、出力を電圧終端入力V_{CCOH}およびV_{CCOL}に接続します。終端入力を、希望のV_{OH}電圧に接続してください。各出力は、公称800mV_{p-p}の振幅と50Ωのソース終端を備えています。外部でも50Ωデスティネーション終端を追加で使用してラインを二重終端させる場合は、公称800mVの振幅が半分になります。

表1. コンパレータのロジック

DUT_ > CHV_	DUT_ > CLV_	CL_ , NCL_	CH_ , NCH_
0	0	0	0
0	1	1	0
1	0	0	1
1	1	1	1




図3. コンパレータの機能ブロック図

ケーブルドロープ補償付き、デュアルコンパレータ/ターミネータ

ケーブルドロープ補償

コンパレータ入力にはケーブルドロープ補償が組み込まれています。高周波数帯域では、ケーブルの損失によってDUT_のコンパレータ入力波形が劣化します。ケーブルドロープ回路は、2つの単一時間定数ピーキング減衰波形をDUT_の波形に加えることによって、この損失を補償するものです。周波数ドメインで、DUT_の関数に2組のゼロ極ペアが乗算されます(図4参照)。アナログ電圧入力COS_およびCOL_によって、ピーキングの大きさを制御します。時間定数は固定です。COS_で、高周波数ブーストの大きさが変化します。時間定数は50ps (typ)です。COL_で、低周波数ブーストの大きさが変化します。時間定数は1.5ns (typ)です。ピーキングとCOS_およびCOL_電圧の関係については、「標準動作特性」の項をご覧ください。補償が必要ない場合は、COS_とCOL_をGNDに接続してください。




図4. ケーブルドロープ補償

ヒステリシス

コンパレータ機能には、ヒステリシスが組み込まれています。ヒステリシスはノイズを除去し、低スループート入力信号の発振を防ぎます。外付けの抵抗によってヒステリシスのレベルを制御します。HYS_が未接続の場合、プログラムされるヒステリシスは0mV (min)になります。非ゼロのヒステリシスをプログラムするには、外付けの抵抗をHYS_とGNDの間に接続してください。抵抗値については、「標準動作特性」の項をご覧ください。

温度モニタ

MAX9955は温度出力信号TEMPを供給します。これは、ダイ温度+70°C (343K)で公称3.52Vの出力電圧をアサートします。出力電圧は、10mV/°Cの割合で温度に比例して変化します。

電源について

デバイス側で、電源端子V_{CC}およびV_{EE}を0.01μFのコンデンサでGNDにバイパスし、各電源ごとに少なくとも10μFのバルクバイパスを使用してください。デバイス側で、V_{CC0_}とV_Lを0.01μFでバイパスしてください。

チップ情報


TRANSISTOR COUNT: 2297

PROCESS: Bipolar

ケーブルドロープ補償付き、 デュアルコンパレータ/ターミネータ

MAX9955

標準動作回路



選択ガイド

PART	RANGE	COMPARATOR OUTPUT TERMINATION	HEAT EXTRACTION
MAX9955BDCCB	-1.1V to +3.6V	50Ω to VCCO_ _	Top


ケーブルドープ補償付き、 デュアルコンパレータ/ターミネータ

MAX9955

64L TQFP:EPS

パッケージ

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)



ケーブルドロープ補償付き、 デュアルコンパレータ/ターミネータ

パッケージ(続き)

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)

NOTES:

1. ALL DIMENSIONS AND TOLERANCING CONFORM TO ANSI Y14.5-1982.
2. DATUM PLANE \square IS LOCATED AT MOLD PARTING LINE AND COINCIDENT WITH LEAD, WHERE LEAD EXITS PLASTIC BODY AT BOTTOM OF PARTING LINE.
3. DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION.
ALLOWABLE MOLD PROTRUSION IS 0.25 MM ON D1 AND E1 DIMENSIONS.
4. THE TOP OF PACKAGE IS SMALLER THAN THE BOTTOM OF PACKAGE BY AS MUCH AS 0.15 MILLIMETERS.
5. DIMENSION b DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 MM TOTAL IN EXCESS OF THE b DIMENSION AT MAXIMUM MATERIAL CONDITION.
6. CONTROLLING DIMENSION: MILLIMETER.
7. MEET JEDEC MS-026 EXCEPT FOR COPLANARITY (SEE NOTE 8).
8. LEADS SHALL BE COPLANAR WITHIN 0.10 MM.
9. EXPOSED DIE PAD SHALL BE COPLANAR WITH BOTTOM OF PACKAGE WITHIN 2 MILS (0.05 MM).
10. REFER TO PRODUCT DATA SHEET FOR PACKAGE CODE.

SYMBOL	COMMON DIMENSIONS	
	ALL DIMENSIONS IN MILLIMETERS	
	JEDEC VARIATION ACD	
	MIN.	MAX.
A	\approx	1.20
A1	0.05	0.15
A2	0.95	1.05
D	12.00 BSC.	
D1	10.00 BSC.	
E	12.00 BSC.	
E1	10.00 BSC.	
L	0.45	0.75
N	64	
e	0.50 BSC.	
b	0.17	0.27
b1	0.17	0.23

PKG CODE	EXPOSED PAD VARIATIONS					
	D2			E2		
	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
C64E-4R	4.7	5.0	5.3	4.7	5.0	5.3
C64E-9R	5.7	6.0	6.3	5.7	6.0	6.3

		
<small>PROPRIETARY INFORMATION</small>		
<small>TITLE: PACKAGE OUTLINE, 64L TQFP, 10x10x1.00mm EXPOSED PAD OPTION, INVERTED DIE PAD</small>		
<small>APPROVAL</small>	<small>DOCUMENT CONTROL NO.</small> 21-0162	<small>REV.</small> A 2/2

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

16 _____ **Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600**