

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

MAX5154/MAX5155

概要


MAX5154/MAX5155は、単一電源+5V(MAX5154)又は+3V(MAX5155)からの消費電流が僅か500 μ Aの低電力、シリアル、電圧出力、デュアル12ビットディジタルアナログコンバータ(DAC)です。これらのデバイスはレイルトゥレイル[®]出力スイシングを特長とし、省スペースの16ピンQSOPパッケージで提供されています。DAC出力アンプは、ダイナミックレンジを最小にするために、+2V/Vの内部利得で構成されています。

3線シリアルインターフェースは、SPITM/QSPITM及びMicrowireTMとコンパチブルです。各DACには、入力レジスタとして構成したダブルバッファ入力と入力レジスタ及びDACレジスタを16ビットシリアルワードで個別又は同時に更新できるDACレジスタを備えています。さらに、プログラマブルシャットダウン(2 μ A)、ハードウェアシャットダウンロックアウト(PDL)、AC及びDC信号を受け付ける各DAC用の個別リファレンス電圧入力、全てのレジスタとDACをゼロにリセットするアクティブロークリア入力(CL)も備えています。これらのデバイスでは、機能拡張用のプログラマブルロジックピンに加え、ディジーチェーン構成用のシリアルデータ出力ピンも提供されます。

アプリケーション

- 工業プロセス制御
- デジタルオフセット及び利得調整
- モーション制御
- リモート工業制御
- マイクロプロセッサ制御システム
- 自動テスト装置(ATE)

ファンクションダイアグラム



レイルトゥレイルは日本モトローラの登録商標です。

SPI及びQSPIはモトローラの商標です。

MicrowireはNational Semiconductor Corp.の商標です。

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

ABSOLUTE MAXIMUM RATINGS

V _{DD} to AGND.....	-0.3V to +6V
V _{DD} to DGND	-0.3V to +6V
AGND to DGND	±0.3V
OSA, OSB to AGND.....	(AGND - 4V) to (V _{DD} + 0.3V)
REF __ , OUT __ to AGND.....	-0.3V to (V _{DD} + 0.3V)
Digital Inputs (SCLK, DIN, CS, CL, PDL) to DGND.....	(-0.3V to +6V)
Digital Outputs (DOUT, UPO) to DGND.....	-0.3V to (V _{DD} + 0.3V)
Maximum Current into Any Pin	±20mA

Continuous Power Dissipation (T _A = +70°C)	
Plastic DIP (derate 10.5mW/°C above +70°C)	842mW
QSOP (derate 8.30mW/°C above +70°C)	667mW
CERDIP (derate 10.00mW/°C above +70°C)	800mW
Operating Temperature Ranges	
MAX515 __ C_E	0°C to +70°C
MAX515 __ E_E	-40°C to +85°C
MAX515 __ MJE	-55°C to +125°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10sec)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS—MAX5154

(V_{DD} = +5V ±10%, V_{REFA} = V_{REFB} = 2.048V, R_L = 10kΩ, C_L = 100pF, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at T_A = +25°C (OS_{_} tied to AGND for a gain of +2V/V).)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
STATIC PERFORMANCE						
Resolution			12			Bits
Integral Nonlinearity	INL	(Note 1)	MAX5154A		±1/2	LSB
			MAX5154B		±1	
Differential Nonlinearity	DNL	Guaranteed monotonic		±1		LSB
Offset Error	V _{os}	Code = 6			±6	mV
Offset Tempco	TCV _{os}	Normalized to 2.048V		4		ppm/°C
Gain Error				-0.2	±3	LSB
Gain-Error Tempco		Normalized to 2.048V		4		ppm/°C
V _{DD} Power-Supply Rejection Ratio	PSRR	4.5V ≤ V _{DD} ≤ 5.5V	20	260		µV/V
REFERENCE INPUT						
Reference Input Range	REF		0	V _{DD} - 1.4		V
Reference Input Resistance	R _{REF}	Minimum with code 1554 hex	14	20		kΩ
MULTIPLYING-MODE PERFORMANCE						
Reference 3dB Bandwidth		Input code = 1FFE hex, V _{REF__} = 0.67V _{p-p} at 2.5V _{DC}	300			kHz
Reference Feedthrough		Input code = 0000 hex, V _{REF__} = (V _{DD} - 1.4V _{p-p}) at 1kHz		-82		dB
Signal-to-Noise plus Distortion Ratio	SINAD	Input code = 1FFE hex, V _{REF__} = 1V _{p-p} at 1.25V _{DC} , f = 25kHz		75		dB
DIGITAL INPUTS						
Input High Voltage	V _{IH}	CL, PDL, CS, DIN, SCLK	3			V
Input Low Voltage	V _{IL}	CL, PDL, CS, DIN, SCLK		0.8		V
Input Hysteresis	V _{HYS}		200			mV
Input Leakage Current	I _{IN}	V _{IN} = 0V to V _{DD}	0.001	±1		µA
Input Capacitance	C _{IN}		8			pF

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

ELECTRICAL CHARACTERISTICS—MAX5154 (continued)

($V_{DD} = +5V \pm 10\%$, $V_{REFA} = V_{REFB} = 2.048V$, $R_L = 10k\Omega$, $C_L = 100pF$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ C$ (OS_- tied to AGND for a gain of $+2V/V$).

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DIGITAL OUTPUTS (DOUT, UPO)						
Output High Voltage	V_{OH}	$I_{SOURCE} = 2mA$	$V_{DD} - 0.5$		V	
Output Low Voltage	V_{OL}	$I_{SINK} = 2mA$	0.13		0.40	V
DYNAMIC PERFORMANCE						
Voltage Output Slew Rate	SR		0.75		$V/\mu s$	
Output Settling Time		To 1/2LSB of full-scale, $V_{STEP} = 4V$	15		μs	
Output Voltage Swing		Rail-to-rail (Note 2)	0 to V_{DD}		V	
OSA or OSB Input Resistance	R_{OS_-}		24	34	$k\Omega$	
Time Required to Exit Shutdown			25		μs	
Digital Feedthrough		$\bar{CS} = V_{DD}$, $f_{DIN} = 100kHz$, $V_{SCLK} = 5Vp-p$	5		nV-s	
Digital Crosstalk			5		nV-s	
POWER SUPPLIES						
Positive Supply Voltage	V_{DD}		4.5	5.5	V	
Power-Supply Current	I_{DD}	(Note 3)	0.5	0.65	mA	
Power-Supply Current in Shutdown	$I_{DD(SHDN)}$	(Note 3)	2	10	μA	
Reference Current in Shutdown			0	± 1	μA	
TIMING CHARACTERISTICS						
SCLK Clock Period	t_{CP}	(Note 4)	100		ns	
SCLK Pulse Width High	t_{CH}		40		ns	
SCLK Pulse Width Low	t_{CL}		40		ns	
\bar{CS} Fall to SCLK Rise Setup Time	t_{CSS}		40		ns	
SCLK Rise to \bar{CS} Rise Hold Time	t_{CSH}		0		ns	
SDI Setup Time	t_{DS}		40		ns	
SDI Hold Time	t_{DH}		0		ns	
SCLK Rise to DOUT Valid Propagation Delay	t_{DO1}	$C_{LOAD} = 200pF$	80		ns	
SCLK Fall to DOUT Valid Propagation Delay	t_{DO2}	$C_{LOAD} = 200pF$	80		ns	
SCLK Rise to \bar{CS} Fall Delay	t_{CS0}		10		ns	
\bar{CS} Rise to SCLK Rise Hold	t_{CS1}		40		ns	
\bar{CS} Pulse Width High	t_{CSW}		100		ns	

Note 1: Accuracy is specified from code 6 to code 4095.

Note 2: Accuracy is better than 1LSB for V_{OUT_-} greater than 6mV and less than $V_{DD} - 50mV$. Guaranteed by PSRR test at the end points.

Note 3: Digital inputs are set to either V_{DD} or DGND, code = 0000 hex, $R_L = \infty$.

Note 4: SCLK minimum clock period includes the rise and fall times.

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

ELECTRICAL CHARACTERISTICS—MAX5155

($V_{DD} = +2.7V$ to $+3.6V$, $V_{REFA} = V_{REFB} = 1.25V$, $R_L = 10k\Omega$, $C_L = 100pF$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ C$ (OS_ pins tied to AGND for a gain of $+2V/V$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
STATIC PERFORMANCE						
Resolution			12			Bits
Integral Nonlinearity	INL	(Note 5)	MAX5155A		± 1	LSB
			MAX5155B		± 2	
Differential Nonlinearity	DNL	Guaranteed monotonic		± 1		LSB
Offset Error	V_{OS}	Code = 10		± 6		mV
Offset Tempco	TCV_{OS}	Normalized to 1.25V	6.5			ppm/ $^\circ C$
Gain Error			-0.2	± 4		LSB
Gain-Error Tempco		Normalized to 1.25V	6.5			ppm/ $^\circ C$
V_{DD} Power-Supply Rejection Ratio	PSRR	$2.7V \leq V_{DD} \leq 3.6V$	40	320		$\mu V/V$
REFERENCE INPUT (VREF)						
Reference Input Range	REF		0	$V_{DD} - 1.4$		V
Reference Input Resistance	R_{REF}	Minimum with code 1554 hex	14	20		k Ω
MULTIPLYING-MODE PERFORMANCE						
Reference 3dB Bandwidth		Input code = 1FFE hex, $V_{REF_} = 0.67V_{p-p}$ at $0.75V_{DC}$	300			kHz
Reference Feedthrough		Input code = 0000 hex, $V_{REF_} = (V_{DD} - 1.4)V_{p-p}$ at 1kHz	-82			dB
Signal-to-Noise plus Distortion Ratio	SINAD	Input code = 1FFE hex, $V_{REF_} = 1V_{p-p}$ at $1V_{DC}$, f = 15kHz	73			dB
DIGITAL INPUTS						
Input High Voltage	VIH	\overline{CL} , \overline{PDL} , \overline{CS} , DIN, SCLK	2.2			V
Input Low Voltage	VIL	\overline{CL} , \overline{PDL} , \overline{CS} , DIN, SCLK		0.8		V
Input Hysteresis	VHYS		200			mV
Input Leakage Current	IIN	$V_{IN} = 0V$ to V_{DD}	0	± 1		μA
Input Capacitance	CIN		8			pF
DIGITAL OUTPUTS (DOUT, UPO)						
Output High Voltage	VOH	$I_{SOURCE} = 2mA$	$V_{DD} - 0.5$			V
Output Low Voltage	VOL	$I_{SINK} = 2mA$	0.13	0.4		V
DYNAMIC PERFORMANCE						
Voltage Output Slew Rate	SR		0.75			V/ μs
Output Settling Time		To 1/2LSB of full-scale, $V_{STEP} = 2.5V$	15			μs
Output Voltage Swing		Rail-to-rail (Note 6)	0 to V_{DD}			V
OSA or OSB Input Resistance	$R_{OS_}$		24	34		k Ω
Time Required for Valid Operation after Shutdown			25			μs
Digital Feedthrough		$\overline{CS} = V_{DD}$, $f_{DIN} = 100kHz$, $V_{SCLK} = 3V_{p-p}$	5			nV-s
Digital Crosstalk			5			nV-s

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

MAX5154/MAX5155

ELECTRICAL CHARACTERISTICS—MAX5155 (continued)

($V_{DD} = +2.7V$ to $+3.6V$, $V_{REFA} = V_{REFB} = 1.25V$, $R_L = 10k\Omega$, $C_L = 100pF$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^\circ C$ (OS_ pins tied to AGND for a gain of $+2V/V$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
POWER SUPPLIES						
Positive Supply Voltage	V_{DD}		2.7	3.6		V
Power-Supply Current	I_{DD}	(Note 7)		0.45	0.6	mA
Power-Supply Current in Shutdown	$I_{DD} (\text{SHDN})$	(Note 7)		1	8	μA
Reference Current in Shutdown			0	± 1		μA
TIMING CHARACTERISTICS						
SCLK Clock Period	t_{CP}	(Note 4)	100			ns
SCLK Pulse Width High	t_{CH}		40			ns
SCLK Pulse Width Low	t_{CL}		40			ns
CS Fall to SCLK Rise Setup Time	t_{CSS}		40			ns
SCLK Rise to CS Rise Hold Time	t_{CSH}		0			ns
SDI Setup Time	t_{DS}		50			ns
SDI Hold Time	t_{DH}		0			ns
SCLK Rise to DOUT Valid Propagation Delay	t_{D01}	$C_{LOAD} = 200pF$		120		ns
SCLK Fall to DOUT Valid Propagation Delay	t_{D02}	$C_{LOAD} = 200pF$		120		ns
SCLK Rise to CS Fall Delay	t_{CS0}		10			ns
CS Rise to SCLK Rise Hold	t_{CS1}		40			ns
CS Pulse Width High	t_{CSW}		100			ns

Note 5: Accuracy is specified from code 10 to code 4095.

Note 6: Accuracy is better than 1LSB for V_{OUT} greater than 6mV and less than $V_{DD} - 80mV$. Guaranteed by PSRR test at the end points.










Note 7: Digital inputs are set to either V_{DD} or DGND, code = 0000 hex, $R_L = \infty$.

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

標準動作特性

($V_{DD} = +5V$, $R_L = 10k\Omega$, $C_L = 100pF$, OS_ pins tied to AGND, $T_A = +25^\circ C$, unless otherwise noted.)

MAX5154












低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

標準動作特性(続き)

($V_{DD} = +3V$, $R_L = 10k\Omega$, $C_L = 100pF$, OS_pins tied to AGND, $T_A = +25^\circ C$, unless otherwise noted.)

MAX5154/MAX5155





低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付


標準動作特性(続き)

($V_{DD} = +5V$ (MAX5154), $V_{DD} = +3V$ (MAX5155), $R_L = 10k\Omega$, $C_L = 100pF$, OS_ pins tied to AGND, unless otherwise noted.)

MAX5154/MAX5155




MAX5154 MAJOR-CARRY TRANSITION




TRANSITION FROM 1000 (HEX) TO 0FFE (HEX)

MAX5154 ANALOG CROSSTALK



$V_{REF} = 2.048V$, GAIN = $\pm 2V/V$, CODE = 1FFE HEX

MAX5154 DIGITAL FEEDTHROUGH



低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

MAX5154/MAX5155

端子説明

端子	名称	機能
1	AGND	アナロググランド
2	OUTA	DAC A出力電圧
3	OSA	DAC Aオフセット調整
4	REFA	DAC Aのリファレンス
5	CL	アクティブブロークリア入力。全レジスタをゼロにリセットします。DAC出力は0Vになります。
6	CS	チップセレクト入力
7	DIN	シリアルデータ入力
8	SCLK	シリアルクロック入力
9	DGND	デジタルグランド
10	DOUT	シリアルデータ出力
11	UPO	ユーザープログラマブル出力
12	PDL	パワーダウンロックアウト。PDLがローの時は、デバイスをパワーダウンすることはできません。
13	REFB	DAC Bのリファレンス
14	OSB	DAC Bオフセット調整
15	OUTB	DAC B出力電圧
16	VDD	正電源

詳細

MAX5154/MAX5155デュアル、12ビット、電圧出力DACは、3線シリアルインターフェースで容易に構成できます。これらのデバイスは、16ビットデータイン/データアウトシフトレジスタを含んでおり、各DACには入力レジスタ及びDACレジスタから構成されるダブルバッファ入力が備わっています(「ファンクションダイアグラム」参照)。さらにトリミングした内部抵抗は、出力電圧スイングが最大になる+2V/Vの内部利得を提供します。アンプのオフセット調整ピンは、DAC出力のDCシフトを可能にします。

これらのDACは、入力電圧に比例した重み付け電圧を発生する反転R-2Rラダーネットワークを使用しています。各DACには専用のリファレンス入力があり、独立したフルスケール値を提供します。図1に、これらのDACの概略回路図を示します。

リファレンス入力

リファレンス入力は、0V ($V_{DD} - 1.4V$)の範囲のAC値及びDC値の両方を受け付けます。出力電圧は次式で計算できます($OS_ = AGND$)：

$$V_{OUT} = (V_{REF} \times NB / 4096) \times 2$$




図1. DACの概略回路図

ここで、NBはDACのバイナリ入力コードの数値(0 ~ 4095)を示し、 V_{REF} はリファレンス電圧を示します。

リファレンス入力インピーダンスの範囲は、14k (16進表示：1554) ~ 数G (入力コードの16進表示：0000)です。リファレンス入力容量はコードに依存し、通常15pF(入力コードが全部ゼロの場合)から50pF(フルスケール入力コード)の範囲になります。

出力アンプ

MAX5154/MAX5155の出力アンプは、 $OS_$ をAGNDに接続した時の利得が+2V/Vになる内部抵抗を備えています。これらの抵抗は、利得誤差が最小になるようにトリミングされています。負荷10k を100pFと並列に接続した場合、出力アンプのスルーレートは0.75V/ μ s(typ)で、15 μ s以内に1/2LSBにセトリングします。2k 以下の負荷では性能が低下します。

$OS_$ ピンは、出力段で調整可能なオフセット電圧を得るために使用できます。例えば、1Vのオフセットを得るには、 $OS_$ ピンに-1Vを印可し、1V (1V + $V_{REF} \times 2$)の出力範囲を発生します。但し、最大出力電圧仕様の制約は、この場合もDACの出力範囲に適用されます。

パワーダウンモード

MAX5154/MAX5155は、公称消費電流を2 μ Aに低減するソフトウェアプログラマブルシャットダウンモードを備えています。これらの2つのDACは、プログラミングコマンドで個別又は同時にシャットダウンできます。シャットダウンモードは、指定の入力制御ワードを記述することによって設定します(表1)。シャットダウンモードにすると、リファレンス入力及びアンプ出力がハイインピーダンスになり、シリアルインターフェースはアクティブのまま維持されます。この時入力レジスタ内の

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

表1. シリアルインターフェースプログラミングコマンド

16ビットシリアルワード			S0	機能
A0	C1	C0		
0	0	1	12ビットのDACデータ	0 入力レジスタAをロード。DACレジスタは不变。
1	0	1	12ビットのDACデータ	0 入力レジスタBをロード。DACレジスタは不变。
0	1	0	12ビットのDACデータ	0 入力レジスタAをロード。全てのDACレジスタを更新。
1	1	0	12ビットのDACデータ	0 入力レジスタBをロード。全てのDACレジスタを更新。
0	1	1	12ビットのDACデータ	0 シフトレジスタから全てのDACレジスタへロード(両方のDACを新しいデータでスタートアップ)。
1	0	0	xxxxxxxxxxxx	0 両方のDACレジスタを各々の入力レジスタで更新(両方のDACを入力レジスタに既に保存されているデータでスタートアップ)。
1	1	1	xxxxxxxxxxxx	0 $\overline{PDL} = 1$ の場合に両方のDACをシャットダウン。
0	0	0	0 0 1 x xxxxxxxx	0 DACレジスタAを入力レジスタAで更新(DAC Aを入力レジスタAに既に保存されているデータでスタートアップ)。
0	0	0	1 0 1 x xxxxxxxx	0 DACレジスタBを入力レジスタBで更新(DAC Bを入力レジスタBに既に保存されているデータでスタートアップ)。
0	0	0	1 1 0 x xxxxxxxx	0 $\overline{PDL} = 1$ の場合にDAC Aをシャットダウン。
0	0	0	1 1 1 x xxxxxxxx	0 $\overline{PDL} = 1$ の場合にDAC Bをシャットダウン。
0	0	0	0 1 0 x xxxxxxxx	0 UPOがローになります(デフォルト)。
0	0	0	0 1 1 x xxxxxxxx	0 UPOがハイになります。
0	0	0	1 0 0 1 xxxxxxxx	0 モード1、DOUTはSCLKの立上がりエッジでクロック出力。
0	0	0	1 0 0 0 xxxxxxxx	0 モード0、DOUTはSCLKの立下がりエッジでクロック出力(デフォルト)。
0	0	0	0 0 0 x xxxxxxxx	0 ノーオペレーション(NOP)

X=任意

注記: A0、C1及びC0 = "0"の場合、D11、D10、D9及びD8が制御ビットになります。SOはサブビットで常にゼロです。




図2. Microwireの接続

データは保存されているため、通常モードに切り替えた時に、MAX5154/MAX5155をシャットダウン直前の出力状態に戻すことができます。シャットダウンモードを終了するには、直前の状態を復元するか、又はDACを別の情報で更新します。(シャットダウンモードを終了し)通常動作に切り替えた時は、出力を安定させるために20μs待ってください。

シリアルインターフェース

MAX5154/MAX5155 3線シリアルインターフェースは、Microwire(図2)及びSPI/QSPI(図3)シリアルインターフェース標準とコンパチブルです。16ビットのシリアル入力ワードは、図4に示すように1ビットのアドレスビット、2ビットの制御ビット、12ビットのデータ(MSBからLSB)及び1ビットのサブビットで構成されています。MAX5154/MAX5155の応答は、表1に示すようにアドレスビット及び制御ビットで決まります。

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

MAX5154/MAX5155




図3. SPI/QSPIの接続




図4. シリアルデータフォーマット

MAX5154/MAX5155のディジタル入力はダブルバッファ構成になっているため、DACレジスタを更新することなく、入力レジスタをロードすることも、入力レジスタからDACレジスタを更新することも、又入力レジスタとDACレジスタを同時に更新することもできます。DACは、これらのアドレスビット及び制御ビットによって個別に動作させることができます。

この期間は、 \overline{CS} がローの状態で、16ビットデータを1つの16ビットワード(QSPI)又は2つの8ビットパケット(SPI、Microwire)として送信します。このアドレス及び制御ビットは、更新するレジスタとシャットダウンモードを終了する時のレジスタの状態を決定します。3ビットのアドレス/制御は、次の事項を決定します。

- 更新するレジスタ
- どのクロックエッジでデータがシリアルデータ出力(DOUT)からクロック出力されるか
- ユーザプログラマブルロジック出力の状態
- シャットダウン後のデバイス構成

図5のタイミング図は、データがどのように取得されるかを示したものです。データは、 \overline{CS} をローで駆動すると受信できます。これ以外の状態では、インターフェース制御回路がディセーブルされます。 \overline{CS} がローの時は、DINのデータがSCLKの立上りエッジでレジスタ内にクロックされます。 \overline{CS} がハイになると、アドレスビットと制御ビットに従って、入力レジスタ及び(又は)DACレジスタ内にデータがラッチされます。正しい動作を保証できる最大クロック周波数は10MHzです。図6に、シリアルインターフェースのより詳細なタイミングを示します。




図5. シリアルインターフェースのタイミング図

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付




図6. 詳細なシリアルインターフェースタイミング図




図7. MAX5154/MAX5155をデイジーチェーンに構成した場合




図8. 複数のMAX5154/MAX5155でDINラインを共用した場合

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

シリアルデータ出力

シリアルデータ出力DOUTは、内部シフトレジスタの出力です。DOUTは、デバイスのデイジーチェーン構成やデータの読み戻しを可能にします。MAX5154/MAX5155は、SCLKの立下りエッジ(モード0)又は立上りエッジ(モード1)でDOUTのデータをシフトするようにプログラムできます。モード0は16クロックサイクルの遅れを提供し、SPI/QSPI及びMicrowireインターフェースとの互換性を維持します。モード1では、出力データの遅れが15.5クロックサイクルになります。パワーアップ時は、デバイスがモード0(標準設定)に設定されます。

ユーザプログラマブルロジック出力(UPO)

UPOは、シリアルインターフェースを介した外部デバイスの制御を可能にするため(表1)、必要なマイクロコントローラI/Oピンの数が低減できます。パワーアップ時は、UPOがローになります。

パワーダウンロックアウト入力(\overline{PDL})

パワーダウンロックアウト入力(\overline{PDL})がローの時は、ソフトウェアシャットダウンがディセーブルされます。シャットダウン時に \overline{PDL} をハイからローに設定すると、シャットダウン前の出力状態でデバイスがウェイクアップされます。この \overline{PDL} は、デバイスを非同期でウェイクアップするために利用することもできます。

デバイスのデイジーチェーン構成

MAX5154/MAX5155のDOUTピンを別のMAX5154/MAX5155のDINピンに接続することにより、複数のMAX5154/MAX5155をデイジーチェーン構成することができます(図7)。

MAX5154/MAX5155のDOUTピンには内部アクティブルアップが備わっているため、容量性負荷の放電/充電に掛かる時間は、DOUTシンク/ソース機能によって決まります。「Electrical Characteristics」のデジタル出力 V_{OH} 及び V_{OL} の仕様を参照してください。

図8に、幾つかのMAX5154/MAX5155を別方法で接続した例を示します。この構成では、全デバイスに対して共通のデータバスを使用しているため、データはデイジーチェーンにおいてシフトされません。この場合、各ICに専用のチップセレクト入力(\overline{CS})が必要となるため、より多くのI/Oラインが必要になります。

アプリケーション情報

ユニポーラ出力

図9に、+2V/Vの利得でユニポーラ、レイルトゥレイル動作に構成したMAX5154/MAX5155を示します。この構成のMAX5154は、2.048Vリファレンスで0V ~ 4.096V出力を発生し(図9)、MAX5155は1.25V




図9. ユニポーラ出力回路(レイルトゥレイル)




図10. 出力オフセットに対するOS_の設定

表2. ユニポーラコード表(利得 = +2)

DAC CONTENTS MSB LSB	ANALOG OUTPUT
1111 1111 1111 (0)	$+V_{REF} \left(\frac{4095}{4096} \right) \times 2$
1000 0000 0001 (0)	$+V_{REF} \left(\frac{2049}{4096} \right) \times 2$
1000 0000 0000 (0)	$+V_{REF} \left(\frac{2048}{4096} \right) \times 2 = V_{REF}$
0111 1111 1111 (0)	$+V_{REF} \left(\frac{2047}{4096} \right) \times 2$
0000 0000 0001 (0)	$+V_{REF} \left(\frac{1}{4096} \right) \times 2$
0000 0000 0000 (0)	0V

Note: () are for the sub bit.

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

表3. バイポーラコード表

DAC CONTENTS MSB LSB	ANALOG OUTPUT
1111 1111 1 111 (0)	$+V_{REF} \left(\frac{2047}{2048} \right)$
1000 0000 0 001 (0)	$+V_{REF} \left(\frac{1}{2048} \right)$
1000 0000 0 000 (0)	0V
0111 1111 1 111 (0)	$-V_{REF} \left(\frac{1}{2048} \right)$
0000 0000 0 001 (0)	$-V_{REF} \left(\frac{2047}{2048} \right)$
0000 0000 0 000 (0)	$-V_{REF} \left(\frac{2048}{2048} \right) = -V_{REF}$

Note: () are for the sub bit.




図11. バイポーラ出力回路

リファレンスで0V ~ 2.5Vを発生します。表2に、ユニポーラ出力コードを示します。出力のオフセットは、図10に示すように電圧をOS_に接続することによって得られます。 $V_{OS_} = -1V$ を印可すると、出力値が1V ~ (1V + $V_{REF} \times 2$)の範囲になります。

バイポーラ出力

MAX5154/MAX5155は、図11に示すようにバイポーラ出力用として構成できます。出力電圧は次式から得られます($OS_ = AGND$)。

$$V_{OUT} = V_{REF} \left[\left(\frac{2 \times NB}{4096} \right) - 1 \right]$$

ここで、NBはDACのバイナリ入力コードの数値を示します。表3に、図11の回路のディジタルコードとこれに該当する出力電圧を示します。




図12. ACリファレンス入力回路




図13. ディジタルキャリブレーション

ACリファレンスの使用

リファレンスにAC信号コンポーネントが伴なうアプリケーションでは、MAX5154/MAX5155がリファレンス入力電圧範囲仕様内で乗算能力があります。図12は、正弦波入力をREF_に適用する方法を示したもので、AC信号は、リファレンス入力に送る前にオフセットされます。

高調波歪み及びノイズ

全高調波歪み及びノイズ(THD+N)は、5kHzの1Vp-p入力スイング、フルスケールで通常-78dB以下です。-3dB周波数は、「標準動作特性」で示すように両方のデバイスとも300kHzです。

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

MAX5154/MAX5155




図14. 利得とオフセットのディジタル制御

ディジタルキャリブレーション及び スレッショルド選択

図13に、ディジタルキャリブレーションアプリケーションに適用したMAX5154/MAX5155を示します。フォトダイオードに光が当たっているとき(オン)、コンパレータがトリップされるまでDACの出力をディジタル的に増加させます。この“ハイ”キャリブレーション値はマイクロプロセッサ(μ P)に保存されます。次に、光を暗くして(オフ)同じ手順を繰り返し、暗電流キャリブレーションを得ます。この後 μ Pは、出力電圧がこれら2つのキャリブレーション値の中間にるように、DACをプログラムします。アプリケーションとしては、タコメータ、モーションセンサ、自動リーダ及び液体鮮度分析が挙げられます。

利得及びオフセットのディジタル制御

MAX5154/MAX5155の2つのDACは、トランステューサ線形化やアナログ圧縮/拡張アプリケーションのような、カーブフィッティング非線形機能のオフセット及び利得を制御する目的に使用できます。この場合入力信号は、利得調整DACのリファレンスとして使用し、DACの出力はオフセット調整DACの出力と加算します。各DAC出力の相対重みは、R1、R2、R3及びR4で調整します(図14)。

電源の留意点


パワーアップ時は、入力とDACレジスタがクリア(ゼロのコードに設定)されます。定格性能では、 V_{REF} が少なくとも V_{DD} の1.4V以下になることが必要です。電源は、AGNDへの0.1 μ Fコンデンサと並列に接続した4.7 μ Fコンデンサでバイパスしてください。

グランド及びレイアウトの留意点

AGNDのディジタル及びAC過渡信号は、出力段におけるノイズ発生原因になります。AGNDは、最高品質のグランドに接続してください。この場合、低インダクタンスグランドプレーンを持つ多層ボードなどの正しいグランド方法を使用します。チャネル間のトレースは、ACクロスカップリングやクロストークを低減できるように配線してください。ワイヤーラップ式ボードやソケットの使用は避けてください。ノイズが問題になる場合は、シールドを使用してください。

低電力、デュアル、12ビット電圧出力DAC シリアルインターフェース付

ピン配置




チップ情報

TRANSISTOR COUNT: 3053

SUBSTRATE CONNECTED TO AGND

パッケージ



マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16(ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。マキシム社は隨時予告なしに回路及び仕様を変更する権利を保留します。

16 Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

© 1997 Maxim Integrated Products

MAXIM is a registered trademark of Maxim Integrated Products.