

オクタール(8)チャンネル超音波フロントエンド

概要

8チャンネル超音波フロントエンドのMAX2077は高集積、バイポーラ、高密度、8チャンネルの超音波レシーバで低コスト、多チャンネル、高性能のポータブルおよびカートベースの超音波システム用に最適化されています。使い易いこのICは、非常に小さいスペースおよび電力を使用してハイエンドの2DおよびPWイメージ処理機能を達成することができます。低ノイズアンプ(LNA)、可変利得アンプ(VGA)、およびアンチエイリアスフィルタ(AAF)など非常にコンパクトなイメージ処理レシーバのラインアップによって、チャンネル当りの電力消費が64.8mWで、 $R_S = R_{IN} = 200\Omega$ の場合、2.4dBの超低ノイズ指数を達成します。完全イメージ処理レシーバチャンネルは5MHzで1V_{p-p}の出力信号で-64dBFSの第2高調波歪み性能、および20dBの利得で広帯域SNRが68dB*以上となるように第2高調波イメージ処理用に最適化されています。また、バイポーラのフロントエンドによって、優れた低速度PWおよびカラーフロードップラ感度となるように最適化され、5MHzで1V_{p-p}の出力クラッタ信号からの1kHzのオフセットで140dBc/Hzという驚異的な近接キャリアSNRを備えています。

8チャンネル超音波フロントエンドのMAX2077は小型8mm x 8mmの56ピンTQFNまたはエクスポーズドパッド付きの10mm x 10mmの68ピンTQFNパッケージで提供され、0°C~+70°Cの温度範囲での動作が保証されています。CWドップラ機能を追加するためには、MAX2077の代わりにMAX2078としてください。

アプリケーション

医療用超音波イメージング

ソナー

ピン配置と標準アプリケーション回路はデータシートの最後に記載されています。

特長

- ◆ 小型、8mm x 8mmで56ピン、または10mm x 10mmで68ピンTQFNパッケージにLNA、VGA、およびAAFのフルチャンネルを8回路実装
- ◆ 超低フルチャンネルノイズ指数：
2.4dB ($R_{IN} = R_S = 200\Omega$)
- ◆ 5MHz、20dBの利得で23nV/ $\sqrt{\text{Hz}}$ の低出力換算ノイズを備えて、優れた第2高調波イメージのために、68dB*の広帯域SNRを達成
- ◆ ハイクラッタ環境での優れた低速度PWおよびカラーフロードップラ感度のために5MHzから1kHzのオフセット、1V_{p-p}出力信号および20dBの利得で140dBc/Hzという大きい近接キャリアSNRを実現
- ◆ ノーマルイメージモードのフルチャンネル(LNA、VGA、およびAAF)当り64.8mWの超低パワー
- ◆ 選択可能なアクティブ入力インピーダンス整合：
50Ω、100Ω、200Ω、および1kΩ
- ◆ 高LNA利得モードで330mV_{p-p}および低LNA利得モードで550mV_{p-p}の広入力電圧範囲
- ◆ 内蔵の選択可能な3極バタースAAF：9MHz、10MHz、15MHz、および18MHz
- ◆ 2μs以下の高速回復のローパワーモード
- ◆ CWドップラ付きの超音波フロントエンドのMAX2078 (MAX2077の68ピンのパッケージバリエーション)とピン互換

型番

PART	TEMP RANGE	PIN-PACKAGE
MAX2077CTN+	0°C to +70°C	56 Thin QFN-EP**
MAX2077CTK+	0°C to +70°C	68 Thin QFN-EP**

+は鉛(Pb)フリー/RoHS準拠パッケージを表します。

**EP = エクスポーズドパッド

*ADCのMAX1437Bと組み合わせた場合。

オクタル(8)チャンネル超音波フロントエンド

MAX2077

ABSOLUTE MAXIMUM RATINGS

V _{CC_} to GND	-0.3V to +5.5V
V _{CC2} - V _{CC1}	> -0.3V
ZF __ , IN __ , AG to GND	-0.3V to (V _{CC_} + 0.3V)
INC __	20mA DC
V _{REF} to GND	-0.3V to +3V
IN __ to AG	-0.6V to +0.6V
OUT __ , DIN, DOUT, VG __ , NP, \overline{CS} , CLK, PD to GND	-0.3V to (V _{CC1} + 0.3V)
V _{CC_} , V _{REF} analog and digital control signals must be applied in this order	
Input Differential Voltage	2.0V _{P-P} differential

Continuous Power Dissipation (T _A = +70°C)	
56-Pin TQFN (derate 47.6mW/°C above +70°C)	3.8W
68-Pin TQFN (derate 40.0mW/°C above +70°C)	4.0W
Operating Temperature Range (Note 1)	0°C to +70°C
Junction Temperature	+150°C
θ _{JC} (Notes 2, 3) (56-Pin TQFN)	1°C/W
θ _{JC} (Notes 2, 3) (68-Pin TQFN)	0.3°C/W
θ _{JA} (Notes 3, 4) (56-Pin TQFN)	21°C/W
θ _{JA} (Notes 3, 4) (68-Pin TQFN)	20°C/W
Storage Temperature Range	-40°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Note 1: T_C is the temperature on the exposed pad of the package. T_A is the ambient temperature of the device and PCB.

Note 2: Junction temperature T_J = T_C + (θ_{JC} × V_{CC} × I_{CC}). This formula can only be used if the component is soldered down to a printed circuit board pad containing multiple ground vias to remove the heat. The junction temperature must not exceed 150°C.

Note 3: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to japan.maxim-ic.com/thermal-tutorial.

Note 4: Junction temperature T_J = T_A + (θ_{JA} × V_{CC} × I_{CC}), assuming there is no heat removal from the exposed pad. The junction temperature must not exceed 150°C.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC ELECTRICAL CHARACTERISTICS

(Typical Application Circuits, V_{REF} = 2.475V to 2.525V, V_{CC1} = 3.13V to 3.47V, V_{CC2} = 4.5V to 5.25V, T_A = 0°C to +70°C, V_{GND} = 0V, NP = 0, PD = 0, no RF signals applied. Typical values are at V_{CC1} = 3.3V, V_{CC2} = 4.75V, T_A = +25°C, unless otherwise noted.) (Note 5)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
3.3V Supply Voltage	V _{CC1}		3.13	3.3	3.47	V
4.75V/5V Supply Voltage	V _{CC2}		4.5	4.75	5.25	V
External Reference Voltage Range	V _{REF}	(Note 6)	2.475		2.525	V
CMOS Input High Voltage	V _{IH}	Applies to CMOS control inputs	2.5			V
CMOS Input Low Voltage	V _{IL}	Applies to CMOS control inputs			0.8	V
CMOS Input Leakage Current	I _{IN}	0V to 3.3V			10	μA
Data Output High Voltage	DOUT_HI	10MΩ load		V _{CC1}		V
Data Output Low Voltage	DOUT_LO	10MΩ load		0		V
4.75V/5V Supply Standby Current	I _{NP_5V_TOT}	NP = 1, all channels		3.9	6	mA
3V Supply Standby Current	I _{NP_3V_TOT}	NP = 1, all channels		1.7	3	mA
4.75V/5V Power-Down Current	I _{PD_5V_TOT}	PD = 1, all channels (Note 7)		0.4	10	μA
3V Power-Down Current	I _{PD_3V_TOT}	PD = 1, all channels (Note 7)		0.3	10	μA
3V Supply Current per Channel	I _{3V_NM}	Total I divided by 8, VG+ - VG- = -2V		11	18	mA
4.75V/5V Supply Current per Channel	I _{5V_NM}	Total I divided by 8		6.0	8.3	mA
DC Power per Channel	P _{NM}			64.8	105	mW
Differential Analog Control Voltage Range	VGAIN_RANG	VG+ - VG-		±3		V

オクタル(8)チャンネル超音波フロントエンド

MAX2077

DC ELECTRICAL CHARACTERISTICS (continued)

(Typical Application Circuits, $V_{REF} = 2.475V$ to $2.525V$, $V_{CC1} = 3.13V$ to $3.47V$, $V_{CC2} = 4.5V$ to $5.25V$, $T_A = 0^\circ C$ to $+70^\circ C$, $V_{GND} = 0V$, $NP = 0$, $PD = 0$, no RF signals applied. Typical values are at $V_{CC1} = 3.3V$, $V_{CC2} = 4.75V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 5)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Common-Mode Voltage for Difference Analog Control	VGAIN_COMM	$(VG+ + VG-)/2$		1.65 ±5%		V
Source/Sink Current for Gain Control Pins	I_ACONTROL	Per pin		±1.6	±4	μA
Reference Current	I _{REF}	All channels		9.7	13	μA
Output Common-Mode Level	V _{CMO}			1.73		V

AC ELECTRICAL CHARACTERISTICS

(Typical Application Circuits, $V_{REF} = 2.475V$ to $2.525V$, $V_{CC1} = 3.13V$ to $3.47V$, $V_{CC2} = 4.5V$ to $5.25V$, $T_A = 0^\circ C$ to $+70^\circ C$, $V_{GND} = 0V$, $NP = 0$, $PD = 0$, $D3/D2/D1/D0 = 1/0/1/0$ ($R_{IN} = 200\Omega$, LNA gain = 18.5dB), $D5/D4 = 1/1$ ($f_C = 18MHz$), $f_{RF} = 5MHz$, $R_S = 200\Omega$, capacitance to GND at each of the VGA differential outputs is 25pF, differential capacitance across VGA outputs is 15pF, $R_L = 1k\Omega$ differential, reference noise less than $10nV/\sqrt{Hz}$ from 1kHz to 20MHz, DOUT loaded with 10MΩ and 60pF. Typical values are at $V_{CC1} = 3.3V$, $V_{CC2} = 4.75V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 5)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Input Impedance	D1/D0 = 0/0, $R_{IN} = 50\Omega$, $f_{RF} = 2MHz$	47.5	50	60	Ω
	D1/D0 = 0/1, $R_{IN} = 100\Omega$, $f_{RF} = 2MHz$	90	100	115	
	D1/D0 = 1/0, $R_{IN} = 200\Omega$, $f_{RF} = 2MHz$	185	200	220	
	D1/D0 = 1/1, $R_{IN} = 1000\Omega$, $f_{RF} = 2MHz$	600	830	1000	
Noise Figure	$R_S = R_{IN} = 50\Omega$, LNA gain = 18.5dB, $VG+ - VG- = +3V$		4.5		dB
	$R_S = R_{IN} = 100\Omega$, LNA gain = 18.5dB, $VG+ - VG- = +3V$		3.4		
	$R_S = R_{IN} = 200\Omega$, LNA gain = 18.5dB, $VG+ - VG- = +3V$		2.4		
	$R_S = R_{IN} = 1000\Omega$, LNA gain = 18.5dB, $VG+ - VG- = +3V$		2.2		
Low-Gain Noise Figure	D3/D2/D1/D0 = 0/0/0/1, LNA gain = 12.5dB, $R_S = R_{IN} = 200\Omega$, $VG+ - VG- = +3V$		3.9		dB
Input-Referred Noise Voltage	D3/D2/D1/D0 = 1/1/1/0		0.9		nV/ \sqrt{Hz}
Input-Referred Noise Current	D3/D2/D1/D0 = 1/1/1/0		2.1		pA/ \sqrt{Hz}
Maximum Gain, High Gain Setting	$VG+ - VG- = +3V$	41	42.4	45	dB
Minimum Gain, High Gain Setting	$VG+ - VG- = -3V$	9	10.1	12	dB
Maximum Gain, Low Gain Setting	D3/D2/D1/D0 = 0/0/0/1, $R_{IN} = 200\Omega$, LNA gain = 12.5dB, $VG+ - VG- = +3V$	35	37.6	39	dB
Minimum Gain, Low Gain Setting	D3/D2/D1/D0 = 0/0/0/1, $R_{IN} = 200\Omega$, LNA gain = 12.5dB, $VG+ - VG- = -3V$	3	5.4	8	dB
Anti-Aliasing Filter 3dB Corner Frequency	D5/D4 = 0/0, $f_C = 9MHz$		9		MHz
	D5/D4 = 0/1, $f_C = 10MHz$		10		
	D5/D4 = 1/0, $f_C = 15MHz$		15		
	D5/D4 = 1/1, $f_C = 18MHz$		18		
Gain Range	$VG+ - VG- = -3V$ to $+3V$		33		dB

オクタル(8)チャネル超音波フロントエンド

MAX2077

AC ELECTRICAL CHARACTERISTICS (continued)

(Typical Application Circuits, $V_{REF} = 2.475V$ to $2.525V$, $V_{CC1} = 3.13V$ to $3.47V$, $V_{CC2} = 4.5V$ to $5.25V$, $T_A = 0^\circ C$ to $+70^\circ C$, $V_{GND} = 0V$, $NP = 0$, $PD = 0$, $D3/D2/D1/D0 = 1/0/1/0$ ($R_{IN} = 200\Omega$, LNA gain = $18.5dB$), $D5/D4 = 1/1$ ($f_C = 18MHz$), $f_{RF} = 5MHz$, $R_S = 200\Omega$, capacitance to GND at each of the VGA differential outputs is $25pF$, differential capacitance across VGA outputs is $15pF$, $R_L = 1k\Omega$ differential, reference noise less than $10nV/\sqrt{Hz}$ from $1kHz$ to $20MHz$, DOUT loaded with $10M\Omega$ and $60pF$. Typical values are at $V_{CC1} = 3.3V$, $V_{CC2} = 4.75V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 5)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Absolute Gain Error	$VG+ - VG- = -2V$		± 0.4		dB
	$VG+ - VG- = 0V$		± 0.4		
	$VG+ - VG- = +2V$		± 0.4		
Input Gain Compression	$VG+ - VG- = -3V$ (VGA minimum gain), gain ratio with $330mV_{P-P}/50mV_{P-P}$ input tones		1.4		dB
	LNA low gain = $12.5dB$, $VG+ - VG- = -3V$ (VGA minimum gain), gain ratio with $600mV_{P-P}/50mV_{P-P}$		0.8		
VGA Gain Response Time	Gain step up ($V_{IN} = 5mV_{P-P}$, gain changed from $10dB$ to $44dB$, settling time is measured within $1dB$ final value)		1.4		μs
	Gain step down ($V_{IN} = 5mV_{P-P}$, gain changed from $44dB$ to $10dB$, settling time is measured within $1dB$ final value)		1.6		
VGA Output Offset Under Pulsed Overload	Overdrive is $\pm 10mA$ in clamping diodes, gain at $30dB$, 16 pulses at $5MHz$, repetition rate $20kHz$; offset is measured at output when RF duty cycle is off		180		mV
Small-Signal Output Noise	$20dB$ of gain, $VG+ - VG- = -0.85V$, no input signal		23		nV/\sqrt{Hz}
Large-Signal Output Noise	$20dB$ of gain, $VG+ - VG- = -0.85V$, $f_{RF} = 5MHz$, $f_{NOISE} = f_{RF} + 1kHz$, $V_{OUT} = 1V_{P-P}$ differential		35		nV/\sqrt{Hz}
Second Harmonic (HD2)	$V_{IN} = 50mV_{P-P}$, $f_{RF} = 2MHz$, $V_{OUT} = 1V_{P-P}$		-67		dBc
	$V_{IN} = 50mV_{P-P}$, $f_{RF} = 5MHz$, $V_{OUT} = 1V_{P-P}$		-64.2		
High-Gain IM3 Distortion	$D3/D2/D1/D0 = 1/0/1/0$ ($R_{IN} = 200\Omega$, LNA gain = $18.5dB$), $V_{IN} = 50mV_{P-P}$, $f_{RF1} = 5MHz$, $f_{RF2} = 5.01MHz$, $V_{OUT} = 1V_{P-P}$ (Note 8)	-52	-61		dBc
Low-Gain IM3 Distortion	$D3/D2/D1/D0 = 0/0/0/1$ ($R_{IN} = 200\Omega$, LNA gain = $12.5dB$), $V_{IN} = 100mV_{P-P}$, $f_{RF1} = 5MHz$, $f_{RF2} = 5.01MHz$, $V_{OUT} = 1V_{P-P}$ (Note 8)	-50	-60		dBc
Standby Mode Power-Up Response Time	Gain set for $26dB$, $f_{RF} = 5MHz$, $V_{OUT} = 1V_{P-P}$, settled within $1dB$ from transition on NP pin		2.1		μs
Standby Mode Power-Down Response Time	To reach DC current target $\pm 10\%$		2.0		μs
Power-Up Response Time	Gain set for $28dB$, $f_{RF} = 5MHz$, $V_{OUT} = 1V_{P-P}$, settled within $1dB$ from transition on PD		2.7		ms
Power-Down Response Time	Gain set for $28dB$, $f_{RF} = 5MHz$, DC power reaches $6mW/channel$, from transition on PD		5		ns
Adjacent Channel Crosstalk	$V_{OUT} = 1V_{P-P}$ differential, $f_{RF} = 10MHz$, $28dB$ of gain		-58		dBc
Nonadjacent Channel Crosstalk	$V_{OUT} = 1V_{P-P}$ differential, $f_{RF} = 10MHz$, $28dB$ of gain		-71		dBc
Phase Matching Between Channels	Gain = $28dB$, $VG+ - VG- = 0.4V$, $V_{OUT} = 1V_{P-P}$, $f_{RF} = 10MHz$		± 1.2		Degrees

オクタル(8)チャンネル超音波フロントエンド

MAX2077

AC ELECTRICAL CHARACTERISTICS (continued)

(Typical Application Circuits, $V_{REF} = 2.475V$ to $2.525V$, $V_{CC1} = 3.13V$ to $3.47V$, $V_{CC2} = 4.5V$ to $5.25V$, $T_A = 0^\circ C$ to $+70^\circ C$, $V_{GND} = 0V$, $NP = 0$, $PD = 0$, $D3/D2/D1/D0 = 1/0/1/0$ ($R_{IN} = 200\Omega$, LNA gain = 18.5dB), $D5/D4 = 1/1$ ($f_C = 18MHz$), $f_{RF} = 5MHz$, $R_S = 200\Omega$, capacitance to GND at each of the VGA differential outputs is 25pF, differential capacitance across VGA outputs is 15pF, $R_L = 1k\Omega$ differential, reference noise less than $10nV/\sqrt{Hz}$ from 1kHz to 20MHz, DOUT loaded with $10M\Omega$ and 60pF. Typical values are at $V_{CC1} = 3.3V$, $V_{CC2} = 4.75V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 5)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
3V Supply Modulation Ratio	Gain = 28dB, $V_{G+} - V_{G-} = 0.4V$, $V_{OUT} = 1V_{P-P}$, $f_{RF} = 5MHz$, $f_{MOD} = 1kHz$, $V_{MOD} = 50mV_{P-P}$, ratio of output sideband at 5.001MHz, $1V_{P-P}$		-73		dBc
4.75V/5V Supply Modulation Ratio	Gain = 28dB, $V_{G+} - V_{G-} = 0.4V$, $V_{OUT} = 1V_{P-P}$, $f_{RF} = 5MHz$, $f_{MOD} = 1kHz$, $V_{MOD} = 50mV_{P-P}$, ratio of output sideband at 5.001MHz, $1V_{P-P}$		-82		dBc
Gain Control Lines Common-Mode Rejection Ratio	Gain = 28dB, $V_{G+} - V_{G-} = 0.4V$, $V_{OUT} = 1V_{P-P}$, $f_{RF} = 5MHz$, $f_{MOD(CM)} = 1kHz$, $V_{MOD(CM)} = 50mV_{P-P}$, ratio of output sideband at 5.001MHz to $1V_{P-P}$		-74		dBc
Overdrive Phase Delay	$V_{G+} - V_{G-} = -3V$, delay between $V_{IN} = 300mV_{P-P}$ and $V_{IN} = 30mV_{P-P}$ differential		5		ns
Output Impedance	Differential		100		Ω

AC ELECTRICAL CHARACTERISTICS—SERIAL PERIPHERAL INTERFACE

(DOUT loaded with 60pF and $10M\Omega$, 2ns rise and fall edges on CLK.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Clock Speed					10	MHz
Minimum Data-to-Clock Setup Time	t_{CS}			5		ns
Minimum Data-to-Clock Hold Time	t_{CH}			0		ns
Minimum Clock-to- \overline{CS} Setup Time	t_{ES}			5		ns
\overline{CS} Positive Minimum Pulse Width	t_{EW}			1		ns
Minimum Clock Pulse Width	t_{CW}			2		ns

Note 5: Minimum and maximum limits at $T_A = +25^\circ C$ and $+70^\circ C$ are guaranteed by design, characterization, and/or production test.

Note 6: Noise performance of the device is dependent on the noise contribution from V_{REF} . Use a low-noise supply for V_{REF} . The reference input noise is given for 8 channels, knowing that the reference-noise contributions are correlated in all 8 channels. If more channels are used, the reference noise must be reduced to get the best noise performance.

Note 7: Not applicable to the MAX2077CTK+.


Note 8: See the *Ultrasound-Specific IMD3 Specification* section.

オクタル(8)チャンネル超音波フロントエンド


標準動作特性

(Typical Application Circuits, $V_{REF} = 2.475V$ to $2.525V$, $V_{CC1} = 3.3V$, $V_{CC2} = 4.75V$, $T_A = +25^\circ C$, $V_{GND} = 0V$, $NP = 0$, $PD = 0$, $D3/D2/D1/D0 = 1/0/1/0$ ($R_{IN} = 200\Omega$, LNA gain = 18.5dB), $D5/D4 = 1/1$ ($f_C = 18MHz$), $f_{RF} = 5MHz$, $R_S = 200\Omega$, capacitance to GND at each of the VGA differential outputs is 25pF, differential capacitance across VGA outputs is 15pF, $R_L = 1k\Omega$ differential, reference noise less than $10nV/\sqrt{Hz}$ from 1kHz to 20MHz, DOUT loaded with $10M\Omega$ and 60pF, unless otherwise noted. All typical operating curves have been taken with the MAX2077CTN+ package variant.)


GAIN vs. DIFFERENTIAL ANALOG CONTROL VOLTAGE




COMPLEX INPUT IMPEDANCE MAGNITUDE vs. FREQUENCY




GAIN ERROR HISTOGRAM




OUTPUT-REFERRED NOISE vs. GAIN



INPUT-REFERRED NOISE vs. GAIN



SECOND-HARMONIC DISTORTION vs. GAIN




オクタル(8)チャネル超音波フロントエンド

MAX2077


標準動作特性(続き)

(Typical Application Circuits, $V_{REF} = 2.475V$ to $2.525V$, $V_{CC1} = 3.3V$, $V_{CC2} = 4.75V$, $T_A = +25^\circ C$, $V_{GND} = 0V$, $N_P = 0$, $P_D = 0$, $D3/D2/D1/D0 = 1/0/1/0$ ($R_{IN} = 200\Omega$, LNA gain = 18.5dB), $D5/D4 = 1/1$ ($f_C = 18MHz$), $f_{RF} = 5MHz$, $R_S = 200\Omega$, capacitance to GND at each of the VGA differential outputs is 25pF, differential capacitance across VGA outputs is 15pF, $R_L = 1k\Omega$ differential, reference noise less than $10nV/\sqrt{Hz}$ from 1kHz to 20MHz, DOOUT loaded with 10M Ω and 60pF, unless otherwise noted. All typical operating curves have been taken with the MAX2077CTN+ package variant.)


THIRD-HARMONIC DISTORTION vs. GAIN




TWO-TONE ULTRASOUND-SPECIFIC IMD3 vs. GAIN




SECOND- AND THIRD-HARMONIC DISTORTION vs. V_{OUT_P-P}




SECOND- AND THIRD-HARMONIC DISTORTION vs. FREQUENCY



SECOND- AND THIRD-HARMONIC DISTORTION vs. DIFFERENTIAL OUTPUT RESISTANCE



SECOND- AND THIRD-HARMONIC DISTORTION vs. DIFFERENTIAL OUTPUT LOAD CAPACITANCE




オクタル(8)チャネル超音波フロントエンド


標準動作特性(続き)

(Typical Application Circuits, $V_{REF} = 2.475V$ to $2.525V$, $V_{CC1} = 3.3V$, $V_{CC2} = 4.75V$, $T_A = +25^\circ C$, $V_{GND} = 0V$, $NP = 0$, $PD = 0$, $D3/D2/D1/D0 = 1/0/1/0$ ($R_{IN} = 200\Omega$, LNA gain = 18.5dB), $D5/D4 = 1/1$ ($f_C = 18MHz$), $f_{RF} = 5MHz$, $R_S = 200\Omega$, capacitance to GND at each of the VGA differential outputs is 25pF, differential capacitance across VGA outputs is 15pF, $R_L = 1k\Omega$ differential, reference noise less than $10nV/\sqrt{Hz}$ from 1kHz to 20MHz, DOUT loaded with 10M Ω and 60pF, unless otherwise noted. All typical operating curves have been taken with the MAX2077CTN+ package variant.)


TWO-TONE ULTRASOUND-SPECIFIC IMD3 vs. FREQUENCY




ADJACENT CHANNEL-TO-CHANNEL CROSSTALK vs. GAIN




ADJACENT CHANNEL-TO-CHANNEL CROSSTALK vs. FREQUENCY




LARGE-SIGNAL BANDWIDTH vs. FREQUENCY (GAIN = 20dB, $V_{OUT} = 1V_{P-P}$)



COMMON-MODE OUTPUT VOLTAGE vs. GAIN



DIFFERENTIAL OUTPUT IMPEDANCE vs. FREQUENCY




オクタル(8)チャンネル超音波フロントエンド


標準動作特性(続き)

(Typical Application Circuits, $V_{REF} = 2.475V$ to $2.525V$, $V_{CC1} = 3.3V$, $V_{CC2} = 4.75V$, $T_A = +25^\circ C$, $V_{GND} = 0V$, $N_P = 0$, $P_D = 0$, $D3/D2/D1/D0 = 1/0/1/0$ ($R_{IN} = 200\Omega$, LNA gain = 18.5dB), $D5/D4 = 1/1$ ($f_C = 18MHz$), $f_{RF} = 5MHz$, $R_S = 200\Omega$, capacitance to GND at each of the VGA differential outputs is 25pF, differential capacitance across VGA outputs is 15pF, $R_L = 1k\Omega$ differential, reference noise less than $10nV/\sqrt{Hz}$ from 1kHz to 20MHz, DOUT loaded with 10M Ω and 60pF, unless otherwise noted. All typical operating curves have been taken with the MAX2077CTN+ package variant.)


LNA OVERLOAD RECOVERY TIME
 ($V_{IN} = 500mV_{p-p}$ FOR $0.5\mu s$ TO $100mV_{p-p}$
 FOR $1\mu s$ AND BACK TO $500mV_{p-p}$
 FOR $0.5\mu s$, GAIN = 10dB)



VGA OVERLOAD RECOVERY TIME
 ($V_{IN} = 40mV_{p-p}$ FOR $1\mu s$ TO $4mV_{p-p}$
 FOR $1\mu s$ AND BACK TO $40mV_{p-p}$
 FOR $1\mu s$, GAIN = 42.5dB)



OVERDRIVE PHASE DELAY vs. FREQUENCY



オクタル(8)チャネル超音波フロントエンド

MAX2077

端子説明

端子		名称	機能
56 TQFN	68 TQFN		
1	2	INC2	チャンネル2のクランプ入力。結合コンデンサに接続してください。詳細は「標準アプリケーション回路」を参照してください。
2	3	ZF3	チャンネル3のアクティブインピーダンス整合ライン。10nFのコンデンサでソースにAC結合してください。
3	4	IN3	チャンネル3の入力
4	5	INC3	チャンネル3のクランプ入力。結合コンデンサに接続してください。詳細は「標準アプリケーション回路」を参照してください。
5	6	ZF4	チャンネル4のアクティブインピーダンス整合ライン。10nFのコンデンサでソースにAC結合してください。
6	7	IN4	チャンネル4の入力
7	8	INC4	チャンネル4のクランプ入力。結合コンデンサに接続してください。詳細は「標準アプリケーション回路」を参照してください。
8	10	AG	ACグランド。1 μ Fの低ESRコンデンサでグランドに接続してください。
9	11	ZF5	チャンネル5のアクティブインピーダンス整合ライン。10nFのコンデンサでソースにAC結合してください。
10	12	IN5	チャンネル5の入力
11	13	INC5	チャンネル5のクランプ入力。結合コンデンサに接続してください。詳細は「標準アプリケーション回路」を参照してください。
12	14	ZF6	チャンネル6のアクティブインピーダンス整合ライン。10nFのコンデンサでソースにAC結合してください。
13	15	IN6	チャンネル6の入力
14	16	INC6	チャンネル6のクランプ入力。結合コンデンサに接続してください。詳細は「標準アプリケーション回路」を参照してください。
15	17	ZF7	チャンネル7のアクティブインピーダンス整合ライン。10nFのコンデンサでソースにAC結合してください。
16	18	IN7	チャンネル7の入力
17	19	INC7	チャンネル7のクランプ入力。結合コンデンサに接続してください。詳細は「標準アプリケーション回路」を参照してください。
18	20	ZF8	チャンネル8のアクティブインピーダンス整合ライン。10nFのコンデンサでソースにAC結合してください。
19	21	IN8	チャンネル8の入力
20	22	INC8	チャンネル8のクランプ入力。結合コンデンサに接続してください。詳細は「標準アプリケーション回路」を参照してください。
21, 51	23, 64	VCC2	4.75V電源。外部の4.75V電源に接続してください。4.75V電源の各端子を外部で相互に接続して、100nFのコンデンサで端子に可能な限り近くでバイパスしてください。
22	24	VREF	外部の2.5Vリファレンス電源。低ノイズ電源に接続してください。各端子に可能な限り近づけて0.1 μ FのコンデンサでGNDにバイパスしてください。このデバイスのノイズ性能はVREFの不要ノイズに依存することに留意してください。1kHz~20MHzで5nV/ $\sqrt{\text{Hz}}$ 以下のノイズの電源を使用してください。
23, 35, 49	25, 44, 63	VCC1	3.3V電源。外部の3.3V電源に接続してください。3.3V電源の各端子を外部で相互に接続して、100nFのコンデンサで端子に可能な限り近くでバイパスしてください。
24	26	VG+	VGAのアナログ利得制御用の差動入力。最小利得のためには、差動電圧を-3Vに、最大利得のためには、+3Vに設定してください。
25	27	VG-	
26	32	DOUT	シリアルポートデータ出力。デジタイズ設定が容易なデータ出力。レベルは3.3V CMOSです。

オクタル(8)チャンネル超音波フロントエンド

MAX2077


端子説明(続き)

端子		名称	機能
56 TQFN	68 TQFN		
27	34	OUT8-	チャンネル8の負差動出力
28	35	OUT8+	チャンネル8の正差動出力
29	36	OUT7-	チャンネル7の負差動出力
30	37	OUT7+	チャンネル7の正差動出力
31	38	OUT6-	チャンネル6の負差動出力
32	39	OUT6+	チャンネル6の正差動出力
33	40	OUT5-	チャンネル5の負差動出力
34	41	OUT5+	チャンネル5の正差動出力
36	45	OUT4-	チャンネル4の負差動出力
37	46	OUT4+	チャンネル4の正差動出力
38	47	OUT3-	チャンネル3の負差動出力
39	48	OUT3+	チャンネル3の正差動出力
40	49	OUT2-	チャンネル2の負差動出力
41	50	OUT2+	チャンネル2の正差動出力
42	51	OUT1-	チャンネル1の負差動出力
43	52	OUT1+	チャンネル1の正差動出力
44	54	CLK	シリアルポートデータクロック(正エッジトリガ)。3.3V CMOS。シリアルシフトレジスタの設定用のクロック入力。
45	55	DIN	シリアルポートデータ入力ライン。3.3V CMOS。シリアルシフトレジスタの設定用のデータ入力。
46	56	\overline{CS}	アクティブローのシリアルポートチップ選択。3.3V CMOS。各レジスタに設定用ビットを格納するために使用し、合わせてCWモードではすべてのチャンネルの位相を(立上りエッジに)同期させます。
47	—	PD	パワーダウンモードの選択入力(56ピンのTQFNのみ)。PDをハイに駆動すると、デバイス全体をパワーダウンモードにします。PDをローに駆動すると、通常の動作になります。このモードはスタンバイモードより優先します。
48	57	NP	VGAのスタンバイモード選択入力。NPを1に設定すると、デバイス全体がスタンバイモードになります。シリアルシフトレジスタのソフトチャンネルシャットダウンより優先しますが、全体のパワーダウン(PD)には優先しません。
50	9, 28, 31	GND	グラウンド
52	65	ZF1	チャンネル1のアクティブインピーダンス整合ライン。10nFのコンデンサでソースにAC結合してください。
53	66	IN1	チャンネル1の入力
54	67	INC1	チャンネル1のクランプ入力。結合コンデンサに接続してください。詳細は「標準アプリケーション回路」を参照してください。
55	68	ZF2	チャンネル2のアクティブインピーダンス整合ライン。10nFのコンデンサでソースにAC結合してください。
56	1	IN2	チャンネル2の入力
—	29, 30, 33, 42, 43, 53, 58–62	N.C.	無接続。内部で接続されていません。
—	—	EP	エクスポーズドパッド。内部でグラウンドに接続されています。熱的および電気的性能を最大にするためには複数のビアを使用して大きいグラウンドプレーンに接続してください。電気的な接続ポイントとして意図しないでください。

オクタル(8)チャネル超音波フロントエンド

MAX2077

ファンクションダイアグラム



オクタル(8)チャンネル超音波フロントエンド

詳細

MAX2077は高密度の8チャンネル超音波レシーバで、低コスト、多チャンネル、高性能のポータブルおよびカートベースの超音波アプリケーション用に最適化されています。内蔵の8チャンネルLNA、VGA、およびAAFが完全な超音波イメージ経路レシーバソリューションを提供します。

イメージ経路のダイナミックレンジは非常にすぐれた2次高調波性能となるように最適化されています。完全なイメージ受信チャンネルは非常に優れた68dBFS* (5MHzにおいて)のSNRを示します。バイポーラのフロントエンドは、また、高いクラッタ条件下で非常に優れた低速度パルス化およびカラーフロードップラ感度を得るために非常に優れた低近接キャリア変調ノイズとなるよう最適化され、 $V_{OUT} = 1V_{p-p}$ 、5MHzのクラッタ信号から1kHzのオフセットで140dBc/Hzという驚異的な近接キャリアSNRを達成しています。CWドップラ機能を追加するためには、MAX2077の代わりにMAX2078としてください。

*ADCのMAX1437Bと組み合わせた場合。

動作モード

MAX2077が使用可能になるためには設定を必要とします。各動作モードはD0~D6の設定ビットによって制御されます。表1と表2はこれらの設定ビットの各機能を表しています。

低ノイズアンプ(LNA)

MAX2077のLNAは優れたダイナミックレンジおよびリニアリティ性能特性となるように最適化されており、MAX2077は超音波イメージ処理アプリケーションに最適になっています。LNAが低利得モードになると、利得A ($R_{IN} = R_F / (1 + A)$)の関数である入力抵抗(R_{IN})はおおよそ2倍に増加します。

その結果、フィードバック抵抗(R_F)を制御する各スイッチを変更する必要があります。例えば、高利得時の100Ωモードは低利得では200Ωモードになります(表2を参照)。

表1. 各ビットの設定の要約

BIT NAME	DESCRIPTION
D0, D1, D2	Input-impedance programming
D3	LNA gain (D3 = 0 is low gain)
D4, D5	Anti-alias filter f_C programming
D6	Don't care

表2. 各ビットの設定の論理機能

D6	D5	D4	D3	D2	D1	D0	MODE
X	X	X	1	0	0	0	$R_{IN} = 50\Omega$, LNA gain = 18.5dB
X	X	X	1	0	0	1	$R_{IN} = 100\Omega$
X	X	X	1	0	1	0	$R_{IN} = 200\Omega$
X	X	X	1	0	1	1	$R_{IN} = 1000\Omega$
X	X	X	0	0	0	0	$R_{IN} = 100\Omega$, LNA gain = 12.5dB
X	X	X	0	0	0	1	$R_{IN} = 200\Omega$
X	X	X	0	0	1	0	$R_{IN} = 400\Omega$
X	X	X	0	0	1	1	$R_{IN} = 2000\Omega$
X	X	X	1	1	X	X	Open feedback, LNA gain = 18.5dB
X	0	0	X	X	X	X	$f_C = 9\text{MHz}$
X	0	1	X	X	X	X	$f_C = 10\text{MHz}$
X	1	0	X	X	X	X	$f_C = 15\text{MHz}$
X	1	1	X	X	X	X	$f_C = 18\text{MHz}$

X = 任意

オクタル(8)チャンネル超音波フロントエンド

可変利得アンプ(VGA)

MAX2077のVGAは高リニアリティ、広ダイナミックレンジ、および低出力ノイズ性能となるように最適化されており、それらのすべては超音波イメージ処理アプリケーションの重要なパラメータです。各VGA経路にはアナログ利得の調整用回路、およびADCを駆動する差動出力ポート(OUT_+, OUT_-)付きの出力バッファが含まれています。

VGAの利得は差動利得制御入力のVG+とVG-によって調整することができます。差動利得制御入力電圧を-3Vに設定すると、最小利得に、+3Vに設定すると最大利得になります。差動アナログ入力制御のコモンモード電圧は1.65V (typ)です。

過負荷からの回復

このデバイスは、また、超音波イメージ処理のアプリケーションで通常見出される大きい入力信号状態での動作において過負荷からの回復が早くなるように最適化されています。トランスミットに関する過負荷からの早い回復時間の図示は「標準動作特性」を参照してください。

パワーダウンモード

MAX2077CTN+はPDを使用してパワーダウンにすることもできます(MAX2077CTK+ではこの同じ機能は使用不可能です)。パワーダウンモードにするにはPDを論理ハイに設定します。パワーダウンモードでは、デバイスは3.0μW (typ)の電力消費になります。PDを論理ローに設定すると、通常の動作になります。

NPを論理ハイに設定するとMAX2077はスタンバイモードになります。スタンバイモードでは、デバイスの電力消費はより少なく(5.6mW, typ)なりますが、入出力端子はバイアスされたままであり、パワーアップ時の応答時間が早くなります。スタンバイモードはMAX2077CTN+およびMAX2077CTK+の両方のバージョンでご利用頂けます。

アプリケーション情報

シリアルインタフェース

MAX2077はシリアルシフトレジスタ構成を使用して設定されます。これは設定回路の複雑性を大幅に単純化し、設定のためのICのピン数を減らし、PCBのレイアウトを簡素化します。データ入力(DIN)とデータ出力(DOUT)はデバイス間をデジイチチェーン接続することができ、すべてのフロントエンドは1個の設定クロックで動作させることができます。

データはCSをローにした後に入力可能です。すべてのワードを入力したら、CSを立ち上げる必要があります。デバイスの設定を行う場合は、LSBを最初に入力し、MSBを最後にします。チップ選択ライン(CS)を使用すると、複数のMAX2077デバイスに同時に情報の設定を行えます。このラインは設定を始める前にプルダ

ウンし、使用するすべてのデバイスがその設定を終えたらプルアップします。この立上りエッジで、情報が内部レジスタに格納されます。

アクティブインピーダンス整合

非常に優れたノイズ指数特性を提供するために、各アンプの入力インピーダンスはアクティブインピーダンス整合のためにフィードバック技法を使用します。(1 + (A/2)) x R_Sの値のフィードバック抵抗がアンプの反転入力と出力間に追加されます。入力インピーダンスはフィードバック抵抗(Z_F)を1 + (A/2)で除算した値になります。係数2はアンプ(A)の利得が差動出力で定義されるからです。コモン入力インピーダンスに対しては、内部のデジタル設定されたインピーダンスを使用することができます(表2を参照)。その他の入力インピーダンスに対しては、既存の設定用フィードバックインピーダンスと直列の外部供給抵抗を使用して、上記の式に従って設定します。

ノイズ指数

MAX2077は非常に優れた小さいノイズ指数で最大入力感度を提供するように設計されています。入力のアクティブデバイスは非常に小さい入力換算ノイズ電圧および電流となるように選択され、50Ω~1000Ωのソースインピーダンス用に最適化されています。さらに、整合抵抗の不要ノイズは実質的に1 + (A/2)で除算した値になります。この方式を使用すると、アンプの標準的なノイズ指数はR_{IN} = R_S = 200Ωに対しておよそ2.4dBです。表3はその他の入力インピーダンスに対するノイズ指数です。

入力クランプ

MAX2077には設定可能な入力クランプダイオードが内蔵されています。各ダイオードはグラウンドに対して±0.8Vにクランプされます。入力クランプ用の各ダイオードは各アンプの入力を大きなトランスミット信号がオーバードライブすることを防ぐために使用することができます。入力をオーバードライブすると、入力結合コンデンサに電荷が蓄積されて、トランスミット過負荷回復時間が長引く原因になります。各入力信号はシングルエンド入力のIN1~IN8にAC結合されますが、入力INC1~INC8によってクランプされます。「標準アプリケーション回路」を参照してください。外付けのクランプ用デバイスの使用が好まれる場合は、INC1~INC8は単純に無接続のままにします。

表3. ノイズ指数 対 ソースおよび入力インピーダンス

R _S (Ω)	R _{IN} (Ω)	NF (dB)
50	50	4.5
100	100	3.4
200	200	2.4
1000	1000	2.2




図1. シフトレジスタのタイミング図

アナログ出力結合

差動VGA出力端子の各組は、25pFの負荷インピーダンスを各側からGNDに、また15pF || 1kΩの追加の差動負荷(ピン間)を駆動することができます。差動出力はおおよそ1.73Vのコモンモードバイアスを備えています。次の段が異なった差動コモンモード入力範囲を備えている場合は、これらの差動出力をAC結合してください。

電源シーケンス

以下のパワーオンシーケンスを使用します。

- 1) 4.75V電源
- 2) 3.3V電源
- 3) 2.5Vのリファレンス電圧
- 4) 各制御信号

信号をオンにする前には、それは0Vまたはオープン状態でなければなりません。

超音波固有のIMD3仕様

標準的な通信アプリケーションと異なり、超音波固有のIMD3のツートーン仕様では2つの入力トーンは大きさが等しくありません。この測定では、 f_1 は生体組織からの反射で f_2 は血液からの反射を表します。後者の反射は通常大きさが25dB小さく、したがって、測定は1つの

入力トーンを他方より、25dB小さく定めます。対象の($f_1 - (f_2 - f_1)$)のIMD3積は超音波アプリケーションにおける望ましくないドップラ誤差信号を表します(図2を参照)。




図2. 超音波IMD3測定技法

オクタル(8)チャネル超音波フロントエンド

PCBレイアウト

MAX2077のピン配置は、このデバイスと関連する個別部品の非常にコンパクトな物理的レイアウトが容易となるように最適化されています。このデバイスの標準アプリケーションは複数の信号処理信号を取り扱うために、近接して幾つかのデバイスを使用する場合があります。

MAX2077のTQFN-EPパッケージのエクスポーズドパッド(EP)はダイに対して小さい熱抵抗経路を提供します。MAX2077が実装されるPCBはEPからの熱を伝導するように設計されることが重要です。さらに、EPは電気グランドに対して低インダクタンス経路を提供してください。EPはPCB上でグランドプレーンに対して、直接に、またはメッキしたビアホールアレイを通して、はんだ付けしなければなりません。

チップ情報


PROCESS: Complementary BiCMOS

パッケージ

最新のパッケージ図面情報およびランドパターンは、japan.maxim-ic.com/packagesを参照してください。なお、パッケージコードに含まれる「+」、「#」、または「-」はRoHS対応状況を表したものでしかありません。パッケージ図面はパッケージそのものに関するものでRoHS対応状況とは関係がなく、図面によってパッケージコードが異なることがある点に注意してください。

パッケージタイプ	パッケージコード	ドキュメントNo.
56 TQFN-EP	T5688+2	21-0135
68 TQFN-EP	T6800+2	21-0142


ピン配置



オクタル(8)チャネル超音波フロントエンド

MAX2077


ピン配置(続き)



オクタル(8)チャンネル超音波フロントエンド

MAX2077


標準アプリケーション回路



オクタル(8)チャンネル超音波フロントエンド

標準アプリケーション回路(続き)

MAX2077



オクタル(8)チャネル超音波フロントエンド

MAX2077

改訂履歴

版数	改訂日	説明	改訂ページ
0	7/09	初版	—
1	9/09	MAX2077CTK+パッケージに関する開発中の注意書きを削除し、わずかな訂正を追加	1, 6-9, 12

マキシム・ジャパン株式会社

〒169-0051東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

Maximは完全にMaxim製品に組み込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。Maximは随時予告なく回路及び仕様を変更する権利を留保します。

20 _____ **Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600**