



概要

MAX19707は、消費電力重視の通信機器用に設計された 超低電力、ミックスドシグナルのアナログフロントエンド (AFE)です。この製品は超低電力で高ダイナミック性能に 最適化され、デュアル10ビットの45Msps受信(Rx) ADC、 デュアル10ビットの45Msps送信(Tx) DAC、補助RF フロントエンド制御用の3つの高速セトリング12ビット 補助DACチャネル、および10ビット、333kspsハウスキー ピング用補助ADCを内蔵しています。Tx-Rx高速モードでの 標準動作電力は、45MHzのクロック周波数で84.6mWです。

Rx ADCは、 $f_{IN} = 5.5MHz$ および $f_{CLK} = 45MHz$ において 54.2dBのSNRと71.2dBcのSFDRを備えています。アナ ログI/Q入力アンプは、完全差動化され、1.024V_{P-P}の フルスケール信号を受け付けます。標準I/Qチャネルマッ チングは、位相が±0.03°で、利得が±0.01dBです。

Tx DACは、four = 2.2MHzおよびf_{CLK} = 45MHzにおいて 73.2dBcのSFDRを備えています。アナログI/Qのフル スケール出力電圧は、±400mV(差動)です。Tx DACの コモンモードDCレベルは、0.71V~1.05Vに設定する ことができます。I/Qチャネルのオフセットは、無線ライン アップの側波帯/搬送波の抑圧が最適になるように設定する ことができます。標準I/Qチャネルマッチングは、利得が ±0.01dBで、位相が±0.07°です。

Rx ADCとTx DACは、単一の10ビット、パラレル、高速 ディジタルバスを共有しているため、時分割デュープレクス (TDD)アプリケーション用のハーフデュープレクス動作が 可能です。3線式シリアルインタフェースを通じて、電源 管理モード、補助DACチャネル、および補助ADCチャネル が制御されます。

MAX19707は、+2.7V~+3.3Vのアナログ単一電源と +1.8V~+3.3VのディジタルI/O電源で動作します。 MAX19707は、拡張温度範囲(-40℃~+85℃)での動作 が保証され、48ピンTQFNパッケージで提供されます。 データシートの最後の「選択ガイド」には、このAFEファミリ の他のピンコンパチブルバージョンが記載されています。

アプリケーション

WiMAX CPE

VoIP端末

802.11a/b/g WLAN

ポータブル通信機器

型番

PART*	PIN-PACKAGE	PKG CODE
MAX19707ETM	48 Thin QFN-EP**	T4877-4
MAX19707ETM+	48 Thin QFN-EP**	T4877-4

*すべてのデバイスは-40℃~+85℃の使用範囲での動作が保証 されています。


**EP = Exposed paddle.

+は鉛フリーパッケージを示します。

特長

- ◆ デュアル、10ビットの45Msps Rx ADC、 およびデュアル、10ビットの45Msps Tx DAC
- ◆ 超低電力 84.6mW(f_{CLK} = 45MHz、高速モードにおいて) 77.1mW(f_{CLK} = 45MHz、低速モードにおいて) 低電流スタンバイおよびシャットダウンモード
- ◆ プログラム可能なTx DACコモンモードDCレベルおよび I/Qオフセット調整
- ◆ 優れたダイナミック性能 $SNR = 54.2dB(f_{IN} = 5.5MHz(Rx ADC)において)$ SFDR = 73.2dBc(f_{OUT} = 2.2MHz(Tx DAC)において)
- ◆ 3 x 12ビット、1µsの補助DAC
- ◆ 10ビット、333kspsの補助ADC、 4:1入力多重化およびデータ平均化付き
- ◆ 優れた利得/位相マッチング 位相:±0.03°、利得:±0.01dB(Rx ADC) $(f_{IN} = 5.5MHzにおいて)$
- ◆ 多重化パラレルディジタルI/O
- ◆ シリアルインタフェース制御
- ◆ 汎用電源制御回路 シャットダウン、スタンバイ、アイドル、 Tx/Rxディセーブル
- ◆ 小型48ピンThin QFNパッケージ $(7mm \times 7mm \times 0.8mm)$

ピン配置



ファンクションダイアグラムと選択ガイドは、データシートの 最後に記載されています。

_ Maxim Integrated Products 1

本データシートに記載された内容はMaxim Integrated Productsの公式な英語版データシートを翻訳したものです。翻訳により生じる相違及び 誤りについては責任を負いかねます。正確な内容の把握には英語版データシートをご参照ください。

ABSOLUTE MAXIMUM RATINGS

VDD to GND, OVDD to OGND	0.3V to +3.6V	Continu
GND to OGND	0.3V to +0.3V	48-Pi
IAP, IAN, QAP, QAN, IDP, IDN, QDP,		Therma
QDN, DAC1, DAC2, DAC3 to GND	0.3V to VDD	Operatir
ADC1, ADC2 to GND	0.3V to (VDD + 0.3V)	Junction
REFP, REFN, REFIN, COM to GND-0.3\	√ to (V _{DD} + 0.3V)D0–D9,	Storage
DOUT, T/\overline{R} , \overline{SHDN} , SCLK, DIN, \overline{CS} ,		Lead Te
CLK to OGND	0.3V to (OVDD + 0.3V)	

Continuous Power Dissipation (T _A = +70°C)	
48-Pin Thin QFN (derate 27.8mW/°C above	+70°C)2.22W
Thermal Resistance θJA	36°C/W
Operating Temperature Range	40°C to +85°C
Junction Temperature	+150°C
Storage Temperature Range	60°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(VDD = 3V, OVDD = 1.8V, internal reference (1.024V), $C_L \approx 10$ pF on all digital outputs, $f_{CLK} = 45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP} = C_{REFN} = C_{COM} = 0.33$ µF, unless otherwise noted. $C_L < 5$ pF on all aux-DAC outputs. Typical values are at $T_A = +25$ °C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
POWER REQUIREMENTS	•					
Analog Supply Voltage	V _{DD}		2.7	3.0	3.3	V
Output Supply Voltage	OV_DD		1.8		V_{DD}	V
V _{DD} Supply Current		Ext1-Tx, Ext3-Tx, and SPI2-Tx states; transmit DAC operating mode (Tx): f _{CLK} = 45MHz, f _{OUT} = 2.2MHz on both channels; aux-DACs ON and at midscale, aux-ADC ON		16.5		
		Ext2-Tx, Ext4-Tx, and SPI4-Tx states; transmit DAC operating mode (Tx): $f_{CLK} = 45MHz$, $f_{OUT} = 2.2MHz$ on both channels; aux-DACs ON and at midscale, aux-ADC ON		29.8	35	
		Ext1-Rx, Ext4-Rx, and SPI3-Rx states; receive ADC operating mode (Rx): f _{CLK} = 45MHz, f _{IN} = 5.5MHz on both channels; aux-DACs ON and at midscale, aux-ADC ON		28.2	34	- mA
		Ext2-Rx, Ext3-Rx, and SPI1-Rx states; receive ADC operating mode (Rx): f _{CLK} = 45MHz, f _{IN} = 5.5MHz on both channels; aux-DACs ON and at midscale, aux-ADC ON		25.7		

ELECTRICAL CHARACTERISTICS (continued)

 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,$ internal reference (1.024V), $C_L\approx 10$ pF on all digital outputs, $f_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33$ µF, unless otherwise noted. $C_L<5$ pF on all aux-DAC outputs. Typical values are at $T_A=+25$ °C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
V. Carrela Carrent		Standby mode: CLK = 0 or OV _{DD} ; aux-DACs ON and at midscale, aux-ADC ON		3.2	5	mA
V _{DD} Supply Current		Idle mode: f _{CLK} = 45MHz; aux-DACs ON and at midscale, aux-ADC ON		12.1	15	
		Shutdown mode: CLK = 0 or OV _{DD}		1		μΑ
OV _{DD} Supply Current		Ext1-Rx, Ext2-Rx, Ext3-Rx, Ext4-Rx, SPI1-Rx, SPI3-Rx states; receive ADC operating mode (Rx): f _{CLK} = 45MHz, f _{IN} = 5.5MHz on both channels; aux-DACs ON and at midscale, aux-ADC ON		7.7		mA
		Ext1-Tx, Ext2-Tx, Ext3-Tx, Ext4-Tx, SPI2-Tx, SPI4-Tx states; transmit DAC operating mode (Tx), f _{CLK} = 45MHz, f _{OUT} = 2.2MHz on both channels; aux-DACs ON and at midscale, aux-ADC ON		485		μА
		Standby mode: CLK = 0 or OV _{DD} ; aux-DACs ON and at midscale, aux-ADC ON		1		
		Idle mode: f _{CLK} = 45MHz; aux-DACs ON and at midscale, aux-ADC ON		76		
		Shutdown mode: CLK = 0 or OV _{DD}		1		
Rx ADC DC ACCURACY						
Resolution	N			10		Bits
Integral Nonlinearity	INL			±1.6		LSB
Differential Nonlinearity	DNL			±0.7		LSB
Offset Error		Residual DC offset error	-5	±0.5	+5	%FS
Gain Error		Include reference error	-5.5	±1.0	+5.5	%FS
DC Gain Matching			-0.15	±0.01	+0.15	dB
Offset Matching				±13		LSB
Gain Temperature Coefficient				±30		ppm/°C
Power-Supply Rejection	PSRR	Offset error (V _{DD} ±5%)		±0.4		LSB
	1 01111	Gain error (V _{DD} ±5%)		±0.1		%FS



ELECTRICAL CHARACTERISTICS (continued)

 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,internal\,\,reference\,\,(1.024V),\,\,C_{L}\approx10$ pF on all digital outputs, $f_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33$ µF, unless otherwise noted. $C_{L}<5$ pF on all aux-DAC outputs. Typical values are at $T_{A}=+25$ °C.) (Note 1)

Rx ADC ANALOG INPUT						
						•
nput Differential Range	V _{ID}	Differential or single-ended inputs		±0.512		V
nput Common-Mode Voltage Range	VcM			V _{DD} / 2		V
nput Impedance	R _{IN}	Switched capacitor load		120		kΩ
riput impedance	CIN			5		рF
Rx ADC CONVERSION RATE						
Maximum Clock Frequency	fclk	(Note 2)			45	MHz
Data Latency (Figure 3)		Channel I		5		Clock
Data Latericy (Figure 3)		Channel Q		5.5		Cycles
Rx ADC DYNAMIC CHARACTER	ISTICS (Note 3	3)				
Signal-to-Noise Ratio	SNR	$f_{IN} = 5.5MHz$, $f_{CLK} = 45MHz$	52.5	54.2		dB
orginal to recise ridite	SIVIT	$f_{IN} = 22MHz$, $f_{CLK} = 45MHz$		54.1		GD
Signal-to-Noise Plus Distortion	SINAD	$f_{IN} = 5.5MHz$, $f_{CLK} = 45MHz$	52.2	54.1		dB
	SINAD	$f_{IN} = 22MHz$, $f_{CLK} = 45MHz$		54		QD.
Spurious-Free Dynamic Range	SFDR	$f_{IN} = 5.5MHz$, $f_{CLK} = 45MHz$	62.1	71.2		dBc
ppunous rice bynamic riange	OI DIT	$f_{IN} = 22MHz$, $f_{CLK} = 45MHz$		70.4		авс
hird-Harmonic Distortion	HD3	$f_{IN} = 5.5MHz$, $f_{CLK} = 45MHz$		-78.1		dBc
Third Flatmonic Distortion	1100	$f_{IN} = 22MHz$, $f_{CLK} = 45MHz$		-73.1		авс
ntermodulation Distortion	IMD	$f_1 = 1.8MHz$, -7dBFS; $f_2 = 1MHz$, -7dBFS		-68.6		dBc
hird-Order Intermodulation Distortion	IM3	$f_1 = 1.8MHz$, -7dBFS; $f_2 = 1MHz$, -7dBFS		-79.2		dBc
Tatal I la responsia Diatortian	TUD	f _{IN} = 5.5MHz, f _{CLK} = 45MHz		-68.4	-61.5	٩D
otal Harmonic Distortion	THD	$f_{IN} = 22MHz$, $f_{CLK} = 45MHz$		-68.8		dB
Aperture Delay				3.5		ns
Overdrive Recovery Time		1.5x full-scale input		2		ns
Rx ADC INTERCHANNEL CHAR	ACTERISTICS					
Crosstalk Rejection		$f_{\text{INX,Y}} = 5.5 \text{MHz}$ at -0.5dBFS, $f_{\text{INX,Y}} = 1.8 \text{MHz}$ at -0.5dBFS (Note 4)		-90	_	dB
Amplitude Matching		f _{IN} = 5.5MHz at -0.5dBFS (Note 5)		±0.01		dB
Phase Matching		f _{IN} = 5.5MHz at -0.5dBFS (Note 5)		±0.03		Degrees

ELECTRICAL CHARACTERISTICS (continued)

 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,$ internal reference (1.024V), $C_L\approx 10$ pF on all digital outputs, $f_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33$ µF, unless otherwise noted. $C_L<5$ pF on all aux-DAC outputs. Typical values are at $T_A=+25$ °C.) (Note 1)

PARAMETER	SYMBOL	CONDIT	TONS	MIN	TYP	MAX	UNITS	
Tx DAC DC ACCURACY	1	•						
Resolution	N				10		Bits	
Integral Nonlinearity	INL				±0.3		LSB	
Differential Nonlinearity	DNL	Guaranteed monotonic	(Note 6)	-1	±0.2	+1	LSB	
Residual DC Offset	Vac	T _A ≥ +25°C		-4	±1	+4	mV	
Residual DC Oliset	Vos	T _A < +25°C		-4.5	±1	+4.5	IIIV	
Full-Scale Gain Error		Include reference error	T _A ≥ +25°C	-30		+30	mV	
Full-Scale Gaill Error		(peak-to-peak error)	T _A < +25°C	-40		+40	IIIV	
Tx DAC DYNAMIC PERFORMANC	E							
DAC Conversion Rate	fCLK	(Note 2)				45	MHz	
In-Band Noise Density	N _D	fout = 2.2MHz, fclk =	45MHz		-130.6		dBc/Hz	
Third-Order Intermodulation Distortion	IM3	$f_1 = 2MHz, f_2 = 2.2MHz$	Z		80		dBc	
Glitch Impulse					10		pV∙s	
Spurious-Free Dynamic Range to Nyquist	SFDR	f _{CLK} = 45MHz, f _{OUT} =	2.2MHz	60	73.2		dBc	
Total Harmonic Distortion to Nyquist	THD	f _{CLK} = 45MHz, f _{OUT} =	2.2MHz		-71	-59	dB	
Signal-to-Noise Ratio to Nyquist	SNR	f _{CLK} = 45MHz, f _{OUT} =	2.2MHz		57.1		dB	
Tx DAC INTERCHANNEL CHARA	CTERISTICS							
I-to-Q Output Isolation		foutx,y = 2MHz, foutx	(,γ = 2.2MHz		85		dB	
Gain Mismatch Between DAC		Maranina di at DO	T _A ≥ +25°C	-0.3	±0.01	+0.3	-ID	
Outputs		Measured at DC	T _A < +25°C	-0.42		+0.42	dB	
Phase Mismatch Between DAC Outputs		fout = 2.2MHz, f _{CLK} =	45MHz		±0.07		Degrees	
Differential Output Impedance					800		Ω	
Tx DAC ANALOG OUTPUT	•			•				
Full-Scale Output Voltage	VFS				±400		mV	
		Bits CM1 = 0, CM0 = 0	(default)	1.0	1.05	1.1		
Output Common Made Valtage	\/cc+	Bits CM1 = 0, CM0 = 1			0.95			
Output Common-Mode Voltage	V _{СОМ}	Bits CM1 = 1, CM0 = 0			0.80		 	
		Bits CM1 = 1, CM0 = 1			0.71			



ELECTRICAL CHARACTERISTICS (continued)

 $(V_{DD}=3V, OV_{DD}=1.8V, internal reference (1.024V), C_{L}\approx 10 pF on all digital outputs, f_{CLK}=45 MHz (50% duty cycle), Rx ADC input amplitude = -0.5 dBFS, Tx DAC output amplitude = 0 dBFS, differential Rx ADC input, differential Tx DAC output, C_{REFP}=C_{REFN}=C_{COM}=0.33 \mu F, unless otherwise noted. C_{L}<5 pF on all aux-DAC outputs. Typical values are at T_A=+25 °C.) (Note 1)$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Rx ADC-Tx DAC INTERCHANNEL	CHARACTE	RISTICS				
Receive Transmit Isolation		ADC $f_{INI} = f_{INQ} = 5.5MHz$, DAC $f_{OUTI} = f_{OUTQ} = 2.2MHz$, $f_{CLK} = 45MHz$		85		dB
AUXILIARY ADC (ADC1, ADC2)						
Resolution	N			10		Bits
Full-Scale Reference	V _{REF}	AD1 = 0 (default)		2.048		V
Tuli deale Helerenee	VHEF	AD1 = 1		V_{DD}		·
Analog Input Range				0 to V _{REF}		V
Analog Input Impedance		At DC		500		kΩ
Input-Leakage Current		Measured at unselected input from 0 to VREF		±0.1		μΑ
Gain Error	GE	Includes reference error	-5		+5	%FS
Zero-Code Error	ZE			2		mV
Differential Nonlinearity	DNL			±0.53		LSB
Integral Nonlinearity	INL			±0.45		LSB
Supply Current				210		μΑ
AUXILIARY DACs (DAC1, DAC2, D	AC3)					
Resolution	N	(Note 6)		12		Bits
Integral Nonlinearity	INL			±1.25		LSB
Differential Nonlinearity	DNL	Guaranteed monotonic over codes 100 to 4000 (Note 6)	-1.0	±0.65	+1.1	LSB
Gain Error	GE	$R_L > 200k\Omega$		±0.7		%FS
Zero-Code Error	ZE			±0.6		%FS
Output-Voltage Low	VoL	$R_L > 200k\Omega$			0.1	V
Output-Voltage High	VoH	$R_L > 200k\Omega$	2.56			V
DC Output Impedance		DC output at midscale		4		Ω
Settling Time		From 1/4 FS to 3/4 FS, within ±10 LSB		1		μs
Glitch Impulse		From 0 to FS transition		24		nV∙s
Rx ADC-Tx DAC TIMING CHARAC	TERISTICS					
CLK Rise to Channel-I Output Data Valid	tDOI	Figure 3 (Note 6)	4.6	6.5	8.5	ns
CLK Fall to Channel-Q Output Data Valid	t _{DOQ}	Figure 3 (Note 6)	6.8	8.8	11.5	ns
I-DAC DATA to CLK Fall Setup Time	t _{DSI}	Figure 5 (Note 6)	10			ns

ELECTRICAL CHARACTERISTICS (continued)

 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,$ internal reference (1.024V), $C_L\approx 10$ pF on all digital outputs, $f_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33$ µF, unless otherwise noted. $C_L<5$ pF on all aux-DAC outputs. Typical values are at $T_A=+25$ °C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Q-DAC DATA to CLK Rise Setup Time	t _{DSQ}	Figure 5 (Note 6)	10			ns
CLK Fall to I-DAC Data Hold Time	tDHI	Figure 5 (Note 6)	0			ns
CLK Rise to Q-DAC Data Hold Time	tDHQ	Figure 5 (Note 6)	0			ns
CLK Duty Cycle				50		%
CLK Duty-Cycle Variation				±15		%
Digital Output Rise/Fall Time		20% to 80%		2.6		ns
SERIAL-INTERFACE TIMING CHA	RACTERISTI	CS (Figure 6, Note 6)				
Falling Edge of $\overline{\text{CS}}$ to Rising Edge of First SCLK Time	tcss		10			ns
DIN to SCLK Setup Time	tDS		10			ns
DIN to SCLK Hold Time	tDH		0			ns
SCLK Pulse-Width High	tсн		25			ns
SCLK Pulse-Width Low	t _{CL}		25			ns
SCLK Period	tCP		50			ns
SCLK to CS Setup Time	tcs		10			ns
CS High Pulse Width	tcsw		80			ns
CS High to DOUT Active High	tcsp	Bit AD0 set		200		ns
CS High to DOUT Low (Aux-ADC Conversion Time)	tCONV	Bit AD0 set, no averaging (see Table 14), f _{CLK} = 45MHz, CLK divider = 16 (see Table 15)		4.27		μs
DOUT Low to CS Setup Time	tDCS	Bit AD0, AD10 set		200		ns
SCLK Low to DOUT Data Out	tcD	Bit AD0, AD10 set			14.5	ns
CS High to DOUT High Impedance	tchz	Bit AD0, AD10 set		200		ns
MODE-RECOVERY TIMING CHARA	ACTERISTICS	S (Figure 7)				
Object design Welse He Time		From shutdown to Rx mode, ADC settles to within 1dB SINAD		85.2		
Shutdown Wake-Up Time	twake,sd	From shutdown to Tx mode, DAC settles to within 10 LSB error		28.2		μs
THE WALL TO AMERICAN		From idle to Rx mode with CLK present during idle, ADC settles to within 1dB SINAD		9.8		
Idle Wake-Up Time (With CLK)	twake,sto	From idle to Tx mode with CLK present during idle, DAC settles to 10 LSB error		6.4		μs
Ctandby Waka Ha Time	h	From standby to Rx mode, ADC settles to within 1dB SINAD		13.7		1.0
Standby Wake-Up Time	twake,st1	From standby to Tx mode, DAC settles to 10 LSB error		24		μs



ELECTRICAL CHARACTERISTICS (continued)

 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,internal\,reference\,(1.024V),\,C_{L}\approx10$ pF on all digital outputs, f $_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, CREFP = CREFN = CCOM = 0.33 µF, unless otherwise noted. CL < 5pF on all aux-DAC outputs. Typical values are at TA = +25°C.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Enable Time from Tx to Rx, (Ext2-Tx to Ext2-Rx, Ext4-Tx to Ext4-Rx, and SPI4-Tx to SPI3-Rx States)	[†] ENABLE, RX	ADC settles to within 1dB SINAD		500		ns
Enable Time from Rx to Tx, (Ext1-Rx to Ext1-Tx, Ext4-Rx to Ext4-Tx, and SPI3-Rx to SPI4-Tx States)	tENABLE, TX	DAC settles to within 10 LSB error		500		ns
Enable Time from Tx to Rx, (Ext1-Tx to Ext1-Rx, Ext3-Tx to Ext3-Rx, and SPI1-Tx to SPI2-Rx States)	tENABLE, RX	ADC settles to within 1dB SINAD		4.1		μs
Enable Time from Rx to Tx, (Ext2-Rx to Ext2-Tx, Ext3-Rx to Ext3-Tx, and SPI1-Rx to SPI2-Tx States)	tENABLE, TX	DAC settles to within 10 LSB error		7.0		μs
INTERNAL REFERENCE (VREFIN =	V _{DD} ; V _{REFP}	, V _{REFN} , V _{COM} levels are generated internal	lly)			
Positive Reference		VREFP - VCOM		0.256		V
Negative Reference		VREFN - VCOM		-0.256		V
Common-Mode Output Voltage	VCOM		V _{DD} / 2 - 0.15	V _{DD} / 2	V _{DD} / 2 + 0.15	V
Maximum REFP/REFN/COM Source Current	ISOURCE			2		mA
Maximum REFP/REFN/COM Sink Current	ISINK			2		mA
Differential Reference Output	V _{REF}	VREFP - VREFN	+0.489	+0.512	+0.534	V
Differential Reference Temperature Coefficient	REFTC			±10		ppm/°C
BUFFERED EXTERNAL REFEREN	CE (external	V _{REFIN} = 1.024V applied; V _{REFP} , V _{REFN} , V _C	OM level	s are gen	erated in	ternally)
Reference Input Voltage	VREFIN			1.024		V
Differential Reference Output	V _{DIFF}	VREFP - VREFN		0.512		V
Common-Mode Output Voltage	V _{COM}			V _{DD} /2		V
Maximum REFP/REFN/COM Source Current	ISOURCE			2		mA
Maximum REFP/REFN/COM Sink Current	ISINK			2		mA
REFIN Input Current				-0.7		μΑ
REFIN Input Resistance				500		kΩ

ELECTRICAL CHARACTERISTICS (continued)

 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,$ internal reference (1.024V), $C_L\approx 10$ pF on all digital outputs, $f_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33$ µF, unless otherwise noted. $C_L<5$ pF on all aux-DAC outputs. Typical values are at $T_A=+25$ °C.) (Note 1)


PARAMETER	SYMBOL	CONDITIONS	MIN	TYP I	MAX	UNITS
DIGITAL INPUTS (CLK, SCLK, D	N, CS, D0-D9,	T/R, SHDN)	•			
Input High Threshold	VINH		0.7 x OV _{DE})		V
Input Low Threshold	VINL			0.3 x	OV _{DD}	V
Input Leakage	DI _{IN}	D0-D9, CLK, SCLK, DIN, \overline{CS} , $\overline{T/R}$, \overline{SHDN} = OGND or OV _{DD}	-1		+1	μΑ
Input Capacitance	DCIN			5		рF
DIGITAL OUTPUTS (D0-D9, DOU	T)					
Output-Voltage Low	VoL	ISINK = 200µA		0.2 x	OV _{DD}	V
Output-Voltage High	VoH	ISOURCE = 200µA	0.8 x OV _{DE})		V
Tri-State Leakage Current	ILEAK		-1		+1	μΑ
Tri-State Output Capacitance	Cout			5	•	рF

- Note 1: Specifications from T_A = +25°C to +85°C are guaranteed by production tests. Specifications from T_A = +25°C to -40°C are guaranteed by design and characterization.
- Note 2: The minimum clock frequency (f_{CLK}) for the MAX19707 is 7.5MHz (typical). The minimum aux-ADC sample rate clock frequency (ACLK) is determined by f_{CLK} and the chosen aux-ADC clock-divider value. The minimum aux-ADC ACLK > 7.5MHz / 128 = 58.6kHz. The aux-ADC conversion time does not include the time to clock the serial data out of the SPI™. The maximum conversion time (for no averaging, NAVG = 1) will be, t_{CONV} (max) = (12 x 1 x 128) / 7.5MHz = 205µs.
- **Note 3:** SNR, SINAD, SFDR, HD3, and THD are based on a differential analog input voltage of -0.5dBFS referenced to the amplitude of the digital outputs. SINAD and THD are calculated using HD2 through HD6.
- **Note 4:** Crosstalk rejection is measured by applying a high-frequency test tone to one channel and a low-frequency tone to the second channel. FFTs are performed on each channel. The parameter is specified as the power ratio of the first and second channel FFT test tone.
- **Note 5:** Amplitude and phase matching is measured by applying the same signal to each channel, and comparing the two output signals using a sine-wave fit.
- Note 6: Guaranteed by design and characterization.

SPIはMotorola, Inc.の商標です。

標準動作特性


 $(V_{DD}=3V,\ OV_{DD}=1.8V,\ internal\ reference\ (1.024V),\ C_L\approx 10pF$ on all digital outputs, $f_{CLK}=45MHz$ (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33\mu F,\ T_A=+25^{\circ}C,\ unless otherwise\ noted.)$



10ビット、45Msps、超低電力 アナログフロ<u>ントエンド</u>


標準動作特性(続き)

 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,$ internal reference (1.024V), $C_L\approx 10$ pF on all digital outputs, $f_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33$ µF, $T_A=+25$ °C, unless otherwise noted.)



標準動作特性(続き)


 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,$ internal reference (1.024V), $C_L\approx 10$ pF on all digital outputs, $f_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33$ µF, $T_A=+25$ °C, unless otherwise noted.)



10ビット、45Msps、超低電力 アナログフロ<u>ントエンド</u>


標準動作特性(続き)

 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,$ internal reference (1.024V), $C_L\approx 10$ pF on all digital outputs, $f_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33$ µF, $T_{A}=+25$ °C, unless otherwise noted.)



標準動作特性(続き)

 $(V_{DD}=3V,\,OV_{DD}=1.8V,\,$ internal reference (1.024V), $C_{L}\approx 10$ pF on all digital outputs, $f_{CLK}=45$ MHz (50% duty cycle), Rx ADC input amplitude = -0.5dBFS, Tx DAC output amplitude = 0dBFS, differential Rx ADC input, differential Tx DAC output, $C_{REFP}=C_{REFN}=C_{COM}=0.33$ µF, $T_{A}=+25$ °C, unless otherwise noted.)



端子説明

端子	名称	機能
1	REFP	上側リファレンス電圧。REFPのできる限り近くで、0.33µFのコンデンサでGNDにバイパスしてください。
2, 8, 11, 31, 33, 39, 43	V_{DD}	アナログ電源電圧。 V_{DD} を $0.1\mu F$ のコンデンサと並列の $2.2\mu F$ のコンデンサでGNDにバイパスしてください。
3	IAP	チャネルIAの正アナログ入力。シングルエンド動作の場合は、信号ソースをIAPに接続してください。
4	IAN	チャネルIAの負アナログ入力。シングルエンド動作の場合は、IANをCOMに接続してください。
5, 7, 12, 32, 42	GND	アナロググランド。すべてのGNDピンをグランドプレーンに接続してください。
6	CLK	変換クロック入力。受信ADCと送信DACの両方に対するクロック信号。
9	QAN	チャネルQAの負アナログ入力。シングルエンド動作の場合は、QANをCOMに接続してください。

端子説明(続き)

端子	名称	機能
10	QAP	チャネルQAの正アナログ入力。シングルエンド動作の場合は、信号ソースをQAPに接続してください。
13–18, 21–24	D0-D9	ディジタルI/O。Rxモードにおける受信ADC用出力。Txモードにおける送信DAC用入力。D9が最上位ビット(MSB)で、D0が最下位ビット(LSB)です。
19	OGND	出力ドライバグランド。
20	OV _{DD}	出力ドライバ電源。電圧範囲は $+1.8V\sim V_{DD}$ です。 OV_{DD} を $0.1\mu F$ のコンデンサと並列の $2.2\mu F$ のコンデンサでOGNDにバイパスしてください。
25	SHDN	アクティブローシャットダウン入力。MAX19707をシャットダウンするためには、ロジックローを印加してください。
26	DOUT	補助ADCディジタル出力。
27	T/R	送信または受信モード選択入力。T/Rのロジックロー入力でデバイスは受信モードに設定されます。 ロジックハイ入力でデバイスは送信モードに設定されます。
28	DIN	3線式シリアルインタフェースデータ入力。データはSCLKの立上りエッジでラッチされます。
29	SCLK	3線式シリアルインタフェースクロック入力
30	CS	3線式シリアルインタフェースチップ選択入力。ロジックローでシリアルインタフェースはイネーブルされます。
34	ADC2	補助ADC用アナログ入力
35	ADC1	補助ADC用アナログ入力
36	DAC3	補助DAC3用アナログ出力
37	DAC2	補助DAC2用アナログ出力
38	DAC1	補助DAC1用アナログ出力(AFC DAC、V _{OUT} = 1.1V(電源投入時))
40, 41	IDN, IDP	DACチャネルID差動電圧出力
44, 45	QDN, QDP	DACチャネルQD差動電圧出力
46	REFIN	リファレンス入力。内部リファレンスとする場合は、V _{DD} に接続してください。
47	COM	コモンモード電圧I/O。COMを0.33µFのコンデンサでGNDにバイパスしてください。
48	REFN	負リファレンスI/O。Rx ADCの変換範囲は±(V _{REFP} - V _{REFN})です。REFNを0.1μFのコンデンサでGNDにバイパスしてください。
_	EP	エクスポーズドパッド。エクスポーズドパッドは内部でGNDに接続されています。EPをGNDプレーンに接続してください。

詳細

MAX19707は、デュアル、10ビットのRx ADCとデュアル、10ビットのTx DACを内蔵しており、45Mspsの変換レートで超低電力と高ダイナミック性能を提供します。Rx ADCアナログ入力アンプは、完全差動型で、1.024VP-Pのフルスケール信号を受け付けます。Tx DACアナログ出力は、完全差動型で、 ± 400 mVのフルスケール出力、選択可能なコモンモードDCレベル、および可変I/Qオフセット調整を備えています。

MAX19707は、3つの12ビット補助DAC(aux-DAC) チャネル、および4:1の入力マルチプレクサ付き10ビット、333ksps補助ADC(aux-ADC)を内蔵しています。補助DACチャネルは、高速自動利得制御(AGC)のための1 μ sのセトリング時間、可変利得アンプ(VGA)、および自動周波数制御(AFC)レベル設定を備えています。

補助ADCは、プロセッサのオーバヘッドを低減するデータ平均化、および変換レートを設定するための選択可能なクロック分周器を備えています。

MAX19707は、動作モードと電源管理を制御するための 3線式シリアルインタフェースを内蔵しています。シリ アルインタフェースは、SPIおよびMICROWIRE™に対応 しています。MAX19707のシリアルインタフェースは、 シャットダウン、アイドル、スタンバイ、送信(Tx)、および 受信(Rx)の各モードを選択し、かつ補助DACおよび 補助ADCチャネルを制御します。

ディジタルインタフェースを単一の10ビットパラレル 多重化バスとするために、Rx ADCとTx DACに共通 ディジタルI/Oを共有させています。この10ビットディジ タルバスは、+1.8V~+3.3Vの単一電源で動作します。

MICROWIREはNational Semiconductor Corp.の商標です。

デュアル、10ビットRx ADC

ADCには、消費電力を最小限に抑えながら高速変換が可能な7段から成る完全差動のパイプラインアーキテクチャが採用されています。入力に取り込まれたサンプルは、1/2クロックサイクルごとにパイプラインステージを順次移動します。出力ラッチによる遅延を含む全クロックサイクルの待ち時間は、チャネルIAでは5クロックサイクルで、チャネルQAでは5.5クロックサイクルです。ADCのフルスケールアナログ入力範囲は 1 VREFで、コモンモード入力範囲は 1 VDD/2 1 1 2 2 3 2 3

 V_{REFP} と V_{REFN} の差です。詳しくは、「リファレンスの構成」の項をご覧ください。

入力トラック/ホールド(T/H)回路

図1は、Rx ADCの入力トラック/ホールド(T/H)回路の簡略図を示します。ADC入力(IAP)、QAP、IAN、および QAN)はいずれも、差動またはシングルエンドのいずれかで駆動することができます。IAPとIAN、およびIAPとQANのインピーダンスを整合させ、入力信号のコモンモード電圧を最適性能が得られるIAP0のIAP1のIAP2のIAP2のIAP2のIAP2のIAP2のIAP3のIAP4のIAP




図1. Rx ADCの内部T/H回路

表1. Rx ADCの出力コードと入力電圧

DIFFERENTIAL INPUT VOLTAGE	DIFFERENTIAL INPUT (LSB)	OFFSET BINARY (D0-D9)	OUTPUT DECIMAL CODE
V _{REF} x 512/512	511 (+Full Scale - 1 LSB)	11 1111 1111	1023
V _{REF} x 511/512	510 (+Full Scale - 2 LSB)	11 1111 1110	1022
V _{REF} x 1/512	+1	10 0000 0001	513
V _{REF} x 0/512	0 (Bipolar Zero)	10 0000 0000	512
-V _{REF} x 1/512	-1	01 1111 1111	511
-V _{REF} x 511/512	-511 (-Full Scale +1 LSB)	00 0000 0001	1
-V _{REF} x 512/512	-512 (-Full Scale)	00 0000 0000	0




図2. Rx ADCの伝達関数

Rx ADCシステムのタイミング要件

図3は、クロック、アナログ入力、および得られた出力データの関係を示します。チャネルI(CHI)とチャネルQ(CHQ)は、クロック信号(CLK)の立上りエッジでサンプリングされ、得られたデータは出力D0~D9で多重化されます。CHIのデータはCLKの立上りエッジで更新され、CHQのデータはCLKの立下りエッジで更新されます。出力ラッチによる遅延を含む全クロックサイクル待ち時間は、CHIでは5クロックサイクルで、CHQでは5.5クロックサイクルです。

ディジタル入力/出力データ(D0~D9)

MAX19707が受信モードにあるとき、D0~D9はRx ADCのディジタルロジック出力です。このバスは、 各Tx DACディジタルロジック入力に共用され、ハーフ デュープレクスモードで動作します。MAX19707が 送信モードにあるとき、D0~D9はTx DACのディジタル ロジック入力です。ロジックレベルは、1.8V~V_{DD}の OV_{DD}によって設定されます。ディジタル出力コードは オフセットバイナリです(表1)。MAX19707のアナログ 部に大きなディジタル電流がフィードバックされてその ダイナミック性能が低下することのないように、ディジ タル出力DO~D9の容量性負荷をできる限り小さく (15pF以下)保ってください。ディジタル出力のバッファ によって、出力は容量性の重負荷から分離されます。 MAX19707の近くでディジタル出力と直列に100Ωの 抵抗器を接続すると、Rx ADCとTx DACの性能が改善 されます。100Ωの直列抵抗器を介してディジタル バッファを駆動するディジタル出力の例については、 MAX19707EVKITの回路図を参照してください。

シャットダウン、アイドル、およびスタンバイ状態でディジタル入力が開放されないように、DO~D9は内部でプルアップされています。DO~D9 I/Oを通して電流が流れないようにするためには、外部バスをトライステートとするかまたはOV_{DD}にプルアップする必要があり、グランドに駆動してはなりません。




図3. Rx ADCシステムのタイミング図

デュアル、10ビットTx DAC

デュアル、10ビットのディジタル-アナログコンバータ (Tx DAC)は、最大45MHzのクロック速度で動作します。 Tx DACの各ディジタル入力DO~D9は、単一の10ビットバス上に多重化されています。電圧リファレンスは、Tx DACのフルスケール出力電圧を決定します。リファレンス電圧の設定に関する詳細については、「リファレンスの構成」の項をご覧ください。

IDN、IDP、およびQDN、QDPにおける各Tx DAC出力は、 $0.7V\sim1.05V$ の可変DCコモンモードバイアスにバイアスされ、 $70k\Omega$ 以上の入力インピーダンスを有する差動入力段を駆動するように設計されています。

このため、RF直交アップコンバータとMAX19707の間のアナログインタフェースが簡素化されます。多くのRFアップコンバータは、 $0.7V\sim1.05V$ のコモンモードバイアスを必要とします。Tx DACのDCコモンモードバイアスは個別のレベル設定抵抗器とコードが生成するレベルシフトが不要となり同時に各Tx DACのフルダイナミックレンジが維持されます。Tx DACの差動アナログ出力はシングルエンドモードで使用することができません。これはコモンモードDCレベルが内部で生成されるためです。表2は、Tx DACの出力電圧と入力コードの関係を示します。表10は、DCコモンモードレベルの選択を示します。Tx DACアナログ出力レベルの説明については、図4を参照してください。

表2. Tx DACの出力電圧と入力コード

(Internal Reference Mode VREFDAC = 1.024V, External Reference Mode VREFDAC = VREFIN; VFS = ±400 for 800mVp-p Full Scale)

DIFFERENTIAL OUTPUT VOLTAGE (V)	OFFSET BINARY (D0-D9)	INPUT DECIMAL CODE
$(V_{FS})\frac{V_{REFDAC}}{1024} \times \frac{1023}{1023}$	11 1111 1111	1023
$(V_{FS}) \frac{V_{REFDAC}}{1024} \times \frac{1021}{1023}$	11 1111 1110	1022
$(V_{FS}) \frac{V_{REFDAC}}{1024} \times \frac{3}{1023}$	10 0000 0001	513
$ (V_{FS}) \frac{V_{REFDAC}}{1024} \times \frac{1}{1023} $	10 0000 0000	512
$ (V_{FS}) \frac{-V_{REFDAC}}{1024} \times \frac{1}{1023} $	01 1111 1111	511
$(V_{FS}) \frac{-V_{REFDAC}}{1024} \times \frac{1021}{1023}$	00 0000 0001	1
$(V_{FS}) \frac{-V_{REFDAC}}{1024} \times \frac{1023}{1023}$	00 0000 0000	0

また、Tx DACでは、各I/QチャネルのDCオフセット補正が独立に行われます。この機能はSPIインタフェースを通じて設定されます。DCオフセット補正は、Tx信号

経路において側波帯および搬送波の抑圧を最適化するために使用されます(表9参照)。




図4. IDN、IDP、またはQDN、QDP差動出力でのTx DACのコモンモードDCレベル

Tx DACのタイミング

図5は、クロック、入力データ、およびアナログ出力の関係を示します。Iチャネルのデータ(ID)はクロック信号の立下りエッジでラッチされ、Qチャネルのデータ(QD)はクロック信号の立上りエッジでラッチされます。I出力とQ出力は、クロック信号の次の立上りエッジで同時に更新されます。

3線式シリアルインタフェースおよび動作モード

3線式シリアルインタフェースは、MAX19707の動作モードおよび3つの12ビット補助DACと10ビット補助ADCを制御します。電源投入時に、MAX19707を所望のモードで動作するように設定してください。シャットダウン、アイドル、スタンバイ、Rx、Tx、補助DACの各制御、または補助ADC変換に関してデバイスを設定するためには、3線式シリアルインタフェースを使用してください。16ビットデータレジスタによって、表3に示すようにモード制御を設定します。16ビットワードは、A3~A0の制御ビットとD11~D0のデータ

ビットで構成されます。データは、MSB(D11)を先頭としてLSB(A0)が最後にシフトインされます。表4、5、および6は、MAX19707の動作モードおよびSPIコマンドを示します。シリアルインタフェースは、すべてのモードでアクティブのままです。

SPIレジスタの説明

動作モードを選択するためには、レジスタの制御ビット $A3 \sim A0$ を表3に示すように設定してください。 ENABLE-16、補助DAC1、補助DAC2、補助DAC3、IOFFSET、QOFFSET、補助ADC、ENABLE-8、および COMSELの各モードを選択するためには、 $A3 \sim A0$ ビットを変更してください。ENABLE-16はデフォルトの動作モードです。このモーでは、シャットダウン、アイドル、およびスタンバイの各状態が可能であり、また高速、低速、Rx、およびTxの各モードの切替えが可能です。表4はMAX19707の電源管理モードを示します。表5は、T/R端子で制御される外部Tx-Rxの切替えモードを示します。表6は、SPIで制御されるTx-Rxの切替えモードを示します。




図5. Tx DACシステムのタイミング図

表3. MAX19707のモード制御

REGISTER	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	А3	A2	A 1	A0
NAME	(MSB)	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1 (LSB)
ENABLE-16	E11 = 0 Reserved	E10 = 0 Reserved	E9	_	_	E6	E5	E4	E3	E2	E1	E0	0	0	0	0
Aux-DAC1	1D11	1D10	1D9	1D8	1D7	1D6	1D5	1D4	1D3	1D2	1D1	1D0	0	0	0	1
Aux-DAC2	2D11	2D10	2D9	2D8	2D7	2D6	2D5	2D4	2D3	2D2	2D1	2D0	0	0	1	0
Aux-DAC3	3D11	3D10	3D9	3D8	3D7	3D6	3D5	3D4	3D3	3D2	3D1	3D0	0	0	1	1
IOFFSET						_	105	104	103	102	IO1	IO0	0	1	0	0
QOFFSET	_					_	Q05	Q04	QO3	Q02	Q01	QO0	0	1	0	1
COMSEL	_	_	_	_	_	_	_	_	_	_	CM1	CM0	0	1	1	0
Aux-ADC	AD11 = 0 Reserved	AD10	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	0	1	1	1
ENABLE-8	_	_	_	_	_	_	_		E3	E2	E1	E0	1	0	0	0

^{- =} 空き

表4. 電源管理モード

	ADDRESS		6	DATA BITS					T/R	MODE	FUNCTION					
А3	A2	A 1	Α0	E9*	E 3	E2	E1	E0	PIN 27	MODE	(POWER MANAGEMENT)	DESCRIPTION	COMMENT			
					1X000					SHDN	SHUTDOWN	Rx ADC = OFF Tx DAC = OFF Aux-DAC = OFF Aux-ADC = OFF CLK = OFF REF = OFF	Device is in complete shutdown. Overrides T/R pin.			
,	0000 (16-Bit Mode) or 1000 (8-Bit Mode)			XX001					X	IDLE	IDLE	Rx ADC = OFF Tx DAC = OFF Aux-DAC = Last State CLK = ON REF = ON	Fast turn-on time. Moderate idle power. Overrides T/R pin.			
				1X010					1X010			X	STBY	STANDBY	Rx ADC = OFF Tx DAC = OFF Aux-DAC = Last State Aux-ADC = OFF CLK = OFF REF = ON	Slow turn-on time. Low standby power. Overrides T/R pin.

X = 任意

^{*8}ビットモードではビットE9がありません。

表5. T/\overline{R} ピンを使用した外部Tx-Rx制御 $(T/\overline{R}=0=Rx$ モード、 $T/\overline{R}=1=Tx$ モード)

A	ADDF	RESS	3	D	ATA	BIT	S	T/R	STATE	FUNCTION Rx TO Tx-Tx TO Rx	DESCRIPTION	COMMENT
А3	A2	A 1	Α0	E 3	E2	E1	E0	PIN 27		SWITCHING SPEED		
					00			0	Ext1-Rx	FAST-SLOW	Rx Mode: Rx ADC = ON Tx DAC = ON Rx Bus = Enable	Moderate Power: Fast Rx to Tx when T/R transitions 0 to 1.
					00			1	Ext1-Tx	FAST-SLOW	Tx Mode: Rx ADC = OFF Tx DAC = ON Tx Bus = Enable	Low Power: Slow Tx to Rx when T/R transitions 1 to 0.
				0100				0	Ext2-Rx (Default)	SLOW-FAST	Rx Mode: Rx ADC = ON Tx DAC = OFF Rx Bus = Enable	Low Power: Slow Rx to Tx when T/R transitions 0 to 1.
(16	0000 (16-Bit Mode)	e)	1					Ext2-Tx	SLUW-FAST	Tx Mode: Rx ADC = ON Tx DAC = ON Tx Bus = Enable	Moderate Power: Fast Tx to Rx when T/R transitions 1 to 0.	
(8	o 100 3-Bit N	00	e)				0	Ext3-Rx	SLOW-SLOW	Rx Mode: Rx ADC = ON Tx DAC = OFF Rx Bus = Enable	Low Power: Slow Rx to Tx when T/R transitions 0 to 1.	
				0101			1	Ext3-Tx	SLOW-SLOW	Tx Mode: Rx ADC = OFF Tx DAC = ON Tx Bus = Enable	Low Power: Slow Tx to Rx when T/R transitions 1 to 0.	
					01	10		0	Ext4-Rx	FAST-FAST	Rx Mode: Rx ADC = ON Tx DAC = ON Rx Bus = Enable	Moderate Power: Fast Rx to Tx when T/R transitions 0 to 1.
				0110				1	Ext4-Tx	FAOI-FAOI	Tx Mode: Rx ADC = ON Tx DAC = ON Tx Bus = Enable	Moderate Power: Fast Tx to Rx when T/R transitions 1 to 0.

表6. SPIコマンドを使用したTx-Rx制御

	ADDRESS		3	DATA BITS			s	T/R	MODE	FUNCTION (Tx-Rx SWITCHING	DESCRIPTION	COMMENTS		
А3	A2	A 1	Α0	E 3	E2	E1	E0	PIN 27		SPEED)				
				1011				×	SPI1-Rx	SLOW	Rx Mode: Rx ADC = ON Tx DAC = OFF Rx Bus = Enable	Low Power: Slow Rx to Tx through SPI command.		
(1	0000 (16-Bit Mode)			1100				Х	SPI2-Tx	SLOW	Tx Mode: Rx ADC = OFF Tx DAC = ON Tx Bus = Enable	Low Power: Slow Tx to Rx through SPI command.		
or 1000 (8-Bit Mode)		e)	1101				Х	SPI3-Rx	FAST	Rx Mode: Rx ADC = ON Tx DAC = ON Rx Bus = Enabled	Moderate Power: Fast Rx to Tx through SPI command.			
				11	10		Х	SPI4-Tx	FAST	Tx Mode: Rx ADC = ON Tx DAC = ON Tx Bus = Enabled	Moderate Power: Fast Tx to Rx through SPI command.			

X = 任意

ENABLE-16モードでは、補助DACが独立した制御ビットE4、E5、およびE6を備えており、E9が補助ADCをイネーブルします。表7は補助DACのイネーブルコードを示し、表8は補助ADCのイネーブルコードを示します。ビットE11とE10をロジックローに設定してください。

補助DAC1、補助DAC2、および補助DAC3モードは、 DAC1、DAC2、およびDAC3という名前の補助DACを 選択し、各DACのデータ入力を保持します。ビット D11~ D0は、各補助DACのデータ入力でSPIを通じて 設定することができます。また、MAX19707は、Tx DACの IチャネルとQチャネルのオフセットを独立に 調整するように設定することが可能な2個の6ビットレジ スタを内蔵しています(表9参照)。COMSELモードを 使用して、ビットCM1とCM0によって出力コモンモード 電圧を選択してください(表10参照)。補助ADCモードを 使用して、補助ADCの変換を開始してください(詳しくは、 「10ビット、333ksps補助ADC」の項をご覧ください)。 高速イネーブル、ならびにシャットダウン、アイドル、 およびスタンバイの各状態間の切替え、ならびに高速、 低速、およびRx/Tx各モード間の切替えにはENABLE-8 モードを使用してください。

表7. 補助DACイネーブル表 (ENABLE-16モード)

E5	E4	AUX-DAC3	AUX-DAC2	AUX-DAC1
0	0	ON	ON	ON
0	1	ON	ON	OFF
1	0	ON	OFF	ON
1	1	ON	OFF	OFF
0	0	OFF	ON	ON
0	1	OFF	ON	OFF
1	0	OFF	OFF	ON
1	1	OFF	OFF	OFF
	0 0 1 1 0	0 0 0 1 1 1 0 1 1 0 0 0 0 1	0 0 ON 0 1 ON 1 0 ON 1 1 ON 0 ON 0 OFF 0 1 OFF 1 0 OFF	0 0 ON OFF ON OFF ON OFF ON OFF ON OFF OFF

表8. 補助ADCイネーブル表 (ENABLE-16モード)

E9	SELECTION
0 (Default)	Aux-ADC is Powered ON
1	Aux-ADC is Powered OFF

表9. IおよびQチャネルのオフセット制御ビット(IOFFSETまたはQOFFSETモード)

BITS	BITS 105-100 WHEN IN IOFFSET MODE, BITS Q05-Q00 WHEN IN QOFFSET MODE										
IO5/QO5	IO4/QO4	IO3/QO3	IO2/QO2	IO1/QO1	IO0/QO0	(VFS _{P-P} / 1023)					
1	1	1	1	1	1	-31 LSB					
1	1	1	1	1	0	-30 LSB					
1	1	1	1	0	1	-29 LSB					
•	•	•	•	•	•	•					
•	•	•	•	•	•	•					
•	•	•	•	•	•	•					
1	0	0	0	1	0	-2 LSB					
1	0	0	0	0	1	-1 LSB					
1	0	0	0	0	0	0mV					
0	0	0	0	0	0	0mV (Default)					
0	0	0	0	0	1	1 LSB					
0	0	0	0	1	0	2 LSB					
•	•	•	•	•	•	•					
•	•	•	•	•	•	•					
•	•	•	•	•	•	•					
0	1	1	1	0	1	29 LSB					
0	1	1	1	1	0	30 LSB					
0	1	1	1	1	1	31 LSB					

注:±400mVの送信フルスケールの場合:1LSB = (800mV_{P-P}/1023) = 0.7820mV

表10. コモンモードの選択 (COMSELモード)

CM1	СМО	Tx DAC OUTPUT COMMON MODE (V)
0	0	1.05 (Default)
0	1	0.95
1	0	0.80
1	1	0.70

シャットダウンモードでは、MAX19707のアナログ部 すべてがシャットダウンされ、Rx ADCのディジタル出力 をトライステートモードにすることによってきわめて 大幅な節電が行われます。Rx ADC出力がトライステート からオンに遷移すると、最後に変換されたワードが ディジタル出力に現れます。シャットダウンモードから 抜け出ると、Tx DACによって以前に保存されたデータ は失われます。シャットダウンモードからのウェイク アップ時間は、REFP、REFN、およびCOMでのコン デンサの充電に要する時間に依存します。内部リファ レンスモードおよびバッファ付き外部リファレンスモード でのウェイクアップ時間は、通常、Rxモードに入る 場合は85.2 μ sで、Txモードに入る場合は28.2 μ sです。 アイドルモードでは、リファレンスおよびクロック分配 回路は給電されますが、その他すべての機能はオフに なります。

Rx ADC出力はトライステートに強制されます。ウェイクアップ時間は、Rxモードに入る場合は $9.8\mu s$ で、Txモードに入る場合は $6.4\mu s$ です。Rx ADC出力がトライステートからオンに遷移すると、最後に変換されたワードがディジタル出力に出力されます。

スタンバイモードでは、リファレンスは給電されますが、その他のデバイスの機能はオフになります。スタンバイモードからのウェイクアップ時間は、Rxモードに入る場合は13.7 μ sで、Txモードに入る場合は24 μ sです。Rx ADC出力がトライステートからアクティブになると、最後に変換されたワードがディジタル出力に出力されます。

高速および低速Rx/Txモード

外部Tx-Rx制御に加えて、MAX19707はRx動作とTx動作の切替え用の低速及び高速の各モードも備えています。高速Txモードでは、Rx ADCコアは給電されますが、ADCコアのディジタル出力はD0~D9バス上でトライステートになります。同様に、高速Rxモードでは、送信DACコアは給電されますが、DACコアのディジタル入力はD0~D9バス上でトライステートになります。TxからRx、またはRxからTxへの切替え時間は、コンバータがオンでパワーダウン状態から復帰する必要がないため高速です。高速モードでは、RxからTx、またはTxからRxへの切替え時間は0.5 μ sです。

ただし、TxとRxの両コアは常にオンであるため、消費電力は高速モードの場合の方が大きくなります。これらの状態でのバスの競合を避けるために、Rx ADC出力バッファはTxモードの間はトライステートで、Tx DAC入力バスはRxモードの間はトライステートです。

低速モードでは、Rx ADCコアはTxモードの間オフとなり、同様に、Tx DACとフィルタはRxモードの間オフとなるため、これらのモードでは消費電力が低下します。たとえば、低速Txモードでの消費電力は49.5mWです。低速 Rxモードでの消費電力は、高速Rxモードでの消費電力84.6mWに対して77.1mWとなります。ただし、状態間の回復時間は増加します。低速モードでのRxからTxへの切替え時間は7 μ sで、TxからRxへの切替え時間は4.1 μ sです。

外部T/R切替え制御とシリアルインタフェース制御

ENABLE-16またはENABLE-8レジスタのビットE3は、デバイスのTx-Rxモードを外部からT/R入力(E3 = D-)またはSPIコマンド(E3 = N-7)のいずれによって制御するかを決定します。デフォルトでは、MAX19707は外部Tx-Rx制御モードにあります。

外部制御モードでは、T/R入力(端子27)を使ってRxモードとTxモードを切り替えてください。T/R端子を使用する

と、RxモードとTxモードの切替えが高速になります。 外部Tx-Rx制御を無効にするためには、シリアルイン タフェースを通じてMAX19707を設定してください。 シャットダウン、アイドル、またはスタンバイの各モード の間は、T/R入力は無効になります。外部Tx-Rx制御を 復元するためには、ビットE3をローに設定し、シリアル インタフェースを通じてシャットダウン、アイドル、 またはスタンバイの各モードを終了してください。

SPIのタイミング

シリアルディジタルインタフェースは、SPI/QSPI™/ MICROWIRE/DSP対応の標準3線式接続です。DINでのシリアルデータローディングまたはDOUTでの出力をイネーブルするためには、CSをローに設定してください。CSのハイからローへの遷移に続いて、データはシリアルクロック(SCLK)の立上りエッジに同期して最上位ビットを先頭にシフト入力します。16ビットがシリアル入力レジスタにロードされた後、CSがハイに遷移するとデータはラッチに転送されます。次の書込みシーケンスが始まる前の少なくとも80nsの間に、CSはハイに遷移する必要があります。各遷移の間、SCLKをアイドルハイまたはアイドルローのいずれとすることもできます。図6は、3線式シリアルインタフェースの詳細なタイミング図を示します。

QSPIはMotorola, Inc.の商標です。




図6. シリアルインタフェースのタイミング図

モード回復のタイミング

図7は、モード回復のタイミング図を示します。 t_{WAKE} は、シャットダウン、アイドル、またはスタンバイモードを終了してRxまたはTxモードに入るときのウェイクアップ時間です。 t_{ENABLE} は、RxとTxのモード間で切り替わるときの回復時間です。 t_{WAKE} または t_{ENABLE} は、Rx ADCが仕様化されたSINAD性能の1dB以内に整定し、Tx DACが10 LSBの誤差に整定するまでの時間です。 t_{WAKE} と t_{ENABLE} の時間は、 t_{ENABLE} の日ジック遷移(外部のTx-Rx制御)によってMAX19707にラッチされた後に測定されます。高速モードでは、TxとRxのモード間で切り替わるときの回復時間は t_{ENABLE} 0、 t_{ENABLE} 1、 t_{ENABLE} 2 で切り替わるときの回復時間は t_{ENABLE} 3 によってMAX19707にラッチされた

システムクロック入力(CLK)

Rx ADCとTx DACはCLK入力を共有しています。CLK 入力は、 $1.8V \sim V_{DD}$ のOV_{DD}によって設定されたCMOS 対応信号レベルを受け付けます。デバイスの段間変換は

外部クロックの立上りおよび立下りエッジの再現性に 依存するため、低ジッタで高速立上りおよび立下り時間 (2ns以下)のクロックを使用してください。

特に、サンプリングはクロック信号の立上りエッジで行われるため、このエッジのジッタを最小限に抑える必要があります。有意なクロックジッタが存在すると、内蔵Rx ADCのSNR性能が次式のように制限されます:

$$SNR = 20 \times log \left(\frac{1}{2 \times \pi \times f_{lN} \times f_{AJ}} \right)$$

ここで、 f_{IN} はアナログ入力周波数、 t_{AJ} はクロックジッタの時間です。

クロックジッタは、アンダサンプリングアプリケーションにとって特に重要です。クロック入力をアナログ入力とみなして、その経路をアナログ入力や他のディジタル信号ラインから遠ざけてください。 $MAX19707のクロック入力は、OV_{DD}/2の電圧スレッショルドで動作し、<math>50\%\pm15\%$ のデューティサイクルで動作します。




図7. モード回復のタイミング図

12ビット補助制御DAC

MAX19707は、VGA、AGC、およびAFCの各機能の制御用としてセトリング時間が 1μ sの3つの12ビット補助DAC(DAC1、DAC2、DAC3)を内蔵しています。補助DACの出力範囲は $0.1V\sim2.56V$ です。電源投入時のVGAおよびAGC出力(DAC2とDAC3)は0になっています。電源投入時のAFCのDAC(DAC1)は、1.1Vになっています。補助DACは、補助DACが完全にオフで出力電圧が0に設定されているシャットダウンモードにある間を除いて、SPIバスを通じて独立に制御することができます。スタンバイおよびアイドルモードでは、補助DACは最終値を維持しています。シャットダウンからのウェイクアップ時の補助DACは最終値から再開します。

仕様化されたセトリング時間と安定性を実現するために、補助DACの出力の負荷接続には注意が必要です。容量性負荷は、パッケージとトレースの容量を含めて5pF以下に保つ必要があります。抵抗性負荷は200kΩ以上でなければなりません。容量性負荷が5pFを超える場合は、10kΩの抵抗器を出力に直列に接続してください。この直列抵抗器を追加すると、セトリング時間は長くなりますがより大きい容量性負荷(15pF以下)の駆動に対応することができます。

10ビット、333ksps 補助ADC

MAX19707は10ビット、4:1の入力マルチプレクサ付き333kspsの補助ADCを内蔵しています。補助ADCモードレジスタでは、ビットADOをセットすると補助ADCの変換が開始されます。変換が終了するとビット

ADOは自動的にクリアされます。変換中にADOを設定またはクリアしても何の影響もありません(表11参照)。

ビットAD1は補助ADCの内部リファレンスを決定します (表12参照)。ビットAD2とAD3は、補助ADCの入力 ソースを決定します(表13参照)。ビットAD4、AD5、およびAD6は、1つの変換開始コマンドが与えられたとき の平均化回数を選択します。平均化回数が増加すると 変換時間が長くなります(表14参照)。変換クロックは、ビットAD7、AD8、およびAD9を適正に設定することによってシステムクロックから分周することができます (表15参照)。補助ADCの出力データは、ビットAD10をハイに設定することによってDOUTから出力することができます。(表16参照)

補助ADCは、4:1の入力マルチプレクサを備えている ため4つの入力ソースの測定が可能です。入力ソースは AD3とAD2で選択されます(表13参照)。 マルチプレクサ 入力の2つ(ADC1とADC2)は、MAX2208などのRF パワー検出器やMAX6613などの温度センサといった 外部ソースに接続することができます。他の2つのマルチ プレクサ入力は、内部でVDDとOVDDに接続されて電源 電圧を監視します。内部のVDDとOVDDへの接続は、 $V_{DD}/2$ とO $V_{DD}/2$ の測定データを提供する内蔵抵抗 分圧器によって行われます。補助ADCの電圧リファ レンスは、内部の2.048Vバンドギャップリファレンス または V_{DD} から選択することができます(表12参照)。 VDDリファレンスの選択肢は、フルスケール範囲が 2.048Vレベルを超える外部電圧ソースを測定するため に用意されています。入力ソースの電圧範囲をVDDを 超えて拡大することはできません。

表11. 補助ADCの変換

AD0	SELECTION
0	Aux-ADC Idle (Default)
1	Aux-ADC Start-Convert

表12. 補助ADCのリファレンス

AD1	SELECTION
0	Internal 2.048V Reference (Default)
1	Internal V _{DD} Reference

表13. 補助ADCの入力ソース

AD3	AD2	AUX-ADC INPUT SOURCE
0	0	ADC1 (Default)
0	1	ADC2
1	0	V _{DD} / 2
1	1	OV _{DD} / 2

変換は、1変換サイクル(平均化が行われない場合)を 終了するのに12クロックエッジ(入力サンプリングに1、 10ビットの各々に1、およびシリアル出力レジスタへの ロードの最後に1)を必要とします。平均化(平均化が2 以上に設定される場合)の各変換は12クロックエッジを 必要とします。変換クロックはシステムクロック入力 (CLK)から生成されます。SPIによって設定可能な分周器 は、システムクロックを適切な除数(ビットAD7、AD8、 およびAD9で設定;表15参照)で分周して、変換クロック を補助ADCに供給します。補助ADCは、最高変換レート が333kspsです。最高変換クロック周波数は4MHz (333ksps x 12)です。MAX19707に供給されるシス テムCLK周波数に基づいて変換クロック周波数を4MHz 以下に維持するために、適正な分周器の値を選定して ください(表15参照)。補助ADCの総変換時間(t_{CONV})は、 t_{CONV} = (12 x N_{AVG} x N_{DIV})/f_{CLK}として計算すること ができます。ここで、 N_{AVG} は平均化の数(表14参照)、 N_{DIV}はCLKの除数(表15参照)、f_{CLK}はシステムCLK 周波数です。

DOUTは通常トライステート状態にあります。補助ADC の変換開始ビット(ADO)をセットすると、DOUTはアクティブ(ハイ)になって補助ADCがビジーであることを示します。変換サイクル(平均化を含む)が終了すると、データは出力レジスタに格納されて、DOUTはローになり、出力データがDOUTに駆動される準備が整ったことを示します。ビットAD10がセットされると(AD10 = 1)補助ADCはデータ出力モードに入り、ここで \overline{CS} が次にローになるとデータはDOUTに出力されます。データがシリアルクロック(SCLK)の立下りエッジで遷移すると補助ADCのデータはDOUTからシフトアウト(MSB先頭で)されます。 \overline{CS} が非アクティブ(ハイ)になるとDOUTはトライステート状態に入ります。ビットAD10がクリアされると(AD10 = 0)、補助ADCのデータはDOUTに出力されなくなります(表16参照)。

DINはDOUTの状態とは無関係に書き込むことができます。DINに16ビットの命令を書き込むと、デバイスの設定が更新されます。データをDOUTから読み取る間に内部レジスタが変更されないように、DINをハイ状態に保持してください。このことによって、実質的にすべて1がアドレス1111に書き込まれます。アドレス1111は存在しないため、内部レジスタは影響を受けません。

表14. 補助ADCの平均化

AD6	AD5	AD4	AUX-ADC AVERAGING					
0	0	0	1 Conversion (No Averaging) (Default)					
0	0	1	Average of 2 Conversions					
0	1	0	Average of 4 Conversions					
0	1	1	Average of 8 Conversions					
1	0	0	Average of 16 Conversions					
1	0	1	Average of 32 Conversions					
1	1	Χ	Average of 32 Conversions					

X = 任意

表15. 補助ADCのクロック(CLK)分周器

AD9	AD8	AD7	AUX-ADC CONVERSION CLOCK					
0	0	0	CLK Divided by 1 (Default)					
0	0	1	CLK Divided by 2					
0	1	0	CLK Divided by 4					
0	1	1	CLK Divided by 8					
1	0	0	CLK Divided by 16					
1	0	1	CLK Divided by 32					
1	1	0	CLK Divided by 64					
1	1	1	CLK Divided by 128					

表16. 補助ADCのデータ出力モード

AD10	SELECTION
0	Aux-ADC Data is Not Available on DOUT (Default)
1	Aux-ADC Enters Data Output Mode Where Data is Available on DOUT

表17. リファレンスモード

V _{REFIN}	REFERENCE MODE
> 0.8V x V _{DD}	Internal Reference Mode. V_{REF} is internally generated to be 0.512V. Bypass REFP, REFN, and COM each with a 0.33 μ F capacitor.
1.024V ±10%	Buffered External Reference Mode. An external 1.024V \pm 10% reference voltage is applied to REFIN. V _{REF} is internally generated to be V _{REFIN} / 2. Bypass REFP, REFN, and COM each with a 0.33 μ F capacitor. Bypass REFIN to GND with a 0.1 μ F capacitor.

リファレンスの構成

MAX19707は、電源および温度の全範囲にわたって安定な高精度1.024Vのバンドギャップリファレンスを内蔵しています。REFIN入力は2つのリファレンス動作モードを提供します。REFINの電圧(V_{REFIN})によってリファレンス動作モードを設定します(表17)。

内部リファレンスモードでは、REFINを V_{DD} に接続してください。 V_{REF} は内部で生成される $0.512V_{\pm}4\%$ の電圧です。COM、REFP、およびREFNはローインピーダンス出力で、 $V_{COM} = V_{DD}/2$ 、 $V_{REFP} = V_{DD}/2 + V_{REF}/2$ 、および $V_{REFN} = V_{DD}/2 - V_{REF}/2$ です。REFP、REFN、およびCOMの各々を 0.33μ Fのコンデンサでバイパスしてください。REFINを 0.1μ FのコンデンサでGNDにバイパスしてください。

バッファ付き外部リファレンスモードでは、 $1.024V \pm 10\%$ をREFINに印加してください。このモードでは、COM、REFP、およびREFNはローインピーダンス出力で、 $V_{COM} = V_{DD}/2$ 、 $V_{REFP} = V_{DD}/2 + V_{REFIN}/4$ 、および $V_{REFN} = V_{DD}/2 - V_{REFIN}/4$ です。REFP、REFN、およびCOMの各々を 0.33μ Fのコンデンサでバイパスしてください。REFINを 0.1μ FのコンデンサでGNDにバイパスしてください。このモードでは、Tx DACのフルスケール出力は外部リファレンスに比例します。たとえば、 V_{REFIN} が10%(max)だけ増加すると、Tx DACのフルスケール出力も10%、すなわち ± 440 mVだけ増加します。

アプリケーション情報

バラントランスAC結合の使用

RFトランス(図8)は、シングルエンド信号ソースを最適なADC性能が得られる完全差動信号に変換するための優れたソリューションを提供します。トランスのセンタタップをCOMに接続すると、入力に対してV_{DD}/2 DCのレベルシフトが起ります。1:1のトランスの使用が可能ですが、ステップアップトランスを選択すると駆動要件




図8. Rx ADCのバラントランス結合シングルエンド-差動入力 駆動

を緩和することができます。一般に、MAX19707は、特に高い入力周波数に対してシングルエンド信号よりも完全差動入力信号の場合の方が優れたSFDRとTHDを示します。

差動モードでは、両入力(IAP、IAN、QAP、QAN)が平衡しているため偶数次の高調波が少なく、Rx ADC入力の各々の信号振幅がシングルエンドモードに比べて半分で済みます。図9は、MAX19707のTx DAC差動アナログ出力をシングルエンドに変換するRFトランスを示します。




図9. Tx DACのバラントランス結合差動-シングルエンド出力 駆動




図10. Rx ADCのシングルエンド駆動

オペアンプ結合の使用

バラントランスが使えない場合は、オペアンプで MAX19707のRx ADCを駆動してください。図10と 11は、AC結合シングルエンドおよびDC結合差動アプリ ケーションに対してオペアンプで駆動されるRx ADCを 示します。MAX4454やMAX4354などのアンプは、 高速、広帯域幅、低ノイズ、および低歪みを提供して 入力信号の完全性を維持します。図11に示すオペアンプ 回路は、Tx DACの差動アナログ出力のインタフェースに 使用して、利得を加えたりバッファとして使用したり することもできます。Tx DACの差動アナログ出力は、 内部でコモンモードレベルが生成されるためシングル エンドモードで使用することができません。また、Tx DACのアナログ出力は、入力インピーダンスが $70k\Omega$ 以上の差動入力段を駆動するように設計されています。 シングルエンド出力が必要な場合は、差動-シングル エンド変換を行うアンプの中から適切な入力コモン モード電圧範囲を有するアンプを選択してください。

TDDモード

MAX19707はTDDアプリケーションで動作するように最適化されています。高速モードを選択すると、MAX19707はT/R端子によってTxモードとTx Rx ADCとTx DAC Tx DAC は独立に動作します。Tx Rx ADCとTx DAC は独立に動作します。Tx Rx ADCとTx DAC は独立に動作します。Tx ADCとTx DACのディジタルバスは共有されており単一のTx Pulled Pu

TDDアプリケーション

図12はTDDの標準アプリケーション回路を示します。 MAX19707は、RFフロントエンドと直接インタフェース し、802.11、802.16、DSRC、および独自仕様の 無線システムなど、TDDアプリケーション用の完全な [RF-to-Bits]ソリューションを提供します。MAX19707 はディジタルベースバンド開発者に以下のようなシス テムの恩恵をもたらします。

- 開発期間の短縮
- 高性能、低電力アナログ機能
- 低リスク、実証済みアナログフロントエンドソリューション
- ミックスドシグナルテスト不要
- 開発費なし
- IPロイヤリティ経費なし
- 65nm~90nmのCMOSに対応したディジタル ベースバンドを実現




図11. Rx ADCのDC結合差動駆動




図12. 802.11 RFの標準アプリケーション回路

グランド、バイパス、および 基板レイアウト

MAX19707には、高速の基板レイアウト設計法を適用する必要があります。基板レイアウト基準については、MAX19707 EVキットのデータシートを参照してください。すべてのバイパスコンデンサは、インダクタンスを最小とする表面実装型デバイスを使用し、できればデバイスと基板の同じ側でデバイスにできる限り近づけて配置してください。 $2.2\mu F$ のコンデンサと並列の $0.1\mu F$ のセラミックコンデンサで V_{DD} を $GNDにバイパスしてください。<math>2.2\mu F$ のコンデンサと並列の $0.1\mu F$ のセラミックコンデンサで V_{DD} を V_{DD} を V_{DD} を V_{DD} の V_{DD} 0、 V_{DD} 0 、 V_{DD} 0

独立したグランドプレーンと電源プレーンを備えた多層 基板を使用すると、最高レベルの信号完全性が実現 します。デバイスのパッケージ上のアナロググランド (GND)とディジタル出力ドライバグランド(OGND)の 物理位置に整合するように配置した分割グランドプレーン を使用してください。MAX19707の裏側のエクスポー ズドパッドをGNDプレーンに接続してください。ノイズ の多いディジタルグランド電流がアナロググランド プレーンに干渉しないように、2つのグランドプレーン を1点で接続してください。この接続の理想的な場所は、 実験的に、2つのグランドプレーン間のギャップに沿った 一点に定めることができます。この接続は、値の小さい 表面実装型抵抗器 $(1\Omega \sim 5\Omega)$ やフェライトビーズを使用 するか、または直接短絡することによって行ってくだ さい。また、グランドプレーンがノイズの多いディジ タルシステムのグランドプレーン(たとえば、ダウン ストリームの出力バッファやDSPグランドプレーン)から 十分に隔離されていれば、すべてのグランド端子で同じ グランドプレーンを共有することが可能です。




図13a. 積分非直線性

高速ディジタル信号トレースは、ノイズに敏感なアナログトレースから離して配置してください。

チャネル間のクロストークを最小限に抑えるために各コンバータへのアナログラインを必ず分離してください。 信号ラインはすべて短くし、また直角に曲げることは 避けてください。

ダイナミックパラメータの定義

ADCおよびDACのスタティックパラメータの定義

積分非直線性(INL)

積分非直線性は、実際の伝達関数上の値の直線からのずれです。この直線は、オフセットと利得誤差をゼロにした後の一次回帰直線または伝達関数の両端点を結んだ直線のいずれかです。デバイスのスタティックな直線性パラメータは、一次回帰直線を使用して測定されます(DAC 図13a)。

微分非直線性(DNL)

微分非直線性は、実際のステップ幅と1 LSBの理想値の差です。1 LSBより小さいDNL誤差の仕様は、ミッシングコード(ADC)のない単調伝達関数を保証します(ADCとDAC)(DAC 図13b)。

ADCオフセット誤差

理想的には、ミッドスケールの遷移がミッドスケールよりも0.5 LSBだけ上で起ります。オフセット誤差は、測定された遷移点と理想的な遷移点のずれの大きさです。

DACオフセット誤差

オフセット誤差(図13a)は、理想的なオフセットポイントと実際のオフセットポイントの差です。オフセットポイントは、ディジタル入力がミッドスケールのときの出力値です。この誤差は、すべてのコードに同じ大きさだけ影響を与え、一般に調整によって補償することができます。




図13b. 微分非直線性

ADC利得誤差

理想的には、ADCのフルスケール遷移は、フルスケールよりも1.5LSBだけ下で起ります。利得誤差は、測定された遷移点と理想的な遷移点(オフセット誤差が除去された)のずれの大きさです。

ADCのダイナミックパラメータの定義

アパーチャジッタ

図14はアパーチャジッタ(t_{AJ})を示します。これはアパーチャ遅延における各サンプル間の変動です。

アパーチャ遅延

アパーチャ遅延(t_{AD})は、サンプリングクロックの立上りエッジから実際のサンプリングが行われる瞬間までの時間です(図14)。

信号 対 ノイズ比(SNR)

ディジタルサンプルから完全に再現される波形の場合、理論的な最大SNRは、フルスケールアナログ入力(RMS値)とRMS量子化誤差(残留誤差)との比で、ADCの分解能(Nビット)から次式によって直接求められます。

 $SNR(max) = 6.02dB \times N + 1.76dB (in dB)$

実際には、量子化ノイズ以外に、サーマルノイズ、リファレンスノイズ、クロックジッタなどのノイズソースがあります。SNRは、RMS信号とRMSノイズの比をとることによって求められます。RMSノイズには、基本波成分、最初の5つの高調波、およびDCオフセットを除く、ナイキスト周波数までの全スペクトル成分が含まれます。




図14. T/Hアパーチャのタイミング

信号 対 ノイズ比 + 歪み(SINAD)

SINADは、RMS信号とRMSノイズ + 歪みの比をとる ことによって求められます。RMSノイズ + 歪みには、 基本波とDCオフセットを除く、ナイキスト周波数までの 全スペクトル成分が含まれます。

有効ビット数(ENOB)

ENOBは、特定の入力周波数とサンプリングレートにおけるADCのダイナミック性能を表します。理想的なADCの誤差は、量子化ノイズのみから成ります。フルスケール正弦波入力波形に対するENOBは次式から計算されます。

ENOB = (SINAD - 1.76) / 6.02

全高調波歪み(THD)

THDは、通常、入力信号に含まれる最初の5つの高調波のRMS和と基本波そのものとの比です。これは、次式で表されます。

THD =
$$20 \times log \left[\frac{\sqrt{(V_2^2 + V_3^2 + V_4^2 + V_5^2 + V_6^2)}}{V_1} \right]$$

ここで、 V_1 は基本波の振幅で、 $V_2 \sim V_6$ は第2から第6までの高調波の振幅です。

第3高調波歪み(HD3)

HD3は、第3高調波成分のRMS値と基本波入力信号の 比として定義されます。

スプリアスフリーダイナミックレンジ(SFDR)

SFDRは、基本波(最大信号成分)のRMS振幅と次に大きいスプリアス成分(DCオフセットを除く)のRMS値との比をデシベル単位で表した値です。

相互変調歪み(IMD)

IMDは、2つのトーン f_1 と f_2 が入力に存在するとき、全入力パワーを基準とする相互変調積の全パワーです。相互変調積は、(f_1 ± f_2)、(2 x f_1)、(2 x f_2)、(2 x f_1 ± f_2)、(2 x f_1)、(2 x f_2)、(2 x f_1 ± f_2)、とします。

3次相互変調(IM3)

IM3は、2つの入力トーン f_1 と f_2 が入力に存在するとき、いずれかの入力トーンの入力パワーを基準とする最悪の3次相互変調積のパワーです。3次相互変調積は、(2 x f_1 ± f_2)と(2 x f_2 ± f_1)です。各入力トーンレベルは、-7dBFSとします。

電源除去比

電源除去比は、電源が±5%変化したときのオフセット および利得誤差の変化として定義されます。

小信号带域幅

信号のスルーレートがADCの性能を制限しない程度の-20dBFSの小振幅アナログ入力信号がADCに印加されます。その後、ディジタル変換結果が3dBだけ減少する点まで入力周波数が掃引されます。通常、T/H性能が小信号入力帯域幅に対する制限要因となります。

フルパワー帯域幅

-0.5dBFSの大振幅アナログ入力信号がADCに印加されて、ディジタル変換結果の振幅が3dBだけ減少する点まで入力周波数が掃引されます。この点がフルパワー帯域幅周波数として定義されます。

DACのダイナミックパラメータの定義

全高調波歪み

THDは、ナイキスト周波数までの出力高調波のRMS和 と基本波との比です。これは、次式で表されます。

THD =
$$20 \times log \left[\frac{\sqrt{(V_2^2 + V_3^2 + ... + V_n^2)}}{V_1} \right]$$

ここで、 V_1 は基本波の振幅で、 $V_2 \sim V_n$ はナイキスト 周波数までの第2~第n高調波の振幅です。


スプリアスフリーダイナミックレンジ

スプリアスフリーダイナミックレンジ(SFDR)は、基本波 (最大信号成分)のRMS振幅とナイキスト周波数までの 次に大きい歪み成分(DCオフセットを除く)のRMS値 との比です。

選択ガイド


PART	DESCRIPTION	SAMPLING RATE (Msps)		
MAX19700	Dual 10-Bit Rx ADC, Dual 10-Bit Tx DAC, Integrated TD-SCDMA Filters, Three 12-Bit Auxiliary DACs	7.5		
MAX19708	Dual 10-Bit Rx ADC, Dual 10-Bit Tx DAC, Integrated TD-SCDMA Filters, Three 12-Bit Auxiliary DACs, 10-Bit Auxiliary ADC with 4:1 Input Mux	11		
MAX19705/MAX19706/MAX19707	Dual 10-Bit Rx ADC, Dual 10-Bit Tx DAC, Three 12-Bit Auxiliary DACs, 10-Bit Auxiliary ADC with 4:1 Input Mux	7.5/22/45		

ファンクションダイアグラム



パッケージ

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)



パッケージ(続き)

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)

					CON	I NOM	DIMENSI	ONS							
										CUSTOM PKG. (T4877-1)					
PKG	;	32L 7x	7	44L 7x7			48L 7x7			48L 7x7			56L 7x7		
SYMBOL	MIN.	NOM.	MAX.	MIN. NOM. MAX. MIN. NOM. MAX. M			MIN.	NOM.	MAX.	MIN.	NOM.	MAX.			
A	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80	0.70	0.75	0.80
A1	0	0.02	0.05	0	0.02	0.05	a	0.02	0.05	0	0.02	0.05	a	_	0.05
A2	0	.20 RE	F.	0.20 REF.			0.20 REF.			0.20 REF.			0.20 REF.		
ь	0.25	0.30	0.35	0.20	0.25	0.30	0.20	0.25	0.30	0.20	0.25	0.30	0.15	0.20	0.25
D	6,90	7.00	7.10	6.90	7.00	7.10	6.90	7.00	7.10	6.90	7.00	7.10	6.90	7.00	7.10
E	6,90	7.00	7.10	6.90	7.00	7.10	6.90	7.00	7.10	6.90	7.00	7.10	6.90	7.00	7.10
e	0	.65 BS	C.	0.50 BSC.		0.50 BSC.		0.50 BSC.			0.40 BSC.				
k	0.25	-	-	0.25	_	-	0.25	_	_	0.25	_	_	0.25	0.35	0.45
L	0.45	0.55	0.65	0.45	0.55	0.65	0.30	0.40	0.50	0.45	0,55	0.65	0.40	0.50	0.60
L1	-	-	_	-	_	_	_	-	_	_	_	_	0.30	0.40	0.50
N		32			44			48			44			56	
ND		8			11			12			10			14	
NE		8			11			12		12			14		

TIVO.	DUTTE ON II ATED	D2				E2		JEDEC	DOWN
PKG. CODES	DEPOPULATED LEADS	MIN. NOM. MAX.		MIN. NOM. MAX.			MO220 REV. C	BONDS	
T3277-2	-	4.55	4.70	4.85	4.55	4.70	4.85	-	YES
T3277-3	-	4.55	4.70	4.85	4.55	4.70	4.85	_	NO
T4477-2	-	4.55	4.70	4.85	4.55	4.70	4.85	WKKD-1	YES
T4477-3	-	4.55	4.70	4.85	4.55	4.70	4.85	WKKD-1	YES
T4877-1**	13,24,37,48	4.20	4.30	4.40	4.20	4.30	4.40	-	NO
T4877-3	-	4.95	5.10	5.25	4.95	5.10	5.25	_	YES
T4877-4	-	5.45	5,60	5.63	5.45	5.60	5,63	-	YES
T4877-5	-	2.40	2.50	2.60	2.40	2.50	2.60	-	NO
T4877-6	-	5.45	5.60	5.63	5.45	5.60	5.63	_	NO
T4877-7	-	4.95	5.10	5.25	4.95	5.10	5,25	_	YES
T5677-1	-	5.20	5.30	5.40	5.20	5.30	5.40	I -	YES

NOTE: T4877-1 IS A CUSTOM 48L PKG, WITH 4 LEADS DEPOPULATED. TOTAL NUMBER OF LEADS ARE 44.

NOTES:

- 1. DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
- 2. ALL DIMENSIONS ARE IN MILLIMETERS, ANGLES ARE IN DEGREES.
- 3. N IS THE TOTAL NUMBER OF TERMINALS.
- THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JESD 95-1 SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.
- DIMENSION 6 APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm FROM TERMINAL TIP.
- 6. NO AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
- 7. DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
- COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
- DRAWING CONFORMS TO JEDEC MO220 EXCEPT THE EXPOSED PAD DIMENSIONS OF T4877-1/-3/-4/-5/-6 & T5677-1.
- 10. WARPAGE SHALL NOT EXCEED 0.10 mm.
- MARKING IS FOR PACKAGE ORIENTATION REFERENCE ONLY
- 12. NUMBER OF LEADS SHOWN ARE FOR REFERENCE ONLY

DALLAS ///XI//I

E 2/2

PACKAGE OUTLINE 32, 44, 48, 56L THIN QFN, 7x7x0.8mm

92, 44, 46, 30L 11111 Q11, 777X0.01

PPROVAL | DOCUMENT CONTROL NO. | 21-0144

-DRAWING NOT TO SCALE-

マキシム・ジャパン株式会社

〒169-0051東京都新宿区西早稲田3-30-16(ホリゾン1ビル) TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。