

概要

MAX19586は、3.3V、高速、高性能のA/Dコンバータ (ADC)であり、完全差動広帯域トラック/ホールド(T/H)と 16ビットコンバータコアを備えています。MAX19586は、 特に厳しいダイナミック要件に適合するADCを必要と する、マルチチャネル、マルチモードレシーバに最適 です。-82dBFSのノイズフロアを備えたMAX19586 によって優れた感度要件のレシーバを設計することが できます。

80Mspsにおいて、MAX19586は、f_{IN} = 70MHzで 79.2dBの信号対ノイズ比(SNR)と84.3dBc/100dBcの シングルトーン、スプリアスフリーダイナミックレンジ (SFDR)性能(SFDR1/SFDR2)を実現します。MAX19586 は、2次ナイキスト領域で卓越したダイナミック性能に 最適化されているだけでなく、高IF入力周波数にも最適 化されています。たとえば、130MHzでMAX19586は 82.5dBcのSFDRを実現し、SNR性能は4次ナイキスト 領域全域にわたってフラット(2.5dB以内)に維持され ます。この性能レベルが高性能ディジタルレシーバ実現 の一部として最適です。

MAX19586は、3.3Vのアナログ電源電圧と1.8Vのディジ タル電圧で動作し、2.56V_{P-P}のフルスケール入力範囲を 備え、最高80Mspsのサンプリング速度を保証します。 入力トラック/ホールド段は600MHzのフルスケール、 フルパワー帯域幅で動作します。

MAX19586は、2の補数出力形式のパラレル、低電圧 CMOS対応出力を備えています。

MAX19586は、低熱抵抗のエクスポーズドパッド(EP) 付き、8mm x 8mmの56ピン薄型QFNパッケージで製造 され、工業用拡張温度範囲(-40℃~+85℃)で動作が 保証されています。

アプリケーション_

セルラ基地局トランシーバシステム(BTS) ワイヤレスローカルループ(WLL) マルチキャリアレシーバ マルチ標準のレシーバ E911ロケーションレシーバ 高性能計測 アンテナアレイ処理

特長

- ◆ 最低サンプリングレート:80Msps
- ◆ ノイズフロア:-82dBFS
- ◆優れたダイナミック性能 SNR:80dB/79.2dB(f_{IN} = 10MHz/70MHz および-2dBFSにおいて) シングルトーンSFDR1/SFDR2: 96dBc/102dBc(f_{IN} = 10MHzにおいて) シングルトーンSFDR1/SFDR2: 84.3dBc/100dBc(f_{IN} = 70MHzにおいて)
- ◆ サンプリングジッタ: 0.1ps以下
- ◆ 電力消費:1.1W
- ◆ 完全差動アナログ入力電圧範囲:2.56V_{P-P}
- ♦ CMOS対応の2の補数データ出力
- ◆ 独立したデータ有効クロックおよびオーバレンジ出力
- ◆ フレキシブルな入力クロックバッファ
- ◆ アナログ入力電源:3.3V、ディジタル出力電源: 1.8V
- ◆ 小型8mm x 8mm x 0.8mmの56ピン薄型QFNパッ ケージ
- ◆ MAX19586のEVキットが利用可能 (MAX19586EVKITをご注文ください)

型番

PART	TEMP RANGE	PIN-PACKAGE	PKG CODE
MAX19586ETN	-40°C to +85°C	56 Thin QFN-EP	T5688-2
MAX19586ETN+	-40°C to +85°C	56 Thin QFN-EP	T5688-2

+は鉛フリーパッケージを示します。

ピン配置



Maxim Integrated Products 1

本データシートに記載された内容はMaxim Integrated Productsの公式な英語版データシートを翻訳したものです。翻訳により生じる相違及び 誤りについては責任を負いかねます。正確な内容の把握には英語版データシートをご参照ください。

無料サンプル及び最新版データシートの入手には、マキシムのホームページをご利用ください。http://japan.maxim-ic.com

ABSOLUTE MAXIMUM RATINGS

AV _{DD} to AGND	
DV _{DD} to DGND	0.3V to +2.4V
AGND to DGND	0.3V to +0.3V
INP, INN, CLKP, CLKN, REFP, REFN,	
REFIN, REFOUT to AGND	0.3V to (AV _{DD} + 0.3V)
D0–D15, DAV, DOR, DAV to GND	0.3V to (DV _{DD} + 0.3V)
Continuous Power Dissipation ($T_A = +7$	70°C)
56-Pin Thin QFN	
(derate 47.6mW/°C above +70°C)	

40°C to +85°C
21°C/W
0.6°C/W
+150°C
60°C to +150°C
+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

 $(AV_{DD} = 3.3V, DV_{DD} = 1.8V, AGND = DGND = 0, INP and INN driven differentially, internal reference CLKP and CLKN driven differentially, C_L = 5pF at digital outputs, f_{CLK} = 80MHz, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at T_A = +25°C, unless otherwise noted.) (Note 1)$

PARAMETER	SYMBOL	CONDITIONS	MIN	ТҮР	МАХ	UNITS
DC ACCURACY						
Resolution	Ν			16		Bits
Offset Error	VOS		0	10	20	mV
Gain Error	GE		-3.5		+3.5	%FS
ANALOG INPUTS (INP, INN)						
Input Voltage Range	VDIFF	Fully differential input, $V_{IN} = V_{INP} - V_{INN}$		2.56		VP-P
Common-Mode Voltage	VCM	Internally self-biased		2.2		V
Differential Input Resistance	R _{IN}			10 ±20%		kΩ
Differential Input Capacitance	CIN			7		рF
Full-Power Analog Bandwidth	BW-3dB	-3dB rolloff for FS Input		600		MHz
REFERENCE INPUT/OUTPUT (RE	EFIN, REFOU	IT)				
Reference Input Voltage Range	REFIN			1.28 ±10%		V
Reference Output Voltage	REFOUT			1.28		V
DYNAMIC SPECIFICATIONS (f _{CL}	DYNAMIC SPECIFICATIONS (f _{CLK} = 80Msps)					
Thermal Plus Quantization Noise Floor	NF	A _{IN} < -35dBFS		-82		dBFS
		$f_{IN} = 10MHz, A_{IN} = -2dBFS$		80		
Signal-to-Noise Ratio		$f_{IN} = 70MHz$, $A_{IN} = -2dBFS$	77.5	79.2		
(First 4 Harmonics Excluded)	SNR	$f_{IN} = 100MHz$, $A_{IN} = -2dBFS$		78.5		dB
(Notes 2, 3)		$f_{IN} = 130MHz$, $A_{IN} = -2dBFS$		77.9		
		$f_{IN} = 168MHz$, $A_{IN} = -2dBFS$		77.2		
		$f_{IN} = 10MHz$, $A_{IN} = -2dBFS$		79.6		
Signal-to-Noise Plus Distortion		$f_{IN} = 70MHz$, $A_{IN} = -2dBFS$	75	77.6		
	SINAD	$f_{IN} = 100MHz$, $A_{IN} = -2dBFS$		77.4		dB
($f_{IN} = 130MHz, A_{IN} = -2dBFS$		76.4		
		$f_{IN} = 168MHz$, $A_{IN} = -2dBFS$		72.7		

ELECTRICAL CHARACTERISTICS (continued)

 $(AV_{DD} = 3.3V, DV_{DD} = 1.8V, AGND = DGND = 0$, INP and INN driven differentially, internal reference CLKP and CLKN driven differentially, $C_L = 5pF$ at digital outputs, $f_{CLK} = 80MHz$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	ТҮР	MAX	UNITS	
		$f_{IN} = 10MHz, A_{IN} = -2dBFS$		96			
		$f_{IN} = 70MHz$, $A_{IN} = -2dBFS$	80	84.3		1	
Spurious-Free Dynamic Range	SFDR1	$f_{IN} = 100MHz, A_{IN} = -2dBFS$		84		dBc	
		$f_{IN} = 130MHz, A_{IN} = -2dBFS$		82.5		Ţ	
		$f_{IN} = 168MHz, A_{IN} = -2dBFS$		78		1	
		$f_{IN} = 10MHz$, $A_{IN} = -2dBFS$		102			
Spurious-Free Dynamic Range		$f_{IN} = 70MHz, A_{IN} = -2dBFS$	90	100		Ī	
(Worst Harmonic, 4th and Higher)	SFDR2	$f_{IN} = 100MHz$, $A_{IN} = -2dBFS$		92		dBc	
(Note 3)		$f_{IN} = 130MHz, A_{IN} = -2dBFS$		94		Ī	
		$f_{IN} = 168MHz, A_{IN} = -2dBFS$		90			
		$f_{IN} = 10MHz$, $A_{IN} = -2dBFS$		-100			
		$f_{IN} = 70MHz, A_{IN} = -2dBFS$		-95	-84	Ī	
Second-Order Harmonic	HD2	$f_{IN} = 100MHz$, $A_{IN} = -2dBFS$		-94		dBc	
Distortion		$f_{IN} = 130MHz$, $A_{IN} = -2dBFS$		-88.8		1	
		$f_{IN} = 168MHz, A_{IN} = -2dBFS$		-78		1	
		$f_{IN} = 10MHz, A_{IN} = -2dBFS$		-96			
	HD3	$f_{IN} = 70MHz, A_{IN} = -2dBFS$		-84.3	-80	dBc	
Third-Order Harmonic Distortion		$f_{IN} = 100MHz, A_{IN} = -2dBFS$		-84			
		$f_{IN} = 130MHz, A_{IN} = -2dBFS$		-82.5			
		$f_{IN} = 168MHz, A_{IN} = -2dBFS$		-78			
Two-Tone Intermodulation Distortion	TTIMD	$ f_{IN1} = 65.1 MHz, A_{IN} = -8 dBFS $ $ f_{IN2} = 70.1 MHz, A_{IN} = -8 dBFS $		-85.2		dBc	
Two-Tone SFDR	TTSFDR	$f_{IN1} = 65.1MHz$, $f_{IN2} = 70.1MHz$ -100dBFS < A _{IN} < -10dBFS		99		dBFS	
CONVERSION RATE	CONVERSION RATE						
Maximum Conversion Rate	f CLKMAX		80			MHz	
Minimum Conversion Rate	f CLKMIN				20	MHz	
Aperture Jitter	tj			0.094		ps _{RMS}	
CLOCK INPUTS (CLKP, CLKN)							
Differential Input Swing	VDIFFCLK	Fully differential inputs		1.0 to 5.0		VP-P	
Common-Mode Voltage	VCMCLK	Self-biased		1.6		V	
Differential Input Resistance	RINCLK			10		kΩ	
Differential Input Capacitance	CINCLK			3		рF	
CMOS-COMPATIBLE DIGITAL OUTPUTS (D0–D15, DOR, DAV)							
Digital Output High Voltage	VOH	ISOURCE = 200µA	DV _{DD} - 0.2			V	
Digital Output Low Voltage	Vol	I _{SINK} = 200µA			0.2	V	

ELECTRICAL CHARACTERISTICS (continued)

 $(AV_{DD} = 3.3V, DV_{DD} = 1.8V, AGND = DGND = 0$, INP and INN driven differentially, internal reference CLKP and CLKN driven differentially, C_L = 5pF at digital outputs, f_{CLK} = 80MHz, T_A = T_{MIN} to T_{MAX}, unless otherwise noted. Typical values are at T_A = +25°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	ТҮР	МАХ	UNITS
TIMING SPECIFICATION (Figures 4, 5), CL = 5pF (D0–D15, DOR); CL = 15pF (DAV)						
CLKP - CLKN High	t CLKP	(Note 2)	5			ns
CLKP - CLKN Low	t CLKN	(Note 2)	5			ns
Effective Aperture Delay	tad			-300		ps
Output Data Delay	t DAT			3.3		ns
Data Valid Delay	t DAV	(Note 2)	2.8	3.8	5.0	ns
Pipeline Latency	tP			7		Clock Cycles
CLKP Rising Edge to DATA Not Valid	^t DNV	(Note 2)	1.2			ns
CLKP Rising Edge to DATA Guaranteed Valid	tdgv	(Note 2)			6.5	ns
DATA Setup Time Before Rising DAV	ts	Clock duty cycle = 50% (Note 2)	3			ns
DATA Hold Time After Rising DAV	t _H	Clock duty cycle = 50% (Note 2)	3			ns
POWER SUPPLIES						
Analog Power-Supply Voltage	AV _{DD}		3.13	3.3	3.46	V
Digital Output Power-Supply Voltage	DV _{DD}		1.7	1.8	1.9	V
Analog Power-Supply Current	I _{AVDD}			320	382	mA
Digital Output Power-Supply Current	IDVDD			28	35	mA
Power Dissipation	PDISS			1105	1325	mW

Note 1: \ge +25°C guaranteed by production test, < +25°C guaranteed by design and characterization. Typical values are at T_A = +25°C. **Note 2:** Parameter guaranteed by design and characterization.

Note 3: AC parameter measured in a 32,768-point FFT record, where the first 2 bins of the FFT and 2 bins on either side of the carrier are excluded.

標準動作特性

 $(AV_{DD} = 3.3V, DV_{DD} = 1.8V, INP and INN driven differentially, internal reference, CLKP and CLKN driven differentially, C_L = 5pF at digital outputs, f_{CLK} = 80MHz, T_A = +25°C. Unless otherwise noted, all AC data based on 32k-point FFT records and under coherent sampling conditions.)$



ANALOG INPUT AMPLITUDE (dBFS)

ANALOG INPUT AMPLITUDE (dBFS)

標準動作特性(続き)

(AV_{DD} = 3.3V, DV_{DD} = 1.8V, INP and INN driven differentially, internal reference, CLKP and CLKN driven differentially, CL = 5pF at digital outputs, f_{CLK} = 80MHz, T_A = +25°C. Unless otherwise noted, all AC data based on 32k-point FFT records and under coherent sampling conditions.)



//IXI///

0

標準動作特性(続き)

 $(AV_{DD} = 3.3V, DV_{DD} = 1.8V, INP and INN driven differentially, internal reference, CLKP and CLKN driven differentially, C_L = 5pF at digital outputs, f_{CLK} = 80MHz, T_A = +25°C. Unless otherwise noted, all AC data based on 32k-point FFT records and under coherent sampling conditions.)$



TEMPERATURE (°C)

ANALOG SUPPLY VOLTAGE (V)

TEMPERATURE (°C)

標準動作特性(続き)

 $(AV_{DD} = 3.3V, DV_{DD} = 1.8V, INP and INN driven differentially, internal reference, CLKP and CLKN driven differentially, C_L = 5pF at digital outputs, f_{CLK} = 80MHz, T_A = +25°C. Unless otherwise noted, all AC data based on 32k-point FFT records and under coherent sampling conditions.)$



端子説明

端子	名称	機能
1, 2, 17, 18, 19, 23, 24, 25, 55, 56	AV _{DD}	アナログ電源電圧。0.01µFと0.1µFのコンデンサで部分的にグランドにバイパスしてください。
3, 6–9, 12, 13, 14, 20, 21, 22, 28	AGND	コンバータグランド。アナログ、ディジタル、および出力ドライバの各グランドは内部で同電位に 接続されています。コンバータのエクスポーズドパッド(EP)をGNDに接続してください。
4	CLKP	差動クロック、正入力端子
5	CLKN	差動クロック、負入力端子
10	INP	差動アナログ入力、正端子
11	INN	差動アナログ入力、負/相補端子
15, 16, 54	N.C.	接続なし。 このピンには接続しないでください。
26	REFOUT	内蔵バンドギャップリファレンス出力
27	REFIN	リファレンス電圧入力
29, 41, 42, 51	DV _{DD}	ディジタル電源電圧。0.01µFと0.1µFのコンデンサで部分的にグランドにバイパスしてください。
30, 31, 52	DGND	コンバータグランド。ディジタル出力ドライバのグランド。
32	D0	ディジタルCMOS出力ビットO(LSB)
33	D1	ディジタルCMOS出力ビット1
34	D2	ディジタルCMOS出力ビット2
35	D3	ディジタルCMOS出力ビット3
36	D4	ディジタルCMOS出力ビット4
37	D5	ディジタルCMOS出力ビット5
38	D6	ディジタルCMOS出力ビット6
39	D7	ディジタルCMOS出力ビット7
40	D8	ディジタルCMOS出力ビット8
43	D9	ディジタルCMOS出力ビット9
44	D10	ディジタルCMOS出力ビット10
45	D11	ディジタルCMOS出力ビット11
46	D12	ディジタルCMOS出力ビット12
47	D13	ディジタルCMOS出力ビット13
48	D14	ディジタルCMOS出力ビット14
49	D15	ディジタルCMOS出力ビット15(MSB)
50	DAV	データ有効出力。この出力は、外付けバッファまたはデータ収集システムを駆動するクロック制御 ラインとして使用することができます。コンバータクロックの立下りエッジとDAVの立上りエッジ間 の遅延時間は3.8ns(typ)です。
53	DOR	データオーバレンジビット。この制御ラインは、ADCのオーバ/アンダレンジ状態のフラグを設定します。 DORがハイに遷移すると、オーバ/アンダレンジ状態が検出されます。DORがローのままの場合、 ADCは許容フルスケール範囲内で動作します。
	EP	エクスポーズドパッド。AGNDに接続する必要があります。

MAX19586

詳細

図1は、MAX19586の構成の概要を示します。 MAX19586では、低サーマルノイズと低歪みに最適化 された入力トラック/ホールド(T/H)アンプが採用されて います。T/Hアンプへのハイインピーダンス差動入力 (INPとINN)は、2.2Vで自己バイアスされ、2.56V_{P-P} のフルスケール差動入力電圧をサポートしています。 T/Hアンプの出力は、超低サーマルノイズフロアと低歪み を実現するように設計された多段パイプラインADC コアに供給されています。

クロックバッファは、差動入力クロック波形を受け取り、 入力T/H用の低ジッタクロック信号を生成します。アナ ログ入力の信号は、差動クロック波形の立上りエッジで サンプリングされます。差動クロック入力(CLKPと CLKN)は、ハイインピーダンス入力であり、1.6Vで 自己バイアスされ、1V_{P-P}~5V_{P-P}の差動クロック波形 をサポートしています。

多段パイプラインADCコアからの出力は、誤差補正 および16ビット出力コードを2の補数形式でディジタル 出力ドライバに供給するフォーマット化ロジックに供給 されます。出力ドライバは、1.8VのCMOS対応出力を 備えています。

アナログ入力(INP、INN)

MAX19586への信号入力(INPとINN)は平衡差動入力 です。この差動構成は、コモンモードノイズ結合に対する 耐性を備えており、偶数次高調波項を除去します。最高 のダイナミック性能を実現するためには、MAX19586への 差動信号入力をAC結合し、入念にバランスさせる必要 があります(詳しくは、「アプリケーション情報」の項の 「差動、AC結合アナログ入力」をご覧ください)。 MAX19586の入力は図2に示すように自己バイアス されているため、入力信号のAC結合が必要です。トラック/ ホールド入力はハイインピーダンスですが、2個の5kΩ 抵抗器がコモンモードバイアス回路に接続されている ため実際の差動入力インピーダンスは公称10kΩです。

これらのアナログ入力にはDCリーク電流を流さない ようにしてください。DCリーク電流が10µAを超えると、 自己バイアスされたコモンモードレベルがシフトする ため、コンバータの性能が悪影響を受けます。

内蔵リファレンス回路

MAX19586は、1.28V、低ドリフト、バンドギャップ リファレンスを内蔵しています。このリファレンス電位は、 公称差動2.56V_{P-P}のコンバータ用のフルスケール範囲を 確立します(図3)。内部リファレンス電圧はREFOUTで 監視することができます。内部リファレンス電圧を使用 するためには、リファレンス入力(REFIN)を10kΩの 抵抗器を介してREFOUTに接続する必要があります。 個々に1µFのコンデンサを使って両方のピンをAGNDに バイパスしてください。

また、MAX19586では、外部リファレンスソースを REFINに接続することも可能であるため、ユーザは 内部バンドギャップリファレンスをオーバドライブする ことができます。REFINは、1.28V ±10%の入力電圧 範囲を受け付けます。



図1. ブロック図

クロック入力(CLKP、CLKN)

MAX19586の差動クロックバッファは、AC結合クロック 波形を受け入れるように設計されてきました。信号入力 と同様に、クロック入力は自己バイアスされています。 この場合、自己バイアス電位は1.6Vで、各入力は5kΩ の抵抗器によってリファレンス電位に接続されます。 このため、これらのクロック入力に関する差動入力抵抗 は10kΩです。0.5V_{P-P}の低い差動クロック信号を使って クロック入力を駆動することができますが、最良の ダイナミック性能は1V_{P-P}~5V_{P-P}のクロック入力電圧 レベルで実現します。

クロック信号のジッタは、サンプリングされた信号の ジッタ(ノイズ)にそのまま変換されます。したがって、 クロックソースは超低ジッタ(低位相ノイズ)ソースで ある必要があります。さらに、このコンバータから真の AC性能を得るためには、超低位相ノイズの発振器と バンドパスフィルタを使用しなければなりません。 クロック入力駆動の項のさらなる詳細については、 「アプリケーション情報」の項で「差動、AC結合クロック 入力」と「MAX19586の試験」の各項をご覧ください。



図2. 簡略化アナログ入力構成

システムタイミング要件

図4は、信号入力、クロック入力、データ出力、および DAV出力の一般的なタイミング関係を示します。図5は、 「電気的特性(Electrical Characteristics)」表に規定され た、詳細なタイミング規格と信号関係を示します。

MAX19586は、入力信号を入力クロックの立上りエッジ でサンプリングします。7クロックサイクルのデータ 待ち時間後、出力データはDAV信号の立上りエッジで 有効となります。適正動作に必要なクロックデューティ サイクルは、通常50% ±10%であることに注意して ください。

ディジタル出力(D0~D15、DAV、DOR)

このデバイスは低電圧1.8Vロジックシステム用に設計 されていますが、ユーザが1.7V~1.9Vの範囲でディジ タル電圧を選択することができるように、低電圧CMOS 対応できるディジタル出力(D0~D15、DAV、および DOR)のロジックハイレベルには幾らかの自由度があり ます。

最良の性能を得るためには、MAX19586のディジタル 出力の容量性負荷はできる限り低く(10pF以下)保つ必要 があります。MAX19586は電流制限付きデータ出力 ドライバのため、大きな容量性負荷では、データの 立上り/立下り時間が増加してデータを次のICに登録 することが困難になります。出力トレースを短くして、 (複数CMOS入力ではなく)単一CMOSバッファやラッチ 入力を駆動することで、負荷容量が低く維持出来ます。 出力データは、表1に示すように2の補数形式です。

データは、DAVの立上りエッジで有効となります(図4、 5)。DAVは出力データをラッチするためのクロック信号 として使用することができます。DAV出力ドライバは、 電流が制限されないため比較的大きい容量性負荷が 許容されることに注意してください。



図3. フルスケール電圧範囲

MAX19586



図4. 一般的なシステムの出力タイミング図





表1. MAX19586のディジタル出力コーディング

INP ANALOG VOLTAGE LEVEL	INN ANALOG VOLTAGE LEVEL	D15–D0 TWO'S-COMPLEMENT CODE
V _{CM} + 0.64V	V _{CM} - 0.64V	0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Vсм	VCM	000000000000000000 (midscale + δ) 11111111111111111 (midscale - δ)
V _{CM} - 0.64V	V _{CM} + 0.64V	1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

コンバータのDOR出力信号は、オーバ/アンダレンジ 状態の識別に使用されます。入力信号がMAX19586の 正または負のフルスケール範囲を超えると、DORがハイ に設定されます。DORのタイミングはデータ出力の タイミングと同じであるため、DORはサンプルごとに オーバレンジを表示します。

アプリケーション情報

差動、AC結合クロック入力

MAX19586へのクロック入力はAC結合差動信号に よって駆動され、最良の性能はこの条件で実現されます。 ただし、多くの場合、利用可能なクロックソースはシン グルエンドです。図6は、トランスを使ってシングル エンドクロック信号を差動信号に変換する1つの方法を 示します。この例では、トランスの一次側と二次側の 巻数比が1:1.414です。一次側と二次側のインピー ダンス比は、この巻数比の2乗、あるいは1:2です。 このため、100Ωの差動抵抗で二次側を終端すると、 トランスの一次側から見た負荷が50Ωになります。この 例の終端抵抗器は、共通ノードをグランドにAC結合した 2個の50Ω抵抗器を直列に組み合わせて構成されてい ます。

図6の例では、トランスの二次側がクロック入力にじか に結合されています。クロック入力は自己バイアス されているため、トランスのセンタタップはグランド にAC結合またはフローティング状態にする必要があり ます。トランスの二次側のセンタタップをグランドに DC結合する場合は、クロック入力と直列にブロッキング コンデンサを追加する必要があります。

クロック信号がゼロ交差時に高スルーレートになる場合 は、クロックジッタは通常改善されます。したがって、 正弦波ソースを使ってクロック入力を駆動する場合は、 クロック振幅をできる限り大きくしてゼロ交差のスルー レートを最大化することをお奨めします。入力信号が 3Vp_p以下の差動電位に保たれている限りは、図6に示す 逆並列ショットキダイオードは不要です。(ゼロ交差の スルーレートを最大化するために)振幅信号を大きく すると、ダイオードはクロック入力における差動信号 振幅を制限するのに役立ちます。MAX19586に関する すべてのAC規格は、この構成の範囲において約12dBm の入力クロック振幅で測定されていることに注意して ください。

クロック入力に結合する差動モードノイズは、クロック ジッタに変換され、MAX19586のSNR性能を低下させ ます。アナログ入力信号がクロック入力と差動モード 結合すると、高調波歪みが発生します。このため、 クロックラインをアナログ信号入力およびディジタル 出力から適切に分離することが重要です。ノイズ結合 関連の詳細については、「信号経路」の項をご覧ください。

差動、AC結合アナログ入力

アナログ入力のINPとINNは、差動AC結合信号によって 駆動されます。これらの入力を高精度でバランスさせる ことが重要です。これらの入力に印加されるコモン モード信号は、偶数次歪み項を悪化させます。このため、 シングルエンド方式でこれらの入力を駆動しようと すると、大きな偶数次歪み項になります。

図7は、トランスを使ってシングルエンド信号を平衡 差動信号に変換する1つの方法を示します。この例では、 一次と二次の巻数比は1:1.414です。インピーダンス比 は巻数の2乗であるため、この例ではインピーダンス比 は1:2です。トランスの一次側で50Ωの入力インピー ダンスを実現するためには、二次側を100Ωの差動負荷 で終端します。MAX19586の差動入力抵抗と並列の この負荷は、二次側で100Ωの差動負荷となります。 信号の大幅なステップアップを実現するためにより 大きなトランス巻数比を使用することは、妥当であり、 MAX19586を駆動する回路の駆動要求を緩和する上で

望ましい場合があります。ただし、巻数比を大きくする と、一次側換算入力インピーダンスに対するMAX19586 の差動入力インピーダンスの影響が大きくなります。 前述のように、最良の偶数次歪み性能を実現するため にはMAX19586への信号入力を高精度でバランスさせる 必要があります。



図6. トランス結合クロック入力構成



図7. トランス結合アナログ入力構成(一次側バラントランス付き)

トランスに関してもう1つ重要な注意があります。トラ ンスの一次または二次巻線を流れるDC電流によって、 トランスコアが磁気バイアスされる場合があります。 この場合、トランスはもはや正確にバランスされず、 MAX19586の歪みの劣化が認められることがあります。 バランスされた動作に戻すためには、コアを消磁する 必要があります。

MAX19586の試験

MAX19586は、きわめて低いサーマルノイズフロア (-82dBFS)とジッタ(100fs以下)を示します。このため、 試験システムの限界によってADCの性能が不明確になり がちです。

図8aは、従来の高速ADC試験システムのブロック図です。 入力信号とクロックソースは、低位相ノイズのシンセ サイザ (例:Agilent 8644B)で発生されます。信号経路



図8a. 標準高速ADC試験セットアップ(簡略化ブロック図)



図8b. 標準高速ADC試験セットアップによる70MHz FFT

とクロック経路のバンドパスフィルタは、その後の ノイズおよび高調波成分を減衰させます。

図8bは、70MHzの入力トーンと80Mspsのクロックに 対してこのセットアップから得られるパワースペクトル を示します。キャリアの近くでノイズフロアがかなり 上昇していることに注意してください。キャリア付近の こうした特別なノイズフロア上昇の帯域幅は、入力信号 経路のフィルタの帯域幅に対応しています。

図8cは、入力周波数が入力信号フィルタの中心周波数 からずれている場合のスペクトルへの影響を示します。 基本トーンは移動していますが、ノイズフロア上昇は 同じ位置に留まっていることに注意してください。 これは、ノイズフロアの上昇がADCではなく試験シス テムに起因するとの主張が正しいことを裏付けています。 この図では、信号をフルスケールに近付けるために、 信号ソースをフィルタの周辺に置いて信号振幅を拡大 する必要があったためノイズフロア上昇の大きさが 図8bに比較して増加しています。

MAX19586の性能を正しく示すためには、試験システム の性能を実質的に向上させる必要があります。図8dは、 こうした改良型の試験システムを示します。このシス テムでは、シンセサイザが、2つの専用低ノイズフェーズ ロックループ(PLL)にリファレンス入力を供給しており、 その1つは約80MHz(クロック経路用)に中心があり、 もう1つは70MHz(信号経路用)に中心があります。 これらPLL内の発振器は超低ノイズの発振器で、PLLは



図8c. 標準高速ADC試験セットアップによる68MHz FFT





図8d. 狭帯域PLLを採用した改良型試験システム(簡略化ブロック図)



図8e. 改良型高速ADC試験セットアップによる70MHz FFT

シンセサイザのノイズを減衰させる超狭帯域フィルタ (約20Hz)として機能します。このシステムの全システム ジッタは約20fsです。低ノイズ発振器は各信号ソースに ロックされることなく単独で使用することができますが、 この結果、コヒーレントでなく、かつウィンドウ化が 必要となるFFTを実行することになります。



図8f. SNR 対 システムジッタ性能グラフ

図8eは、改良型試験システムを採用した場合に得られる スペクトルのFFTプロットです。ここでは、キャリア近傍 におけるノイズフロアの上昇がほぼ完全に排除されて います。このFFTに関連するSNRは約79.1dBですが、 標準試験システムから得られるSNRは約77.6dBです。

16

MAX19586

図8fは、試験システムのジッタがSNRの測定値に及ぼす 影響を示します。この図では、試験システムジッタのみに 起因するSNRをプロットしており、2種類の入力周波数 に対するその他すべてのノイズソースを無視しています。 たとえば、70MHzの入力周波数の場合、100fsという 試験システムジッタ値は約87.1dBのSNR(試験システム のみによる)となります。ノイズフロアが-82dBFSの MAX19586の場合、これは無視し得るノイズ増加量 ではありません。

結論として、MAX19586の真の性能を正確に分析される 必要がある場合は、入力信号ソースとクロック信号ソース の両方に細心の注意を払う必要があります。図8dに 使用されているような、低ノイズVCO付き専用PLLは、 要求される低ジッタ性能の信号を提供することができ ます。

層の割当て

MAX19586のEVキットは6層基板で、ここでは層の 割当てについて説明します。グランドプレーンは、信号 経路層と電源経路層の間の層に割り当てることをお奨め します。この方式によって、電源ラインから信号ライン への結合が阻止されます。MAX19586のEVキットの プリント基板では、信号ラインを最上(部品)層に、 グランドプレーンを層2に配置しています。信号経路専用 ではない最上層の領域は、層2へのビア付きグランド プレーンで占められています。層3と層4は電源経路専用 で、層5はもう1つのグランドプレーンであり、層6は 追加部品の配置および追加信号経路に使用されます。

層1を信号ラインに、層2をグランドプレーンとして、 層3を電源経路用に、層4を追加信号経路用に使用した 4層実装ができます。ただし、クロックラインと信号 ラインを相互にそして電源ラインからも絶縁させるよう 注意が必要です。

信号経路

適切な偶数次歪みを維持するためには、信号ライン(INP およびINN入力に接続されるトレース)を入念にバランス させる必要があります。これを実行するためには、信号 トレースをできる限り対称にする必要があります。 つまり、2つの信号トレースをそれぞれ同じ長さにして、 同じ寄生環境にする必要があります。前述のように、 信号ラインを電源ラインから絶縁して電源から入力への 結合を阻止する必要があります。これは、前項で説明 したように、必要な層の割当てを行うことで実現され ます。また、クロックラインを信号ラインから絶縁する ことも非常に重要です。MAX19586のEVキットでは、 最下層(層6)にクロックラインを経由させることによって 実現されます。つぎに、クロックラインはデバイスの 近接したビアを通じてADCに接続されます。クロックラインは、層5のグランドプレーンによって電源ラインからも同様に分離されています。

すべての高速設計の場合と同様に、容量性負荷を最小限 に抑制するためにディジタル出力のトレースをできる 限り短くする必要があります。ディジタルグランド リターン電流がバイパスコンデンサに戻る連続的な経路 を確保するために、こうしたトレースの下部にある層2 のグランドプレーンをなくすべきではありません。

グランド

ディジタルグランドリターン電流を制限するために、 グランドプレーンを分割する方式がADCアプリケーション の文書でしばしば推奨されてきました。ただし、 MAX19586のコンバー夕類の場合は、単一の連続した グランドプレーンを使用することを強く推奨します。 MAX19586のEVキットは、こうしたグランドプレーン で卓越したダイナミック性能を発揮します。

層2のグランドプレーンへのビア付き層1のグランド パッドにMAX19586のエクスポーズドパッドをじかに 半田付けする必要があります。これによって、プリント 基板との卓越した電気的/熱的接続が実現します。

電源のバイパス

MAX19586のEVキットでは、各電源ライン(AV_{DD}と DV_{DD})に220µFのコンデンサ(および、47µFと2µFなど の小容量値)を使用して、低周波バイパスを行います。 こうしたコンデンサに関わる損失(直列抵抗)は、高い Q値に起因する電源共振の排除に役立ちます。また、 各電源ラインにフェライトビーズを使用して、電源の バイパスを向上させることもできます(図9)。

高周波電源ノイズを減衰させるために、値が小さい (0.01µFと0.1µF)低インダクタンスの表面実装コン デンサを各電源ピンや電源ピングループに配置する必要 があります。グランドプレーンに短く接続して、できる 限りコンバータに近接してこれらのコンデンサを基板 上面に配置してください。

パラメータの定義_

オフセット誤差(Offset Error)

オフセット誤差は、実際の伝達関数が理想的な伝達関数 と1点においていかに良く一致するかを示す性能指数 です。理想的には、MAX19586のミッドスケール遷移 はミッドスケールよりも0.5LSB高い値で起ります。 オフセット誤差は、測定されたミッドスケール遷移点と 理想的なミッドスケール遷移点の偏差の大きさです。

MAX19586



図9. MAX19586に関するグランド、バイパス、およびデカップリングの推奨回路

利得誤差(Gain Error)

利得誤差は、実際の伝達関数の傾斜が理想的な伝達関数 の傾斜といかに良く一致するかを示す性能指標です。 実際の伝達関数の傾斜は、正のフルスケールと負のフル スケールの2データポイント間で測定されます。理想的 には、MAX19586の正のフルスケール遷移は正のフル スケールよりも1.5LSB低い値で起り、負のフルスケール 遷移は負のフルスケールよりも0.5LSB高い値で起り ます。利得誤差は測定された両遷移点の差から理想的な 両遷移点の差を差し引いた値です。

小信号ノイズフロア (Small-Signal Noise Floor : SSNF)

小信号ノイズフロアは、小信号入力に対するナイキスト 帯域での総合的なノイズおよび歪み電力です。DCオフ セットは、このノイズの計算から除外されます。この コンバータの場合、小信号は、振幅が-35dBFS以下の シングルトーンとして定義されます。このパラメータは、 データコンバータのサーマルノイズと量子化ノイズの 特性を取り込んで、ディジタルレシーバ信号経路全体 のノイズ指数を算出するのに役立てることができます。

信号 対 ノイズ比(Signal-to-Noise Ratio: SNR)

ディジタルサンプルから完全に再構築された波形の場合、 理論的最大SNRはフルスケールアナログ入力(RMS値)の、 RMS量子化誤差(残留誤差)に対する比です。理想的で 理論的最小アナログ-ディジタルノイズは、量子化誤差 のみによってもたらされ、ADCの分解能(Nビット)に 直接起因します。

$SNR[max] = 6.02 \times N + 1.76$

実際には、量子化ノイズ以外にサーマルノイズ、リファレンスノイズ、クロックジッタなど、他のノイズソースもあります。SNRは、RMS信号のRMSノイズに対する比を取ることによって算出されます。RMSノイズは、基本波、最初の4つの高調波(HD2~HD5)、およびDCオフセットを除くナイキスト周波数までのすべてのスペクトル成分を含みます。

SNR = 20 x log (SIGNAL_{RMS} / NOISE_{RMS})

信号 対 ノイズ比 + 歪み (Signal-to-Noise Plus Distortion:SINAD)

SINADは、RMS信号の、RMSノイズ+歪みに対する比 を取ることによって算出されます。RMSノイズ+歪みは、 基本波とDCオフセットを除くナイキスト周波数までの すべてのスペクトル成分を含みます。

スプリアスフリー、ダイナミックレンジ (Spurious-Free Dynamic Range: SFDR1およびSFDR2)

SFDRは、基本波(最大信号成分)のRMS振幅を、次に 大きなスプリアス成分のRMS値(DCオフセットを除く) に対してデシベル単位で表わした比です。SFDR1は、 ワーストの2次または3次の高調波歪みに基づいた MAX19586のスプリアス性能を表わします。SFDR2は、 2次および3次の高調波スプリアスとDCオフセットを 除くワーストのスプリアス成分で定義されます。

2トーン、スプリアスフリー、ダイナミックレンジ (Two-Tone Spurious-Free Dynamic Range : TTSFDR)

2トーンSFDRは、コンバータのフルスケールの、ピーク スプリアス成分のRMS値に対する比です。ピークスプ リアス成分は、相互変調歪み成分に関係付けることが できますが、必ずしもそうする必要はありません。 MAX19586の2トーンSFDRは、dBFS単位で表わされ ます。

2トーン相互変調歪み

(Two-Tone Intermodulation Distortion : TTIMD)

IMDは、2つの入力トーンf_{IN1}とf_{IN2}の全入力パワーを 基準とするナイキスト周波数までのIM2~IM5相互変調 積の全パワーです。各入力トーンレベルは、-8dBFSに おける値です。相互変調積は以下の通りです。 2次相互変調積 (IM2):f_{IN1} + f_{IN2}、f_{IN2} - f_{IN1} 3次相互変調積 (IM3):2 x f_{IN1} - f_{IN2}、2 x f_{IN2} - f_{IN1}、 2 x f_{IN1} + f_{IN2}、2 x f_{IN2} + f_{IN1}

4次相互変調積 (IM4):3 x f_{IN1} - f_{IN2}、3 x f_{IN2} - f_{IN1}、 3f_{IN1} + f_{IN2}、3 x f_{IN2} + f_{IN1}、2 x f_{IN1} - 2 x f_{IN2}

5次相互変調積 (IM5): 3 x f_{IN1} - 2 x f_{IN2}、3 x f_{IN2} - 2 x f_{IN1}、3 x f_{IN1} + 2 x f_{IN2}、3 x f_{IN2} + 2 x f_{IN1}、4 x f_{IN1} - f_{IN2}

2トーン相互変調歪みは、両入力トーンのピーク対平均 パワーでなく、単ーキャリアの振幅について測定され ます。

アパーチャジッタ(Aperture Jitter)

アパーチャジッタ(t_{AJ})はアパーチャ遅延仕様における サンプル間のばらつきを表わします。

アパーチャ遅延(Aperture Delay)

アパーチャ遅延(t_{AD})は、サンプリングクロックの立上り エッジと、実際のサンプル取得時点との間の時間です (図5)。

パッケージ

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、 japan.maxim-ic.com/packagesをご参照下さい。)



マキシム・ジャパン株式会社

〒169-0051東京都新宿区西早稲田3-30-16(ホリゾン1ビル) TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。 マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

20

_____Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

© 2005 Maxim Integrated Products, Inc. All rights reserved.