

同時T/Hおよびリファレンス付き 8/4チャネルADC

MAX155/MAX156**概要**


MAX155/MAX156は、高速、8ビット、多チャネルのアナログ・デジタル・コンバータ(ADC)であり、各入力チャネル間でのサンプリングの時間差をなくした同時トラック/ホールド(T/H)を備えています。MAX155は8つのアナログ入力チャネル、MAX156は4つのアナログ入力チャネルを有しています。各チャネルはそれぞれ専用のT/Hを備えており、すべてのT/Hは同時にサンプルを実行します。ADCはチャネル入力を $3.6\mu s$ で変換し、変換結果を内蔵の 8×8 RAMに格納します。MAX155/MAX156は2.5Vの内部リファレンスとパワーダウン機能を備えており、全ての機能を持ったサンプリング・データアクイジョン・システムを提供します。

+5V単一電源での動作時には、MAX155/MAX156はユニポーラまたはバイポーラ、シングルエンドまたは差動のいずれかでも変換動作します。より広いダイナミック・レンジやグラウンド附近でのバイポーラ変換が必要な場合には、 V_{ss} 電源ピンを-5Vに接続します。

変換はWRピンにパルスを与えることで開始し、RDピンへのパルスによりADC内のRAMデータにアクセスすることができます。双方向インターフェースによりチャネル構成を更新し、出力データを得ることができます。また、ADCを出力のみの動作に配線することも可能です。MAX155は28ピンのDIPおよびワイドSOPパッケージ、MAX156は24ピンナロードIPおよび28ピンワイドSOPパッケージで提供されます。

アプリケーション

位相が重要なデータ・アクイジョン	
振動および波形解析	DSPアナログ入力
ACパワー・メータ	ポータブル・データ・ロガー

ファンクションダイアグラム**特長**


- ◆8つの同時サンプリング・トラック/ホールド入力
- ◆チャネルあたり $3.6\mu s$ の変換時間
- ◆ユニポーラまたはバイポーラ入力
- ◆シングルエンドまたは差動入力
- ◆混在入力構成も可能
- ◆+2.5V内部リファレンス
- ◆+5V単一またはデュアル±5V電源動作

型番

PART	TEMP. RANGE	PIN-PACKAGE	ERROR (LSBs)
MAX155ACPI	0°C to +70°C	28 Plastic DIP	±1/2
MAX155BCPI	0°C to +70°C	28 Plastic DIP	±1
MAX155ACWI	0°C to +70°C	28 Wide SO	±1/2
MAX155BCWI	0°C to +70°C	28 Wide SO	±1
MAX155BC/D	0°C to +70°C	Dice*	±1

Ordering information continued on last page.

* Contact factory for dice specifications.

ピン配置

MAX156 on last page

同時T/Hおよびリファレンス付き 8/4チャネルADC

ABSOLUTE MAXIMUM RATINGS

VDD to AGND	-0.3V, +6V
VDD to DGND	-0.3V, +6V
AGND to DGND	-0.3V, VDD +0.3V
VSS to AGND	+0.3V, -6V
VSS to DGND	+0.3V, -6V
CS, WR, RD, CLK, MODE to DGND	-0.3V, VDD +0.3V
BUSY, D0-D7 to DGND	-0.3V, VDD +0.3V
REFOUT to AGND	-0.3V, VDD +0.3V
REFIN to AGND	-0.3V, VDD +0.3V
AIN to AGND	Vss -0.3V, VDD +0.3V
Output Current (REFOUT)	30mA

Continuous Power Dissipation ($T_A = +70^\circ\text{C}$)

24-Pin Plastic DIP (derate 8.7mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	696mW
24-Pin Cerdip (derate 12.5mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	1000mW
28-Pin Plastic DIP (derate 9.09 mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	727mW
28-Pin Wide SO (derate 12.5mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	1000mW
28-Pin Cerdip (derate 16.67mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$)	1333mW

Operating Temperature Ranges:

MAX155/MAX156_C	0°C to $+70^\circ\text{C}$
MAX155/MAX156_E	-40°C to $+85^\circ\text{C}$
MAX155_MJ	-55°C to $+125^\circ\text{C}$

Storage Temperature Range -65°C to $+160^\circ\text{C}$

Lead Temperature (soldering, 10 sec) +300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

($\text{VDD} = +5\text{V}$, $\text{REFIN} = +2.5\text{V}$, External Reference, $\text{AGND} = \text{DGND} = 0\text{V}$, $\text{VSS} = 0\text{V}$ or -5V , $f_{\text{CLK}} = 5\text{MHz}$ External, Unipolar Range, Single-Ended Mode, $T_A = \text{TMIN}$ to TMAX , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
ACCURACY (Note 1)						
Resolution			8			Bits
Integral Linearity Error		MAX15_A	$\pm 1/2$			LSB
No Missing Codes Resolution		Guaranteed monotonic	8			Bits
Offset Error (Unipolar)		MAX15_A	$\pm 1/2$			LSB
Offset Error (Bipolar)		MAX15_A	± 1			LSB
Gain Error		Unipolar	MAX15_A	± 1		LSB
			MAX15_B	± 1		
		Bipolar	MAX15_A	± 1		LSB
			MAX15_B	± 2		
Channel-to-Channel Matching			MAX15_A	$\pm 1/2$		LSB
			MAX15_B	± 1		
DYNAMIC PERFORMANCE ($\text{VIN} = 50\text{kHz}$, 2.5Vp-p sine wave sampled at 220ksamples/sec)						
Signal-to-Noise and Distortion Ratio	SINAD		MAX15_A	48		dB
			MAX15_B	47		
Total Harmonic Distortion	THD			-60		dB
Spurious-Free Dynamic Range	SFDR			-62		
Small-Signal Bandwidth				4		MHz
Aperture Delay				20		ns
Aperture Delay Matching (Note 2)				4		ns

同時T/Hおよびリファレンス付き 8/4チャネルADC

MAX155/MAX156

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +5V$, $REFIN = +2.5V$, External Reference, $AGND = DGND = 0V$, $VSS = 0V$ or $-5V$, $f_{CLK} = 5MHz$ External, Unipolar Range, Single-Ended Mode, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
ANALOG INPUT							
Voltage Range Unipolar, Single-Ended		AIN_+(+) to AGND	0	VREF		V	
Unipolar, Differential		AIN_+(+) to AIN_(-)	0	VREF			
Bipolar, Single-Ended		AIN_+(+) to AGND	-VREF	VREF			
Bipolar, Differential		AIN_+(+) to AIN_(-)	-VREF	VREF			
Common-Mode Range		Differential mode	VSS	VDD			
DC Input Impedance		AIN = VDD	10			MΩ	
REFERENCE INPUT							
REFIN Range (for specified performance) (Note 2)			2.375	2.500	2.625	V	
IREF		REFIN = 2.5V		1		mA	
REFERENCE OUTPUT ($C_L = 4.7\mu F$)							
Output Voltage		$I_L = 0mA$	$T_A = +25^\circ C$	2.44	2.50	2.56	V
			$T_A = T_{MIN}$ to T_{MAX}	2.38	2.50	2.62	
Load Regulation		$T_A = +25^\circ C$, $I_{OUT} = 0mA$ to $10mA$			-10	mV	
Power-Supply Sensitivity		$T_A = +25^\circ C$, $V_{DD} = 5V \pm 5\%$		± 1	± 3	mV	
Temperature Drift				± 100		ppm/°C	
LOGIC INPUTS (Mode = Open Circuit)							
CS , \overline{RD} , \overline{WR} , CLK , D0-D7 (when inputs)	VIL			0.8		V	
Input Low Voltage							
Input High Voltage	VIH			2.4			
Input Current	IIN				± 10	μA	
Input Capacitance (Note 2)	CIN				15	pF	
MODE	VIL			0.5		V	
Input Low Voltage	VIH		$V_{DD} - 0.5$				
Input High Voltage	VMID		$V_{DD}/2 - 0.5$	$V_{DD}/2 + 0.5$			
Input Mid-Level Voltage	VFLT			$V_{DD}/2$			
Input Floating Voltage	IIN			± 50	± 100	μA	
LOGIC OUTPUTS							
BUSY, D0-D7 Output Low Voltage	VOL	$I_{OUT} = 1.6mA$		0.4		V	
Output High Voltage	VOH	$I_{OUT} = -360\mu A$	4				
D0-D7 Floating State Leakage					± 10	μA	
Floating State Output Capacitance (Note 2)	COUT				15	pF	
Conversion Time		$f_{CLK} = 5MHz$, single channel		3.6	3.8	μs	

同時T/Hおよびリファレンス付き 8/4チャネルADC

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +5V$, $REFIN = +2.5V$, External Reference, $AGND = DGND = 0V$, $V_{SS} = 0V$ or $-5V$, $f_{CLK} = 5MHz$ External, Unipolar Range, Single-Ended Mode, $TA = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS	
POWER REQUIREMENTS								
Positive Power-Supply Voltage	V_{DD}			4.75		5.25	V	
Positive Power-Supply Current	I_{DD}	PD = 0	MAX155	18	24		mA	
			MAX156	9	12			
Negative Power-Supply Current	I_{SS}	PD = 1	CLK, CS, WR, RD = 0V or V_{DD} ; DOUT = 0V or V_{DD}	25	100		μA	
Negative Power-Supply Voltage	V_{SS}			0		-5	V	
Power-Supply Rejection (change in full-scale error)		PD = 0		2	50		μA	
		PD = 1		2	50			
		$V_{DD} = 5V \pm 5\%$, $V_{SS} = 0V$		± 0.1	± 0.25		LSB	
		$V_{DD} = 5V$, $V_{SS} = -5V \pm 5\%$		± 0.1				

TIMING CHARACTERISTICS (Note 3, Figures 1-7)

($V_{DD} = +5V$, $REFIN = +2.5V$, External Reference, $AGND = DGND = 0V$, $V_{SS} = 0V$ or $-5V$, $TA = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
CS to WR Setup Time	t_{CWS}			0			ns
CS to WR Hold Time	t_{CWH}			0			ns
CS to RD Setup Time	t_{CRS}			0			ns
CS to RD Hold Time (Note 2)	t_{CRH}			0			ns
WR Low Pulse Width	t_{WR}	MAX15_C/E		100	2000		ns
		MAX155M		120	2000		
RD Low Pulse Width	t_{RDL}	MAX15_C/E		100			ns
		MAX155M		120			
RD High Pulse Width (Note 2)	t_{RDH}	MAX15_C/E		180			ns
		MAX155M		200			
WR to RD Delay (Note 2)	t_{WRD}	MAX15_C/E		280			ns
		MAX155M		300			
WR to BUSY Low Delay	t_{WBD}	MAX15_C/E			220		ns
		MAX155M			240		
BUSY High to WR Delay (to update configuration register) (Notes 2, 3)	t_{BWD}			50			ns
CLK to WR Delay (acquisition time) (Note 2)	t_{ACQ}			800			ns
BUSY High to RD Delay (Notes 2, 3)	t_{BRD}			50			ns
Address-Setup Time	t_{AS}			120			ns
Address-Hold Time	t_{AH}			0			ns

同時T/Hおよびリファレンス付き 8/4チャネルADC

MAX155/MAX156

TIMING CHARACTERISTICS (continued) (Note 3, Figures 1-7)

($V_{DD} = +5V$, $REFIN = +2.5V$, External Reference, $AGND = DGND = 0V$, $V_{SS} = 0V$ or $-5V$, $TA = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
RD to Data Valid (Note 4)	tDV	MAX15_C/E	100			ns
		MAX155M	120			
RD to Data Three-State Output (Note 5)	tTR	MAX15_C/E	80			ns
		MAX155M	100			
CLK to BUSY Delay (Note 2)	tCB		100	300		ns
CLK Frequency			0.5	5.0		MHz

Note 1: $V_{DD} = +5V$, $REFIN = +2.5V$, $V_{SS} = 0V$. Performance at $\pm 5\%$ power-supply tolerance is guaranteed by Power-Supply Rejection test.

Note 2: Guaranteed by design, not production tested.

Note 3: All input control signals are specified with $t_r = t_f = 20\text{ns}$ (10% to 90% of $+5V$) and timed from a $+1.6V$ voltage level. Output signals are timed from V_{OH} and V_{OL} .

Note 4: t_{DV} is the time required for an output to cross $+0.8V$ or $+2.4V$ measured with load circuit of Figure 1.

Note 5: t_{TR} is the time required for the data lines to change $0.5V$, measured with load circuits of Figure 2.




図1. データアクセス・タイミング用負荷回路




図2. トライステート出力タイミング用負荷回路




図3. ライトおよびリード・タイミング

同時T/Hおよびリファレンス付き 8/4チャネルADC

端子説明

MAX155		MAX156		名 称	機 能
DIP/SO	DIP	SO			
1	23	26	AIN3	サンプリング・アナログ入力、チャネル3	
2	24	28	AIN2	サンプリング・アナログ入力、チャネル2	
3	1	2	AIN1	サンプリング・アナログ入力、チャネル1	
4	2	4	AIN0	サンプリング・アナログ入力、チャネル0	
5	3	5	MODE	マルチプレクサおよびコンバータのモード設定用。表4参照。	
6	4	6	VSS	負電源。拡張入力レンジにはV _{ss} に-5Vを入力。	
7	5	7	CS	\overline{RD} 、 \overline{WR} の認識には、チップセレクト入力を“ロー”とする必要があります。	
8	6	8	RD	リード入力により、RAM内のデータを連続的に読みます。	
9	7	9	WR	ライト入力の立上りエッジによって変換を開始し、チャネル設定レジスタを更新します。 立下りエッジにおいて入力をサンプルします。	
10	8	10	BUSY	変換の実行中、この出力は“ロー”となります。	
11	9	11	CLK	外部クロック入力。	
12	10	12	D7/ALL	トライステート・データ出力ビット7(MSB)/連続または指定変換	
13	11	13	D6/DIFF	トライステート・データ出力ビット6/シングルエンドまたは差動選択	
14	12	14	DGND	デジタル・グランド	
15	13	15	D5/BIP	トライステート・データ出力ビット5/ユニポーラまたはバイポーラ変換	
16	14	16	D4/INH	トライステート・データ出力ビット4/変換禁止入力。	
17	15	17	D3/PD	トライステート・データ出力ビット3/パワーダウン入力。	
18	16	18	D2/A2	トライステート・データ出力ビット2/RAMアドレス・ビットA2(MAX155のみ)。	
19	17	19	D1/A1	トライステート・データ出力ビット1/RAMアドレス・ビットA1	
20	18	20	D0/A0	トライステート・データ出力ビット0/RAMアドレス・ビットA0	
21	19	21	REFOUT	リファレンス出力、+2.5V。	
22	20	22	REFIN	リファレンス入力、通常+2.5V。	
23	21	23	AGND	アナログ・グランド。	
24	22	24	VDD	電源電圧、通常+5V。	
25-28	—	—	AIN7-4	サンプリング・アナログ入力、チャネル7~4。	
—	—	1, 3, 25, 27	N.C.	内部接続なし。フローティング・ピン。	

詳細

A/Dコンバータの動作

MAX155/MAX156は、 $3.6\mu s$ の逐次比較ADCと8/4チャネルのトラック/ホールド(T/H)入力を備えています。変換が開始すると、すべてのAIN入力が同時にサンプルされます。そのチャネルが変換のために選択されているかどうかにかかわらず、全てのチャネルのサンプルが行われます。単一チャネルまたは複数チャネルのいずれかの変換が要求され、チャネル設定が組み合わされます。そして、ADCの変換結果は内部RAMに格納されます。

ハードワイヤード・モード（“マルチプレクサとA/Dコンバータ”的節を参照）では、一つのライト動作によって複数チャネル変換が開始します。I/O(入出力)モードでは、チャネル選択を設定レジスタにロードすることにより、変換前に複数チャネル設定が行われます。このレジスタは、シングルエンド/差動、ユニポーラ/バイポーラ（図9）、パワーダウ

ンその他の機能の選択にも用います。各チャネルの選択には、独立したライト動作が必要ですが（つまり、8チャネルに対して8回のライト）、ライトの実行は電源投入後のみです。必要なチャネル設定を一度ロードすれば、マルチプレクサ（MUX）を再設定することなく、各ライト動作により選択された全てのチャネルの変換が実行されます。I/Oモードではより多くのライト動作が必要ですが、ハードワイヤード・モードに比べてよりフレキシブルです。

変換結果にアクセスする際には、連続的なRDパルスによりRAMの内容をチャネル0から順に読み出すことができます。RAMアドレス・カウンタは、各RDパルスによって増加され、複数チャネル変換ではWRが“ロー”になると0にリセットされます。任意のRAMロケーションを読み出す場合には、RAMアドレス（A0～A2）をロードしながらINHに“1”を書き込み、その後リード動作を実行します。

表1. マルチプレクサの設定

端子*	入力	機能
D0/A0 D1/A1 D2/A2	1 or 0	A0～A2は以下に説明するマルチプレクサの設定のためのチャネルを選択します。または、RDに続く読み込みのためのRAMアドレスを選択します。
D3/PD	0	通常のADC動作
	1	パワーダウンにより、消費電流が低減されます。パワーダウン中は、設定データはロードされ、保持されます。
D4/INH	0	WRが“ハイ”に立上がる時、変換を開始します。
	1	WRが“ハイ”に立上がる時、変換を禁止します。変換を開始することなく、MUXの設定のロードやRAM内容へのアクセスが可能となります。
D5/BIP**	0	A0～A2で指定されるチャネルのユニポーラ変換（図9a）。入力レンジ=0V～VREF。
	1	A0～A2で指定されるチャネルのバイポーラ変換（図9b）。入力レンジ=±VREF。
D6/DIFF**	0	A0～A2で指定されるチャネルのシングルエンド設定（表2参照）。
	1	A0～A2で指定されるチャネルの差動設定（表2参照）。
D7/ALL	0	設定済みの全てのチャネルが変換されます。データは最も番号の小さな設定済みチャネルから、RDパルスによって順に読み出します。
	1	A2～A0で指定されるチャネルのみが変換されます。単一のRDパルスによって、この変換結果を読み出します。

* 設定入力は、データ出力D0～D7と共通のピンを用います。この表ではD0～D7の機能については解説していません。

** DIFFおよびBIPは設定時の変換には作用しませんが、その後の変換には有効です。

同時T/Hおよびリファレンス付き 8/4チャネルADC

マルチプレクサおよびA/Dの設定

変換は \overline{WR} パルスによって開始します。すべてのチャネルは \overline{WR} の立下りエッジにおいてサンプルされます。MUXの設定データは \overline{WR} の立上りエッジでロードされます。I/Oモード(MODE=オープン)では、A0~A2、ALL、BIPおよびDIFFピンにより、チャネル番号、単一または複数チャネル変換、ユニポーラまたはバイポーラ入力、シングルエンドまたは差動入力の選択を行います(表1)。これらの入力ピンはRAMデータ出力のD0~D7と同じピンを共用しています。もう一つのモードとして、より単純なインターフェースを提供するハードウェアード・モードがあります。このモードではADCのプログラミングを行うことなく一般的なMUXの設定を行うことができます。MODEとV_{ss}のハードウェアード接続によ

り、表4に示す4種類のMUX設定を選択します(「ハードウェアード・モード」を参照)。

\overline{WR} の立上りエッジにおいてMUX設定レジスタが更新され、立下りエッジですべての入力のサンプリングが開始します。チャネル選択は現在の変換に対して有効となりますが、(BIPピンによる)ユニポーラからバイポーラへの変更や(DIFFピンによる)シングルエンドから差動動作への変更は次の \overline{WR} まで有効となりません。このことは、変換を禁止した状態(INH=1)で設定レジスタへの書き込みを行うか、DIFFおよびBIPの変更をI変換だけ前、つまり直前のライト時に行うことによって解決できます。

表2. シングルエンド・チャネル選択(MODE=オープン)

MUXアドレス				シングルエンドのチャネル選択								
A0	A1	A2	DIFF	0	1	2	3	4	5	6	7	AGND
0	0	0	0	+								-
1	0	0	0		*							-
0	1	0	0			*						-
1	1	0	0				*					-
0	0	1	0					+				-
1	0	1	0						+			-
0	1	1	0							+		-
1	1	1	0								+	-

注：黒い部分は、MAX156の動作を示します。

表3. 差動チャネル選択(MODE=オープン)

MUXアドレス				差動のチャネル選択									
A0	A1	A2	DIFF	0	1	2	3	4	5	6	7		
0	0	0	1	+	-								
0	1	0	1		*	*	-						
0	0	1	1					+	-				
0	1	1	1							+	-		
1	0	0	1	-	*								
1	1	0	1			-	*						
1	0	1	1					-	+				
1	1	1	1							-	+		

注：黒い部分は、MAX156の動作を示します。

インターフェース・タイミング

I/Oモード、複数チャネル変換タイミング

I/Oモードは、MODE入力をオープンすることにより選択されます。I/OモードではMUX設定レジスタにより変換の種類が決まります。このレジスタはWRの立上りエッジにおいて更新されます。

表1にすべての変換オプションを示します。例えば、D6/DIFFにおいてはロジック0または1によりシングルエンドもしくは差動変換を選択します。データは一連のWRパルスにより、設定レジスタ内のアドレスされた位置にロードされます。書き込み時にINHが“ハイ”ならば、変換は行われません。設定レジスタにINH=0を書き込むことにより変換が開始します。設定レジスタの内容を変更した場合、“ダミー”の変換が必要となります。これはユニポーラ/バイポーラおよびシングルエンド/差動選択のための変換1回分の遅れによるものです。

毎回の変換の前に設定レジスタを更新する必要はありません。特定のMUX設定は電源投入後に一度だけ実行する必要があります(しかしながら、設定のロードには数回の書き込みが必要です)。MUX設定はその後の変換やパワーダウン(PD=1)時においても保たれるので、ADCが通常動作(PD=0)に戻った時点でも再設定は不要です。設定内容およびRAMデータは、ADCのV_{DD}電源が切断された時のみ失われます。

設定レジスタを更新する際には、INHは最後のWRを除き“ハイ”とすることで、MUXの設定が終るまで変換は開始しません。WRの立下りエッジにおいて、すべての入力チャネルは同時にサンプルを行います。変換の開始と共にBUSYは“ロー”となり、選択されたチャネルの最も小さな番号から順に変換が行われます。BUSYが“ハイ”となると、変換結果はRAM内に格納されます。変換が終了すると、μPはRDパルスによってRAM内容にアクセスすることができます。最初にアクセスされるデータは、最も番号の小さなチャネルの変換結果です。引き続くRDパルスにより、残りのチャネルの変換結果にアクセスします。

設定データにより、一連のRDパルスによって連続的に読み出されるRAMロケーションが決まります。したがって、新しいデータを設定レジスタ内に書込む際には、すべてのRD動作の終了後に行う必要があります。毎回の変換において設定レジスタの内容を更新する必要はありません。読み出しが行われたチャネル数にかかわらず、新しい変換はWRパルスによって開始します(INH=0の場合)。

図4aに、MAX155の8チャネル、ユニポーラ設定におけるタイミングを示します。8チャネルが設定され、それに引き続く8回のRDパルスによりデータにアクセスします。図4bは4チャネル差動変換タイミングを示しており、4個のサンプルされたチャネルと4つのRDパルスで構成されています。矛盾する差動設定がロードされた場合、DIFF=1で最後に選択されたチャネルが差動チャネルの正の入力となります。

I/Oモード、單一チャネル変換タイミング

図5aは單一チャネル(ALL=1)、シングルエンド変換のタイミングを示しており、図5bは差動変換のタイミングを示しています。MODEがオープンの時、設定レジスタはWRの立上りエッジにおいて更新されます。変換開始時にBUSYは“ロー”となり、設定レジスタにより指定されたチャネルが変換されると、“ハイ”に戻ります。変換の要求が單一チャネルのみであっても、WRの立下りエッジにおいて全てのチャネルがサンプルされます。変換の終了時に、μPは指定チャネルの変換結果を單一のRDパルスによって読み出すことができます。それに引き続くRDパルスにおいては、他のRAMアドレス内に残っている以前の変換結果にアクセスできます。読み出されたチャネル数にかかわらず、次の変換はWRパルスによって開始します。

設定レジスタ内のINHおよびA0~A2によりRAM内のロケーションにアクセスします。INH=1とすることにより、変換を開始することなくRAMアドレスポインタの更新を行うことができます。そしてRDパルスにより、アドレスされているRAMの内容を読み出します。

同時T/Hおよびリファレンス付き 8/4チャネルADC





図4a. I/Oモード・タイミング—8チャネルのシングルエンド変換。

同時T/Hおよびリファレンス付き 8/4チャネルADC

MAX155/MAX156



注：電源投入後、上記タイミング・シーケンス前に、次のデータを設定レジスタに書き込むことで、全てのチャネルを差動（この例では、AIN0、2、4、6は+に、AIN1、3、5、7は-）に設定します。4チャネル設定のために、4個のWR（図3参照）が必要です。

A0	A1	A2	PD	INH	BIP	DIFF	ALL
0	0	0	0	1	S	1	0
0	1	0	0	1	S	1	0
0	0	1	0	1	S	1	0
0	1	1	0	1	S	1	0


S = May be selected

このデータが書き込まれた後、全てのチャネルは1個のWRによって、上記タイミング・ダイアグラムが示すように変換されます。INH=0、ALL=0です。

A0	A1	A2	PD	INH	BIP	DIFF	ALL
0	0	0	0	0	S	1	0

図4b. I/Oモード・タイミング—4チャネルの差動変換。

同時T/Hおよびリファレンス付き 8/4チャネルADC




注：次のデータを設定レジスタに書込むことで、シングルエンドのチャネルが変換されます(図3参照)。BIPとDIFFビットは次のWRまで実行されません。

A0	A1	A2	PD	INH	BIP	DIFF	ALL
S	S	S	0	0	S	0	1

S = May be selected

図5a. I/Oモード・タイミングー単一チャネル、シングルエンド変換。



注：次のデータを設定レジスタに書込むことで、差動チャネルが変換されます(図3参照)。BIPとDIFFビットは次のWRまで実行されません。

A0	A1	A2	PD	INH	BIP	DIFF	ALL
S	S	S	0	0	S	1	1

S = May be selected

図5b. I/Oモード・タイミングー単一チャネル、差動変換。

同時T/Hおよびリファレンス付き 8/4チャネルADC

MAX155/MAX156




図6. I/Oモード・タイミング・任意RAMアドレスの読み出し。

ハードワイヤード・モード

単純な応用では、表4に示すようにMODEおよびV_{SS}ピンをハードワイヤード(結線)し、変換の種類を指定することができます。このモードでは、設定レジスタは用いらず、D0～D7上の入力データは無視されます。例えばMODEを“ロー”に結線することで、WRによって8チャネル、シングルエンド変換が開始します。MODEを“ハイ”に結線すると、WRにより4チャネル差動変換が開始します。このモードでは、D0～D7上のデータによって設定レジスタが影響を受けることはありません。これらの変換は表4に示すものと同一です。

アナログ回路について

内部リファレンス

内部2.5Vリファレンス(REFOUT)は、安定化のために4.7μFの電解コンデンサと0.1μFのセラミック・コンデンサを用いてAGNDにバイパスします。

外部リファレンス

REFINに外部電圧リファレンスを接続する場合には、リファレンス出力での発振やADC内部に悪影響を及ぼす変換ノ

表4. ハードワイヤード・モード
マルチプレクサの選択

MODE	V _{SS}	変換の種類
オープン	X	マルチプレクサの設定レジスタにより変換の種類を決定。ハードワイヤーモードではありません。
0	AGND	8チャネル、シングルエンド、ユニポーラ変換
1	AGND	4チャネル、差動、ユニポーラ変換
0	-5V	8チャネル、シングルエンド、バイポーラ変換
1	-5V	4チャネル、差動、バイポーラ変換

イズの発生を防止するため、REFOUTはバイパス(図8b)するか、あるいは動作を停止させる必要があります。外部リファレンスを使用する際に部品点数が重要な場合には、REFOUTをV_{DD}に接続することにより動作を禁止することができます。この場合、未使用の内部リファレンスに接続するバイパス・コンデンサは不要です。REFOUTをV_{DD}に接続した場合での欠点は、パワーダウン電流が規定値よりも約250μA増加することです。

同時T/Hおよびリファレンス付き 8/4チャネルADC




図7a. ハードワイヤード・モード・タイミング——8チャネル・シングルエンド変換




図7b. ハードワイヤード・モード・タイミング——4チャネル差動変換

同時T/Hおよびリファレンス付き 8/4チャネルADC

MAX155/MAX156




図8a. 内部リファレンス




図8b. 外部リファレンス、+2.5Vフルスケール

パワーダウン・モード

MAX155/MAX156は、設定レジスタ内のPDに“1”を書き込むことによりパワーダウン状態とすることができます（表1）。この状態でも、レジスタの内容を更新することも可能で（MUX設定の変更またはパワーダウン・モードからの抜出し）、すべてのレジスタ内容は保存されます。しかしながら、RAMからのデータの読み出しや変換の開始はできません。パワーダウン・コマンドはWRの立上りエッジにおいて有効になります。

消費電流を最小化するため、MAX155/MAX156の内部リファレンスはパワーダウン時にオフとなります。通常動作に復帰した後(PD=0)、リファレンスが4.7μFのバイパス・コンデンサを再充電するための期間として、変換を実行する前に最低5ms必要があります。外部リファレンスを用い、パワーダウン中もリファレンス電圧の供給を続ける場合、PDに“0”をロードした後50μs以内に変換を開始することができます。

バイパス処理

47μFの電解コンデンサと0.1μFのセラミック・コンデンサを用いてV_{DD}とAGNDをバイパスする必要があります。グランド以下の入力信号が想定される場合、負電源が必要です。この場合にはV_{SS}は、4.7μFと0.1μFの組み合せによってAGNDにバイパスしてください。

内部リファレンスは、4.7μFと0.1μFの組み合せを必要とします。外部リファレンスを用いる場合、4.7μFのコンデンサを用いて素子の近くでREFINをAGNDにバイパスします。外部リファレンスを用いる場合でも、REFOUTはバイパスするか、あるいはV_{DD}に接続する必要があります。

トランク/ホールド・アンプ

MAX155/MAX156のT/Hアンプは高い入力インピーダンスを持つため、通常、入力のバッファリングは不要です。すべてのT/Hは同時にサンプルします。最良の結果を得るために、アナログ入力は電源電位(V_{DD}、V_{SS})を50mV以上越えないようにする必要があります。

T/Hが入力信号を捉えるために必要なチャネルあたりの時間は、チャネルの入力容量が充電されるまでの時間の関数です。入力信号のソース・インピーダンスが高い場合、アクイジョンに要する時間は長くなり、より長い変換間隔を許容する必要が生じます。アクイジョン時間は、次の式によって算出します。

$$t_{ACQ} = 8(R_S + R_{IN}) \times 4pF \quad (\text{ただし、必ず } 800\text{ns以上})$$

ここで、R_{IN}=15kΩ、R_S=ADC入力信号のソース・インピーダンスです。

変換時間

変換時間は、次式によって算出します。

$$t_{CONV} = (9 \times N \times 2) / f_{CLK}$$

ここで、Nは変換を行うチャネル数です。この式は1クロック・サイクルの不確実性を含んでいます。単一チャネル、5MHzクロック時の変換時間は、 $(9 \times 1 \times 2) / 5\text{MHz} = 3.6\mu\text{s}$ となります。MAX155では、8チャネル時の最大変換時間は、 $(9 \times 8 \times 2) / 5\text{MHz} = 28.8\mu\text{s}$ です。6入力に設定されている応用例（図10）では、変換時間は $(9 \times 6 \times 2) / 5\text{MHz} = 21.6\mu\text{s}$ です。

同時T/Hおよびリファレンス付き 8/4チャネルADC




図9a. 伝達関数—ユニポーラ動作




図9b. 伝達関数—バイポーラ動作

アプリケーション情報

9ビットA/D変換

I/Oモードでは、逆入力極性のユニポーラ差動変換を2回実行することにより(最初にAIN0 [+]とAIN1 [-]、次にAIN0 [-]とAIN1 [+])、9ビット目の分解能を得ることができます。入力チャネルの極性を変更するためには、A0ビットのみを変更する必要があります(表3)。符号反転は、1サイクルの変換遅延を伴わずに、書き込み時に起ります。差動入力信号では、2つの変換のうちの1つの結果は0であり、もう一方が8ビットのデータになります。入力極性は、8ビットの結果とともに、9番目の(符号)ビットになります。この方法で4つチャネルを測定することができます。このテクニックの大きな欠点は、2回の独立したサンプルが必要なことから、MAX155/MAX156のもつ多くのサンプリング機能が活かせないことです。

2つの9ビット・チャネルのみが必要な場合には、逆の入力極性をもつ2つの独立した差動チャネルを接続し、同時に両方の入力ペアのサンプルを行うことができます。この方法では、MAX155/MAX156のもつ同時サンプリングの利点を活かすことができます。

標準的なI/Oモードの応用

この例におけるMAX155/MAX156のアドレスおよび設定入力は、表2、3での必要なチャネル設定を選択することによって決定されます。図10に表5での構成概要を図示します。

表5. 標準的なマルチプレクサ設定

A2	A1	A0	DIFF	BIP	機能
0	0	1	1	1	チャネル(1, 0)、差動、バイポーラ
0	1	0	0	0	チャネル2、シングルエンド、ユニポーラ
0	1	1	0	1	チャネル3、シングルエンド、バイポーラ
1	0	0	0	1	チャネル4、シングルエンド、バイポーラ
1	0	1	0	0	チャネル5、シングルエンド、ユニポーラ
1	1	0	1	0	チャネル(6, 7)、差動、ユニポーラ

同時T/Hおよびリファレンス付き 8/4チャネルADC

MAX155/MAX156

I/OモードでのA/D変換の手順は次のようにになります。

1. 表2および表3の内容に基づくデータを設定レジスタ内にロードすることにより、MUXの設定を行います(INH=1、MODE=オープン)。この例では電源投入後に(表5に示す各アドレスとデータ設定を)、6回のライト動作によりロードします。
2. WRパルス(INH=0)によりすべての選択されたチャネルをサンプルし、設定レジスタ内のどこか1つのアドレスを更新または書替えます。

この手順2の書き込み動作は、手順1の最後のWRにおいてINHに“0”をロードすることによりスキップ可能です。そして6番目のWRにおいて変換が開始します。6番目のWRによって変換を開始する場合には、この書き込み動作においてDIFF

とBIPを変更することはできません。変換が開始すると、BUSYが“ロー”となり選択されているチャネルが順に変換されます。変換結果はRAMに格納され、BUSYが“ハイ”に戻り次第読み出すことができます。

3. データをRAMから読み出す際には、INH=“ロー”としRDストローブを与えます。この例(図10)での6チャネル構成では、6回のRDパルスによって差動チャネル(1, 0)から始まるすべてのデータにアクセス可能です。さらにRDパルスを与えると、最小チャネル番号のデータに再度アクセスします。
4. 同じMUX設定で新しい変換サイクルを開始するためには、手順2と手順3を繰り返し実施します。




図10. MAX155/MAX156の標準動作回路

同時T/Hおよびリファレンス付き 8/4チャネルADC

型番（続き）_____


PART	TEMP. RANGE	PIN-PACKAGE	ERROR (LSBs)
MAX155AEPI	-40°C to +85°C	28 Plastic DIP	±1/2
MAX155BEPI	-40°C to +85°C	28 Plastic DIP	±1
MAX155AEWI	-40°C to +85°C	28 Wide SO	±1/2
MAX155BEWI	-40°C to +85°C	28 Wide SO	±1
MAX155AMJI	-55°C to +125°C	28 CERDIP**	±1/2
MAX155BMJI	-55°C to +125°C	28 CERDIP**	±1
MAX156ACNG	0°C to +70°C	24 Plastic DIP [†]	±1/2
MAX156BCNG	0°C to +70°C	24 Plastic DIP [†]	±1
MAX156ACWI	0°C to +70°C	28 Wide SO	±1/2
MAX156BCWI	0°C to +70°C	28 Wide SO	±1
MAX156BC/D	0°C to +70°C	Dice*	±1
MAX156AENG	-40°C to +85°C	24 Plastic DIP [†]	±1/2
MAX156BENG	-40°C to +85°C	24 Plastic DIP [†]	±1
MAX156AEWI	-40°C to +85°C	28 Wide SO	±1/2
MAX156BEWI	-40°C to +85°C	28 Wide SO	±1

* Contact factory for dice specifications.

** Contact factory for availability and processing to MIL-STD-883.


† Narrow

ピン配置（続き）_____



同時T/Hおよびリファレンス付き 8/4チャネルADC

チップ構造図




NOTE: LABELS IN () ARE FOR MAX156.

MAX155 / MAX156

同時T/Hおよびリファレンス付き 8/4チャネルADC


パッケージ



28 Lead Plastic DIP (PI)

$\theta_{JA} = 110^\circ\text{C}/\text{W}$

$\theta_{JC} = 50^\circ\text{C}/\text{W}$



28 Lead Small Outline, Wide (WI)

$\theta_{JA} = 80^\circ\text{C}/\text{W}$

$\theta_{JC} = 45^\circ\text{C}/\text{W}$

販売代理店

マキシム・ジャパン株式会社

〒169 東京都新宿区西早稲田3-30-16(ホリゾン1ビル)
TEL.(03)3232-6141 FAX.(03)3232-6149

Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

— Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408) 737-7600