

Evaluation Kit
Available

MAXIM

+3V、8ビット
1 μ Aパワーダウン機能付ADC

MAX152

概要


MAX152は高速、マイクロプロセッサ(μ P)コンパチブルな8ビット・アナログ-デジタル・コンバータ(ADC)で、ハーフフラッシュ技術の採用により、1.8 μ sの変換時間と400kサンプル/秒(kps)のディジタル・レートを実現しています。この製品は、+3V単一または±3Vデュアル電源で動作し、ユニポーラおよびバイポーラ入力のいずれも可能です。POWERDOWNピンにより、標準消費電流を1 μ Aに抑えることができます。そして、パワーダウン状態から復帰し入力信号を収集するのに要する時間は900ns以下であるため、バーストモードの入力信号を扱う用途では消費電流をかなり抑えることができます。

MAX152はDCおよびダイナミック動作についてテストされています。この製品の μ Pインターフェースは、外付け部品を用いることなくメモリとしてもI/Oポートとしても利用可能です。データ出力は、ラッチ付きの3ステート・バッファ回路を用いており、 μ Pのデータ・バスやシステム入力・ポートに直接接続することができます。ADCの入力/リファレンスの構成により、レシオメトリック動作が可能です。完全実装された評価キットにより、最良のPCボードレイアウトを提供し、プロトタイプ製作と設計をスピードアップできます。

アプリケーション

| | |
|--------------------|-------------|
| セルラー電話 | ディジタル信号処理 |
| 携帯用無線器 | テレコミュニケーション |
| 電池駆動システム | 高速サーボ・ループ |
| バーストモード・データ・アクイジョン | |

ファンクションダイアグラム



特長

- ◆ 電源電圧: +3.0V ~ +3.6V
- ◆ 変換時間: 1.8 μ s
- ◆ パワーアップ時間: 900ns
- ◆ 内蔵トラック/ホールド
- ◆ スループット: 400kps
- ◆ 低消費電力: 1.5mA (動作モード)
1 μ A (パワーダウン・モード)
- ◆ フルパワー帯域幅: 300kHz
- ◆ 20ピンDIP、SOPおよびSSOPパッケージ
- ◆ 外付けクロック不要
- ◆ ユニポーラ/バイポーラ入力
- ◆ レシオメトリックなリファレンス入力
- ◆ 2.7Vバージョンも可能


型番

| PART | TEMP. RANGE | PIN-PACKAGE |
|-----------|-----------------|----------------|
| MAX152CPP | 0°C to +70°C | 20 Plastic DIP |
| MAX152CWP | 0°C to +70°C | 20 Wide SO |
| MAX152CAP | 0°C to +70°C | 20 SSOP |
| MAX152C/D | 0°C to +70°C | Dice* |
| MAX152EPP | -40°C to +85°C | 20 Plastic DIP |
| MAX152EWP | -40°C to +85°C | 20 Wide SO |
| MAX152EAP | -40°C to +85°C | 20 SSOP |
| MAX152MJP | -55°C to +125°C | 20 CERDIP** |

* Contact factory for dice specifications.

** Contact factory for availability and processing to MIL-STD-883

ピン配置



MAXIM

MAXIM is a registered trademark of Maxim Integrated Products.

+3V、8ビット 1µAパワーダウン機能付ADC

ABSOLUTE MAXIMUM RATINGS

| | |
|-------------------------------|--|
| V _{DD} to GND | -0.3V to +7V |
| V _{SS} to GND | +0.3V to -7V |
| Digital Input Voltage to GND | -0.3V, (V _{DD} + 0.3V) |
| Digital Output Voltage to GND | -0.3V, (V _{DD} + 0.3V) |
| VREF+ to GND | (V _{SS} - 0.3V) to (V _{DD} + 0.3V) |
| VREF- to GND | (V _{SS} - 0.3V) to (V _{DD} + 0.3V) |
| V _{IN} to GND | (V _{SS} - 0.3V) to (V _{DD} + 0.3V) |

| | |
|---|-------|
| Continuous Power Dissipation (T _A = +70°C) | |
| Plastic DIP (derate 11.11mW/°C above +70°C) | 889mW |
| Wide SO (derate 10.00mW/°C above +70°C) | 800mW |
| SSOP (derate 8.00mW/°C above +70°C) | 640mW |
| CERDIP (derate 11.11mW/°C above +70°C) | 889mW |

| | |
|-------------------------------------|-----------------|
| Operating Temperature Ranges: | |
| MAX152C | 0°C to +70°C |
| MAX152E | -40°C to +85°C |
| MAX152MJP | -55°C to +125°C |
| Storage Temperature Range | -65°C to +150°C |
| Lead Temperature (soldering, 10sec) | +300°C |

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(Unipolar input range, V_{DD} = 3.0V to 3.6V, GND = 0V, V_{SS} = GND, VREF+ = 3.0V, VREF- = GND, specifications are given for RD mode (pin 7 = GND), T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

| PARAMETER | SYMBOL | CONDITIONS | MIN | TYP | MAX | UNITS |
|---------------------------------------|------------------|--|-----------------|-----------------|-------|-------|
| ACCURACY (Note 1) | | | | | | |
| Resolution | N | | 8 | | | Bits |
| Total Unadjusted Error | TUE | Unipolar range | | ±1 | | LSB |
| Differential Nonlinearity | DNL | No-missing-codes guaranteed | | ±1 | | LSB |
| Zero-Code Error (Note 2) | | Unipolar and bipolar modes | | ±1 | | LSB |
| Full-Scale Error (Note 2) | | Unipolar and bipolar modes | | ±1 | | LSB |
| DYNAMIC PERFORMANCE (Note 3) | | | | | | |
| Signal-to-Noise Plus Distortion Ratio | S/(N+D) | MAX152C/E, f _{SAMPLE} = 400kHz, f _{IN} = 30.273kHz | 45 | | | dB |
| | | MAX152M, f _{SAMPLE} = 340kHz, f _{IN} = 30.725kHz | 45 | | | |
| Total Harmonic Distortion | THD | MAX152C/E, f _{SAMPLE} = 400kHz, f _{IN} = 30.273kHz | | -50 | | dB |
| | | MAX152M, f _{SAMPLE} = 340kHz, f _{IN} = 30.725kHz | | -50 | | |
| Spurious-Free Dynamic Range | | MAX152C/E, f _{SAMPLE} = 400kHz, f _{IN} = 30.273kHz | 50 | | | dB |
| | | MAX152M, f _{SAMPLE} = 340kHz, f _{IN} = 30.725kHz | 50 | | | |
| Input Full-Power Bandwidth | | V _{IN} = 3.0V _{p-p} | 0.3 | | | MHz |
| Maximum Input Slew Rate, Tracking | | | 0.28 | 0.5 | | V/µs |
| ANALOG INPUT | | | | | | |
| Input Voltage Range | V _{IN} | | | VREF- | VREF+ | V |
| Input Leakage Current | I _{IN} | V _{SS} < V _{IN} < V _{DD} | | | ±3 | µA |
| Input Capacitance | C _{IN} | | | 22 | | pF |
| REFERENCE INPUT | | | | | | |
| Reference Resistance | R _{REF} | | 1 | 2 | 4 | kΩ |
| VREF+ Input Voltage Range | | | VREF- | V _{DD} | | V |
| VREF- Input Voltage Range | | | V _{SS} | VREF+ | | V |

ELECTRICAL CHARACTERISTICS (continued)

(Unipolar input range, $V_{DD} = 3.0V$ to $3.6V$, $GND = 0V$, $V_{SS} = GND$, $VREF+ = 3.0V$, $VREF- = GND$, specifications are given for RD mode (pin 7 = GND), $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

| PARAMETER | SYMBOL | CONDITIONS | MIN | TYP | MAX | UNITS |
|--------------------------------------|-----------|-------------------------------------|---|-------|------|-------|
| LOGIC INPUTS | | | | | | |
| Input High Voltage | V_{INH} | CS, WR, RD, PWRDN | 2.0 | | | V |
| | | MODE | 2.4 | | | |
| Input Low Voltage | V_{INL} | CS, WR, RD, PWRDN | | 0.66 | | V |
| | | MODE | | 0.8 | | |
| Input High Current | I_{INH} | CS, RD, PWRDN | | ±1 | | μA |
| | | WR | | ±3 | | |
| | | MODE | 15 | 100 | | |
| Input Low Current | I_{INL} | CS, WR, RD, PWRDN, MODE | | ±1 | | μA |
| Input Capacitance (Note 4) | C_{IN} | CS, WR, RD, PWRDN, MODE | 5 | 8 | | pF |
| LOGIC OUTPUTS | | | | | | |
| Output Low Voltage | V_{OL} | INT, D0-D7, $I_{SINK} = 20\mu A$ | 0.1 | | | V |
| | | INT, D0-D7, $I_{SINK} = 400\mu A$ | 0.4 | | | |
| | | RDY, $I_{SINK} = 1mA$ | 0.4 | | | |
| Output High Voltage | V_{OH} | INT, D0-D7, $I_{SOURCE} = 20\mu A$ | $V_{DD}-0.1$ | | | V |
| | | INT, D0-D7, $I_{SOURCE} = 400\mu A$ | $V_{DD}-0.4$ | | | |
| Floating-State Current | I_{LKG} | D0-D7, RDY | | ±3 | | μA |
| Floating Capacitance (Note 4) | C_{OUT} | D0-D7, RDY | 5 | 8 | | pF |
| POWER REQUIREMENTS | | | | | | |
| Positive Supply Voltage | V_{DD} | | 3.0 | 3.6 | | V |
| Negative Supply Voltage | V_{SS} | Unipolar operation | | GND | | V |
| | | Bipolar operation (Note 2) | -3.6 | -3.0 | | |
| Positive Supply Current | I_{DD} | $V_{DD} = 3.6V$ | MAX152C, CS = RD = 0, PWRDN = V_{DD} | 2.5 | 5 | mA |
| | | | MAX152E/M, CS = RD = 0, PWRDN = V_{DD} | 2.5 | 6 | |
| | | $V_{DD} = 3.0V$ | MAX152C, CS = RD = 0, PWRDN = V_{DD} | 1.5 | 3 | |
| | | | MAX152E/M, CS = RD = 0, PWRDN = V_{DD} | 1.5 | 3.5 | |
| Power-Down V_{DD} Current (Note 5) | | CS = RD = V_{DD} , PWRDN = 0 | MAX152C/E/M | 1 | 50 | μA |
| Negative Supply Current | I_{SS} | CS = RD = 0, PWRDN = V_{DD} | | 1 | 50 | μA |
| Power-Down V_{SS} Current | | CS = RD = V_{DD} , PWRDN = 0 | | 1 | 25 | μA |
| Power-Supply Rejection | PSR | $V_{DD} = 3.3V \pm 10\%$ | | ±1/16 | ±1/4 | LSB |

Note 1: Accuracy measurements performed at $V_{DD} = 3.0V$, unipolar mode. Operation over supply range is guaranteed by power-supply rejection test.

Note 2: Bipolar tests are performed with $VREF+ = +1.5V$, $VREF- = -1.5V$, $V_{SS} = -3.0V$.

Note 3: Unipolar input range, $V_{IN} = 3.0V_{P-P}$, WR-RD mode, $V_{DD} = 3.0V$

Note 4: Guaranteed by design.

Note 5: Power-down current increases if control inputs are not driven to ground or V_{DD} .

+3V、8ビット 1μAパワーダウン機能付ADC

MAX152

TIMING CHARACTERISTICS

(Unipolar input range, $V_{DD} = 3V$, $V_{SS} = 0V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 6)

| PARAMETER | SYMBOL | CONDITIONS | ALL GRADES | | | $T_A = T_{MIN}$ to T_{MAX} | $T_A = T_{MIN}$ to T_{MAX} | MAX152M | UNITS |
|-------------------------------------|-------------|---|------------|-----------------|------|------------------------------|------------------------------|-----------------|-------|
| | | | MIN | TYP | MAX | | | | |
| Conversion Time (WR-RD Mode) | t_{CWR} | $t_{RD} < t_{INTL}$, $C_L = 100pF$ | | 1.8 | | 2.06 | | 2.4 | μs |
| Conversion Time (RD Mode) | t_{CRD} | | | 2.0 | | 2.3 | | 2.6 | μs |
| Power-Up Time | t_{UP} | | | 0.9 | | 1.2 | | 1.4 | μs |
| CS to RD, WR Setup Time | t_{CSS} | | 0 | | | 0 | | 0 | ns |
| CS to RD, WR Hold Time | t_{CSH} | | 0 | | | 0 | | 0 | ns |
| CS to RDY Delay | t_{RDY} | $C_L = 50pF$, $R_L = 5.1k\Omega$ to V_{DD} | | 100 | | 120 | | 140 | ns |
| Data Access Time (RD Mode) (Note 7) | t_{ACCO} | $C_L = 100pF$ | | $t_{CRD} + 100$ | | $t_{CRD} + 130$ | | $t_{CRD} + 150$ | ns |
| RD to INT Delay (RD Mode) | t_{INTH} | $C_L = 50pF$ | 100 | 160 | | 170 | | 180 | ns |
| Data Hold Time (Note 8) | t_{DH} | | | 100 | | 130 | | 150 | ns |
| Delay Time Between Conversions | t_P | | 450 | | | 600 | | 700 | ns |
| WR Pulse Width | t_{WR} | | 0.6 | 10 | 0.66 | 10 | 0.8 | 10 | μs |
| Delay Time Between WR and RD Pulses | t_{RD} | | 0.8 | | | 0.9 | | 1.0 | μs |
| RD Pulse Width | t_{READ1} | WR-RD mode, determined by t_{ACC1} (Figure 6) | 400 | | | 500 | | 600 | ns |
| Data Access Time (Note 7) | t_{ACC1} | WR-RD mode, $t_{RD} < t_{INTL}$, $C_L = 100pF$ (Figure 6) | | 400 | | 500 | | 600 | ns |
| RD to INT Delay | t_{RI} | | | 300 | | 340 | | 400 | ns |
| WR to INT Delay | t_{INTL} | $C_L = 50pF$ | 0.7 | 1.45 | | 1.6 | | 1.8 | μs |
| RD Pulse Width | t_{READ2} | WR-RD mode, $t_{RD} > t_{INTL}$, determined by t_{ACC2} (Figure 5) | 180 | | | 220 | | 250 | ns |
| Data Access Time (Note 7) | t_{ACC2} | WR-RD mode, $t_{RD} < t_{INTL}$, $C_L = 100pF$ (Figure 5) | | 180 | | 220 | | 250 | ns |
| WR to INT Delay | t_{IHWR} | Stand-alone mode, $C_L = 50pF$ | | 180 | | 200 | | 240 | ns |
| Data Access Time After INT (Note 7) | t_{ID} | Stand-alone mode, $C_L = 100pF$ | | 100 | | 130 | | 150 | ns |









Note 6: Input control signals are specified with $t_r = t_f = 5\text{ ns}$, 10% to 90% of +3.0V, and timed from a voltage level of 1.3V. Timing delays get shorter at higher supply voltages. See the Conversion Time vs. Supply Voltage graph in the *Typical Operating Characteristics* to extrapolate timing delays at other power-supply voltages.

Note 7: See Figure 1 for load circuit. Parameter defined as the time required for the output to cross 0.66V or 2.0V.

Note 8: See Figure 2 for load circuit. Parameter defined as the time required for the data lines to change 0.5V.

標準動作特性

($T_A = +25^\circ\text{C}$, unless otherwise noted).



+3V、8ビット 1μAパワーダウン機能付ADC




図1. データアクセス時間のテスト用負荷回路




図2. データホールド時間のテスト用負荷回路

端子説明

| 端子 | 名称 | 機能 |
|-------|-------------------|--|
| 1 | V _{IN} | アナログ入力。入力レンジ: V _{REF-} ≤ V _{IN} ≤ V _{REF+} |
| 2 | D0 | 3ステート・データ出力(LSB) |
| 3~5 | D1~D3 | 3ステート・データ出力 |
| 6 | WR/RDY | 書き込み制御入力/レディ状態出力* |
| 7 | MODE | MODE選択入力は内部で15μAの電流ソースによってプルダウンされています。MODE=0で読み出しモードをアクティブ MODE=1で書き込みー読み出しモードをアクティブ* |
| 8 | RD | リード入力。データにアクセスする際に“ロー”にします。* |
| 9 | INT | 割込み出力。変換終了時に“ロー”となります。* |
| 10 | GND | グランド。 |
| 11 | V _{REF-} | リファレンス振幅の下限です。ゼロコード時の電圧を設定します。レンジは、V _{SS} ≤ V _{REF-} ≤ V _{REF+} です。 |
| 12 | V _{REF+} | リファレンス振幅の上限です。フルスケール入力電圧を設定します。レンジはV _{REF-} < V _{REF+} ≤ V _{DD} です。 |
| 13 | CS | チップセレクト入力。CS=“ロー”的とき、デバイスはWRまたはRD入力を認識します。 |
| 14~16 | D4~D6 | 3ステート・データ出力 |
| 17 | D7 | 3ステート・データ出力(MSB) |
| 18 | PWRDN | パワーダウン入力。“ロー”的とき、消費電流を低減します。 |
| 19 | V _{SS} | 負電源。ユニポーラ時: V _{SS} =0V、バイポーラ時: V _{SS} =-3V |
| 20 | V _{DD} | 正電源。+3V |

* “デジタル・インターフェース”の項目を参照。

詳細

コンバータの動作

MAX152は、ハーフフラッシュ変換技術(“ファンクションダイアグラム”を参照)を用いており、2つの4ビット・フラッシュADC部によって8ビットの変換を行います。フラッシュADCは15個のコンパレータを用いて未知の入力電圧をリファレンス・ラダーと比較し上位4ビットのデータを生成します。

内蔵のデジタル・アナログ・コンバータ(DAC)は上位4ビット(MSB)を用いて最初のフラッシュ変換からアナログ電圧を生成し、DAC電圧と未知の入力電圧の差としての残余電圧を発生します。この残余電圧を再びフラッシュ・コンパレータを用いて比較し、下位4ビット(LSB)のデータを得ます。

MAX152は、+3.0V～+3.6Vの範囲で動作するよう規定されています。変換時間は、電源電圧が増加するに従い低減されます。また消費電流は、電源電圧が低下するに従い低減します(標準動作特性を参照)。

パワーダウン・モード

バーストモードまたはサンプルレートの低い用途では、各変換の間にMAX152をシャットダウンし消費電流をμAレベルまで低減することができます(標準動作特性を参照)。PWRDNピンにロジックの“ロー”を与えると素子はシャットダウンし、3V単一電源時には標準1μAまで消費電流を低減することができます。PWRDNピンにハイレベルを与えるとMAX152は動作モードに戻ります。PWRDNピンを“ハイ”にしてから900ns以内に新しい変換を開始することができます(この時間はパワー・アップ・ディレーとトラック/ホールドのアクイジョン時間を含みます)。パワーダウン・モードを用いない場合には、PWRDNピンをV_{DD}に接続してください。

MAX152をパワーダウン・モードとした場合、MODEピンは内部でプルダウン抵抗に接続されているため、MODE = “ロー”(RDモード)のときに消費電流は最小となります。さらに、消費電流を最小に抑えるために、パワーダウン時には他のデジタル入力を“ハイ”にしてください。パワーダウン時にリファレンス電流を低減する方法については、“リファレンス”的節を参照してください。

デジタル・インターフェース

MAX152は、MODE入力ピンで設定される、2つの基本的なインターフェースを備えています。MODE = “ロー”的とき、コンバータはRDモードとなり、“ハイ”的ときコンバータはWR-RDモードとなります。

RDモード(MODE=0)

RDモードでは、変換およびデータ・アクセスの制御はRD入力によって行います(図3)。コンパレータ入力は t_p の期間アノログ入力電圧をトラックします。RDを“ロー”とすることにより変換が開始します。ウェイト状態に入ることのできるμPを用いる場合、出力データが現れるまでRDを“ロー”に保ってください。μPは単一の読出し命令によって、変換の開始、ウェイト、そしてデータの読出しを行うことができます。

RDモードでは、WR/RDYは状態出力(RDY)構成となり、μPのレディあるいはウェイト入力を駆動することができます。RDYはオープンコレクタ出力(内部プルアップ無し)であり、CSの立下りエッジの後に“ロー”となり、変換終了時に“ハイ”となります。使用しない場合、WR/RDYピンはオープンのままで構いません。変換の終了時にINT出力は“ロー”となり、CSまたはRDの立上りエッジにおいて“ハイ”に戻ります。




図3. RDモード・タイミング(MODE=0)

WR-RDモード(MODE=1)

図4、5にWR-RDモードの動作シーケンスを示します。コンパレータの入力は、期間 t_p にアノログ入力電圧をトラックします。変換はWRの立下りエッジで開始します。WRが“ハイ”に戻ると、フラッシュ変換結果の上位4ビットが出力バッファ内にラッチされ、下位4ビットの変換が開始します。INTが“ロー”となり変換の終了を通知するとともに、下位4ビットのデータが出力バッファ内にラッチされます。そして、RDが“ロー”となってからそのデータにアクセス可能となります(“タイミング特性”を参照)。

INTが“ロー”になってから次の変換(WRを“ロー”とする)までの間には最低のアクイジション時間(t_p)が必要です。

コンバータからのデータリードについてのオプションには、次のようなものが有ります。




図4. WR-RDモード・タイミング($t_{RD} > t_{INTL}$) (MODE=1)




図5. WR-RDモード・タイミング($t_{RD} < t_{INTL}$)、最高速動作モード (MODE=1)

+3V、8ビット 1 μ Aパワーダウン機能付ADC




図6. スタンドアロン・モード・タイミング ($\overline{CS} = \overline{RD} = 0$) (MODE = 1)

内部遅延の使用

μ Pはデータを読出す前に \overline{INT} が“ロー”になるのを待ちます(図4)。 \overline{INT} は \overline{WR} の立上りエッジ後に“ロー”となり変換の終了を通知し、そして変換結果は出力ラッチ内に用意されます。 $\overline{CS} = \text{ロー}$ の状態で \overline{RD} を“ロー”とすることにより、D0～D7のデータ出力にアクセスすることができます。 \overline{CS} または \overline{RD} の立上りエッジにおいて \overline{INT} はリセットされます。

最高速の変換：遅延の前の読出し

図5に、外部から変換を制御する手法を示します。内部的に発生する遅延 t_{INTL} は、動作温度や電源電圧に応じて若干変化するため、 \overline{RD} によってオーバーライドすることで最高速の変換時間を得ることができます。 \overline{WR} の立上りエッジ後、 \overline{INT} が“ロー”になる前に、 \overline{RD} を“ロー”とします。これによって変換が終了し、変換結果を保持している出力バッファ(D0～D7)をイネーブルします。 \overline{INT} は \overline{RD} の立下りエッジの後に“ロー”となり、 \overline{RD} または \overline{CS} の立上りエッジによってリセットされます。この場合の全変換時間は、 $t_{CWR} = t_{WR}(600\text{ns}) + t_{RD}(800\text{ns}) + t_{ACCL}(400\text{ns}) = 1800\text{ns}$ です。

スタンドアロン動作

2つの標準的なWR-RDモード動作の他に、 \overline{CS} と \overline{RD} を“ロー”に接続することによってスタンドアロン動作を実現することができます(図6)。 \overline{WR} を“ロー”にすることで、変換が開始されます。出力データは、次のWRパルスのどちらかのエッジによって読出されます。




図7a. 電源をリファレンスに使用




図7b. 外部リファレンス、+2.5Vフルスケール




図7c. GND基準ではない入力




図7d. パワーダウン時にリファレンス負荷をオフとする
NチャネルMOSFET

アナログの考察

リファレンス

図7a～7cにリファレンスの接続方法を示します。VREF+とVREF-入力はADCのフルスケールとゼロ入力電圧を設定します。VREF-における電圧は全0の出力コードを発生する入力電圧を定義し、VREF+は全1の出力コードを発生する入力電圧を定義します。

VREF+およびVREF-からの内部抵抗は最小で1k Ω で、MAX152がシャットダウン中でも電流が流れてしまいます。図7dに示すように、NチャネルMOSFETをVREF-に接続し、パワーダウン中の電流経路を断つことができます。FETのオン抵抗は、3Vゲート駆動時に2 Ω 以下としてください。

VREF+は周期的にV_{DD}に接続されますが、この回路では低電流、ロードドップアウト、2.5Vの電圧リファレンスMAX872を使用しています。MAX872は基準抵抗に対し充分な電流を提供できないため、この回路では、MAX152は通常スタンバイの状態で、測定時にはインターバルが20 μ s以上でターンオンするようなアプリケーションに適しています。VREF+に接続されたコンデンサC1は、スタンバイ期間にMAX872によって徐々に充電され、短時間の測定での基準電流を提供します。

C1に2.2 μ Fを用いることで、変換期間中の電圧ドロップは1/2LSB以下に抑えられます。コンデンサ容量を増やすことで、さらにエラーを低減できます。C1には、セラミックまたはタンタルを用いてください。

図7dにおいて、VREF-がスイッチされた時、新しい変換はパワーアップディレー(t_{UP}) + NチャネルFETのターンオン時間待った後に開始することができます。

バイパス処理

4.7 μ Fの電解コンデンサと0.1 μ Fのセラミック・コンデンサを並列に接続し、V_{DD}とGND間にバイパスしてください。これらのコンデンサのリード線はできる限り短くします。

図7a～7cに示すように、リファレンス入力のバイパスは、0.1 μ Fのコンデンサで行ってください。

入力電流

図8に、コンバータ入力の等価回路を示します。変換が開始しWRが“ロー”となると、V_{IN}は16個の0.6pFコンデンサで接続します。このアクイジション段階では、入力コンデンサは内部アナログ・スイッチの抵抗を介して入力電圧まで充電されます。さらに、約12pFの浮遊容量も充電される必要があります。この入力は、図9に示す等価RCネットワークのようにモデル化することができます。ソース・インピーダンスが増加するにつれ、コンデンサの充電に要する時間は長くなります。

標準で22pFの入力容量により、最大2.2k Ω のソース抵抗まで設定上の問題は生じません。ソース抵抗がより大きくなる場合、アクイジション時間(t_p)は増加します。




図8. 入力等価回路




図9. RCネットワークによる入力等価モデル

+3V、8ビット 1μAパワーダウン機能付ADC

MAX152

変換レート

MAX152の最大サンプリング・レート (f_{max}) はWR-RDモード ($t_{RD} < t_{INTL}$)において実現され、以下のように算出することができます。

$$f_{max} = \frac{1}{t_{WR} + t_{RD} + t_{RI} + t_P}$$

$T_A = +25^\circ\text{C}$ 、 $V_{DD} = +3.0\text{V}$ では

$$f_{max} = \frac{1}{600\text{ns} + 800\text{ns} + 300\text{ns} + 450\text{ns}}$$

$$f_{max} = 465\text{kHz}$$

ここで、

t_{WR} = 書込みパルス幅

t_{RD} = WRとRDパルス間の遅延時間

t_{RI} = RDからINTまでの遅延時間

t_P = 各変換間の遅延時間

信号対ノイズ比および有効ビット数

信号対ノイズ比+歪(SINAD)は基本波の入力周波数のRMS振幅と、それ以外のすべてのADC出力信号のRMS振幅との比です。出力帯域は、DCからADCサンプルレートの1/2までに制限されています。

理論上の最小A/Dノイズは量子化誤差から生じ、次のようにADCの分解能から直接求めることができます：SNR = $(6.02N + 1.76)\text{dB}$ 。ここで、Nは分解能を表すビット数です。したがって、8ビットADCのS/N比は、最高50dBです。

純粋な30.27kHzの正弦波を400kHzのレートでサンプルした際のFFTプロットを示します(標準動作特性)。このFFTプロットは、さまざまな周波数成分帯域における出力レベルを示しています。

ADCの有効分解能または“有効ビット数”は、SNRの式を次のように変形することによって得られます： $N = (\text{SINAD} - 1.76)/6.02$ (標準動作特性参照)。

全高調波歪み

全高調波歪み(THD)は、(DCからサンプル・レートの1/2までの周波数帯域内にある)入力信号のすべての高調波のRMS和と、基本波との比です。これは以下のように表すことができます。

$$\text{THD} = 20\log \left[\frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + \dots + V_N^2}}{V_1} \right]$$


ここで、 V_1 は基本波のRMS振幅、 V_2 から V_N は第2次から第N次高調波の振幅です。

スプリアスフリーのダイナミックレンジ

スプリアスフリーのダイナミックレンジは、基本波のRMS振幅と次に大きな(DCからサンプル・レート1/2までの周波数帯域内にある)周波数成分の振幅との比です。通常、次に大きなスペクトラム成分は入力周波数の高調波として現れます。しかしながらADCが例外的に線形な場合には、ADCのノイズ・フロア内のランダム・ピークとして現れます。標準動作特性の“信号対ノイズ比”を参照してください。


チップ構造図

MAX152



TRANSISTOR COUNT: 1856
SUBSTRATE CONNECTED TO VDD

パッケージ



**+3V、8ビット
1 μ Aパワーダウン機能付ADC**

MAX152

パッケージ(続き)

