



低電圧、低電力、 16ビットスマートADC

MAX1462

概要

MAX1462は、信号の調整に革新的な概念を取り入れています。つまり、16ビットのアナログデジタルコンバータ(ADC)の出力が、指定の温度範囲においてデジタル的に補正されます。この機能は、自動車、工業、及び医療市場セグメントにおけるセンサやスマートバッテリーのようなアプリケーションに容易に利用できます。デジタル補正は内部のデジタル信号プロセッサ(DSP)、及びユーザ設定されたキャリブレーション係数を含む内蔵の128ビットEEPROMによって行われます。調整された出力は、12ビットのデジタルワード及び内蔵の12ビットデジタルアナログコンバータ(DAC)を使用したレシオメトリック(電源電圧に比例)アナログ電圧として利用できます。未使用のオペアンプはアナログ出力のフィルタリングに使用できます。

アナログフロントエンドは2ビットのプログラマブル利得アンプ(PGA)及び3ビットの粗オフセット(CO)DACを含んでおり、センサの出力を調整します。この粗補正された信号は、16ビットADCによりデジタル化されます。DSPはデジタル化されたセンサ信号、温度センサ、及び内蔵EEPROMに保存されている補正係数を使用して調整された出力を生成します。

センサの複数又はバッチ生産は、完全にデジタル試験インタフェースでサポートされています。MAX1462に内蔵された試験機能により、次の3つの基本的なセンサ生産作業は1つの自動化されたプロセスに統合されます。

- プリテスト：ホスト試験用コンピュータの制御下におけるセンサ性能データの収集。
- キャリブレーション及び補償：トランスデューサのプリテストデータから決定されたキャリブレーション係数及び補償係数の計算と保存。
- 最終試験操作：プリテストソケットから切断せずに行われるトランスデューサのキャリブレーション及び補償の確認。

MAX1462評価キット(EVキット)を使用すると、ピエゾ抵抗トランスデューサ(PRT)及びWindows®ベースのPCを使用して、迅速な評価とプロトタイプ作成を行うことができます。この使いやすいEVキットは少量のプロトタイプ作成を簡潔化します。特定のセンサを使用したMAX1462を評価するに当たって、試験システムのインタフェース、キャリブレーションアルゴリズム、又はその他詳細を深く理解する必要はありません。PRTをEVキットに接続し、さらに、EVキットをPCの平行ポートに、センサを励起源(圧力コントローラなど)に接続した後、MAX1462EVキットソフトウェアを実行して下さい。熱補償にはオープンが必要です。

ファンクションダイアグラムはデータシートの最後に記載されています。

ピン配置はデータシートの最後に記載されています。

WindowsはMicrosoft Corp.の登録商標です。

特長

- ◆ 低電圧動作：2.4V~3.6V
- ◆ 低ノイズ、310µAシングルチップセンサ信号調整
- ◆ 高精度のフロントエンド変換：<400nVの差動入力信号
- ◆ 内蔵DSP及びEEPROMによるセンサ誤差のデジタル補正
- ◆ 16ビット信号経路によるセンサオフセット並びに感受性係数及び関連温度係数の補償
- ◆ 12ビットの平行デジタル出力
- ◆ アナログ出力
- ◆ 幅広い範囲のセンサ感受性とオフセットの補償
- ◆ シングルショット自動補償アルゴリズム—繰返し不要
- ◆ 内蔵温度センサ
- ◆ スリーステート、5線シリアルインタフェースによりサポートされる大量生産

アプリケーション

ハンドヘルド機器
ピエゾ抵抗圧力及び加速トランスデューサ及び
トランスミッタ
工業用圧力センサ及びキャリブレータ
スマートバッテリー充電システム
重量計及びストレインゲージ計測
流量計
ダイブコンピュータ及び液面感知
油圧システム
自動車システム

型番

PART	TEMP. RANGE	PIN-PACKAGE
MAX1462CCM	0°C to +70°C	48 TQFP

カスタム化

マキシム社ではユニークな要求に対応するようにMAX1462をカスタマイズすることができます。同社では90種類以上のセンサ別機能ブロックを含む専用のセルライブラリを保有しており、非標準的なセンサ特性や2.2Vの動作に対してカスタマイズされたマイクロコードを含むMAX1462の解決法を迅速に提供できます。詳細については、お問い合わせ下さい。



低電圧、低電力、 16ビットスマートADC

MAX1462

ABSOLUTE MAXIMUM RATINGS

Supply Voltage, V_{DD} to V_{SS}-0.3V to +6V
 All Other Pins($V_{SS} - 0.3V$) to ($V_{DD} + 0.3V$)
 Short-Circuit Duration, All Outputs.....Continuous
 Continuous Power Dissipation ($T_A = +70^\circ\text{C}$)
 48-Pin TQFP (derate 12.5mW/ $^\circ\text{C}$ above $+70^\circ\text{C}$).....1000mW

Operating Temperature Range..... 0°C to $+70^\circ\text{C}$
 Storage Temperature Range -65°C to $+150^\circ\text{C}$
 Lead Temperature (soldering, 10s) $+300^\circ\text{C}$

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

($V_{DD} = +2.4V$ to $3.6V$, $V_{SS} = 0$, $f_{XIN} = 2\text{MHz}$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
GENERAL CHARACTERISTICS						
Supply Voltage (Note 1)	V _{DD}	During operation	2.4	2.7	3.6	V
Supply Current (Note 2)	I _{DD}	Continuous conversion		310	500	μA
Throughput Rate				15		Hz
ANALOG INPUT						
Input Impedance	R _{IN}			1.0		MΩ
Gain Temperature Coefficient (TC)				±40		ppm/°C
Input-Referred Offset TC				±700		nV/°C
Common-Mode Rejection Ratio	CMRR	From V _{SS} to V _{DD}		90		dB
PGA AND COARSE-OFFSET DAC (Notes 3, 4)						
PGA Gain		PGA gain code = 00	43	46	49	V/V
		PGA gain code = 01	59	61	64	
		PGA gain code = 10	74	77	80	
		PGA gain code = 11	90	93	96	
Coarse Offset		CO-DAC code = 111	-164	-149	-134	% V _{DD}
		CO-DAC code = 110	-111	-96	-81	
		CO-DAC code = 101	-62	-47	-32	
		CO-DAC code = 100	-10	5	20	
		CO-DAC code = 000	-20	-5	10	
		CO-DAC code = 001	32	47	62	
		CO-DAC code = 010	81	96	111	
		CO-DAC code = 011	134	149	164	
ADC (Notes 3, 4)						
Resolution				16		Bits
Integral Nonlinearity (Note 5)	INL	PGA gain code = 00, CO-DAC code = 000		0.006		%
Input-Referred Noise				1700		nV _{RMS}
Output-Referred Noise		5kΩ input impedance		3		LSB _{RMS}
TEMPERATURE SENSOR (Note 6)						
Resolution				260		LSB/°C
Linearity		T _A = 0°C to +70°C		1.3		°C

ELECTRICAL CHARACTERISTICS (continued)

($V_{DD} = +2.4V$ to $3.6V$, $V_{SS} = 0$, $f_{XIN} = 2MHz$, $T_A = T_{MIN}$ to T_{MAX} , unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
OUTPUT DAC (Note 7)						
DAC Resolution				12		Bits
Integral Nonlinearity	INL			1		LSB
Differential Nonlinearity	DNL			0.5		LSB
UNCOMMITTED OP AMP						
Op Amp Supply Current				80		μA
Input Common-Mode Range	CMR		$V_{SS} + 1.3$		$V_{DD} - 0.9$	V
Open-Loop Gain	A_V			60		dB
Offset Voltage (as Unity-Gain Follower)	V_{OS}	$V_{IN} = \max [(V_{SS} + 2.3), (V_{DD} - V_{SS}) / 2]$ (no load)	-30		30	mV
Output Voltage Swing		No load	$V_{SS} + 0.05$		$V_{DD} - 0.05$	V
Output Current Range		$V_{OUT} = (V_{SS} + 0.2V)$ to $(V_{DD} - 0.2V)$		± 200		μA
DIGITAL INPUTS: START, CS1, CS2, SDIO (Note 8), RESET, XIN (Note 9), TEST						
Input High Voltage	V_{IH}		80			% V_{DD}
Input Low Voltage	V_{IL}				20	% V_{DD}
Input Hysteresis	V_{HYST}			1.0		V
Input Leakage	I_{IN}	$V_{IN} = 0$ or V_{DD}			± 10	μA
Input Capacitance	C_{IN}	(Note 10)			50.0	pF
DIGITAL OUTPUTS: D[11...0]						
Output Voltage Low	V_{OL}	$I_{SINK} = 200\mu A$			80	% V_{DD}
Output Voltage High	V_{OH}	$I_{SOURCE} = 200\mu A$	20			% V_{DD}
Three-State Leakage Current	I_L	$CS_- = V_{SS}$			± 10	μA
Three-State Output Capacitance	C_{OUT}	$CS_- = V_{SS}$ (Note 10)			50.0	pF
DIGITAL OUTPUTS: SDIO (Note 8), SDO, EOC, OUT						
Output Voltage Low	V_{OL}	$I_{SINK} = 200\mu A$		10		% V_{DD}
Output Voltage High	V_{OH}	$I_{SOURCE} = 200\mu A$		90		% V_{DD}
Three-State Leakage Current	I_L	$CS_- = V_{SS}$		± 10		μA
Three-State Output Capacitance	C_{OUT}	$CS_- = V_{SS}$ (Note 10)			50.0	pF

Note 1: EEPROM programming requires a minimum $V_{DD} = 4.75V$. I_{DD} may exceed its limits during this time.

Note 2: This value does not include the sensor or load current. This value does include the uncommitted op amp current. Note that the MAX1462 will convert continuously if REPEAT MODE is set in the EEPROM.

Note 3: See the *Analog Front End, Including PGA, CO-DAC, ADC, and Temperature Sensor* section.

Note 4: The signal input to the ADC is the output of the PGA plus the output of the CO-DAC. The reference to the ADC is V_{DD} . The plus full-scale input to the ADC is $+V_{DD}$ and the minus full-scale input to the ADC is $-V_{DD}$. This specification shows the contribution of the CO-DAC to the ADC input.

Note 5: See Figure 2 for ADC outputs between $\pm 85\%$.

Note 6: The sensor and the MAX1462 must always be at the same temperature during calibration and use.

Note 7: The Output DAC is specified using the external lowpass filter (Figure 8).

Note 8: SDIO is an input/output digital pin. It is only enabled as a digital output pin when the MAX1462 receives from the test system the commands 8 hex or A hex (Table 4).

Note 9: XIN is a digital input pin only when the TEST pin is high.

Note 10: Guaranteed by design. Not subject to production testing.

低電圧、低電力、 16ビットスマートADC

MAX1462

端子説明

端子	名称	機能
1, 2, 12, 13, 18, 19, 31, 32, 36, 41–45	N.C.	無接続。内部接続されていません。
3	AGND	アナロググランド。10k Ω の抵抗を使用してV _{DD} 及びV _{SS} に接続して下さい(ファンクションダイアグラムを参照)。
4	START	オプションの変換開始入力信号。センサのウォームアップ時間を延長するために使用します。1M Ω (typ)の抵抗を使用して内部でV _{DD} に引き付けられます。
5	I.C.	内部接続されています。未接続にしておいて下さい。
6	D6	パラレルデジタル出力 - ビット6
7	D7	パラレルデジタル出力 - ビット7
8	D8	パラレルデジタル出力 - ビット8
9	D9	パラレルデジタル出力 - ビット9
10	D10	パラレルデジタル出力 - ビット10
11	D11	パラレルデジタル出力 - ビット11(MSB)
14, 37, 38	V _{DD}	正電源電圧入力。V _{DD} からV _{SS} に0.1 μ Fのバイパスコンデンサを接続して下さい。端子14、37、及び38は全てPCボードの正電源に接続する必要があります。
15	V _{SS}	負電源入力
16, 17	CS1, CS2	チップ選択入力。MAX1462はCS1及びCS2が両方ともハイの時に選択されます。CS1又はCS2のどちらかがローの時、デジタル出力は全てハイインピーダンスになり、デジタル入力は全て無視されます。CS1及びCS2は1M Ω (typ)の抵抗を使用して内部でV _{DD} に引き上げられます。
20	SDIO	シリアルデータ入力/出力。TESTピンがハイの時の設定/試験中にのみ使用されます。試験システムはSDIOを通じてMAX1462にコマンドを送信します。MAX1462は現在の命令のROMアドレス及びDSPが処理しているデータを試験システムに返します。SDIOは1M Ω (typ)の抵抗を使用してV _{SS} に内部で引上げられています。SDIOはCS1又はCS2のどちらかがローの時にハイインピーダンスになり、試験システムが変換を開始するまでこの状態に留まります。
21	SDO	シリアルデータ出力。設定/試験中にのみ使用されます。SDOは試験システムがDSPレジスタを監視できるようにします。MAX1462はDSPの現在の命令の結果を試験システムに返します。SDOはTESTがローの時、ハイインピーダンスになります。
22	RESET	リセット入力。TESTがハイの時、RESETのローからハイの遷移によりMAX1462がイネーブルされ、試験システムからのコマンドを受け入れます。この入力はTESTがローの時は無視されます。1M Ω (typ)の抵抗を使用してV _{DD} に内部で引き上げられます。
23	EOC	変換出力の終了。EOCパルスのハイからローの遷移はパラレルデジタル出力(ピンD[11...0])をラッチするために使用できます。
24	D0	パラレルデジタル出力 - ビット0(LSB)
25	D1	パラレルデジタル出力 - ビット1
26	D2	パラレルデジタル出力 - ビット2

低電圧、低電力、 16ビットスマートADC

MAX1462

端子説明(続き)

端子	名称	機能
27	D3	パラレルデジタル出力 - ビット3
28	D4	パラレルデジタル出力 - ビット4
29	D5	パラレルデジタル出力 - ビット5
30	OUT	出力DAC。外部でフィルタリングされた時、OUTのビットストリームはレシオメトリックなアナログ出力電圧を生成します。OUTは12ビットのパラレルデジタル出力に比例します。
33	AMPOUT	汎用オペアンプ出力
34	AMP+	汎用オペアンプの非反転入力
35	AMP-	汎用オペアンプの反転入力
39	XOUT	内蔵発振器出力。2MHzのセラミック共振器(Murata CST200)又はクリスタル共振器をXOUTからXINに接続して下さい。
40	XIN	内蔵発振器入力。TESTがハイの時、試験システムによってこの入力を2MHz、50%のデューティサイクルクロック信号で駆動する必要があります。発振器をテストモード中に切断する必要はありません。
46	INP	正センサ入力。入力インピーダンスは1MΩ(typ)以上です。レイルトゥレイル®入力範囲。
47	TEST	試験/設定モードイネーブル入力。ハイの時、MAX1462設定/試験操作をイネーブルします。1MΩ(typ)の抵抗を使用してV _{SS} に内部で引き上げられます。
48	INM	負センサ入力。入力インピーダンスは1MΩ(typ)以上です。レイルトゥレイル入力範囲。

レイルトゥレイルは日本モトローラの登録商標です。

詳細

MAX1462の主要な機能は次の通りです。

- ・ アナログフロントエンド：PGA、CO-DAC、ADC、及び温度センサを含みます。
- ・ 試験システムインタフェース：キャリブレーション係数をDSPレジスタ及びEEPROMに書込みます。
- ・ 試験システムインタフェース：DSP動作を監視します。

センサの信号はMAX1462に入力され、アナログフロントエンドにより粗利得の調整とオフセットが行われます。構成レジスタの5ビットはCO-DAC及びPGAの粗利得を設定します(表1及び表2)。これらのビットは、ADCの最適ダイナミックレンジに合わせて正しく構成されている必要があります。デジタル化されたセンサ信号は読取り専用のDSPレジスタに保存されます。

内蔵温度センサも3ビットのCO-DACを備えており、温度信号をADC動作範囲に配置します。デジタル化された温度も読取り専用のDSPレジスタに保存されます。DSPはデジタル化されたセンサ、温度信号、及び補正係数を使用して、補償及び補正された出力を計算します。

MAX1462は自動生産環境をサポートしています。この環境では、試験システムはMAX1462のバッチと通信を行い、温度及びセンサの励起を制御します。MAX1462上のスリーステートデジタル出力はトランスデューサのパラレル接続を可能にしているため、5本の全てのシリアルインタフェースライン(XIN、TEST、RESET、SDIO、及びSDO)を共有できます。試験システムはCS1及びCS2を使用して個別のトランスデューサを選択します。試験システムはセンサの入力及び温度を変化させ、各ユニットの補正係数を計算し、係数をMAX1462の不揮発性EEPROMにロードし、結果の補償を試験する必要があります。

MAX1462のDSPは次の特性式を導入しています。

$$D = \text{Gain} (1 + G_1 T + G_2 T^2) \times (\text{Signal} + O_{f0} + O_{f1} T + O_{f2} T^2) + D_{OFF}$$

ここで、Gainはセンサの感度を、 G_1 及び G_2 はGain-TCを補正し、 T 及び信号はアナログフロントエンドのデジタル化出力を表します。 O_{f0} はセンサのオフセットを、 O_{f1} 及び O_{f2} はOffset-TCを補正し、 D_{OFF} は出力オフセットペデスタルを表します。

低電圧、低電力、 16ビットスマートADC

MAX1462

試験システムはキャリブレーション係数をMAX1462のEEPROMに書込むか、DSPレジスタに直接書込むことができます。MAX1462はEEPROMの内容又はレジスタの内容を使用して変換を開始できます。試験システムがコマンドを発する時には、MAX1462はシリアル制御のスレーブデバイスになります。

試験システムはMAX1462のDSP動作を観察し、温度及び信号のADC結果を取得してキャリブレーション係数を確認し、出力Dを取得します。MAX1462はテストが変換開始コマンドを発した後で、複数の重要なDSPレジスタの内容をシリアルインタフェースに配置します。

キャリブレーション、補償及び最終試験後、MAX1462はそのセンサに結合されるため、このペアを試験システムから取り除くことができます。電力とSTART信号を印可して、そのトランスデューサを使用して下さい。12ビットの平行デジタル出力をラッチするには、EOCパルスを使用します。MAX1462の最大変換速度は2MHzの共振器を使用した場合15Hzです。アナログ出力が望ましい場合は、OUTピン、未使用のオペアンプ及び少数のディスクリート部品を使用して単純なローパスフィルタを形成して下さい(図8)。

表1. 公称PGA利得設定

PGA SETTING	PGA-1	PGA-0	NOMINAL GAIN (V/V)
0	0	0	46
1	0	1	61
2	1	0	77
3	1	1	93

表2. 標準的な粗オフセットDAC設定

CO SETTING	CO-S	CO-1	CO-0	% V _{DD} (at ADC INPUT)	PGA SETTING 0 (mV RTI) (V _{DD} = 3V)	PGA SETTING 1 (mV RTI) (V _{DD} = 3V)	PGA SETTING 2 (mV RTI) (V _{DD} = 3V)	PGA SETTING 3 (mV RTI) (V _{DD} = 3V)
-3	1	1	1	-149	-97	-73	-58	-48
-2	1	1	0	-96	-62	-47	-37	-31
-1	1	0	1	-47	-31	-23	-19	-15
-0	1	0	0	5	3	2	2	1
+0	0	0	0	-5	-3	-2	-2	-1
+1	0	0	1	47	31	23	19	15
+2	0	1	0	96	62	47	37	31
+3	0	1	1	149	97	73	58	48

PGA、CO-DAC、ADC、及び温度センサを含むアナログフロントエンド

センサ信号はデジタル化する前に、利得調整し、CO補正してADCのダイナミックレンジを最大化する必要があります。構成レジスタにはPGA利得に対して2ビット(4種類の設定可能)が、CO-DACに対して3ビット(8種類の設定可能)が確保されています。フローチャート(図1)は、センサの特性が不明の場合に最適なアナログフロントエンド設定を求めるための手順を示しています。センサのピーク行程がわかっている場合は、表の値(表1及び表2)を使用して下さい。これらのアナログフロントエンドビットの書き込みの詳細については、「試験システムのインタフェース」の項を参照して下さい。

PGA利得とCOは極めて安定していますが、正確ではありません。MAX1462アナログフロントエンドの利得とオフセットの生産時における差異は残余センサエラーに重なります。これらは最終的なキャリブレーション中に取り除かれます。

例えば、センサの感度が+10mV/V、オフセットが-12mV/V、電源電圧が+3Vとすると、センサのフルスケール(-FS)出力は+3V(-12mV/V) = -36mVになります。また、+FSは+3V(-12mV/V + 10mV/V) = -6mVになります。フローチャートに従うと、PGA利得設定は+3(利得 = +93V/V)でCO補正設定は+1(+15mV RTI) - (基準となる入力)になります。粗補正されたADCへの-FS入力は(-36mV + 15mV)/93 = -1.953Vになります。ADCへの+FS入力は(-6mV + 15mV)/93 = +0.837Vです。ADCの入力範囲は±V_{DD}です。従って、最大及び最小のデジタル化センサ信号は-1.953/3 = -0.651及び+0.837/3 = +0.279になります。

ブリッジは信号をV_{DD}で掛け、ADCは信号をV_{DD}で割っていることに注意して下さい。システムはレシオメトリックで、V_{DD}のDC値には依存しません。入力値が±V_{DD}を超えると、ADC出力は±1.0にクリッピングされます。最適な信号対雑音比(SNR)は、ADC入力V_{DD}の±85%以内にある時に達成されます(図2)。

低電圧、低電力、 16ビットスマートADC

MAX1462

MAX1462は内部温度検出ブリッジを備えており、MAX1462の温度をセンサ温度の代わりに使用できるようにしています。このため、MAX1462は熱が伝導されるようセンサの近くに実装する必要があります。温度検出ブリッジの出力も、3ビットの粗オフセットDACにより補正され、ADCにより処理されます。構成レジスタ内の温度センサオフセット(TSO)ビットは、デジタル化された温度信号が中間スケールの温度でできるだけ0.0に近くなるように選択する必要があります。これは熱キャリブレーション係数のダイナミックレンジを最大化するために行われるものです(表3)。

試験システムのインタフェース：
DSPレジスタ及びEEPROMへの
キャリブレーション係数の書き込み

MAX1462を試験システムからのコマンドに回答させるには、TESTピンを引き上げ、2MHzのクロック信号でXINを駆動して下さい。共振器を取り除く必要はありません。MAX1462を初期化するにはRESETが少なくとも16クロックサイクルの間ローになっていることが必要です。次に、RESETでの立上がり遷移が、SDIOを通じて試験システムのコマンドワードの32ビットシリアル転送を開始します。試験システムはXINクロックの立下がりエッジでSDIOを遷移させ、MAX1462は立上がりエッジでデータをラッチします(図3)。




図1. PGA及びCOの設定を決定するためのフローチャート

低電圧、低電力、 16ビットスマートADC

MAX1462




図2a. アナログフロントエンド積分非直線性(INL)(typ)




図2b. アナログフロントエンド微分非直線性(DNL)(typ)




図2c. サンプルのアナログフロントエンドノイズ標準偏差(typ)

試験システムが生成した32ビットのコマンドワードは4つのフィールドに分割されます(図3)。4ビットのコマンドフィールドは表4で解釈されています。残りのフィールドは通常無視されます。但し、コマンド1 hexは2つのレジスタフィールドを使用し、コマンド2 hexはEEPROMアドレスを必要とします。コマンドワードフィールドは次の通りです。

- レジスタデータフィールド：MAX1462の16ビットレジスタに書き込まれるキャリブレーション係数を保持します。
- EEPROMアドレスフィールド：設定するEEPROMビットの16進アドレスを保持します(00 hex~7F hex)。

- レジスタアドレスフィールド：キャリブレーション係数が書き込まれるレジスタのアドレス(0~7)を保持します。
- コマンドフィールド：MAX1462に特定の動作を行うよう指示します(表4)。

DSPレジスタへの書き込み

コマンド1 hexは、キャリブレーション係数を試験システムからDSPレジスタに直接書き込みます。テストコマンド8 hex及びC hexは、MAX1462がレジスタ内のキャリブレーション係数を使用して変換を開始するようにします。このようにレジスタを直接的に使用すると、EEPROMの書き込みアクセス時間が不要となるため、キャリブレーション及び補償がより速く行えるようになります。RESETをローにするとDSPレジスタがクリアされるため、試験システムは常に単一のコマンドタイミングシーケンスでレジスタへの書き込み及び変換の開始を行う必要があります。

表5に示されるように、7種類のレジスタが、MAX1462のDSPにより導入されている特性式[$D_{OUT} = Gain(1 + G_1T + G_2T^2)(信号 + Of_0 + Of_1T + Of_2T^2) + D_{OFF}$]のキャリブレーション係数を保持します。これらのレジスタは全て16ビットで2の補数の符号形式です。レジスタが整数として解釈される時、10進数の範囲は-32768(8000 hex)~+32767(7FFF hex)になります。分数係数値の範囲は-1.0(8000 hex)~+0.99997(7FFF hex)です。




図3. 試験システムコマンドのタイミング図

表3. TSO設定

TSO SETTING	TSO-2	TSO-1	TSO-0	TEMPERATURE BRIDGE OFFSET
0	0	0	0	Maximum
1	0	0	1	—
2	0	1	0	—
3	0	1	1	—
4	1	0	0	—
5	1	0	1	—
6	1	1	0	—
7	1	1	1	Minimum

アドレス0のレジスタは構成レジスタと呼ばれます。このレジスタは、表6に示すように、CO、PGA利得、Op Amp Power-Down、温度センサのオフセット、繰返しモード、及び予備ビットを含みます。CO、PGA利得、及び温度センサビットの機能は、「PGA、CO-DAC、ADC、及び温度センサを含むアナログフロントエンド」の項で説明されています。

Op Amp Power-Downビットは、設定されている時、未使用のオペアンプをイネーブルします。繰返しモードビットはDSPマイクロコードの最後の命令によりテストされ、設定されている場合、直ちに別の変換サイクルを開始します。マキシムの予備ビットは変更しないで下さい。

内蔵EEPROMへの書き込み

試験システムはEEPROMにコマンド4 hex(EEPROM全体のブロック消去)、2 hex(EEPROMの1ビットへの1の書き込み)、及び0 hex (NOOP)を使用して書き込みを行います。全てのEEPROMの書き込み操作に要求される最小 V_{DD} は4.75Vです。通常動作中(TESTピンがローの時)又は試験システムがA hex又はE hex命令(EEPROM値からの変換開始)を発した時、DSPがEEPROMからキャリブレーション係数を読み取ります。

通常の生産フローにおいては、直接レジスタアクセスを使用してキャリブレーション係数を判断して下さい。次に、キャリブレーション係数をテスト命令2 hexでEEPROMにロードします。命令4 hexはEEPROMをブロック消去します。これはリワーク又はリクレームに対してのみ必要です。各部分に対し、構成レジスタ内のマキシムの予約ビットは命令4 hexが発行される前に読取られ、その後復元される必要があります。MAX1462は予約ビット以外は内蔵EEPROMが初期化されていない状態で出荷されます。

低電圧、低電力、 16ビットスマートADC

MAX1462

表4. 試験システムのコマンド

COMMAND	HEX CODE	C3	C2	C1	C0
Write a calibration coefficient into a DSP register.	1 hex	0	0	0	1
Block-Erase the entire EEPROM (writes "0" to all 128 bits).	4 hex	0	1	0	0
Write 1 to a single EEPROM bit.	2 hex	0	0	1	0
NOOP (NO-Operation).	0 hex	0	0	0	0
Start Conversion command. The registers are not updated with EEPROM values. SDIO and SDO are enabled as DSP outputs.	8 hex	1	0	0	0
Start Conversion command. The registers are updated with EEPROM values. SDIO and SDO are enabled as DSP outputs.	A hex	1	0	1	0
Start Conversion command. The registers are not updated with EEPROM values. SDIO and SDO are disabled.	C hex	1	1	0	0
Start Conversion command. The registers are updated with EEPROM values. SDIO and SDO are disabled.	E hex	1	1	1	0
Reserved	3, 5, 6, 7, 9, B, D, F hex	—	—	—	—

表5. DSPキャリブレーション係数レジスタ

COEFFICIENT	REGISTER ADDRESS	FUNCTION	RANGE	FORMAT
Gain	1	Gain correction	-32768 to +32767	Integer
G ₁	2	Linear TC gain	-1.0 to +0.99997	Fraction
G ₂	3	Quadratic TC gain	-1.0 to +0.99997	Fraction
Of ₀	4	Offset correction	-1.0 to +0.99997	Fraction
Of ₁	5	Linear TC offset	-1.0 to +0.99997	Fraction
Of ₂	6	Quadratic TC offset	-1.0 to +0.99997	Fraction
D _{OFF}	7	Output midscale pedestal	-32768 to +32767	Integer

内蔵128ビットEEPROMは、8つの16ビットワードとして配置されます。これらの8つのワードは、構成レジスタと7つのキャリブレーション係数値です(表7)。

MAX1462のEEPROMはビットアドレス指定が可能です。最終的なキャリブレーション係数は、設定するEEPROM位置にマッピングする必要があります。ビットクリア命令はありません。EEPROM書き込み動作はいずれも十分長くする必要があります。これは、内蔵チャージポンプが20V以上の電圧を生成し、メモリ内で信頼できる恒久的な変化を引き起こすのに十分な時間だけそれを維持する必要があるためです。

EEPROMビットの書き込みには6msを要するため、EEPROMの書き込みには通常<400msが必要となります。EEPROMの書き込み時間は減少させないで下さい。

EEPROMビットを書き込むには、V_{DD}を5.0V(公称値)に引き上げ、試験システムが図3に示す「コマンドタイミング図」に適合する必要があります。この電源電圧の新しい値に適した駆動電圧レベルで、次の操作を行います。

- 1) 書込むビットのEEPROMアドレスフィールドを含むコマンド0 hexを発行します。
- 2) ステップ1で使用したアドレスフィールドを使用してコマンド2 hexを発行します。このコマンドを375回(6ms)繰り返します。
- 3) ステップ1と2で使用したEEPROMのアドレスフィールドを含むコマンド0 hexを発行します。

コマンド4 hex(EEPROMのブロック消去)を使用した手順も同様です。構成レジスタのマキシム社の予備ビットを記録しておき、このコマンドを使用したあとで予備ビットを復元します。ブロック消去操作の回数は100以下にして下さい。

- 1) コマンド0 hexを発行します。
- 2) コマンド4 hexを発行します。このコマンドを375回(6ms)繰り返します。
- 3) コマンド0 hexを発行します。

V_{DD}の値は、EEPROMの設定シーケンスが完了したあとで通常の操作値(2.4V~3.6V)に下げる必要があります。

表6. 構成レジスタのビットマップ

EEPROM ADDRESS (HEX)	BIT POSITION	DESCRIPTION
01	0 (LSB)	CO-0 (LSB)
02	1	CO-1 (MSB)
03	2	CO-S (Sign)
04	3	PGA-1 (MSB)
05	4	PGA-0 (LSB)
06	5	Maxim Reserved
07	6	Maxim Reserved
08	7	Op Amp Power-Down
09	8	Maxim Reserved
0A	9	TSO-0 (LSB)
0B	10	TSO-1
0C	11	TSO-2 (MSB)
0D	12	Maxim Reserved
0E	13	Maxim Reserved
0F	14	Maxim Reserved
10	15 (MSB)	Repeat Mode

試験システムインタフェース: DSP動作の観察

試験システムのコマンド8 hex及びA hexは変換を開始する一方で、試験システムがDSP動作を観察できるようにします。ユニットのキャリブレーションを行うには、試験システムがDSPレジスタ8及び9に保存されているデジタル化された温度とセンサ信号、更にDSPレジスタ10に保存されているキャリブレーション済み、補償済みの出力を把握する必要があります。試験システムは更に、EEPROMの内容、つまりレジスタ0～7を確認する必要があります。これらの信号は全て命令ROMのマイクロコードの実行中にDSPレジスタSを通過します。SDOピンはSのレジスタ値を出力し、SDIOピンはどの信号が現在Sにあるかをテストに伝えます。

SDIO及びSDOピンで直接観察できる内部DSPレジスタには次の3つがあります。

- S: 16ビットのDSPスクラッチ又はアキュムレータレジスタ。現在のマイクロコード命令の実行結果を含みます。
- P: 8ビットのDSPプログラムポインタレジスタ。命令ROMマイクロコードのアドレスを保持します。
- PS: 8ビットのDSPプログラム記憶レジスタ。PSはDSPが現在実行中の命令です。PSはアドレスPにおける命令ROMデータです。

試験システムに関連するDSP命令は表8に表示されています。

試験システムが変換開始コマンド8 hex又はA hexを送信した後、SDIO及びSDOの両方がMAX1462のシリアル出力としてイネーブルされます。この時点で、試験システムはそのSDIOドライバをディセーブル(ハイインピーダンス)して、バスの衝突を避け、MAX1462がピンを駆動できるようにする必要があります。DSPが各マイクロコード命令を実行した後のS、P及びPSレジスタの内容はシリアル形式の出力になります(図4)。

新しいDSP命令及びS、P、PSレジスタの新しい状態は、変換開始コマンドの完了後、 $16n + 9$ クロックサイクル毎に送信されます。ここで、 $n = 0, 1, 2, \dots$ です。テストはXINクロック信号の立下がりエッジのSDIOビットとSDOビットをラッチする必要があります。表8のP及びPSレジスタがSDIOに現れた時、テストは対応するSDOデータを保存する必要があります。

MAX1462の変換タイミングは図5及び表9に示されています。この図では、変換はSTARTピンの立上がり遷移により開始されます。又は、テストコマンド8 hex又はA hexを完了した後TESTモードで変換を開始するか、構成レジスタの繰返しモードビットの状態により再開することもできます。変換の開始後、16ビットADCは t_{ADC} 中に温度及びセンサの信号をデジタル化します。次に、DSPは t_{DSP} 中に命令ROMマイクロコードを実行します。TESTモード及び t_{DSP} 中、SDIO及びSDOの出力は有効な情報を含んでいます。変換開始コマンド受信後の130,586クロックサイクルでは、S及びPのDSPレジスタのLSBをSDO及びSDIOで利用できます。最後のDSP命令はD0 hexです。テストはこの時点で、少なくとも16クロックサイクル間RESETをローにすることによって新しい通信シーケンスを開始し、SDIOの駆動を再開できます。SDIOはRESETがローの時にハイインピーダンスになります。

アプリケーション情報

キャリブレーションと補償手順

試験システムを使用してセンサ/MAX1462のペアの特性付けを行うことによりキャリブレーションの微調整を行い、次に後述の式を使用してキャリブレーション係数であるGain、 G_1 、 G_2 、 Of_0 、 Of_1 及び Of_2 を求めます。この単純なキャリブレーションの微調整手順には、A、B、Cで表される3つの温度、及び小と大を意味するS及びLで表される2つのセンサ励起を必要とします。従って、次の形式には6つのデータ点(AS、AL、BS、BL、CS、CL)、6つの不明のキャリブレーション係数、及び6つのバージョンの特性式が存在します。

低電圧、低電力、 16ビットスマートADC

MAX1462

表7. EEPROMのメモリマップ

EE Address (hex)	10	0F	0E	0D	0C	0B	0A	09	08	07	06	05	04	03	02	01
Contents	MSB		Configuration													LSB
EE Address (hex)	20	1F	1E	1D	1C	1B	1A	19	18	17	16	15	14	13	12	11
Contents	MSB		Gain													LSB
EE Address (hex)	30	2F	2E	2D	2C	2B	2A	29	28	27	26	25	24	23	22	21
Contents	MSB		G ₁													LSB
EE Address (hex)	40	3F	3E	3D	3C	3B	3A	39	38	37	36	35	34	33	32	31
Contents	MSB		G ₂													LSB
EE Address (hex)	50	4F	4E	4D	4C	4B	4A	49	48	47	46	45	44	43	42	41
Contents	MSB		Of ₀													LSB
EE Address (hex)	60	5F	5E	5D	5C	5B	5A	59	58	57	56	55	54	53	52	51
Contents	MSB		Of ₁													LSB
EE Address (hex)	70	6F	6E	6D	6C	6B	6A	69	68	67	66	65	64	63	62	61
Contents	MSB		Of ₂													LSB
EE Address (hex)	00	7F	7E	7D	7C	7B	7A	79	78	77	76	75	74	73	72	71
Contents	MSB		D _{OFF}													LSB

表8. DSP命令のサブセット

INSTRUCTION CODE (PS) (HEX)	PROGRAM COUNTER (P) (HEX)	S REGISTER VALUE
D0	66 or 6C	Register 0—Configuration
D1	47	Register 1—Gain
D2	11	Register 2—G ₁
D3	2E	Register 3—G ₂
D4	38	Register 4—Of ₀
D5	03	Register 5—Of ₁
D6	22	Register 6—Of ₂
D7	56	Register 7—D _{OFF}
D8	01	Register 8—Temperature Signal
D9	3B	Register 9—Sensor Signal
EA	65 or 6B	Register 10—Compensated Output D

式(1)

$$D_L - D_{OFF} = \text{Gain} \left(1 + G_1 T_C + G_2 T_C^2 \right) \left(\text{Signal}_{CL} + Of_0 + Of_1 T_C + Of_2 T_C^2 \right)$$

ここで、D_L、D_S、及びD_{OFF}は最終製品の仕様により決定されます。D_LはLのセンサ励起に対応する望ましいMAX1462の出力です。D_SはSのセンサ励起に対応する望ましいMAX1462の出力です。D_{OFF}は望ましい中間スケールの出力です。Signal_{CL}はLのセンサ励起が適用されている状態での温度Cにおけるディジタル化されたセンサ読取値です。T_Cは温度Cにおけるディジタル化された温度読取値です。

ディジタル化された不安定な温度読取値は、熱平衡が達成されておらず、温度保持時間を増加するか、熱制御を改善する必要があることを示します。MAX1462からの多くの読取値を平均化させると、センサの励起及びオープン温度におけるACの変動を取り除くことができます。

キャリブレーションを開始するには、まずセンサとMAX1462のペアを最初の温度Aでソークし、Lの励起をセンサに適用します。変換を開始し、ディジタル化された温度T_A及びディジタル化された信号Signal_{AL}を




図4. DSPシリアル出力タイミング図




図5. MAX1462の変換タイミング

記録します。Sのセンサ励起を適用し、デジタル化された信号Signal信号_{AS}を記録します。この手順を温度B及び温度Cに対しても繰り返し、T_B、Signal_{BL}、Signal_{BS}、T_C、Signal_{CL}及びSignal_{CS}を記録します。

式1のA_L及びA_Sのバージョンを比例させると、以下を求めることができます。

式(2a)

$$\frac{\text{Signal}_{AL} - (x \cdot \text{Signal}_{AS})}{1 - x} + Of_0 + Of_1T_A + Of_2T_A^2 = 0$$

同様に、

式(2b)

$$\frac{\text{Signal}_{BL} - (x \cdot \text{Signal}_{BS})}{1 - x} + Of_0 + Of_1T_B + Of_2T_B^2 = 0$$

式(2c)

$$\frac{\text{Signal}_{CL} - (x \cdot \text{Signal}_{CS})}{1 - x} + Of_0 + Of_1T_C + Of_2T_C^2 = 0$$

低電圧、低電力、 16ビットスマートADC

MAX1462

表9. MAX1462の変換タイミング

PARAMETER	SYMBOL	MIN	MAX	UNITS
Sensor Warmup Time	t _{WARM}	35	—	ms
ADC Time	t _{ADC}	130,585	130,585	XIN clk cycles
DSP Time	t _{DSP}	3220	3364	XIN clk cycles
EOC Pulse Width	t _{EOC}	8	8	XIN clk cycles
Conversion Time	t _{CONV}	133,805	133,949	XIN clk cycles

ここで、

式(3)

$$x = \frac{D_L - D_{OFF}}{D_S - D_{OFF}}$$

式2a、2b及び2cは3つの未知数である Of_0 、 Of_1 及び Of_2 を含む3つの一次方程式を形成します。 Of_0 、 Of_1 及び Of_2 を求めて下さい。

式1の小さいセンサ励起バージョンは、比例させて以下を求めることができます。

式(4a)

$$(Y_{CS} - Y_{AS}) + G_1(T_A Y_{CS} - T_C Y_{AS}) + G_2(T_A^2 Y_{CS} - T_C^2 Y_{AS}) = 0$$

式(4b)

$$(Y_{CS} - Y_{BS}) + G_1(T_B Y_{CS} - T_C Y_{BS}) + G_2(T_B^2 Y_{CS} - T_C^2 Y_{BS}) = 0$$

ここで、

式(5a)

$$Y_{AS} = \frac{D_S - D_{OFF}}{\text{Signal}_{AS} + Of_0 + Of_1 T_A + Of_2 T_A^2}$$

式(5b)

$$Y_{BS} = \frac{D_S - D_{OFF}}{\text{Signal}_{BS} + Of_0 + Of_1 T_B + Of_2 T_B^2}$$

式(5c)

$$Y_{CS} = \frac{D_S - D_{OFF}}{\text{Signal}_{CS} + Of_0 + Of_1 T_C + Of_2 T_C^2}$$

式4a及び式4bは、2つの一次方程式と2つの未知数 G_1 及び G_2 を含むシステムを形成します。 G_1 及び G_2 を求めて下さい。これにより、式1を使用して最後未知数であるGainを簡単に求めることができます。

算術操作は計測誤差及びノイズを拡大することがあります。キャリブレーション係数の量子化は、Gain係数及び D_{OFF} 係数の調整を考慮すべきもう1つの理由です。これを行うには、算出した係数である、Gain、 G_1 、 G_2 、 Of_0 、 Of_1 、 Of_2 及び D_{OFF} を使用してMAX1462レジスタをロードします。オープンの温度が依然としてCで、Sのセンサ励起が依然として適用されていることを想定し、出力 D_{CS} を計測します。次にLのセンサ励起に切り替えて、 D_{CL} を計測します。式6を使用して新しいゲイン係数を計算します。 D_{CL} を再計測し、式7を使用して新しい D_{OFF} 係数を計算します。

式(6)

$$\text{GAIN}_{\text{new}} = \text{利得} \frac{D_L - D_S}{D_{CL} - D_{CS}}$$

式(7)

$$D_{OFF_{\text{new}}} = D_{OFF} + D_L - D_{CL}$$

これで、最終的なキャリブレーション係数をMAX1462のEEPROMに書込むことができます。これでユニットに最終試験の準備が整いました。

このアルゴリズムは6つの試験条件である、AS、AL、BS、BL、CS及びCLにおいて直接誤差を最小化します。温度A、B及びCの間隔を広く開けて、計測のSNRを最小化して下さい。最終製品に大きな誤差が残っている場合は、キャリブレーション温度をピーク誤差温度に近づけて下さい。同様に、センサに非線形要素が含まれている場合、フルスケールセンサの励起は最良のキャリブレーション状態ではない場合があります。S及びLをフルスケールから遠ざけて下さい。

低電圧、低電力、 16ビットスマートADC

MAX1462




図6. 補償前のセンサ特性




図7. 補償済みセンサ/MAX1462のペア

図6に、個別のLucas-NovaSensorモデルNPH8-100-EH、0~15psig、シリコン圧力センサの特徴を示します。

図7に、補償されたセンサ/MAX1462のペアの結果を示します。

補償済みセンサ/ MAX1462のペアの使用

キャリブレーション及び試験システムからの削除後、MAX1462及びセンサはペアを形成します。STARTピンは V_{DD} に接続するか、センサに長いウォームアップ時間が必要ない場合には無接続のまま残すことができます。ここで実行すべき操作は簡単です。電力を印可して、EOCの立下がりまでパラレル出力Dをラッチするだけです。温度は t_{ADC} の前半にデジタル化されるため、MAX1462は35msの最小センサウォームアップ時間を提供します。2MHzの共振器を使用する場合の公称変換時間(t_{CONV})は67msです。繰返しモードビットが設定されている場合、変換は15Hzの速度で繰り返されます。

センサに35ms以上のウォームアップ時間が必要な場合は、STARTを使用して変換を開始することができます(図5)。繰返しモードビットが設定されている場合、STARTはハイに留まる必要があります。繰返しモードビットがリセットされた場合は、STARTを使用してMAX1462の変換速度を外部で制御できます。12ビットのパラレル出力Dがラッチされた後、STARTを少なくとも1クロックサイクル間ローにして、変換を終了して下さい。

出力DACはパラレルデジタル出力をOUTのシリアルビットストリームに変換します。MAX1462オペアンプを使用した単純な外部ローパスフィルタが、OUTビットストリームをレシオメトリックなアナログ電圧に変換します(図8)。

図示されているフィルタは反転構成になっていますが、特性式のGain係数と D_{OFF} 係数を調整すると、どちらの極性でも得ることができます。オペアンプを使用しない場合は、構成レジスタのOp Amp Power-Downビットを使用してパワーダウンできます。

MAX1462には次の外部部品が最小限必要です。

- V_{DD} から V_{SS} への電源バイパスコンデンサ(C1)1個
- 2MHzセラミック共振器(X_1)1個
- AGNDピン用の10k Ω 抵抗2個
- アナログ出力が望まれる場合は、フィルタ用の500k Ω 抵抗2個と1 μ Fコンデンサ1個

MAX1462評価/ 開発キット

MAX1462評価キット(EVキット)は、MAX1462ベースのトランスデューサプロトタイプ及び試験システムの開発を促進します。初めてMAX1462を使用する場合は、このキットを使用することを強く推奨します。このキットには次の内容が含まれています。

- 1) すぐに評価を開始できる評価用ボード。MAX1462サンプル及びシリコン圧力センサ付。
- 2) PCパラレルボード接続用のインタフェースボード。
- 3) MAX1462を一度に1モジュールずつ設定するためのMAX1462通信/補償用ソフトウェア(Windows用)。
- 4) センサ試験を行うエンジニアを対象とした詳細にわたる設計/アプリケーションマニュアル。

評価キットの型番はMAX1462EVKITです。

チップ情報

TRANSISTOR COUNT: 59,855

SUBSTRATE CONNECTED TO V_{SS}

低電圧、低電力、 16ビットスマートADC

MAX1462






図8. 出力DACのフィルタリング

ピン配置



ファンクションダイアグラム



マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。

16 _____ Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

© 2000 Maxim Integrated Products

MAXIM is a registered trademark of Maxim Integrated Products.