

高速電流プログラミング機能を備えた、 105V、1A、低EMI同期整流式降圧レギュレータ

特長

- 広い入力電圧範囲: 4.4V~105V (絶対最大定格: 110V)
- 超低EMI/EMC放射: CISPR 25 準拠
- 48V入力から3.3V出力を安定化する場合の I_Q : 2 μ A
- 外付け R_{SENSE} 不要の素早く正確な出力電流プログラミングおよびモニタリング
- 垂下型の電流制限特性
- 短い最小オン時間: 35ns
- 広い出力電圧範囲: 1V~ V_{IN}
- 100%の最大デューティ・サイクル動作
- プログラマブルな固定周波数: 200kHz~2MHz
- ピンで選択可能な8種類の固定出力電圧 (1.2V~15V) または可変出力電圧
- 軽負荷時に連続動作、パルス・スキップ動作、低リップル Burst Mode® 動作のいずれかを選択可能
- 外部クロックへのPLL同期
- EXT V_{CC} LDOが $V_{OUT} = 3.3V \sim 40V$ の範囲でデバイスに電力を供給
- OPTI-LOOP® 補償または固定の内部補償
- 入力および出力過電圧保護
- 熱特性が改善された (5mm × 6mm) QFN パッケージ

概要

LT®7101 は、固定周波数の平均電流モード制御アーキテクチャを使用する、効率の高いモノリシック同期整流式降圧 DC/DC コンバータです。4.4V~105V の入力電圧範囲で動作し、1V~ V_{IN} の可変安定化出力電圧を実現しつつ、最大 1A の出力電流を供給します。

LT7101 の特長は高周波動作と短い最小オン時間であり、これによってインダクタを小型化することや、降圧比が非常に高い場合でも固定周波数動作が可能になります。更に、LT7101 は、100% の最大デューティ・サイクル動作により、可能な最小のドロップアウト電圧を実現します。軽負荷での動作中、コンバータの効率と出力リップルは、Burst Mode 動作、パルス・スキップ動作、または強制連続動作のいずれかを選択することによって最適化されます。

LT7101 は高精度の高速平均電流プログラミングおよびモニタリング回路を内蔵しており、外付け検出抵抗は必要ありません。その他の機能としては、効率を最大限に高めるバイパス LDO、固定または可変出力電圧とループ補償、信頼性を高める幅広い保護機能があります。


全ての登録商標および商標の所有権は、それぞれの所有者に帰属します。

アプリケーション


- バッテリ・チャージャおよび CC/CV 電源
- 自動車用および防衛システム
- 産業用機器、航空電子工学機器、および重機
- 医療機器および通信システム

標準的応用例

5V~105V 入力、5V/1A 出力の降圧レギュレータ



効率と負荷電流




LT7101

絶対最大定格

(Note 1)

V_{IN} 電源電圧	-0.3V~110V
INTV _{CC} 、(BOOST-SW) の電圧	-0.3V~6V
BOOST の電圧	-0.3V~110V
RUN の電圧	-0.3V~110V
V_{FB} 、PGOOD の電圧	-0.3V~16V
EXTV _{CC} の電圧	-0.3V~41V
R_{IND} 、 V_{PRG1} 、 V_{PRG2} の電圧	-0.3V~INTV _{CC}
I_{CTRL} 、SS の電圧	-0.3V~INTV _{CC}
FREQ、 I_{TH} 、PLLIN/MODE、OVLO の電圧	-0.3V~6V
動作ジャンクション温度範囲 (Note 2、3、4)	
LT7101E、LT7101I	-40°C~125°C
LT7101H	-40°C~150°C
LT7101MP	-55°C~150°C
保存温度範囲	-65°C~150°C

ピン配置



発注情報

鉛フリー仕上げ	テープ&リール	製品マーキング*	パッケージ	温度範囲
LT7101EUHE#PBF	LT7101EUHE#TRPBF	7101	36-Lead (5mm × 6mm) Plastic QFN	-40°C to 125°C
LT7101IUHE#PBF	LT7101IUHE#TRPBF	7101	36-Lead (5mm × 6mm) Plastic QFN	-40°C to 125°C
LT7101HUHE#PBF	LT7101HUHE#TRPBF	7101	36-Lead (5mm × 6mm) Plastic QFN	-40°C to 150°C
LT7101MPUHE#PBF	LT7101MPUHE#TRPBF	7101	36-Lead (5mm × 6mm) Plastic QFN	-55°C to 150°C

更に広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。* 温度グレードは出荷時のコンテナのラベルで識別されます。

[テープ&リールの仕様](#)。一部のパッケージは、#TRMPBF 接尾部の付いた指定の販売経路を通じて 500 個入りのリールで供給可能です。

電氣的特性

●は規定動作ジャンクション温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 2)。注記がない限り、 $V_{IN} = 12\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
メイン・レギュレータと電圧ループ							
V _{IN}	Operating Input Voltage Range			4.4		105	V
V _{IN(UVLO)}	V _{IN} Undervoltage Lockout	V _{IN} Rising V _{IN} Falling	● ●	4.36 4.11	4.50 4.25	4.64 4.39	V V
V _{OUT}	Operating Output Voltage Range	(Note 9)		1.0		105	V
I _Q	V _{IN} Input DC Supply Current	(Note 8)					
	Pulse-Skipping Mode	V _{FB} = 1.04V, EXT _{VCC} = 3.3V V _{FB} = 1.04V, EXT _{VCC} = 0V			200 4.4		μA mA
	Sleep Mode	V _{FB} = 1.04V, EXT _{VCC} = 3.3V V _{FB} = 1.04V, EXT _{VCC} = 0V			1.0 9.0		μA μA
	Shutdown	RUN = 0V			0.7	1.5	μA
	V _{IN} Input Current In Regulation	Figure 14 Circuit, V _{IN} = 48V, I _{OUT} = 500 μA Figure 16 Circuit, V _{IN} = 48V, I _{OUT} = 0 μA			64 2	75	μA μA
V _{FB}	Regulated Feedback Voltage	(Note 5) I _{TH} Voltage = 0.5V to 1.2V, V _{IN} = 4.5V to 105V V _{PRG1} = V _{PRG2} = FLOAT V _{PRG1} = V _{PRG2} = INT _{VCC} V _{PRG1} = FLOAT, V _{PRG2} = INT _{VCC} V _{PRG1} = V _{PRG2} = SGND V _{PRG1} = SGND, V _{PRG2} = FLOAT V _{PRG1} = SGND, V _{PRG2} = INT _{VCC} V _{PRG1} = FLOAT, V _{PRG2} = SGND V _{PRG1} = INT _{VCC} , V _{PRG2} = FLOAT V _{PRG1} = INT _{VCC} , V _{PRG2} = SGND	● ● ● ● ● ● ● ● ● ●	0.990 1.182 1.770 2.455 3.234 3.528 4.900 11.75 14.70	1.000 1.200 1.800 2.500 3.300 3.600 5.000 12.00 15.00	1.010 1.218 1.827 2.537 3.350 3.654 5.075 12.24 15.30	V V V V V V V V V V
	Feedback Input Bias Current	V _{PRG1} = V _{PRG2} = FLOAT V _{PRG1} or V _{PRG2} Tied to SGND or INT _{VCC}			±2 1.25	±10 1.6	nA μA
g _m	Error Amplifier g _m	I _{TH} = 1V, Sink/Source = 5μA (Note 5)			1.52		mS
t _{ON,MIN}	Minimum Controllable ON-Time	(Note 7)	●		35	55	ns
R _{DS(ON)TOP}	Top Switch On-Resistance				580		mΩ
R _{DS(ON)BOT}	Bottom Switch On-Resistance				300		mΩ
電流制御とモニタリング							
I _{LIM(AVG)}	Average Output Current Limit	(Note 6) I _{CTRL} = FLOAT I _{CTRL} = 0.58V		1.00 0.16	1.11 0.22	1.21 0.28	A A
I _{PK}	Top Switch Peak Current Limit	I _{CTRL} = FLOAT I _{CTRL} = 0.58V	● ●	1.43 0.63	1.64 0.75	1.85 0.87	A A
V _{IMON}	Current Monitor Output Voltage	(Note 6) I _{SW} = 1.0A I _{SW} = 0.25A		1.13 0.552	1.21 0.603	1.29 0.654	V V
	I _{CTRL} Pin Pull-Up Current	V _{ICTRL} = 0.5V	●	18	20	22	μA
起動とシャットダウン							
I _{SS}	Soft-Start Charge Current	SS = 0V	●	8	11	15	μA
t _{SS(INT)}	Internal Soft-Start Ramp Time	SS = FLOAT			1.2		ms
V _{FB(OV)}	Feedback Overvoltage Protection	Relative to Regulated V _{FB}		7	10	13	%
V _{RUN(ON)}	RUN Pin ON Threshold	V _{RUN} Rising V _{RUN} Falling	● ●	1.16 1.06	1.21 1.11	1.26 1.16	V V
	RUN Pin Hysteresis				100		mV
	RUN Pin Leakage Current	RUN = 1.5V		−10	0	10	nA

電気的特性

●は規定動作ジャンクション温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ での値 (Note 2)。注記がない限り、 $V_{IN} = 12\text{V}$ 。

SYMBOL	PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
$V_{OV(R)}$	OVLO Pin Rising Threshold	V_{OVLO} Rising	●	1.16	1.21	1.26	V
	OVLO Pin Hysteresis				65		mV
	OVLO Pin Leakage Current	OVLO = 1.5V		-10	0	10	nA

バイアス・レギュレータとハウスキーピング

	INTV _{CC} Undervoltage Lockout	INTV _{CC} Rising INTV _{CC} Falling			3.00 2.80		V V
V_{EXTVCC}	EXTV _{CC} Switchover Voltage	EXTV _{CC} Rising EXTV _{CC} Falling	● ●	3.03 2.95	3.10 3.00	3.17 3.07	V V
	Regulated INTV _{CC} Voltage from V_{IN}			3.37	3.50	3.63	V
	Regulated INTV _{CC} Voltage from EXTV _{CC}			3.37	3.50	3.63	V

発振器とフェーズ・ロック・ループ

	Programmable Frequency Accuracy	$R_{FREQ} = 12.5\text{k}$ (200kHz) to 57.5k (2MHz) PLLIN/MODE = 0V	●	-15		15	%
f_{LOW}	Low Preset Frequency	$V_{FREQ} = 0\text{V}$; PLLIN/MODE = 0V	●	270	300	330	kHz
f_{HIGH}	High Preset Frequency	$V_{FREQ} = \text{INTV}_{CC}$; PLLIN/MODE = 0V	●	0.9	1.0	1.1	MHz
	Synchronizable Frequency	PLLIN/MODE = External Clock	●	200		2000	kHz
	PLLIN/MODE Input High Level for Clocking	PLLIN/MODE = External Clock	●	2.0			V
	PLLIN/MODE Input Low Level for Clocking	PLLIN/MODE = External Clock	●			0.8	V

PGOOD 出力

	PGOOD Voltage Low	$I_{PGOOD} = 1\text{mA}$			0.3	0.5	V
	PGOOD Leakage Current	$V_{PGOOD} = 12\text{V}$		-1		1	μA
	PGOOD Trip Level	V_{FB} with Respect to Set Regulated Voltage					
		V_{FB} Ramping Positive		7	10	13	%
		Hysteresis			2.5		%
		V_{FB} Ramping Negative		-13	-10	-7	%
		Hysteresis			2.5		%
T_{PG}	Delay for Reporting a Fault				24		μs

Note 1 : 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

Note 2 : LT7101E は $0^\circ\text{C} \sim 85^\circ\text{C}$ の温度範囲で仕様に適合することが確認されている。 $-40^\circ\text{C} \sim 125^\circ\text{C}$ の動作ジャンクション温度範囲での仕様は設計、特性評価および統計学的なプロセス・コントロールとの相関で確認されている。LT7101I は $-40^\circ\text{C} \sim 125^\circ\text{C}$ の動作ジャンクション温度範囲で確認されており、LT7101H は $-40^\circ\text{C} \sim 150^\circ\text{C}$ の動作ジャンクション温度範囲で確認されており、LT7101MP は $-55^\circ\text{C} \sim 150^\circ\text{C}$ の動作ジャンクション温度範囲でテストされ、確認されている。ジャンクション温度が高いと動作寿命が短くなる。 125°C を超えるジャンクション温度では動作寿命はディレーティングされる。これらの仕様を満たす最大周囲温度は、基板レイアウト、パッケージの定格熱抵抗および他の環境要因と関連した特定の動作条件によって決まることに注意。

Note 3 : T_J は周囲温度 T_A および消費電力 P_D から次式に従って計算される。

$$T_J = T_A + (P_D \cdot \theta_{JA}^\circ\text{C/W})$$

Note 4 : このデバイスには、短時間の過負荷状態の間デバイスを保護するための過熱保護機能が備わっている。この保護がアクティブなときは、最大定格ジャンクション温度を超えることができる。規定された絶対最大動作ジャンクション温度を超えた動作が継続すると、デバイスの信頼性を損なうか、またはデバイスに永続的損傷を与える恐れがある。過熱保護レベルは製造時にはテストされない。

Note 5 : LT7101 は、 V_{FB} を内部リファレンス電圧近くの電圧にサーボ制御して I_{TH} の規定電圧を得る帰還ループでテストされる。

Note 6 : Average Output Current Limit (平均出力電流の制限値)、Top Switch Peak Current Limit (上側スイッチのピーク電流制限値)、および Current Monitor Output Voltage (電流モニタ出力電圧) は、標準的応用例での動作をシミュレートするテスト回路で測定される。


Note 7 : 制御可能な最小オン時間はテスト・モードで測定される。(アプリケーション情報セクションの「最小オン時間に関する検討事項」を参照。)

Note 8 : スイッチング周波数で供給される内部のゲート電荷により動的電源電流は増加する。


Note 9 : 適用される可能性があるその他の設計上の制約については、アプリケーション情報セクションの「 $V_{OUT} > 6\text{V}$ での動作」を参照のこと。

代表的な性能特性


特に指定がない限り、 $T_A = 25^\circ\text{C}$ 。

Burst Modeでの効率 ($V_{OUT} = 5V$)


7101 G01

Burst Modeでの効率 ($V_{OUT} = 12V$)


7101 G02

Burst Modeでの効率 ($V_{OUT} = 3.3V$)


7101 G03

パルス・スキップ・モードでの効率 ($V_{OUT} = 5V$)


7101 G04

パルス・スキップ・モードでの効率 ($V_{OUT} = 12V$)


7101 G05

パルス・スキップ・モードでの効率 ($V_{OUT} = 3.3V$)


7101 G06

強制連続モードでの効率 ($V_{OUT} = 5V$)

7101 G07

強制連続モードでの効率 ($V_{OUT} = 12V$)


7101 G08

強制連続モードでの効率 ($V_{OUT} = 3.3V$)


7101 G09

代表的な性能特性 特に指定がない限り、 $T_A = 25^\circ\text{C}$ 。


効率と入力電圧
 $V_{OUT} = 5V$ 、Burst Mode 動作




1Aでの効率と周波数




レギュレーション状態でのVINの
入力電流と入力電圧




安定化された帰還電圧と温度




平均出力電流とVIN、ICTRL




平均出力電流と温度




ピーク電流制限値と温度



出力電流モニタと平均出力電流




出力電流モニタ誤差と平均出力電流




代表的な性能特性

特に指定がない限り、 $T_A = 25^\circ\text{C}$ 。


上側スイッチと下側スイッチの
抵抗と温度




最小オン時間と温度




発振周波数と温度




静止入力電流と入力電圧



V_{IN} の静止電流と温度




軽負荷時のインダクタ電流




代表的な性能特性 特に指定がない限り、 $T_A = 25^\circ\text{C}$ 。


負荷ステップ (Burst Mode 動作)




負荷ステップ (パルス・スキップ・モード)




負荷ステップ (強制連続モード)




最大負荷時のSWノードの波形




外部クロックへの同期




シャットダウンからの起動




短絡と回復



出力電流プログラミング電流ループのステップ応答



I_{CTRL} の電圧からインダクタ電流へのゲインと周波数



代表的な性能特性 特に指定がない限り、 $T_A = 25^\circ\text{C}$ 。

放射EMI性能
(クラス5ピーク限度値でのCISPR25放射エミッション・テスト)




FIGURE 17 CIRCUIT
48VIN TO 5VOUT AT 1A
 $f_{\text{sw}} = 400\text{kHz}$

7101 G34

ピン機能

RUN (ピン3) : 実行制御入力。このピンを 1.1V より低い電圧に維持すると、スイッチング・レギュレータは停止します。このピンを 0.7V より低い電圧に維持すると、静止電流は約 0.7μA まで減少します。低電圧ロックアウトとして使用する場合、 V_{IN} とこのピンの間に抵抗分割器を接続します。このピンを V_{IN} に接続すると、LT7101 は常時イネーブル状態になります。

SGND (ピン6) : 信号グラウンド。

OVLO (ピン7) : 過電圧シャットダウンの入力。このピンの電圧が 1.21V を超えると、スイッチング・レギュレータはシャットダウンして、SS ピンは内部で接地されます。このピンを SGND に接続した場合は、 V_{IN} を最大 105V にして動作させることができます。

R_{IND} (ピン8) : 低デューティ・サイクル動作に対応するため、上り勾配のインダクタ電流を複製して内部ランプ電圧を発生するのに使用する電流を設定します。このピンでは、スイッチング周波数に応じて変化する電圧が発生します。値が $1/(3.3 \cdot L)$ に等しい抵抗をこのピンと SGND の間に接続して、内部ランプ電流を設定します。 V_{PRG1} ピンと V_{PRG2} ピンを使用して固定出力電圧モードを選択する場合は、このピ

ンをフロートのままにしておいてください。 V_{PRG1} と V_{PRG2} を両方ともフロートにする場合は、 R_{IND} と SGND の間に抵抗を接続する必要があります。

I_{TH} (ピン9) : エラーアンプの出力およびスイッチング・レギュレータの補償点。 I_{TH} ピンと SGND の間に補償部品を配置します。固定の内部補償回路を選択する場合は、このピンを INTV_{CC} に接続します。

V_{FB} (ピン10) : レギュレータの帰還入力。可変モードに設定する場合は、レギュレータの出力と V_{FB} ピンの間に外付けの抵抗分割器を使用します。固定出力電圧モードの場合は、 V_{FB} をレギュレータの出力に直接接続します。

FREQ (ピン11) : 内部 VCO の周波数制御ピン。動作周波数を 300kHz にする場合は、このピンを SGND に接続します。動作周波数を 1MHz にする場合は、このピンを INTV_{CC} に接続します。動作周波数を 200kHz ~ 2MHz の範囲内に設定する場合は、抵抗を SGND とこのピンの間に接続します。Burst Mode 動作を使用する場合は、このピンに接続する容量を最小限に抑えます。このピンからは 40μA の電流が流れ出します。

ピン機能

PLLIN/MODE (ピン12) : 位相検出器の外部同期入力および Burst Mode 制御入力。このピンに外部クロックを入力すると、フェーズ・ロック・ループが SW 信号の立ち上がりエッジを外部クロックの立ち上がりエッジに強制的に同期させ、LT7101 は強制連続モードで動作します。外部クロックに同期させない場合は、この入力によって LT7101 の軽負荷時の動作が決まります。このピンを SGND に接続するかフロート状態にすると、Burst Mode 動作が選択されます。INTV_{CC} に接続すると、強制連続インダクタ電流動作が選択されます。このピンを 100k 抵抗を介して INTV_{CC} に接続すると、パルス・スキップ動作が選択されます。このピンは SGND へ 10 μ A の電流を吸い込みます。

CLKOUT (ピン13) : 並列動作の追加レギュレータを同期する目的で利用できる出力クロック信号。CLKOUT の立ち上がりエッジは、SW ピンの立ち上がりエッジに対して位相が 180°ずれています。出力レベルの振幅は SGND から INTV_{CC} までです。

PGOOD (ピン14) : オープンドレインのパワーグッド出力。V_{FB} ピンはモニタされ、出力がレギュレーション状態になっていることが確認されます。出力がレギュレーション状態になっていない場合、PGOOD ピンはローになります。

SS (ピン15) : ソフトスタートおよびレギュレータ・タイムアウトの入力。SS ピンの電圧は、1V より低くなると、安定化出力電圧を制限します。このピンには 10 μ A の内部プルアップ電流源が接続されています。このピンとグラウンドの間に接続したコンデンサにより、最終的な安定化出力電圧までの立ち上がり時間が設定されます。1.2ms の内部ソフトスタート立ち上がり時間を使用する場合は、このピンをフロートのままにします。また、SS ピンは、EXTV_{CC} の電圧が低すぎる場合にスイッチングをディスエーブルするタイムアウトとしての機能も果たします。レギュレータのタイムアウト機能をディスエーブルするには、SS と INTV_{CC} の間に 75k の抵抗を接続します。アプリケーション情報セクションの「ソフトスタートと LDO レギュレータのタイムアウト」を参照してください。

I_{CTRL} (ピン16) : 定電流モードでの平均出力電流を設定します。このピンの電圧によって I_{TH} の最大電圧が決まり、その結果として定電流モードでの平均出力電流が設定されます。ピーク電流制限値は、平均電流制限値の設定点より 0.53A 高い値を追跡します。平均出力電流の値を 0A ~ 1.11A の範囲内に設定するには、このピンを 0.4V ~ 1.3V の電圧に接続します。このピンには 20 μ A の内部プルアップ電流が流れるので、SGND との間に 1 本の抵抗を接続すれば電圧を設定することができます。このピンをフロート状態にすると、平均

出力電流は 1.11A に設定され、ピーク電流制限値は 1.64A に設定されます。

I_{MON} (ピン17) : 平均出力電流モニタ。このピンは、0A ~ 1.11A の平均出力電流に対応する 0.4V ~ 1.3V の電圧を生成します。

V_{PRG1}、V_{PRG2} (ピン18、19) : 出力電圧のプログラミング・ピン。これらのピンは、レギュレータを可変出力モードまたは固定出力モードに設定します。両方のピンをフロート状態にすると、V_{FB} ピンに外付け抵抗を接続することによって出力を設定することができます。その場合、V_{FB} の電圧は 1V のリファレンス電圧に安定化されます。これらのピンの一方を SGND または INTV_{CC} に接続すると同時に、もう一方を SGND または INTV_{CC} に接続するかフロート状態にすると、出力は 8 種類の固定出力電圧のいずれかに設定されます。アプリケーション情報セクションの「出力電圧のプログラミング」を参照してください。

EXTV_{CC} (ピン20) : INTV_{CC} を生成する内部 LDO への外部電源入力。EXTV_{CC} が 3.1V ~ 40V の範囲内にある場合は、この LDO が EXTV_{CC} から INTV_{CC} 電源に電力を供給し、V_{IN} から電力を供給される内部 LDO を迂回します。EXTV_{CC} を使用しない場合は、SS と INTV_{CC} の間に 75k の抵抗を接続して、レギュレータのタイムアウト機能をディスエーブルする必要があります。アプリケーション情報セクションの「INTV_{CC} のレギュレーション」を参照してください。

INTV_{CC} (ピン21) : 内部 LDO レギュレータの出力。ドライバと制御回路にはこの電圧源から電力が供給されます。1 μ F ~ 4.7 μ F のセラミック・コンデンサを使用して、このピンを PGND にデカップリングする必要があります。


SW (ピン 24、25、26) : 内部 MOSFET パワー・スイッチと出力インダクタの間にある SW ノード接続点。

BOOST (ピン27) : ハイサイドのフローティング・ゲート・ドライバに電力を供給するブートストラップ電源。BOOST ピンと SW ピンの間に 0.1 μ F のセラミック・コンデンサを接続します。

V_{IN} (ピン30、31、32) : 入力電源。これは、内蔵のハイサイド MOSFET スイッチへの電源入力、ならびに INTV_{CC} の電圧を生成する内部 LDO への入力です。このピンはコンデンサを使用して PGND にデカップリングします。

PGND / 露出パッド (ピン35、36、37) : 電源グラウンド。電源グラウンド・プレーンに接続します。定格の電気的性能および熱性能を得るため、露出パッドは PCB の接地する必要があります。

機能図



7101 80

動作

メイン制御ループ

LT7101は、固定周波数の平均電流モード制御アーキテクチャを使用する、効率の高いモノリシック同期整流式降圧DC/DCコンバータです。平均電流モード制御により、外付けの検出抵抗や電流検出アンプの必要なく、出力電流を素早く正確に制御することができます。代わりに、上側と下側のパワー・スイッチ電流を損失なくモニタすることにより、インダクタ電流を内部で検出します。また、LT7101は、上側のスイッチが導通した直後にインダクタ電流を複製し、検出したスイッチ電流と合成してインダクタ電流信号を内部で完全に復元する独自の回路を内蔵しています。この技法により、平均出力電流の直接制御やモニタリングが可能となるだけでなく、デューティ・サイクルが非常に低いときのきれいな動作にも対応します。

通常動作時は、内部の上側パワー・スイッチ(NチャンネルMOSFET)が各クロック・サイクルの最初にオンするので、インダクタ電流が増加します。検出されたインダクタ電流は平均電流アンプに送られ、その出力(VDUTY)が鋸歯状のランプ電圧(VRAMP)と比較されます。VRAMPの電圧がVDUTYの電圧を超えると、PWMコンパレータが作動して上側のパワーMOSFETをオフします。

上側のパワーMOSFETがオフすると、同期パワー・スイッチ(NチャンネルMOSFET)がオンして、インダクタ電流が減少します。下側スイッチは、逆電流制限値に達するか、逆電流コンパレータが作動しない限り、次のクロック・サイクルが始まるまでオンのままです。逆電流制限値は、強制連続モードでは0.4A、Burst Modeおよびパルス・スキップ・モードでは0Aです。

クローズドループ動作では、平均電流アンプにより、検出された電流信号の平均値が I_{TH} の内部電圧と等しくなるよう動作する平均電流ループが発生します。この平均電流ループのDCゲインと補償レベルは自動的に調整され、最適な電流ループ応答が維持されることに注意してください。エラーアンプは、分圧後の出力電圧(V_{FBI})を1.0Vのリファレンス電圧と比較することによって I_{TH} の電圧を調整します。負荷電流が変化すると、エラーアンプは必要に応じて平均インダクタ電流を調整して、出力電圧をレギュレーション状態に維持します。

LT7101は、可能な最高速の平均電流ループを実現できるよう最適化されています。これを達成するには、平均電流アンプの出力にフィルタ(C_{CA} 、 R_{CA})を設定して、(積分器のコン

デンサ C_{CA} によって得られる)高いDCゲインを確保しつつ、インダクタ電流信号がフィルタ処理されずに通過できるようにします。これは抵抗 R_{CA} によって実現できます。この抵抗により、スイッチング周波数より十分に低い周波数のゼロが得られます。結果として得られる代表的なPWMコンパレータ波形を図1に示します。VDUTY信号はインダクタ電流信号の反射を反転したものあり、高速の平均電流ループを得るには不可欠であることに注意してください。




図1. 電流ループの標準的な動作波形

電圧ループ補償は I_{TH} ピンを使用して外部で設定できるので、OPTI-LOOP補償を利用してループ応答を最適化することができます。電圧ループの補償は、ピーク電流モード制御の場合と基本的に同じです。あるいは、 I_{TH} ピンをINTV_{CC}に接続して、内部の電圧ループ補償を選択することもできます。内部の電圧ループ補償を選択した場合、LT7101はスイッチング周波数に基づいて内部補償レベルを自動的に調整し、高速で安定した電圧ループを維持します。

電源およびバイアス電源 (V_{IN} 、SW、BOOST、INTV_{CC}、EXTV_{CC}ピン)

LT7101の V_{IN} ピンは、内部のハイサイドNチャンネルMOSFETのドレイン端子に電圧を供給する目的で使用されます。また、これらのピンは、INTV_{CC}で3.5Vを生成する内部LDOレギュレータ(V_{IN} LDO)のバイアス電圧も供給します。同様に、INTV_{CC}の電圧をデバイス内部のバイアスとして使用し、更には下側パワーMOSFETのゲート駆動電

動作

圧として使用します。上側パワー MOSFET のゲート駆動電圧は、BOOST ピンと SW ピンの間のフロート電源 (C_{BST}) によって供給されます。これは内部の同期ダイオードによって $INTV_{CC}$ から充電されます。更に、内部チャージ・ポンプは、上側の MOSFET が常にオンしている場合、BOOST と SW の間の電圧を維持することにより、デューティ・サイクル 100% での動作に対応します。

効率を向上して V_{IN} LDO レギュレータの消費電力を制限するため、2 番目の LDO レギュレータ ($EXTV_{CC}$ LDO) は、 $INTV_{CC}$ の電圧をそれより電圧の低い $EXTV_{CC}$ ピンから得ることができます。ほとんどのアプリケーションでは、 $EXTV_{CC}$ ピンを DC/DC コンバータの安定化出力電圧に直接接続して、効率の高いブートストラップ構成での動作を実現します。内部の V_{IN} LDO での消費電力を安全なレベルに確実に制限するため、LT7101 は特別なレギュレータのタイムアウト機能をソフトスタート・ピンに組み込んでいます。

起動とシャットダウン (RUN、SS、OVLO ピン)

RUN ピンの電圧が 0.7V より低いと、LT7101 は低電流のシャットダウン状態になり、DC 電源電流は 0.7 μ A まで減少します。RUN ピンの電圧が 0.7V より高くなり、 V_{IN} ピンの電圧が 4.55V の内部低電圧閾値 ($V_{IN(UVLO)}$) より高くなると、 $INTV_{CC}$ LDO がイネーブルされます。ただし、RUN ピンの電圧が $V_{RUN(ON)} = 1.21V$ を超えるまでスイッチングは抑止されます。これにより、RUN ピンを使用して V_{IN} の低電圧ロックアウト機能を実装し、ユーザが調整可能なレベルより低い電圧では電源が動作しないようにすることができます。更に、OVLO ピンの電圧が $V_{OV(R)} = 1.21V$ を超えた場合にもスイッチングは抑止されます。この機能を使用して入力過電圧ロックアウト機能を実装し、入力電源が過電圧の状態では電源が動作しないようにすることができます。

V_{IN} 、RUN、および OVLO ピンに加わる電圧が適切な場合、LT7101 はスイッチングを開始して出力電圧のソフトスタート・ランプ動作を開始します。1.2ms の内部ソフトスタート立ち上がり時間により、出力電圧のランプ速度が制限され、起動時の過剰な入力電流が防止されます。立ち上がり時間を長くする必要がある場合は、SS ピンとグラウンドの間にコンデンサを接続することができます。SS ピンから流れ出る 10 μ A の電流により、コンデンサに滑らかな電圧ランプが発生します。この外部ランプ速度が 1.2ms の内部ソフトスタート時間より遅い場合、出力電圧は代わりに SS ピンのランプ速度によって制限されるようになります。外部および内部のソフトス

タート・ランプ電圧が両方とも 1V を超えると、出力電圧はレギュレーション状態になります。内部および外部のソフトスタート機能は、最初の起動時と、入力電源に低電圧状態または過電圧状態が発生した後にリセットされます。

ソフトスタート・ピンはレギュレータのタイムアウト機能を実装する場合にも使用します。この機能は、 $EXTV_{CC}$ の電圧が加わっていない場合、タイムアウト後に上側と下側のパワー MOSFET をディスエーブルすることにより、内部の V_{IN} LDO レギュレータでの消費電力によるダイ温度の上昇を制限します。これが役立つのは、例えば $EXTV_{CC}$ を DC/DC コンバータの出力に接続しているが、コンバータの出力がグラウンドに短絡した場合です。起動時に、内部と外部のソフトスタート・ランプ電圧が両方とも 1V を超えた後、 $EXTV_{CC}$ が 3V より低いと、レギュレータのタイムアウトが始まります。この状態が一定の時間 (通常のソフトスタート時間の約 1.4 倍) 続くと、レギュレータのタイムアウトが生じて、全てのスイッチングが停止します。長時間の再起動遅延時間 (通常のソフトスタート時間の約 46 倍) 後、再起動が始まります。レギュレータのタイムアウト機能が必要ない場合は、SS ピンを 75k の抵抗を介して $INTV_{CC}$ に接続してください。詳細については、アプリケーション情報セクションの「ソフトスタートと LDO レギュレータのタイムアウト」を参照してください。

出力電圧のプログラミング (V_{PRG1} 、 V_{PRG2} 、 V_{FB} ピン)

V_{PRG1} ピンと V_{PRG2} ピンにより、電源の出力電圧をプログラミングするときの自由度が高まります。これらのピンを両方ともフロート状態にすると、可変 V_{OUT} モードが選択されます。このモードでは、出力は V_{FB} ピンの外付け抵抗を使用して設定され、 V_{FB} の電圧は 1V のリファレンス電圧に安定化されます。いずれか一方のピンを SGND または $INTV_{CC}$ に接続すると、固定出力電圧モードが選択されます。このモードでは、高精度の内部抵抗分圧器を使用して、出力電圧を 8 種類の固定電圧レベルのいずれかに設定します。アプリケーション情報セクションの「出力電圧のプログラミング」を参照してください。

インダクタ電流の複製 (R_{IND} ピン)

LT7101 は、上側のスイッチが導通した直後にインダクタ電流を複製し、検出したスイッチ電流と合成してインダクタ電流信号を内部で完全に復元する独自の回路を内蔵しています。この技法により、平均出力電流の直接制御やモニタリングが可能となるだけでなく、上側スイッチのオン時間が非常

動作

に短いときのきれいな動作にも対応します。インダクタ電流を複製するために、LT7101はインダクタの概算値を知る必要があります。これを実現するには、値が $1/(3.3 \cdot L)$ に等しい抵抗を R_{IND} ピンに接続します。LT7101は、抵抗 R_{IND} を流れる電流と V_{IN} ピンおよびSWピンの電圧を組み合わせ、複製インダクタ電流信号を発生させます。更に、 R_{IND} ピンの電流も V_{IN} およびSWピンの電圧と組み合わせ、平均電流アンプのDCゲインを設定します。こうするのは、最適な電流ループ性能を全ての動作条件で維持するためです。

V_{PRG1} ピンと V_{PRG2} ピンを使用して固定出力電圧モードを選択している場合は、 R_{IND} ピンをフロート状態のままにしておかれません。この場合、LT7101は、出力電圧とスイッチング周波数に基づいて特定のインダクタ値を仮定します。アプリケーション情報セクションの「インダクタ値と R_{IND} 抵抗の選択」を参照してください。

軽負荷時の動作: 強制連続モード、Burst Mode、およびパルス・スキップ・モード (PLLIN/MODEピン)

LT7101は、低負荷電流時に、高効率のBurst Mode動作、固定周波数パルス・スキップ・モード、または強制連続モードになるように設定することができます。Burst Mode動作を選択するには、PLLIN/MODEピンを接地します。強制連続動作を選択するには、PLLIN/MODEピンを $INTV_{CC}$ に接続します。パルス・スキップ・モードを選択するには、PLLIN/MODEピンを100kの抵抗を介して $INTV_{CC}$ に接続します。

LT7101がBurst Mode動作に設定されているときは、 I_{TH} ピンの電圧が低い値を示している場合でも、最小出力電流は約100mAに設定されます。平均インダクタ電流が負荷電流より大きい場合、エラー・アンプは I_{TH} ピンの電圧を低下させます。 I_{TH} の電圧が0.4Vより低くなると、内部のスリープ信号がハイになり(スリープ・モードがイネーブルされ)、両方のMOSFETがオフします。すると、 I_{TH} ピンはエラーアンプの出力から切断され、0.43Vに保持されます。

スリープ・モードでは、内部回路の大半がオフになり、LT7101に流れる全静止電流は9 μ Aまで減少します。EXTV_{CC}が加わっている場合、この静止電流の大部分(8 μ A)はEXTV_{CC}電源から流れ、 V_{IN} 電源から流れるのはわずか1 μ Aです。これにより、EXTV_{CC}を V_{OUT} に接続して

いて V_{IN} が V_{OUT} よりはるかに大きいブートストラップ・アプリケーションでは、スリープ・モードでの V_{IN} の電源電流が劇的に減少します。スリープ・モードでは、負荷電流が出力コンデンサから供給されます。出力電圧 V_{OUT} が低下するにつれて、エラーアンプの出力は上昇し始めます。 V_{OUT} の電圧が十分低下すると、 I_{TH} ピンはエラーアンプの出力に再度接続され、スリープ信号はローになり、内部発振器の次のサイクルで上側のMOSFETをオンすることにより通常動作が再開されます。

LT7101がBurst Mode動作になるように設定されている場合、インダクタ電流は反転することができません。インダクタ電流がゼロに達する直前に、逆電流コンパレータが外付けの下側MOSFETをオフにして、インダクタ電流が反転して負になるのを防ぎます。したがって、コンバータは不連続なインダクタ電流(DCM)によって動作します。

強制連続動作の場合は、軽負荷時または大きなトランジェント状態でインダクタ電流が反転できます。これにより、連続インダクタ電流動作(CCM)が無負荷状態まで維持されます。また平均インダクタ電流は、常に I_{TH} ピンの電圧によって決まります。このモードでは、軽負荷での効率がBurst Mode動作の場合よりも低下します。ただし、連続動作には出力電圧リップルが小さく、オーディオ回路への干渉が少ないという利点があります。強制連続モードでは、出力リップルは負荷電流に依存しません。

パルススキップ・モードになるようにPLLIN/MODEピンを接続すると、LT7101は軽負荷時にPWMパルススキップ・モードで動作します。このモードでは、出力電流が最大設計値の約1%になるまで固定周波数動作が維持されます。非常に軽い負荷では、PWMコンパレータは数サイクルにわたって作動したままになることがあり、上側MOSFETを同じサイクル数だけ強制的にオフのままにする(つまり、パルスをスキップする)ことがあります。インダクタ電流は反転することができません(不連続動作)。強制連続動作と同様、このモードでは、Burst Mode動作に比べて出力リップルとオーディオ・ノイズが小さくなり、RF干渉が減ります。低電流での効率が強制連続動作より高くなりますが、Burst Mode動作ほど高はありません。

動作

Burst Mode またはパルス・スキップ・モード時に不連続なインダクタ電流 (DCM) を使用して動作している場合、LT7101 は平均電流制御からピーク電流制御へ滑らかに遷移します。この機能を使用すると、平均電流ループに関連したポールを取り除くことにより、軽負荷の DCM 動作時の電圧ループの補償が簡単になります。

動作モード中でのスプリアス変動を防ぐため、LT7101 は、あるモードから別のモードに変わる前に 20 μ s の遅延時間を組み込んでいます。これは特に役立ちます。PLLIN/MODE ピンは最初に動作モードを選択する目的に使用し、その後同期用の外部クロックを受け取る目的に使用できるからです。20 μ s の遅延により、同期信号を認識している間にモードが変更されずに済みます。同期中、LT7101 は強制連続モードで動作します。

周波数の選択とフェーズ・ロック・ループ (FREQ ピン、PLLIN/MODE ピン)

LT7101 のスイッチング周波数は、FREQ ピンを使用して選択することができます。FREQ ピンを SGND または INTV_{CC} に接続するか、外付け抵抗を接続してスイッチング周波数を設定することもできます。FREQ を SGND に接続すると 300kHz が選択されるのに対して、FREQ を INTV_{CC} に接続すると 1MHz が選択されます。FREQ と SGND の間に抵抗を接続すると、FREQ ピンの電圧が電圧制御発振器 (VCO) の入力に送られ、周波数を 200kHz～2MHz の範囲内に設定することができます。

LT7101 にはフェーズ・ロック・ループ (PLL) が備わっており、PLLIN/MODE ピンに接続された外部クロック信号源に内部発振器を同期させることができます。LT7101 の位相検出器 (PFD) とローパス・フィルタは、VCO 入力の電圧を調整して、上側 MOSFET がオンするタイミングを同期信号の立ち上がりエッジに揃えます。

外部クロックが検出されると、PFD ローパス・フィルタは素早くプリバイアスされ、PLL が VCO を引き継ぐことが可能になる前に、FREQ ピンで設定した動作周波数になります。外部クロックの周波数の近くにプリバイアスしておくと、PLL ループは、外部クロックの立ち上がりエッジを上側 MOSFET のターンオンに同期させるのに、VCO 入力をわずかに変化させるだけで済みます。ループ・フィルタをプリバイアスする機

能により、PLL は目的の周波数から大きくずれることなく迅速に同期することができます。

フェーズ・ロック・ループの標準的なキャプチャ・レンジは約 160kHz～2.3MHz で、製造上の全てのばらつきを含めて 200kHz～2MHz の範囲内になることが確認されています。言い換えると、LT7101 の PLL は、周波数範囲が 200kHz～2MHz の外部クロック信号源に同期することが保証されています。

PLL が外部クロックに同期後、外部クロックが停止すると、LT7101 はこの状態を直ちに検出して PFD がループを調整するのを防ぐので、内部発振器は外部クロックの周波数で動作を継続します。約 9 μ s 後、LT7101 は SYNC 信号が失われたことを検出し、発振器の動作周波数は FREQ ピンで設定したレベルに戻ります。この機能により、外部クロックの停止時に発振周波数が一瞬低下することがなくなり、同期への遷移と同期からの遷移を滑らかにすることができます。

PLLIN/MODE ピンの標準的な入力クロック閾値は上昇時が 1.5V で下降時が 1.1V であり、この入力 は TTL 互換です。

CLKOUT ピンからは、他のスイッチング回路を LT7101 のスイッチング周波数に同期させるのに役立つリファレンス・クロックが出力されます。この信号の出力ハイ・レベルは INTV_{CC} (標準 3.5V) と等しく、CLKOUT 信号の立ち上がりエッジは上側 MOSFET のターンオンに対して位相が 180°ずれています。これにより、2 つの LT7101 を同期させ、位相をずらして動作させて入力電流を最小限に抑えることや、2 つの LT7101 を一緒に使用して大電流の 2 相コンバータにすることが容易になります。アプリケーション情報セクションの「2 相動作」を参照してください。

出力電流の設定とモニタ (I_{CTRL} ピン、I_{MON} ピン)

LT7101 は平均電流モード制御を利用しており、この制御では I_{TH} の電圧が平均出力電流に比例するので、平均出力電流の設定およびモニタは単純明快です。

平均出力電流の制限値は I_{CTRL} ピンを使用して設定しますが、この電圧は I_{TH} の電圧を最大レベルまで直接クランプします。平均出力電流の値を 0A～1.11A の範囲内に設定するには、このピンを 0.4V～1.3V の電圧に接続します。このピンには 20 μ A の内部プルアップ電流が流れるので、SGND との

動作

間に1本の抵抗を接続すれば電圧を設定することができます。このピンをフロート状態にすると、平均出力電流は1.11Aに設定され、ピーク電流制限値は1.64Aに設定されます。

最適化された高速の電流ループを全ての動作条件にわたって維持することにより、LT7101は、 I_{CTRL} ピンの電圧の変化に最大限の速度で応答します。これは、競合するほとんどのソリューションより数倍高速です。競合の場合は、低速の平均電流ループが電圧レギュレーション・ループの外側に置かれているからです。平均電流ループを電圧レギュレーション・ループの内側に置くことにより、LT7101ではほぼ1サイクル単位での電流プログラミングが可能です。

平均出力電流は I_{MON} ピンでモニタすることができます。還元されたインダクタ電流信号(V_{SNS})は、ローパス・フィルタ($f_c = 10\text{kHz}$)を通過してバッファ処理された後、 I_{MON} ピンに送られます。 I_{MON} の電圧は、通常は0.4V~1.3Vの範囲内で変化し、0A~1.11Aの平均出力電流に対応します。 I_{MON} の電圧は一瞬の間0.4Vより低くなったり1.3Vより高くなったりすることがありますが、最終的には平均電流ループによってこれらのレベルに制限されます。スリープ時には、このピンは0.4Vに保持されます。

短絡保護と最小オン時間

LT7101のアーキテクチャは、短絡状態に対する固有の保護回路を備えており、出力電流と発振周波数をどちらも折り返す必要がありません。これが可能なのは、PWMコンパレータがインダクタ電流の情報を平均電流アンプから絶え間なく受け取っているからです。これにより、上側スイッチの最小オン時間が長すぎてスイッチング周波数が最大のときにインダクタ電流の制御を維持できない場合、短絡状態ではサイクルが自動的にスキップされます。所定のスイッチング・サイクルがスキップされるのは、高速平均電流ループの要件を満たす必要がある場合に限るので、これにより、 $V_{OUT} = 0\text{V}$ までの動作にフォールドバックも一時中断状態も現れない、垂下型の電流制限特性が得られます。この垂下型電流制限の標準的な動作を図2に示します。




図2. 標準的な電流制限動作

平均電流ループは極めて高速ではあるものの、インダクタ電流が安全なレベルを一瞬でも超えることができないように、フェイルセーフのピーク電流制限(I_{PK})コンパレータも組み込まれています。ピーク電流制限値は、平均電流制限値よりも0.53A高い値に内部設定されており、 I_{CTRL} ピンの電圧によって設定される平均電流制限値に追従します。実際には、このピーク電流リミット・コンパレータが必要なのは、平均電流アンプの出力フィルタに異常電圧があり、同時に短絡が発生している場合だけです。この場合には、平均電流アンプ・フィルタが安定状態になる間数サイクルにピーク電流リミット・コンパレータが必要になる可能性があります。

V_{IN} から V_{OUT} への降圧比が高い条件で動作する場合は、最小オン時間での動作を回避するのに十分な低いスイッチング周波数を選択することに注意してください。ただし、高い降圧比を得るために最小値より短いオン時間が必要になる場合に備えて、LT7101アーキテクチャは出力過電圧に対する固有の保護機能を備えています。この場合も、PWMコンパレータは、出力電圧のレギュレーションを維持するため、必要に応じてサイクルのスキップを自動的に発生させます。これによって出力過電圧は回避できますが、インダクタ電流のリップルが大きくなるので、このモードでの動作は望ましくありません。

動作

この固有の保護動作に加えて、別の出力過電圧コンパレータが V_{FB} の電圧をモニタして、過電圧状態が発生した場合(V_{FB} が $V_{FB(OV)}$ を超えた場合)に上側MOSFETがオンしないよう動作します。

昇圧電源とドロップアウト動作

内部チャージ・ポンプを使用することにより、LT7101はデューティ・サイクル100%での動作に対応できるので、できるだけ低いドロップアウト電圧を実現して、ドロップアウト時のスイッチング・ノイズをゼロにすることができます。このチャージ・ポンプは、ドロップアウト状態で動作する場合、上側MOSFETスイッチの静的なゲート電圧を維持するのに必要な少量の電流を供給します。ドロップアウト状態で動作しない場合、上側MOSFETスイッチをスイッチングするのに必要なゲート駆動電圧は、BOOSTのコンデンサ(C_{BST})、下側MOSFETスイッチ、およびINTV_{CC}とBOOSTの間の内部スイッチによって形成されるチャージ・ポンプから供給されます。ドロップアウト状態に近づくと、BOOSTとSWの間のフローティング・ゲート・ドライバに対して適切な電源を維持するため、下側MOSFETスイッチのオン時間は必要に応じて長くなります。

パワーグッド(PGOODピン)

PGOODピンは、内部NチャンネルMOSFETのオープンドレインに接続されています。内部帰還電圧(V_{FBI})が1Vのリファレンス電圧の $\pm 10\%$ 以内に入らないと、MOSFETがオンしてPGOODピンはローになります。また、PGOODピンはRUNピンがロー(シャットダウン状態)になったときもローになります。 V_{FBI} が $\pm 10\%$ の要件を満たすと、MOSFETはオフするので、外付け抵抗によってこのピンを16V以下の電源にプルアップすることができます。 V_{FBI} の電圧が $\pm 10\%$ の範囲から外れるのに応じてPGOODピンがローになるまでに、24 μ sの遅延時間(T_{PG})があります。

過熱保護と過電圧保護

OVLOピンは V_{IN} の過電圧に対してユーザが調整可能な保護機能を実現しますが、このほかに、LT7101は V_{IN} 過電圧シャットダウン機能を内蔵しています。 V_{IN} ピンの電圧が上昇時に118.5V(下降時は112V)を超えると、上側と下側のMOSFETはオフ状態に維持され、全てのスイッチングが停止します。同様に、内部のダイ温度が上昇時は171°C(下降時は155°C)を超えると、LT7101は温度が低下するまでスイッチングをディスエーブルします。内部過電圧保護機能および過熱保護機能は絶対最大定格の範囲外で作動するので、運用上、依存しないように注意してください。これらの機能は、システム全体の信頼性および安全性を向上する二次的なフェイルセーフとしての目的に限定されています。

アプリケーション情報

LT7101の一般的なアプリケーション回路は、このデータシートの最初のページに記載されています。外付け部品の選択は主に負荷要件によって決まり、まず動作周波数と軽負荷時の動作モードの選択から始めます。次に、インダクタLを選択します。これにより、抵抗 R_{IND} の値も決まります。インダクタを選択したら、入力コンデンサ C_{IN} 、出力コンデンサ C_{OUT} 、内部レギュレータのコンデンサ C_{VCC} 、および昇圧コンデンサ C_{BST} を選択することができます。次に、固定出力電圧または帰還抵抗を選択して、目的の出力電圧を設定します。最後に、 V_{IN} の低電圧／過電圧ロックアウト、外部ソフトスタート、LDOレギュレータのタイムアウト、外部ループ補償、平均出力電流のモニタと制限、PGOODなどの機能を対象に、残っているオプションの外付け部品を選択することができます。

動作周波数の設定

動作周波数の選択は、効率と部品サイズとの兼ね合いによって決まります。動作周波数が高いと、小型のインダクタと値の小さいコンデンサを使用することができます。低い周波数で動作させると内部ゲート電荷と遷移損失が減るので効率が改善されますが、出力リップル電圧を低く維持するには、インダクタンスの値または容量あるいはその両方を大きくする必要があります。




図3. 最大推奨周波数と入力電圧

LT7101のほとんどのアプリケーションでは、300kHz～750kHzのスイッチング周波数により、サイズと効率のバランスをうまくとることができます。最大2MHzの高いスイッチング周波数で動作させるのは容易ですが、通常はスイッチング損失によって入力電圧がより低いレベルに制限されます。

この内容を図3に示します。ここでは、図14のアプリケーション回路での推奨の最大スイッチング周波数に対する0.5A負荷および1A負荷時の入力電圧を示しています。これらの線はLT7101内部での2.5Wの電力損失に対応しており、これにより、ジャンクション温度は空気流がない場合で約85°C上昇します。電力損失および温度上昇の計算の詳細については、効率に関する検討事項のセクションと熱に関する検討事項のセクションを参照してください。

動作周波数に関するその他の制約事項は、LT7101の制御可能な最小オン時間です。LT7101のアーキテクチャは、最小オン時間を超えた場合でも本質的に出力電圧レギュレーションを維持しますが、一方でサイクルのスキップによりインダクタ電流のリップルが大きくなります。これを回避するには、次式が成り立つようにスイッチング周波数を選択します。

$$f < \frac{V_{OUT}}{V_{IN(MAX)} \cdot t_{ON(MIN)}}$$

$V_{OUT} > 6V$ での動作時には、スイッチング周波数に追加の制約が適用されます。詳細については、 $V_{OUT} > 6V$ での動作のセクションを参照してください。

表1に示すように、スイッチング周波数はFREQピンまたはPLLIN/MODEピンあるいはその両方を使用して設定します。

表1. 周波数の設定

FREQピン	PLLIN/MODEピン	周波数(F)
SGND	DC Voltage	300kHz
INTV _{CC}	DC Voltage	1MHz
$R = (f/40 + 7.5k)$ to SGND	DC Voltage	200kHz to 2MHz
Any of the Above	External Clock	Phase-Locked to External Clock (200kHz to 2MHz)

FREQピンをSGNDに接続すると300kHzが選択され、FREQピンをINTV_{CC}に接続すると1MHzが選択されます。FREQピンからは40μAが流れ出すので、FREQとSGNDの間に抵抗を接続することにより、周波数を200kHz～2MHzの任意の値に設定することができます。次式が成り立つようにFREQピンの抵抗を選択します。

$$R_{FREQ} = \frac{f}{40} + 7.5k$$

アプリケーション情報

また、LT7101はフェーズ・ロック・ループ(PLL)を内蔵しており、PLLIN/MODEピンに接続された外部クロック信号源に内部発振器を同期させることができます。いったん同期すると、上側MOSFETのターンオンは同期信号の立ち上がりエッジに揃えられます。詳細については、フェーズ・ロック・ループと周波数同期のセクションを参照してください。

軽負荷時動作モードの設定

LT7101は、軽負荷電流時に、高効率のBurst Mode動作、固定周波数パルス・スキップ・モード、または強制連続導通モードになるように設定することができます。Burst Mode動作を選択するには、PLLIN/MODEピンを接地します。強制連続動作を選択するには、PLLIN/MODEピンをINTV_{CC}に接続します。パルス・スキップ・モードを選択するには、PLLIN/MODEピンを100kの抵抗を介してINTV_{CC}に接続します。同期中、LT7101は強制連続モードで動作します。PLLIN/MODEピンを使用した軽負荷時動作モードの選択を表2に示します。

表2. モード選択

PLLIN/MODEピン	軽負荷時動作モード
SGND	Burst Mode Operation
INTV _{CC}	Forced Continuous Mode
R = 100k to INTV _{CC}	Pulse-Skipping Mode
External Clock	Forced Continuous Mode

一般に、どの軽負荷時動作モードを選択するのが適切かは、各アプリケーションの条件によって決まります。

Burst Mode動作では、インダクタ電流が反転することはできません。インダクタ電流がゼロに達する直前に、逆電流コンパレータが外付けの下側MOSFETをオフにして、インダクタ電流が反転して負になるのを防ぎます。したがって、コンバータは不連続動作状態で動作します。更に、平均出力電流が約100mAより減少すると、スイッチング周波数より低い周波数でインダクタ電流がバースト動作を開始し、スイッチングが停止しているときは低消費電流のスリープ・モードに入ります。結果として、軽負荷時に効率が最も高い可能性があるのはBurst Mode動作です。

強制連続モードでは、インダクタ電流は軽負荷で反転可能であり、負荷に関係なく同じ周波数でスイッチングします。このモードでは、軽負荷での効率がBurst Mode動作の場合よ

りもかなり低下します。ただし、連続動作には出力電圧リップルが小さく、オーディオ回路への干渉が少ないという利点があります。強制連続モードでは、出力リップルは負荷電流に依存しません。

パルス・スキップ・モードでは、出力電流が設計上の最大値の約1%に低下するまで固定周波数動作が維持されます。非常に軽い負荷では、PWMコンパレータは数サイクルにわたって作動したままになることがあり、上側MOSFETを同じサイクル数だけ強制的にオフのままにする(つまり、パルスをスキップする)ことがあります。インダクタ電流は反転することができません(不連続動作)。強制連続動作と同様、このモードでは、Burst Mode動作に比べて出力リップルとオーディオ・ノイズが小さくなり、RF干渉が減ります。低電流での効率が強制連続動作より高くなりますが、Burst Mode動作ほど高くはありません。したがって、パルス・スキップ・モードは軽負荷時の効率、出力リップル、EMI間の妥協点を示しています。

アプリケーションによっては、システム内に存在する条件に応じて軽負荷時動作モードを変更するのが望ましいことがあります。例えば、システムが不動作状態の場合は、PLLIN/MODEピンを0Vに維持することによって、高効率のBurst Mode動作を選択することが考えられます。システムが起動したら、外部クロックをPLLIN/MODEに送信し、強制連続モードに切り替えることができます。このように実行中にモード変更を行うと、個々のアプリケーションがそれぞれの軽負荷時動作モードの利点を得ることができます。

インダクタ値の選択

入力電圧と出力電圧が与えられている場合は、インダクタの値と動作周波数によってインダクタのリップル電流が決まります。より具体的には、インダクタのリップル電流は、インダクタ値が高くなるか動作周波数が高くなると次式に従って減少します。

$$\Delta I_L = \left(\frac{V_{OUT}}{f \cdot L} \right) \left(1 - \frac{V_{OUT}}{V_{IN}} \right)$$

正常に動作するように、常に次式の右項より大きいインダクタ値を使用してください。

$$L_{MIN} > 520nH \cdot V_{OUT}$$

アプリケーション情報

$V_{OUT} > 6V$ のアプリケーションでは、インダクタンス値に追加の制約が適用されることに注意してください。詳細については、 $V_{OUT} > 6V$ の動作のセクションを参照してください。

この式から、部品サイズ、効率、および動作周波数の間に交換条件があることが分かります。 ΔI_L の値が大きくてもかまわない場合は値の小さいインダクタを使用できますが、インダクタでのコア損失が大きくなり、出力コンデンサでの ESR 損失が大きくなって、出力リップルが大きくなります。一般に、動作周波数が低くリップル電流が小さいと、効率が最高の動作が得られます。

リップル電流を設定するための妥当な出発点は、おおよそ $0.35A_{P-P}$ です。 V_{IN} が最大のときに最大リップル電流が生じることに注意してください。リップル電流が規定の最大値を超えないことを確保するには、次式に従ってインダクタンスを選択します。

$$L = \left(\frac{V_{OUT}}{f \cdot \Delta I_{L(MAX)}} \right) \left(1 - \frac{V_{OUT}}{V_{IN(MAX)}} \right)$$

LT7101 は、DC 出力電流を I_{CTRL} ピンの電圧によって決まる値に制限する高速の平均電流制限ループを内蔵しています。(詳細については、平均出力電流の制限およびモニタのセクションを参照してください)ただし、アプリケーションによってはインダクタに電流トランジェントが生じる場合があります。このトランジェントは、平均電流制限の設定値より公称で $0.53A$ 高い値を追跡するピーク電流リミット・コンパレータによって制限されます。飽和を防止するには、飽和電流 I_{SAT} が次式を満たすインダクタを選択します。

$$I_{SAT} > \frac{V_{ICTRL} - 0.4}{0.77} + 0.68A$$

これにより、所定のアプリケーションの要求に適合する電流定格のインダクタを使用することができます。平均出力電流の制限値をデフォルト値の $1.11A$ に設定した場合は、 $I_{SAT} > 1.9A$ のインダクタが必要です。ただし、平均電流の制限値を $0.6A$ ($V_{ICTRL} = 0.89V$) に設定した場合は、 $I_{SAT} > 1.4A$ のインダクタを使用してもかまいません。 I_{CTRL} ピンに可変電圧が存在する場合、必要なインダクタ飽和電流を計算するときは、常に I_{CTRL} に生じる最大値を使用してください。平均電流制限値の設定については、平均出力電流の制限およびモニタのセクションを参照してください。

V_{PRG1} ピンと V_{PRG2} ピンを使用して固定出力電圧 (V_{OUT}) 動作を選択した場合は、 R_{IND} ピンをフロート状態のままにしてもかまいませんが、それは表3に従ってインダクタンス値を選択した場合に限ります。 R_{IND} ピンの抵抗は、使用しているインダクタンス値を示すので、このピンをフロート状態のままにしておくと、LT7101 は自動的に表3に示すようなインダクタンス値であるとみなします。これらのインダクタンス値では、最大負荷電流のおよそ 30%~40% となるインダクタ・リップル電流が得られます。使用したインダクタンスの公称値が表3に規定されている値と 10% 以上異なる場合は、 R_{IND} ピンに抵抗を接続してこの値を示す必要があります。

表3. R_{IND} ピンをフロート状態にした場合に必要なインダクタの値

V_{OUT} の固定値	必要なインダクタンスの値 ($R_{IND} = \text{FLOAT}$)		
	$f = 300kHz$	$f = 1MHz$	$f = \text{ADJ}$
1.2V	10 μH	3.3 μH	$L = 3.1/f$
1.8V	15 μH	4.7 μH	$L = 4.6/f$
2.5V	22 μH	6.8 μH	$L = 6.7/f$
3.3V	33 μH	10 μH	$L = 9.9/f$
3.6V	33 μH	10 μH	$L = 9.9/f$
5V	47 μH	15 μH	$L = 14.6/f$
12V	100 μH	33 μH	$L = 31.5/f$
15V	100 μH	33 μH	$L = 31.5/f$

インダクタのコアの選択

L の値が求められたら、インダクタの種類を選択する必要があります。インダクタ値が固定の場合、実際のコア損失はコア・サイズに無関係ですが、選択したインダクタンスに大きく依存します。インダクタンスが大きいほどコア損失が減少します。残念ながら、インダクタンスを大きくするにはワイヤの巻数を増やす必要があるため、銅損失の増加を招きます。

フェライトを使用した設計が示すコア損失は極めて小さく、高いスイッチング周波数に適しているため、銅損失と飽和を防ぐことに設計目標を集中することができます。フェライト・コアの材質は急激に飽和します。つまり、ピーク設計電流を超えるとインダクタンスは急に減少します。この急激な減少により、インダクタのリップル電流が突然増加するため、コアが飽和しないよう確認することが重要です。

アプリケーション情報

R_{IND} 抵抗の選択

R_{IND} ピンの抵抗を使用する目的は、使用するインダクタンスの値を LT7101 に示すことです。これが必要なのは、インダクタ電流の波形をデバイス内部で復元するためと、電流ループの DC ゲインを設定するためです。インダクタの値を選択したら、次式に従って R_{IND} ピンの抵抗を選択します。

$$R_{IND} = \frac{1}{3.3 \cdot L}$$

V_{PRG1} ピンと V_{PRG2} ピンを使用して固定出力電圧 (V_{OUT}) 動作を選択した場合は、R_{IND} ピンをフロート状態のままにしてもかまいませんが、それは表 3 に従ってインダクタンス値を選択した場合に限ります。可変 V_{OUT} モードを選択している場合は、R_{IND} ピンをフロート状態のままにしないでください。R_{IND} ピンをフロート状態のままにして可変 V_{OUT} モードを選択すると (V_{PRG1} と V_{PRG2} を両方ともフロート状態にすると)、LT7101 はこれを故障状態として検出して動作しなくなります。

R_{IND} ピンで許容される電流範囲は 8 μA ~ 220 μA であり、この意味は次のとおりです。

$$2.5 \leq f \cdot L \leq 67$$

実際には、たいいていの場合、上記の制約がインダクタ値の選択に影響することはありません。

C_{IN} の選択

入力容量 C_{IN} が必要なのは、上側パワー MOSFET のドレインで台形波電流を除去するためです。C_{IN} の容量は、この目的を果たした上で、入力電圧が大きく変動しないで済む値にします。更に、入力コンデンサは ESR が非常に低いもので、かつ最も厳しい場合の RMS 入力電流 (次式) に対応できる定格のものにする必要があります。

$$I_{RMS} = \frac{I_{OUT(MAX)}}{2}$$

多くの場合、コンデンサ・メーカーはリップル電流定格をわずかに 2000 時間の寿命時間によって規定しています。このため、コンデンサを更にデレーティングする、つまり要件よりも高い温度定格のコンデンサを選択するようにしてください。設計でのサイズまたは高さの要件に適合させるため、複数のコンデンサを並列に接続できます。LT7101 は動作周波数が高いため、C_{IN} にセラミック・コンデンサを使用すること

もできます。多くのアプリケーションでは、4.7 μF 以上の X7R 型コンデンサが適しています。疑問点については必ずメーカーにお問い合わせください。

入力コンデンサ C_{IN} は V_{IN} ピンのできるだけ近くに配置し、デバイスの PGND (パドル) に低インダクタンスで接続します。大型のバルク・コンデンサのほかに、小型ケース・サイズ (0603 または 0805) のセラミック・デカップリング・コンデンサを V_{IN} ピンの近くに配置して、EMI を低減することができます。

LC 入力フィルタの使用




図4. 入力フィルタとオプションの減衰回路網

高電圧アプリケーションでは、必要な RMS 入力電流に対応できる定格を備えたバルク容量を使用すると費用がかかります。しかも、簡素なコンデンサを使用して AC 入力電流をフィルタ除去する場合、電源が大型システム内に置かれていると、この AC 電流がどこに流れているか特定するのは困難です。これらの問題を回避するため、図4に示すように電源入力に LC フィルタを使用することができます。これにより、RMS 電流定格が適切であることが分かっている比較的小型で安価なコンデンサ (C_F) に大き目の AC 電流を封じ込めることができます。LC フィルタは次式が成り立つように選択します。

$$\frac{1}{2\pi\sqrt{L_F C_F}} < \frac{f}{5}$$

ここで、f はスイッチング周波数です。これにより、RMS 入力電流は約 5 分の 1 に減衰するので、容量の大きいバルク・コンデンサ C_{BULK} の RMS 入力要件が大幅に緩和されます。フィルタ・インダクタ L_F の飽和電流は、少なくとも次式が成り立つようにします。

$$I_{SAT(LF)} \geq 1.3 \cdot \frac{V_{OUT} I_{OUT(MAX)}}{V_{IN(MIN)}}$$

アプリケーション情報

フィルタ出力でのリップル電圧を適度なレベルに抑えるには、次式も満足する L_F と C_F の値を選択します。

$$\sqrt{\frac{L_F}{C_F}} < 2.9 \cdot \left(\frac{V_{\text{RIPPLE}}}{I_{\text{OUT(MAX)}}} + \frac{R_{\text{ESR}}}{2} \right)$$

ここで、 V_{RIPPLE} は入力フィルタの出力における望ましいリップル電圧であり、 R_{ESR} はコンデンサ C_F の ESR です。 V_{RIPPLE} の適切な目標は、 V_{IN} の公称値の 3% です。

LC 入力フィルタを使用する場合は、LC フィルタの出力インピーダンス (Z_{OUT}) の大きさが DC/DC コンバータのパワー段への入力インピーダンス (Z_{IN}) より大きくならないようにする必要があります。これが必要なのは、リングングと、発生の可能性がある電圧ループの不安定性を回避するためです。多くのアプリケーションでは、この条件は必然的に満たされます。バルク入力容量 C_{BULK} の ESR は、LC 入力フィルタの Q 値を低下させるのに十分なほど高いからです。状況によっては、図 4 に示すように直列の減衰回路網を追加する必要があります。臨界減衰を得るには、次式に従って C_D および R_D を選択します。

$$C_D \approx 4 \cdot C_F$$

$$R_D = \sqrt{\frac{L_F}{C_F}}$$

C_{OUT} の選択

C_{OUT} は、等価直列抵抗 (ESR) に基づいて選択します。一般に、ESR の条件が満たされていれば、その容量はフィルタリング機能にも十分です。出力リップル (ΔV_{OUT}) は次式で近似されます。

$$\Delta V_{\text{OUT}} \approx \Delta I_L \left(\text{ESR} + \frac{1}{8 \cdot f \cdot C_{\text{OUT}}} \right)$$

ここで、 f は動作周波数、 C_{OUT} は出力容量、 ΔI_L はインダクタのリップル電流です。 ΔI_L は入力電圧に応じて増加するので、出力リップルは入力電圧が最大るとき最大になります。

内部電圧ループ補償を選択している場合は、安定性を確保するために必要な最小限のバルク出力容量で済みます。ループの安定性は、負荷過渡応答を観察することによって

チェックすることができます。アプリケーション情報セクションの「内部／外部ループ補償」を参照してください。

セラミックの入力コンデンサおよび出力コンデンサの使用

値の大きな低価格のセラミック・コンデンサが今では小さなケース・サイズで入手できるようになりました。これらは電圧定格が高く、ESR が小さいので、スイッチング・レギュレータのアプリケーションに最適です。ただし、セラミック・コンデンサの種類によっては、その自己共振特性や高い Q 特性が原因で、入力および出力に使用する場合には注意する必要があります。セラミック・コンデンサを入力に使い、AC アダプタで長いコードを通して電源を供給すると、出力の負荷ステップによって V_{IN} 入力にリングングが誘起されることがあります。最善でも、このリングングは出力に結合して、ループの不安定性と誤認されることがあります。最悪の場合、長いコードを通して電流が急に突入すると、 V_{IN} に電圧スパイクが生じてデバイスを損傷するのに十分な大きさになる恐れがあります。詳細な説明については、「アプリケーション・ノート 88」を参照してください。

入力と出力にセラミック・コンデンサを選択する場合は、X5R や X7R の誘電体を配合したものを選択します。これらの誘電体は、ある特定の値とサイズに対して最良の温度特性と電圧特性を実現します。更に、値とケース・サイズを選択するときには、セラミック・コンデンサの電圧係数を考慮するように注意してください。ほとんどのセラミック・コンデンサは、定格電圧の近くで使用すると定格値の 50% 以上を失います。

INTV_{CC} レギュレータ

LT7101 は異なる 2 つの低ドロップアウト・リニア電圧レギュレータ (LDO) を内蔵しており、EXTV_{CC} ピンの電圧が利用可能かどうかによって、 V_{IN} ピンと EXTV_{CC} ピンのいずれかから INTV_{CC} ピンに電力を供給します。INTV_{CC} は内部 MOSFET のゲートと内部回路のほとんどに電力を供給します。 V_{IN} LDO と EXTV_{CC} LDO は、それぞれ INTV_{CC} を 3.5V に安定化します。

INTV_{CC} ピンは、1 μF 以上のセラミック・コンデンサを INTV_{CC} ピンのできるだけ近くに配置してグラウンドにバイパスする必要があります。INTV_{CC} 電源のノイズおよびリップ

アプリケーション情報

ルを最小限に抑えるため、BOOSTとSWの間にあるコンデンサC_{BST}より容量が10倍以上大きいコンデンサC_{VCC}をINTV_{CC}に必ず接続します。

$$C_{VCC} > 10 \cdot C_{BST}$$

値とケース・サイズを選択するときには、セラミック・コンデンサの電圧係数を考慮するよう注意してください。多くのセラミック・コンデンサは、定格電圧の近くで使用すると定格値の50%以上を失います。

V_{IN}の高いアプリケーションでは、EXTV_{CC}をV_{OUT}に接続すると便利です(ブートストラップ接続)。こうすると効率が向上して、V_{IN} LDOでの消費電力が減少するからです。これは、V_{OUT}を3.3V~40Vの任意の電圧範囲にすれば実現できます。あるいは、必要なINTV_{CC}バイアス電流を供給可能で電圧範囲が3.3V~40Vの任意のDC電圧にEXTV_{CC}ピンを接続することもできます。必要なバイアス電流はスイッチング周波数と動作モードによって変わります。最大負荷動作(最も厳しい場合)では、INTV_{CC}バイアス電流は次式により与えられます。

$$I_{INTVCC} = 3.5\text{mA} + 1\text{nC} \left(4 + \frac{V_{IN}}{31} \right) \cdot f$$

EXTV_{CC}が加わっていない場合、V_{IN} LDOの消費電力によるジャンクション温度の上昇は、LDOのタイムアウト機能によって制限されます。詳細については、「ソフトスタートとLDOレギュレータのタイムアウト」のセクションを参照してください。

以下にEXTV_{CC}の4つの可能な接続方法を示します。

1. EXTV_{CC}を開放のままにします(または接地します)。こうすると、V_{IN} LDOからINTV_{CC}に電力が供給されるため、入力電圧が高いときに効率が低下します。
2. EXTV_{CC}を出力電圧V_{OUT}に直接接続します。これは3.3V~40Vのレギュレータでは通常の接続であり、効率が最も高くなります。
3. EXTV_{CC}を外部電源に接続します。電圧範囲が3.3V~40Vの外部電源を利用できる場合は、この電源がINTV_{CC}の必要な電流を供給できることを条件に、これを使用してEXTV_{CC}に電力を供給することができます。電圧がV_{IN}より高いEXTV_{CC}を使用した動作が可能です。

4. 出力を電源とする昇圧回路網またはチャージ・ポンプ回路網にEXTV_{CC}を接続します。2.5Vレギュレータなどの低電圧降圧レギュレータでは、出力から得られる、3.05Vより高い電圧に昇圧された電圧にEXTV_{CC}を接続することによって効率を向上することができます。

ほとんどのアプリケーションでは、EXTV_{CC}をV_{OUT}にそのまま接続して、効率の高いブートストラップ接続に対応します。この構成では、Burst Mode動作を選択することにより、レギュレーション状態での無負荷時V_{IN}電流を次式を使用し計算することができます。

$$I_{VIN} = 1\mu\text{A} + \frac{V_{OUT}}{0.8 \cdot V_{IN}} \cdot \left(\frac{V_{OUT}}{R_D} + \frac{V_{OUT}}{6\text{M}\Omega} + 8\mu\text{A} \right)$$

ここで、R_DはV_{OUT}とGNDの間に接続した帰還抵抗分割器の全抵抗です。固定出力電圧モードでは、V_{PRG1}とV_{PRG2}を使用してV_{OUT}を設定するので、R_D = V_{OUT}/1.25μAを使用します。可変V_{OUT}モード(図5)では、R_D = R₁ + R₂を使用します。

上側 MOSFET ドライバの電源 (C_{BST})

「機能図」に示す昇圧コンデンサC_{BST}は、与えられた入力電圧V_{IN}より高い電圧レールを発生させるのに使用します。具体的には、下側のパワー MOSFETがオンするたびに、昇圧コンデンサを内部MOSFETスイッチを介してINTV_{CC}とほぼ等しい電圧まで充電します。このコンデンサの電荷は、必要な電流を残りのスイッチング・サイクルの間に供給するため使用されます。上側のMOSFETがオンすると、BOOSTピンの電圧はV_{IN} + 3.5Vにほぼ等しくなります。ほとんどのアプリケーションでは、0.1μFのX7Rセラミック・コンデンサを接続すれば十分な性能が得られます。

また、LT7101は、少量の電流をBOOSTピンに供給してデューティ・サイクル100%での連続動作を可能にする、内部チャージ・ポンプを内蔵しています。このチャージ・ポンプは、内部バイアスの要求をサポートして、上側MOSFETを完全に導通した状態に保つのに適しています。BOOSTピンでの(C_{BST}コンデンサのもれ電流を含む)外部もれ電流の合計値を4μA未満に抑えて、デューティ・サイクル100%での連続動作を確実にする必要があることに注意してください。

アプリケーション情報

出力電圧のプログラミング

V_{PRG1} ピンと V_{PRG2} ピンにより、電源の出力電圧をプログラミングするときの自由度が高まります。これらのピンを両方もフロート状態にすると、可変 V_{OUT} モードが選択されます。このモードでは、図5に示すように、出力は V_{FB} ピンの外付け抵抗を使用して設定されます。安定化出力電圧は次式により求められます。

$$V_{OUT} = 1V \left(1 + \frac{R1}{R2} \right)$$




図5. 出力電圧の設定

抵抗R1およびR2をV_{FB}ピンのすぐ近くに配置して、PCBのパターン長とノイズを最小限に抑えます。V_{FB}のパターンは、インダクタやSWのパターンなどのノイズ源から離して配線するよう十分注意してください。周波数応答を改善するには、フィードフォワード・コンデンサ(C_{FF})を使用することができます。

V_{PRG1} と V_{PRG2} のいずれかを SGND または INTV_{CC} に接続すると、固定出力電圧モードが選択されます。このモードでは、表4に示すように、高精度の内部抵抗分圧器を使用して、出力電圧を8種類の固定電圧レベルのいずれかに設定します。

表4. 出力電圧のプログラミング

V _{PRG1}	V _{PRG2}	V _{OUT}
INTV _{CC}	INTV _{CC}	1.2V
OPEN	INTV _{CC}	1.8V
SGND	SGND	2.5V
SGND	OPEN	3.3V
SGND	INTV _{CC}	3.6V
OPEN	SGND	5V
INTV _{CC}	OPEN	12V
INTV _{CC}	SGND	15V
OPEN	OPEN	Adjustable 1V to V _{IN}

出力電圧の高いアプリケーション (V_{OUT} ≥ 15V) で R1 の値が大きくなりすぎないようにするため、外付け抵抗と内部抵抗を組み合わせ使用し、出力電圧を設定することができます。外付けの抵抗分圧器で V_{FB} ピンを 15V 固定出力用に設定して高い出力電圧を発生する LT7101 を図6に示します。内部の 12M 抵抗が R2 と並列になっていることが分かるので、それに従って R2 の値を調整する必要があります。LT7101 の内部抵抗の許容差に起因する出力電圧のばらつきを 1% 未満に保つため、R2 には 400k より小さい値を選択してください。




図6. 外付け抵抗と内部抵抗による出力電圧の設定

RUN ピンと過電圧／低電圧ロックアウト

LT7101 は、RUN ピンによって制御する低消費電力シャットダウン・モードを備えています。RUN ピンの電圧を 0.7V より低くすると、LT7101 は低静止電流 (I_Q = 0.7μA) のシャットダウン・モードになります。RUN ピンの電圧を V_{RUN(ON)} = 1.21V より高くすると、スイッチングがイネーブルされます。RUN ピンをロジック回路で駆動する構成の例を図7に示します。出力電圧が 6V 以下のアプリケーションでのみ、図7に示すように RUN ピンを直接制御できることに注意してください。詳細については、V_{OUT} > 6V での動作のセクションを参照してください。




図7. ロジックに対する RUN ピンのインターフェース

アプリケーション情報

この代わりに、 V_{IN} とグラウンドの間に抵抗分圧器を接続することによって、RUNピンとOVLOピンを V_{IN} 電源の高精度な低電圧ロックアウト(UVLO)および過電圧ロックアウト(OVLO)として構成できます。図8に示すように、単純な抵抗分圧器を使用して、特定の V_{IN} 電圧条件を満たすことができます。 $V_{OUT} > 6V$ のアプリケーションでRUNピンを直接制御する必要がある場合は、図8に示すようにオープンドレインのプルダウンを使用する必要があります。詳細については、 $V_{OUT} > 6V$ での動作のセクションを参照してください。




図8. 調整可能なUVおよびOVロックアウト

$R3$ - $R4$ - $R5$ の分圧器を流れる電流はLT7101のシャットダウン時電流、スリープ時電流およびアクティブ時電流にそのまま追加されるので、この電流がアプリケーション回路全体の効率に与える影響を最小限に抑えるように注意してください。静止シャットダウン時電流とスリープ時電流に対する影響を低く抑えるために、 $M\Omega$ 単位の抵抗値が必要になることがあります。抵抗値を選択するには、まず、 V_{IN} から供給できる許容DC電流に基づいて、 $R3 + R4 + R5$ (R_{TOTAL})の合計値を選択します。次に、以下の式より、 $R3$ 、 $R4$ 、および $R5$ の個々の値を計算できます。

$$R5 = R_{TOTAL} \cdot \frac{1.21V}{RISING\ V_{IN}\ OVLO\ THRESHOLD}$$

$$R4 = R_{TOTAL} \cdot \frac{1.21V}{RISING\ V_{IN}\ UVLO\ THRESHOLD} - R5$$

$$R3 = R_{TOTAL} - R5 - R4$$

高精度な外部OVLOが不要なアプリケーションの場合、OVLOピンを直接接地します。このタイプのアプリケーションでは、 $R5$ を 0Ω にして前述の式を使用し、RUNピンを外部UVLOとして使用できます。

同様に、高精度なUVLOが不要なアプリケーションの場合、RUNピンを V_{IN} に接続できます。この構成では、電気的特性の表に示すように、UVLOの閾値は内部の V_{IN} UVLO閾値に制限されます。OVLOの抵抗値は、 $R3$ を 0Ω にして前述の式を使用することで計算できます。OVLOピンの電圧は絶対最大定格である6Vを超えてはならないことに注意してください。OVLOピンの電圧が6Vを超えないようにするには、次の関係を満たす必要があります。

$$V_{IN(MAX)} \cdot \left(\frac{R5}{R3 + R4 + R5} \right) < 6V$$

アプリケーションでこの式を満たすことができない場合は、図8に示すようにOVLOピンとグラウンドの間に4.7Vのツェナー・ダイオードを接続してOVLOピンの電圧をクランプしてください。

$V_{OUT} > 6V$ のアプリケーションでは、RUNピンの使用に追加の制約が適用されることに注意してください。詳細については、 $V_{OUT} > 6V$ での動作のセクションを参照してください。

ソフトスタートとLDOレギュレータのタイムアウト

1.2msの内部ソフトスタート立ち上がり時間により、出力電圧のランプ速度が制限され、起動時の過剰な入力電流が防止されます。立ち上がり時間を長くする必要がある場合は、SSピンとグラウンドの間にコンデンサを接続することができます。目的のソフトスタート時間(t_{SS})を得るために必要なソフトスタート・コンデンサの値は、次式により計算することができます。

$$C_{SS} = t_{SS} \cdot 10\mu A$$

C_{SS} の値は12nFより大きくして、 $t_{SS(INT)}$ の内部でフォルト値である1.2msより長いソフトスタート時間にする必要があるので注意してください。

LT7101は、 V_{IN} LDOでの消費電力に起因するダイ温度の上昇を制限するために不可欠なLDOレギュレータのタイムアウト機能も内蔵しています。これが役立つのは、 V_{IN} が高い(EXTVCCを V_{OUT} に接続した)アプリケーションで、 V_{OUT} がグラウンドに短絡した場合です。この状況が発生すると、 V_{IN} LDOがINTVCC電流を引き継ぐので、 V_{IN} LDOのパス・デバイスに大きな消費電力(>1W)が生じる可能性があります。この状態が持続すると、LDOタイムアウトが発生して、上側と下側のMOSFETのスイッチングがディスエーブルされま

アプリケーション情報

す。スイッチングがディスエーブルされると、INTV_{CC}のバイアス電流が約4mAまで減少するので、LDOでの消費電力が少なくなります。長時間の再起動遅延後、ソフトスタートが再開されます。

LDOレギュレータのタイムアウトおよび再起動時間は、選択したソフトスタート時間の長さ t_{SS} に依存します。この値はデフォルトの1.2msになるか、外部で設定されます。ソフトスタートの完了後に、次式によって与えられる時間にわたってEXTV_{CC}が3Vより低くなると、タイムアウトが発生します。

$$t_{\text{TIMEOUT}} = 1.4 \cdot t_{SS}$$

この時点でスイッチングは停止し、再起動遅延タイマーが作動します。再起動するのは、次式によって与えられる遅延時間の経過後です。

$$t_{\text{RESTART}} = 46 \cdot t_{SS}$$

この状態(EXTV_{CC} < 3V)が持続する限り、LT7101は一時中断再起動モードで動作を続行します。これにより、V_{IN} LDOでの消費電力の実質的なデューティ・サイクルは約2%となり、ダイ温度が大幅に上昇するのが防止されます。ただし、LDOレギュレータのタイムアウト機能により、EXTV_{CC}をV_{OUT}に接続してV_{OUT} < 3Vとなるアプリケーションでは、出力定電流モードでの動作が回避されます。

LDOレギュレータのタイムアウト機能が必要ない場合は、SSピンを75kの抵抗を介してINTV_{CC}に接続してかまいません。こうするとLDOのタイムアウトが発生しないので、EXTV_{CC} = 0Vの場合でも連続動作が可能です。外付けコンデンサを使用する場合には、この抵抗の追加もソフトスタート時間に影響します(1.2msの内部ソフトスタートには影響しません)。75kを介してSSをINTV_{CC}に接続した場合、目的のソフトスタート時間(t_{SS})を得るために必要なソフトスタート・コンデンサの値は、次式により計算することができます。

$$C_{SS(75k)} = t_{SS} \cdot 51\mu A$$

LDOレギュレータのタイムアウト機能を無効にする場合は、最大ジャンクション温度を超えないように注意する必要があります。詳細については熱に関する検討事項のセクションを参照してください。

フェーズ・ロック・ループと周波数同期

LT7101はフェーズ・ロック・ループ(PLL)を内蔵しており、PLLIN/MODEピンに接続された外部クロック信号源に内部発振器を同期させることができます。いったん同期する

と、上側MOSFETのターンオンは同期信号の立ち上がりエッジに揃えられます。

PLLの標準的なキャプチャ・レンジは160kHz~2.3MHzで、製造上の全てのばらつきを含めて200kHz~2MHzの範囲内になることが確認されています。PLLIN/MODEピンの標準的な入力クロック閾値は上昇時が1.5Vで下降時が1.1Vであり、この入力はTTL互換です。

FREQピンを使って自走周波数を必要な同期周波数の近くに設定することにより、高速フェーズ・ロックを実現することができます。同期の前に、VCOのフィルタ電圧は、FREQピンによって設定された周波数に対応するレベルにプリバイアスされます。その結果、PLLはわずかな調整を行うだけで位相同期と同期を実現することができます。自走周波数を外部クロック周波数に近づける必要はありませんが、そうすると動作周波数がPLL同期範囲として広範囲の周波数を通過しなくて済みます。

PLLが外部クロックに同期後、外部クロックが停止すると、LT7101はこの状態を直ちに検出してPLLがループを調整するのを即座に防ぐので、内部発振器は外部クロックの周波数で動作を継続します。約9μs後、LT7101はSYNC信号が失われたことを検出し、発振周波数はFREQピンで設定したレベルに戻ります。この機能により、同期への遷移と同期からの遷移が滑らかになります。

CLKOUTピンからは、他のスイッチング回路をLT7101のスイッチング周波数に同期させるのに役立つリファレンス・クロックが出力されます。この信号の出力ハイ・レベルはINTV_{CC}(標準3.5V)と等しく、CLKOUT信号の立ち上がりエッジは上側MOSFETのターンオンに対して位相が180°ずれています。これにより、2つのLT7101を同期させ、位相をずらして動作させて入力電流を最小限に抑えることや、2つのLT7101を一緒に使用して大電流の2相コンバータにすることが容易になります。2相動作のセクションを参照してください。

最小オン時間に関する検討事項

最小オン時間 $t_{ON(MIN)}$ は、LT7101が上側MOSFETをオンすることができる最小時間です。この時間は内部のタイミング遅延によって決まります。低デューティ・サイクルのアプリケーションでは、この最小オン時間の制限値に接近する可能性があるため、これを回避するため、十分に低いスイッチング周波数で動作させるように注意が必要です。動作周波数の設定のセクションを参照してください。

アプリケーション情報

デューティ・サイクルが最小オン時間で吸収できるレベルより低くなると、LT7101は動作モード(Burst Mode、パルス・スキップ・モード、または強制連続モード)に関係なくサイクルをスキップし始めます。出力電圧は引き続き安定化されますが、リップル電圧とリップル電流は増加します。

LT7101の最小オン時間は約40nsです。この状況でデューティ・サイクルが最小オン時間の限度より低くなると、サイクル・スキップが発生し、それに応じて電流リップルと電圧リップルが大きくなる可能性があります。

V_{OUT} > 6Vでの動作

LT7101は、必要に応じて下側MOSFETを短時間アクティブにすることによって上側のMOSFETの昇圧電源を自動的に充電する回路を内蔵しています。この機能により、昇圧電源は全ての動作条件で常に充電され、レディ状態になります。ただし、V_{OUT} > 6Vのアプリケーションでは、起動時またはドロップアウト近くでの動作時(V_{IN} ≈ V_{OUT})に、自動昇圧充電回路から生じる負のインダクタ電流が蓄積されないように注意する必要があります。

V_{OUT} > 6Vのアプリケーションでは、次の2つのオプション構成を選択できます。

オプション1: 100% デューティサイクルが許容される構成。100%または100%に近いデューティ・サイクルでの動作が必要な場合、またはRUNピンの制御が不要な場合に、このオプションを使用します。このオプションでは、RUNピンをV_{IN}ピンに直接接続する必要があり、高いスイッチング周波数での動作は禁止されます。スイッチング周波数の最大設定値は、次式によって制限されます。

$$f \leq 550\text{kHz}$$

インダクタンスの値は、最小でも次式の右項以上にする必要があります。

$$L \geq 4.5\mu\text{H} \cdot (V_{\text{OUT}} - 3) - 10\mu\text{H}$$

オプション2: 高いスイッチング周波数が許容される構成。高いスイッチング周波数またはRUNピンの制御が必要な場合に、このオプションを使用します。この場合、ドロップアウトに近い電圧での動作は禁止されます。また、次式に従って最小動作入力電圧を設定するには、RUNピン分圧器が必要です。

$$V_{\text{IN,MIN}} \geq \frac{V_{\text{OUT}}}{1 - f \cdot 260\text{ns}}$$

図9に示すように、最小動作入力電圧の制約により、許容される最大デューティ・サイクルが決まります。このデューティ・サイクルはスイッチング周波数と共に変化します。最小動作入力電圧は、上で指定したV_{IN,MIN}の値より高い電圧であれば、自由に設定できることに注意してください。




図9. 許容される最大デューティ・サイクルと周波数 (V_{OUT} > 6V、オプション2の構成)

最小動作入力電圧を制限するためのRUNピン分圧器の抵抗を選択するときは、RUNピンの最小立下がり閾値の1.06Vを使用します。これにより、LT7101は、上記のオプション2で指定した最小動作入力電圧の条件より低い電圧で動作することはありません。図8を参照して、RUNピン分圧器の抵抗を次式に従って計算します。

$$R4 = R_{\text{TOTAL}} \cdot \frac{1.06\text{V}}{V_{\text{IN,MIN}}}$$

$$R3 = R_{\text{TOTAL}} - R4 - R5$$

LT7101がスイッチングを開始する立上がりV_{IN}電圧は、RUNピンの立上がり閾値の1.21V (最大1.26V)によって決まります。したがって、標準的な立上がりV_{IN}ターンオン電圧は次式のようにになります。

$$V_{\text{IN(ON,TYP)}} = 1.14 \cdot V_{\text{IN,MIN}}$$

V_{OUT} > 6VのアプリケーションでRUNピンを直接制御するには、図8に示すように、オープンドレインのプルダウンとRUNピン分圧器を組み合わせる必要があることに注意してください。

オプション2では高いスイッチング周波数が許容され、小さいサイズのインダクタを使用できるため、V_{OUT} ≥ 16Vのアプリケーションやスペースが限られるアプリケーションでは、

アプリケーション情報

高デューティ・サイクルの動作が不要であればこのオプションが推奨されます。6V < V_{OUT} < 16Vのアプリケーションや高デューティ・サイクルでの動作が常に必要なアプリケーションでは、RUNピンの制御が不要であればオプション1がより良い選択肢です。

内部／外部ループ補償

LT7101には、固定の内部ループ補償回路網を使用して、必要な外付け部品点数と設計時間を両方とも削減するためのオプションがあります。この内部ループ補償回路網は、I_{TH}ピンをINTV_{CC}ピンに接続することによって選択できます。内部補償は200kHz～2MHzの範囲の任意のスイッチング周波数で使用することができます。LT7101は、スイッチング周波数に基づいて内部補償を自動的に調整し、最適過渡応答を維持します。内部補償を使用する場合、安定性を確保するために必要となる最小出力容量の妥当な出発点は、4.7μFあるいは次式で得られるC_{OUT}のいずれか大きい方となります。

$$C_{OUT} \approx \frac{40}{f \cdot V_{OUT}}$$

ここで、C_{OUT}は電圧がV_{OUT}のときの容量値であり、大半のセラミック・コンデンサは、定格電圧で使用した場合、定格値の50%またはそれ以上を失うことに注意してください。

あるいは、特定の外部ループ補償部品を選択して、メイン制御ループの過渡応答を必要に応じて最適化してもかまいません。外部ループ補償は、目的の回路網をI_{TH}ピンに接続するだけで選択されます。

補償部品の代表値を図10に示します。500kHzのアプリケーションでは、例えば2.2nFと10kΩのR-C（図10のR_{COMP}とC_{COMP}）回路網が出発点として適しています。ループの帯域幅はCが小さくなるにつれて大きくなります。Rの増加率をCの減少率と同じにするとゼロの周波数が同じ値に保たれるので、帰還ループの最も重要な周波数範囲では位相が同じ状態に保たれます。I_{TH}ピンに10pFのバイパス・コンデンサ（図10のC_{BYP}）を接続して、基板の浮遊容量に起因する高周波結合を除去することを推奨します。更に、図5に示したように、フィードフォワード・コンデンサC_{FF}を追加することに

よって高周波応答を改善できます。コンデンサC_{FF}は、R1との組み合わせで高周波のゼロを発生することにより位相進みを得ることができるので、位相余裕が改善されます。




図10. 補償部品

過渡応答の確認

レギュレータのループ応答は負荷ステップに対するシステムの応答を観察すれば確認できます。外部補償に合わせて構成した場合は、I_{TH}ピンを使用することで制御ループの動作を最適化できるだけでなく、このピンをDC結合してACフィルタを通したクロズドループ応答テスト・ポイントとして使用することもできます。このテスト・ポイントでのDCステップ、立ち上がり時間、およびセトリング動作は、システムのクロズドループ応答を反映します。2次特性が支配的なシステムを想定すれば、このピンで見られるオーバーシュートのパーセンテージを高インピーダンスの低容量プローブを使って観察することにより、位相余裕や減衰係数を推定することができます。

図10に示すI_{TH}ピンの外付け部品は、ほとんどのアプリケーションにとって妥当な出発点となります。直列R-Cフィルタにより、ポール-ゼロのループ補償が設定されます。これらの値は、PCBレイアウトを完了し、特定の出力コンデンサの種類と容量値を決定したら、過渡応答を最適化するために変更することができます。様々な種類と値によってループ帰還係数、ゲイン、位相が決まるので、特定の出力コンデンサを選択する必要があります。立ち上がり時間が1μs～10μsで、最大負荷電流の20%～100%の出力電流パルスによって発生する出力電圧波形とI_{TH}ピンの波形により、帰還ループを開くことなく全体的なループの安定性を判断することができます。

アプリケーション情報

負荷ステップに対する V_{OUT} の応答を観察するとき、初期出力電圧ステップが帰還ループの帯域幅内にないことがあります。そのため、標準的な2次オーバーシュート/DC比を使って位相余裕を推定することができません。出力電圧のセトリングの様子はクロズドループ・システムの安定性に関係し、電源全体の実際の性能を表します。制御ループ理論の概要説明を含む補償部品の最適化の詳細については、弊社のアプリケーション・ノート76を参照してください。

アプリケーションによっては、大容量(>1 μ F)の電源バイパス・コンデンサを接続した負荷でのスイッチングによって、極端なトランジェントが発生することがあります。放電した入力コンデンサが実質的に C_{OUT} と並列接続された状態になるため、 V_{OUT} の急激な低下を引き起こします。負荷に接続しているスイッチの抵抗が低く、急速に駆動された場合、この出力電圧低下を防止するのに十分な電流を供給できるレギュレータはありません。解決策は負荷スイッチのドライバがオンになる速度を制限することです。Hot Swap™ コントローラは特にこの目的のために設計されており、通常は電流制限、短絡保護、およびソフトスタート機能が組み込まれています。

平均出力電流の制限およびモニタ

LT7101は、外部での制御およびモニタが可能な高速かつ高精度の平均電流制限回路を内蔵しています。この高速電流ループは、バッテリーやコンデンサの充電、あるいはLEDやレーザー・ダイオードでの電流プログラミングなどのアプリケーションで役立ちます。平均出力電流の制限値は、 I_{CTRL} ピンを使用して設定します。 I_{CTRL} ピンの電圧により、平均出力電流の制限値が次式に従って設定されます。

$$I_{LIM(AVG)} = \frac{V_{I_{CTRL}} - 0.4}{0.811}$$

このことから、 I_{CTRL} の電圧を0.4V～1.3Vに調整すれば、平均電流の制限値を0A～1.11Aの範囲内の任意の値に設定することができます。 I_{CTRL} の電圧が0.4Vより低い場合は内部で0.4Vに制限されるので、平均出力電流を負の値に設定することはできません。同様に、 I_{CTRL} ピンがフロート状態であるか、1.3Vより高い電圧に接続されている場合は、 I_{CTRL} の電圧は内部で1.3Vに制限されます。

このピンには20 μ Aの内部プルアップ電流が流れるので、SGNDとの間に1本の抵抗を接続すれば電圧を設定することができます。平均出力電流の特定の固定制限値 $I_{LIM(AVG)}$ を設定するには、次式に従って抵抗を選択します。

$$R_{I_{CTRL}} = \frac{0.811 \cdot I_{LIM(AVG)} + 0.4}{20\mu A}$$

LT7101は高速の内部電流ループを備えた平均電流モード制御を使用するので、定電流モードで動作する場合、安定性に関する懸念はありません。更に、LT7101は、スイッチング周波数と動作条件に基づいて電流ループを自動的に最適化します。平均電流ループのユニティ・ゲイン帯域幅は、スイッチング周波数の約1/3に維持されます。これにより、LT7101は I_{TH} ピンの電圧の変動に対してほぼ1サイクル単位で応答することができます。これは、競合するソリューションより数倍高速です。競合の場合は、低速の平均電流ループが電圧レギュレーション・ループの外側に置かれているからです。

定電流モードで動作しているときに I_{CTRL} の電圧が低いと、インダクタ電流が不連続になります。この状況で、LT7101平均電流ループは優れた出力電流プログラミング精度を無負荷まで維持します。

平均出力電流は I_{MON} ピンでモニタすることができます。このピンでは、内部で検出したインダクタ電流をフィルタに通したものの ($f_C = 10\text{kHz}$) を表す電圧を発生します。 I_{MON} のDC電圧は、通常は次式に従って0.4V～1.3Vの範囲内で変化し、0A～1.11Aの平均出力電流に対応します。

$$V_{I_{MON}} = 0.811 \cdot I_{OUT(AVG)} + 0.4$$

I_{MON} の電圧は一瞬の間0.4Vより低くなったり1.3Vより高くなったりすることがありますが、最終的には平均電流ループによってこれらのレベルに制限されます。スリープ時には、このピンは0.4Vに保持されます。内部の I_{MON} バッファの安定性を確保するため、2k以上の抵抗と100pFより大きい容量性負荷を直列に接続します。

アプリケーション情報

2相動作

LT7101は、出力電流を増大するために並列動作をサポートします。2相動作を実装するのは、図11に示すように簡単です。この図では、上段のLT7101はマスタとして動作し、電圧レギュレーションを処理します。下段(スレーブ)のLT7101は電流源として動作します。電流の値はマスタの平均電流ループの要求によって決まります。スレーブはマスタに対して位相が180°ずれて同期するので、入力電流のリプルが激減します。SSピンを互いに接続することで、両デバイスの起動とシャットダウンのタイミングが一致することが確保されます。VPRG1とVPRG2をフロート状態にしているときにスレーブのVFBピンをINTVCCに接続すると、スレーブ・モードが起動します。これにより、ICTRLピンの20μAプルアップ電流が流れなくなり、スレーブのITH電圧はICTRLピンの電圧を追跡するようになります。スレーブ・モードで動作している場合は、使用するインダクタの値を示すため、RINDピンの抵抗が常に必要です。スレーブのITHとGNDの間に10pFのコンデンサを接続して、高周波ノイズを取り除きます。




図11. 2相動作対応の接続

効率に関する検討事項

スイッチング・レギュレータのパーセント表示での効率は、出力電力を入力電力で割って100%を掛けたものに等しくなります。多くの場合、個々の損失を分析して、効率を制限する要素が何であり、また何が変化すれば最も効率が改善され

るかを判断することが有益です。パーセント表示の効率は、次式で表すことができます。

$$\% \text{ 効率} = 100\% - (L1 + L2 + L3 + \dots)$$

ここで、L1、L2などは入力電力に対するパーセンテージで表した個々の損失項です。

回路内の電力を消費する全ての要素で損失が生じますが、LT7101の損失の大部分は3つの主な損失要因によって生じます。それは、1) I^2R 損失、2) INTVCCレギュレータの電流、3) 遷移損失やその他のシステム損失です。

1. I^2R 損失は内部スイッチのDC抵抗 R_{SW} と外部インダクタの抵抗 R_L から計算されます。連続電流モードでは、平均出力電流はインダクタ L を流れますが、内部の上側パワーMOSFETと下側パワーMOSFETの間でこま切れにされます。したがって、SWピンを見たときの直列抵抗は、次式のように、上側MOSFETおよび下側MOSFETの両方の $R_{DS(ON)}$ とデューティ・サイクル(DC)の関数になります。

$$R_{SW} = (R_{DS(ON)TOP} \cdot (DC) + (R_{DS(ON)BOT} \cdot (1 - DC))$$

上側MOSFETと下側MOSFETの $R_{DS(ON)}$ は、両方とも代表的な性能特性のグラフから求めることができます。したがって、 I^2R 損失は次式で求められます。

$$I^2R \text{ Loss} = I_{OUT}^2 \cdot (R_{SW} + R_L)$$

2. 内蔵のLDOはINTVCCレールに電力を供給します。この場合の全電力損失は、ゲート駆動損失と、制御回路からの静止電流損失の合計です。パワーMOSFETのゲートがローからハイに切り替わり、更に再びローに切り替わるたびに、一定量の電荷 dQ がVINからグラウンドに移動します。そのときの dQ/dt はINTVCCから流出する電流であり、一般にはDC制御バイアス電流よりはるかに大きくなります。連続電流モードでは、 $I_{GATECHG} = f(Q_T + Q_B)$ です。ここで、 Q_T および Q_B は内蔵の上側および下側パワーMOSFETのゲート電荷であり、 f はスイッチング周波数です。概算のため、LT7101の($Q_T + Q_B$)は約4nCですが、この値はVINの電圧に応じて変化します。LDO負荷による全電力損失を計算するには、次式に示すように、ゲート電荷電流と静止電流を加算し、それに電圧を掛けます。

$$P_{LDO} = \left[3.5\text{mA} + 1\text{nC} \left(4 + \frac{V_{IN}}{31} \right) \cdot f \right] \cdot V_X$$

アプリケーション情報

ここで、 V_{IN} LDOが動作している場合は $V_X = V_{IN}$ であり、EXTV_{CC} LDOが動作している場合は $V_X = EXTV_{CC}$ です。出力から得られる電力源からEXTV_{CC}を介してINTV_{CC}に電力を供給すると、ゲート駆動回路および制御回路に必要な V_{IN} 電流は、(デューティ・サイクル)/(効率)に比例して減少します。例えば、48Vから5Vへの降圧アプリケーションでは、INTV_{CC}電流が10mAの場合、 V_{IN} 電流は約1.2mAになります。これにより、中間電流損失は10%以上から2%未満に減少します。

3. 遷移損失は上側のMOSFETにのみ当てはまり、高入力電圧(通常40V以上)かつ高周波で動作する場合には大きくなることがあります。遷移損失は次式から概算できます。

$$\text{遷移損失} = (47\text{pF}) \cdot (V_{IN} + 13)^2 \cdot (I_{OUT} + 1.3) \cdot f$$

銅トレースの抵抗や内部バッテリー抵抗などの隠れた損失は、電源システム全体での更なる効率低下の原因になる可能性があります。その他の損失(デッド・タイム中のダイオードの導通損失やインダクタのコア損失など)は、一般には追加される全損失の2%未満にしかありません。

障害状態:短絡保護

LT7101のアーキテクチャは、短絡状態に対する固有の保護回路を備えており、出力電流と発振周波数をどちらも折り返す必要がありません。所定のスイッチング・サイクルがスキップされるのは、高速平均電流ループの要件を満たす必要がある場合に限るので、垂下型の電流制限特性となり、 $V_{OUT} = 0V$ までの動作にはフォールドバックも一時中断も発生しません。ただし、LDOのタイムアウト機能が原因で一時中断後の再起動が起こります。EXTV_{CC} > 3Vの場合や、SSピンを75kの抵抗を介してINTV_{CC}に接続してこの機能をデイスエーブルしている場合は該当しません。

平均電流ループは極めて高速ではあるものの、インダクタ電流が安全なレベルを一瞬でも超えることができないように、フェイルセーフのピーク電流制限(I_{PK})コンパレータも組み込まれています。実際には、ピーク電流リミット・コンパレータが必要なのは、平均電流アンプの出力フィルタに異常電圧があり、短絡が発生している場合だけです。この場合には、平均電流アンプ・フィルタが安定状態になる間の数サイクルにピーク電流リミット・コンパレータが必要になる可能性があります。

障害状態:過熱保護

高温時、または内部消費電力によりチップが過度に自己発熱した場合は、過熱シャットダウン回路がLT7101をシャットダウンします。ジャンクション温度が約171°Cを超えると、過熱保護回路が全てのスイッチングをデイスエーブルして内部の消費電力をなくします。ジャンクション温度が低下して約155°Cまで戻ると、LT7101はオン状態に戻り、再度起動を開始します。オーバーストレス($T_J > 150^\circ\text{C}$)が長期的に加わるとデバイスの性能が低下したり寿命が短くなる恐れがあるので、避けてください。

熱に関する検討事項

LT7101では、露出したパッケージのバックプレーン金属板(PGND)をプリント回路基板に十分ハンダ処理して、電気的接触と熱接触の両方を確保することが必要です。これにより、QFNパッケージは、同様なサイズの他のパッケージと比較して、並外れた熱特性が得られます。LT7101は効率が高くパッケージのバックプレーンの熱抵抗が小さいので、多くのアプリケーションでは大量に発熱することはありません。ただし、周囲温度が高く、かつ入力電圧が高いかスイッチング周波数が高い条件でLT7101が動作するアプリケーションでは、発熱がデバイスの最大ジャンクション温度を超えることがあります。ジャンクション温度が約171°Cに達すると、2つのパワー・スイッチは両方ともオフし、温度が約16°C低下するまで復帰しません。

必ず熱解析を行い、LT7101が最大ジャンクション温度を超えないようにします。

温度上昇は次式で与えられます。

$$T_{RISE} = P_D \cdot \theta_{JA}$$

ここで、 P_D はチップでの電力損失であり、 θ_{JA} はダイの接合部から周囲環境までの熱抵抗です。LT7101が $I_{OUT} = 1A$ 、 $V_{IN} = 50V$ 、 $f = 500\text{kHz}$ 、 $V_{OUT} = EXTV_{CC} = 5V$ 、周囲温度が70°Cで動作している例について検討します。代表的な性能特性のセクションから、上側スイッチの $R_{DS(ON)}$ がこの温度では公称760mΩ、下側スイッチの $R_{DS(ON)}$ が公称410mΩであることが分かるので、パワー MOSFET の等価抵抗 R_{SW} は次のようになります。

$$R_{SW} = (760\text{m}\Omega)(0.1) + (410\text{m}\Omega)(0.9) = 445\text{m}\Omega$$

アプリケーション情報

前のセクションから、 I^2R 損失は $(1^2)(0.445) = 445\text{mW}$ です。
INTV_{CC} の消費電力は次のようになります。

$$P_{LDO} = \left[3.5\text{mA} + \ln C \left(4 + \frac{50}{31} \right) \cdot 500\text{k} \right] \cdot 5 = 32\text{mW}$$

遷移損失はほぼ次のとおりです。

$$(47\text{pF}) \cdot 63^2 \cdot (1 + 1.3) \cdot 500\text{kHz} = 215\text{mW}$$

したがって、全消費電力は約0.69Wです。5mm×6mmのQFNパッケージの接合部-周囲間熱抵抗 θ_{JA} は約38°C/Wです。したがって、70°Cの周囲温度で動作しているレギュレータのジャンクション温度は、おおよそ次のとおりです。

$$T_J = 0.69\text{W} \cdot 38^\circ\text{C/W} + 70^\circ\text{C} = 96^\circ\text{C}$$

これは最大ジャンクション温度である150°Cより低い温度です。

設計例

設計例として、以下の仕様のアプリケーションにLT7101を使用する場合を考えます。V_{IN} = 36V~72V、V_{OUT} = 12V、I_{OUT(MAX)} = 1A、I_{OUT(MIN)} = 20mA、スイッチングをイネーブルするのはV_{IN}が30V~90Vの範囲です。

まず、高負荷電流と低負荷電流の両方で効率が重要なので、500kHzでのBurst Mode動作を選択します。スイッチング周波数を500kHzにするためのR_{FREQ}抵抗は、 $R_{FREQ} = f/40 + 7.5\text{k} = 20\text{k}$ を使用して計算します。更に、PLLIN/MODEピンを接地してBurst Mode動作を選択します。

次に、出力電圧は設定値 (V_{PRG1} = INTV_{CC} および V_{PRG2} = 開放) として得られるので、R_{IND}ピンはフロート状態のままにして、インダクタの値は表3に従って63μHを選択します。公称値が68μHでI_{SAT} ≥ 1.8Aの適当なインダクタは複数のメーカーから供給されているので、L = 68μHの値を選択します。

次に、内部電圧ループ補償と出力リップルに必要な最小値に基づいて、C_{OUT} = 10μFを選択します。C_{IN}は、リップル電流 I_{RMS} = I_{OUT/2} = 0.5A に対応できる容量を選択します。低ESR、100V、4.7μFのセラミック・コンデンサを選択します。INTV_{CC}のデカップリング・コンデンサは1μFを選択し、BOOSTのコンデンサは0.1μFを選択します。EXTV_{CC}はV_{OUT}に接続して、INTV_{CC} LDOでの損失を最小限に抑えます。

V_{IN}の低電圧ロックアウトと過電圧ロックアウトの条件を満たすには、V_{IN}ピンとRUNピンおよびOVLOピンの間に抵抗分圧器を接続します(図8参照)。R3+R4+R5 = 2.5MΩを選択して、V_{IN}の負荷を最小限に抑えます。R3、R4、およびR5を、以下の式に従って計算します。

$$R5 = \frac{1.21\text{V} \cdot 2.5\text{M}\Omega}{90\text{V}} = 33.6\text{k}$$

$$R4 = \frac{1.21\text{V} \cdot 2.5\text{M}\Omega}{30\text{V}} - R5 = 67.2\text{k}$$

$$R3 = 2.5\text{M}\Omega - R5 - R4 = 2.4\text{M}\Omega$$




図12. 36V~72V入力、12V出力の1Aレギュレータ

アプリケーション情報

MΩレンジの特定の値の抵抗は一般に入手しにくいいため、R3、R4、およびR5の大きさは、R3の標準値に合わせて決めることが必要になる場合があります。この例の場合、R3 = 2.2Mを選択してから、R4とR5の値を2.2M/2.4Mの比率で変更します。その結果、R4 = 61.6k、R5 = 30.8kとなります。R3 = 2.2M、R4 = 62k、およびR5 = 30.9kの標準値を選択します。UVLOとOVLOの降下時間値は、上昇時間値よりも8%および5%低い(つまり、それぞれ27.6Vと85.5Vである)ことに注意してください。

このアプリケーションはV_{OUT} > 6Vで、RUNピンを制御することが望ましいため、オプション2の構成を選択しています。許容される最小動作入力電圧は次式で計算されます。

$$V_{IN,MIN} \geq \frac{12}{1-0.13} = 13.8V$$

RUNピンの抵抗分圧器を使用して動作を27.6Vより高い入力電圧のみに制限することにより、この条件は簡単に満たされます。

I_{TH}ピンをINTV_{CC}に接続することによって内部補償を選択します。I_{CTRL}ピンをフロート状態のままにして1.11Aの電流制限値を選択し、SSピンもフロート状態のままにして1.2msの内部ソフトスタート立ち上がり時間を選択します。この設計例の完全な回路図を図12に示します。

EMIを低く抑えるPCBレイアウト



LT7101は、内部パワー・スイッチに付随する寄生インダクタンスを低減することにより、主にEMI/EMCエミッションを最小限に抑える目的で設計されています。最適な性能を得るため、LT7101ではV_{IN}のバイパス・コンデンサが2個必要です。図13に示すように、小型の0.1μFコンデンサ(C_{IN1}、0805ケース)と、C_{IN1}より若干大きい4.7μF以上のコンデンサ(C_{IN2}、1210ケース)をLT7101のできるだけ近くに配置します。

EMI/EMCエミッションをできるだけ低く抑えるため、入力フィルタが必要です。例については図17を参照し、その他の詳細やPCB設計ファイルについてはLT7101のデモボード・ガイドを参照してください。

プリント回路基板をレイアウトするときは、以下のチェックリストを使用して、LT7101が正しく動作するようにします(図13を参照)：

1. 入力コンデンサ、インダクタ、および出力コンデンサを回路基板の同じ側に配置して、可能な場合はこれらが配置されている層で接続するようにします。表面層に最も近い層のアプリケーション回路の下には、デバイス付近にある切れ目のないグラウンド・プレーンを配置します。
2. コンデンサC_{IN1}はV_{IN}ピンとPGNDピンにできるだけ近づけて接続します。このコンデンサは内部パワー MOSFETにAC電流を供給します。C_{IN1}の(−)電極はPGNDとC_{OUT}の(−)電極に近づけて接続します。
3. 可変V_{OUT}モードを使用する場合は、抵抗分圧器(R1およびR2)を、C_{OUT}の(+)電極とSGNDの近くに終端しているグラウンド・ラインとの間に接続する必要があります。これらの抵抗はICの近くに配置し、V_{FB}のトレースは短くして、SWまたはBOOSTのいずれかから離します。
4. (RUN、OVLO、R_{IND}、I_{TH}、V_{FB}、FREQ、I_{MON}、およびI_{CTRL}に接続されている)敏感な部品をSWピンとBOOSTピンから離します。SWノードとBOOSTノードはできるだけ小さくします。
5. グラウンド・プレーンを1つにするか、信号グラウンドと電源グラウンドを2つのグラウンド・プレーンに分離して、低抵抗の1本のトレースを介して共通の基準点に(通常は露出パッドで)接続します。
6. LT7101の温度上昇を低減するため、全ての層の未使用領域は銅で覆い、露出パッドに接続します。

アプリケーション情報



- ⊗ VIAS TO GROUND PLANE
- ⊙ VIAS TO OUTPUT SUPPLY (V_{OUT})
- VIAS TO $INTV_{CC}$
- OUTLINE OF GROUND PLANE

図13. プリント回路基板レイアウトの例




図14. 効率の高い5V～100V入力、5V/1A出力の降圧レギュレータ

標準的応用例




図 15. 効率の高い12V～100V入力、12V/1A出力の降圧レギュレータ




図 16. 効率の高い4.4V～100V入力、3.3V/1A出力の降圧レギュレータ





図 17. 低 EMI、5V～100V 入力、5V/1A 出力の降圧レギュレータ


標準的応用例

充電終了機能を備えた1.1A、6セルSLAバッテリー・チャージャ




パッケージ

UHE Package
Variation: UHE36(26)
36-Lead Plastic QFN (5mm × 6mm)
 (Reference LTC DWG # 05-08-1983 Rev 0)



RECOMMENDED SOLDER PAD LAYOUT
APPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED




注：

1. 図はJEDECのパッケージ外形ではない
2. 図は実寸とは異なる
3. 全ての寸法はミリメートル
4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。
モールドのバリは(もしあれば)各サイドで0.20mmを超えないこと
5. 露出パッドはハンダ・メッキとする
6. 灰色の部分はパッケージの上面と底面の1番ピンの位置の参考に過ぎない


標準的応用例

過電圧ロックアウト機能を備え 100V 入力に耐えられる
4.4V~32V 入力、3.3V/1A 出力、2MHz の自動車用電源



$f_{SW} = 2\text{MHz}$
OVERVOLTAGE LOCKOUT AT 36V
L: COILCRAFT XFL4020-472ME
FB1, FB2: MURATA BLM31PG601SN1
C1: SUNCON 125HVH10M

EMI 放射性能 (CISPR25) クラス 5 ピーク制限値での
放射エミッション・テスト



関連製品

製品番号	説明	注釈
LTC7103	105V、2.3A、低 EMI 同期整流式降圧レギュレータ	V_{IN} : 4.4V~105V、 $1V \leq V_{OUT} \leq V_{IN}$ 、 $I_Q = 2\mu A$ 、 $I_{SD} = 0.7\mu A$ 、電流モニタ機能を備え出力電流をプログラム可能、5mm × 6mm QFN-36
LTC7801	低静止電流の 150V、同期整流式降圧 DC/DC コントローラ	$4V \leq V_{IN} \leq 140V$ 、絶対最大定格: 150V、 $0.8V \leq V_{OUT} \leq 60V$ 、 $I_Q = 40\mu A$ 、PLL 固定周波数: 320kHz~2.25MHz
LTC7138	高効率、140V、400mA 降圧レギュレータ	V_{IN} : 4V~140V、 $0.8V \leq V_{OUT} \leq V_{IN}$ 、 $I_Q = 12\mu A$ 、 $I_{SD} = 1.4\mu A$ 、MSE パッケージ
LTC7810	低静止電流の 150V デュアル同期整流式降圧 DC/DC コントローラ	V_{IN} : 4.5V~140V、 $1V \leq V_{OUT} \leq 60V$ 、 $I_Q = 16\mu A$ 、 $I_{SD} = 1.5\mu A$ 、7mm × 7mm LXE-48 (eLQFP) パッケージ
LTC3630A	76V、500mA 同期整流式降圧 DC/DC レギュレータ	V_{IN} : 4V~76V、 $0.8V \leq V_{OUT} \leq V_{IN}$ 、 $I_Q = 12\mu A$ 、 $I_{SD} = 5\mu A$ 、3mm × 5mm DFN16、MSOP-16E パッケージ
LTC7800	低静止電流の 60V 高周波同期整流式降圧 DC/DC コントローラ	$4V \leq V_{IN} \leq 60V$ 、 $0.8V \leq V_{OUT} \leq 24V$ 、 $I_Q = 50\mu A$ 、PLL 固定周波数: 320kHz~2.25MHz
LTC7862	140V N チャンネル・スイッチング・サージ・ストップ	$4V \leq V_{IN} \leq 140V$ 、 $0.8V \leq V_{OUT} \leq 60V$ 、 $I_Q = 40\mu A$ 、PLL 固定周波数、TSSOP および QFN パッケージ
LTC3892/ LTC3892-1	デューティ・サイクル 99% の 60V、低静止電流、デュアル 2 相同期整流式降圧 DC/DC コントローラ	V_{IN} : 4V~60V、 $0.8V \leq V_{OUT} \leq 0.99 \cdot V_{IN}$ 、 $I_Q = 29\mu A$ 、 $I_{SD} < 14\mu A$ 、5mm × 5mm QFN-32、TSSOP-28E パッケージ
LTC3895	低静止電流の 150V、同期整流式降圧 DC/DC コントローラ	PLL 固定周波数: 50kHz~900kHz、 $4V \leq V_{IN} \leq 140V$ 、 $0.8V \leq V_{OUT} \leq 60V$ 、 $I_Q = 40\mu A$
LTC4366-1/ LTC4366-2	高電圧サージ・ストップ	V_{IN} : 9V~500 超 V、 $I_Q = 50\mu A$ 、 $I_{SD} < 14\mu A$ 、2mm × 3mm DFN-8 および TSOT-8 パッケージ
LTC3649	出力をレール to レールでプログラマブルな 60V、4A 同期整流式降圧レギュレータ	V_{IN} : 3.1V~60V、 $0V \leq V_{OUT} \leq V_{IN} - 0.5V$ 、電流モニタ機能を備え出力電流をプログラム可能、4mm × 5mm QFN および TSSOP パッケージ