

-タシート

シリコン SPDT スイッチ、反射 9kHz~44GHz ADRF5025

特長

超広帯域周波数範囲:9 kHz~44 GHz 反射設計 インピーダンス整合性を備えた低挿入損失 0.9dB(代表值)~18GHz 1.4dB(代表值)~40GHz 1.6dB(代表值)~44GHz インピーダンス整合性のない低挿入損失 0.9dB(代表值)~18GHz 1.7dB(代表值)~40GHz 2.2dB(代表值)~44GHz 高入力直線性 P1dB: 27.5dBm (代表値) IP3: 50dBm (代表值) 大 RF 入力電力処理 スルー・パス: 27dBm ホット・スイッチング:27dBm 低周波数スプリアスなし RF セトリング・タイム (50% VCTL~0.1dB の最終 RF 出力) : 3.4µs 12 端子、2.25mm × 2.25mm の LGA パッケージ ADRF5024 高速スイッチング・バージョンとのピン互換性

アプリケーション

工業用センサー 試験および計測器 セルラ・インフラストラクチャ:5G ミリ波 防衛用無線、レーダー、電子対抗手段(ECM) マイクロ波無線および超小型地上局(VSAT)

概要

ADRF5025 は、シリコン・プロセスを使って製造した反射単極 双投(SPDT) スイッチです。

このスイッチは、1.6dB の挿入損失および 35dB のアイソレーションより良好な状態で、9kHz~44GHz で動作します。 ADRF5025 は、スルー・パスとホット・スイッチングの両方に 対応する、27dBm の無線周波数 (RF) 入力電力処理機能を備え ています。

ADRF5025 では、+3.3V の正側(供給) 電源で 14μA、-3.3V の 負電源で 120μA の低電流が流れます。また、相補型金属酸化膜 半導体(CMOS)/低電圧トランジスタ-トランジスタ・ロジッ ク(LVTTL)互換の制御が採用されています。 ADRF5025 は、100MHz~44GHz で動作する ADRF5024(低周波 カットオフ・バージョン)とのピン互換性を備えています。

ADRF5025の RFポートは、50Ωの特性インピーダンスに一致す るように設計されています。超広帯域幅製品の場合、RF 伝送ラ インでのインピーダンス・マッチングは、高周波挿入損失とリ ターン・ロス特性を更に最適化することができます。詳細につ いては「電気仕様」、「代表的な性能特性」、「アプリケーシ ョン情報」の各セクションを参照してください。

ADRF5025 は、2.25mm × 2.25mm、12 端子、RoHS 準拠、ランド・グリッド・アレイ (LGA) パッケージといった特長を備え、 -40℃~+105℃で動作可能です。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. A

©2018 Analog Devices, Inc. All rights reserved.

5	本 社/〒105-6891	東京都港区海岸 1-16-1 ニュー 電話 03(5402)8200	ピア竹芝サウスタワービル 10F
5	大 阪営業所/〒532-0003	大阪府大阪市淀川区宮原 3-5-36 電話 06(6350)6868	新大阪トラストタワー 10F
:	名古屋営業所/〒451-6038	愛知県名古屋市西区牛島町 6-1 電話 052(569)6300	名古屋ルーセントタワー 40F



アナログ・デバイセズ株式会社

目次

特長	1
アプリケーション	1
機能ブロック図	1
概要	1
改訂履歴	2
仕様	3
電気仕様	3
絶対最大定格	5
熱抵抗	5
パワー・ディレーティング曲線	5
ESD に関する注意	5
ピン配置およびピン機能の説明	6

改訂履歴

5/2018—Rev. 0 to Rev. A	
Change to Input Linearity Parameter, Table 1	4
Change to RF Input Power Parameter, Table 2	5
Updated Outline Dimensions	13
Changes to Ordering Guide	13
6	

5/2018—Revision 0: Initial Version

インターフェース回路図	6
代表的な性能特性	7
挿入損失、リターン損失、アイソレーション	7
入力電力圧縮と3次インターセプト	8
動作原理	9
アプリケーション情報	. 10
評価用ボード	. 10
プローブ・マトリックス・ボード	.12
外形寸法	.13
オーダー・ガイド	.13



仕様 ^{電気仕様}

特に指定のない限り、 50Ω システムに対し、VDD = 3.3V、VSS = -3.3V、 $V_{CTL} = 0V$ または3.3V、ケース温度(T_{CASE}) = $25^{\circ}C_{\circ}$

表 1.

Parameter	Symbol	Test Conditions/Comments	Min T	yp N	lax	Unit
FREQUENCY RANGE	f		0.009	4	4,000	MHz
INSERTION LOSS						
Between RFC and RF1/RF2 (On)						
With Impedance Match		See Figure 24				
		9 kHz to 18 GHz	0	.9		dB
		18 GHz to 26 GHz	1.	.2		dB
		26 GHz to 35 GHz	1	.3		dB
		35 GHz to 40 GHz	1.	.4		dB
		40 GHz to 44 GHz	1.	.6		dB
Without Impedance Match		See Figure 25				
		9 kHz to 18 GHz	0	.9		dB
		18 GHz to 26 GHz	1.	.0		dB
		26 GHz to 35 GHz	1	.4		dB
		35 GHz to 40 GHz	1.	.7		dB
		40 GHz to 44 GHz	2	.2		dB
RETURN LOSS						
RFC and RF1/RF2 (On)						
With Impedance Match		See Figure 24				
		9 kHz to 18 GHz	1	7		dB
		18 GHz to 26 GHz	1	3		dB
		26 GHz to 35 GHz	1	2		dB
		35 GHz to 40 GHz	1	8		dB
		40 GHz to 44 GHz	1	8		dB
Without Impedance Match		See Figure 25				
		9 kHz to 18 GHz	2	2		dB
		18 GHz to 26 GHz	20	0		dB
		26 GHz to 35 GHz	1	3		dB
		35 GHz to 40 GHz	1	1		dB
		40 GHz to 44 GHz	 1	0		dB
ISOLATION						
Between RFC and RF1/RF2		9 kHz to 18 GHz	4	2		dB
		18 GHz to 26 GHz	4	1		dB
		26 GHz to 35 GHz	3	9		dB
		35 GHz to 40 GHz	3	6		dB
		40 GHz to 44 GHz	3.	5		dB
Between RF1 and RF2		9 kHz to 18 GHz	4	8		dB
		18 GHz to 26 GHz	4	6		dB
		26 GHz to 35 GHz	4	4		dB
		35 GHz to 40 GHz	4	3		dB
		40 GHz to 44 GHz	 4	0		dB
SWITCHING CHARACTERISTICS				_		
Rise and Fall Time	t_{RISE}, t_{FALL}	10% to 90% of RF output	0.	.6		μs
On and Off Time	t _{ON} , t _{OFF}	50% V_{CTL} to 90% of RF output	1.	.7		μs
RF Settling Time						
0.1 dB		50% V_{CTL} to 0.1 dB of final RF output	3.	.4		μs
0.05 dB		50% V _{CTL} to 0.05 dB of final RF output	4.	.2		μs



Parameter	Symbol	Test Conditions/Comments	Min	Тур	Max	Unit
INPUT LINEARITY ¹		5 MHz to 40 GHz				
1 dB Power Compression	P1dB			27.5		dBm
Third-Order Intercept	IP3	Two tone input power = 12 dBm each tone, $\Delta f = 1$ MHz		50		dBm
SUPPLY CURRENT		VDD and VSS pins				
Positive Supply Current	I _{DD}			14		μΑ
Negative Supply Current	I _{SS}			120		μA
DIGITAL CONTROL INPUTS		CTRL pin				
Voltage						
Low	V _{INL}		0		0.8	V
High	V _{INH}		1.2		3.3	V
Current						
Low and High	I _{INL} , I _{INH}			<1		μA
RECOMMENDED OPERATING CONDITONS						
Supply Voltage						
Positive	V _{DD}		3.15		3.45	V
Negative	V _{SS}		-3.45		-3.15	V
Digital Control Voltage	V _{CTL}		0		V_{DD}	V
RF Input Power ²	P _{IN}	$f = 5$ MHz to 40 GHz, $T_{CASE} = 85^{\circ}C^{3}$				
Through Path		RF signal is applied to RFC or through connected RF1/RF2			27	dBm
Hot Switching		RF signal is present at RFC while switching between RF1 and RF2			27	dBm
Case Temperature	T _{CASE}		-40		+105	°C

1入力直線性と周波数の関係については、図13~図16を参照してください。

²パワー・ディレーティングと周波数の関係については、図 2 と図 3 を参照してください。 ³ 105℃ での動作の場合、電力処理は $T_{CASE} = 85℃$ での仕様より 3dB 低下します。



絶対最大定格

推奨動作条件については、表1を参照してください。

表 2.

Parameter	Rating
Positive Supply Voltage	-0.3 V to +3.6 V
Negative Supply Voltage	-3.6 V to +0.3 V
Digital Control Input Voltage	-0.3 V to VDD $+0.3$ V
RF Input Power (f = 5 MHz to 40 GHz, $T_{CASE} = 85^{\circ}C^{1}$)	
Through Path	27.5 dBm
Hot Switching	27.5 dBm
Temperature	
Junction, T _J	135°C
Storage Range	-65°C to +150°C
Reflow	260°C
ESD Sensitivity	
Human Body Model (HBM)	
RFC, RF1, and RF2 Pins	1000 V
Digital Pins	2000 V
Charged Device Model (CDM)	1250 V

¹ 105℃での動作の場合、電力処理は T_{CASE} = 85℃ での仕様より 3dB 低下 します。

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

同時に複数の絶対最大定格を適用することはできません。

熱抵抗

熱性能は、プリント回路基板(PCB)の設計と動作環境に直接 関連しています。PCBの熱設計には、細心の注意を払う必要が あります。

θ_{JC}は、ジャンクションからケース底部(チャンネルからパッケ ージ底部)への熱抵抗です。

	表	3.	熱	抵	抗
--	---	----	---	---	---

Package Type	θ_{JC}	Unit
CC-12-3, Through Path	352	°C/W



図 2. パワー・ディレーティングと周波数の関係、低周波数の詳細、 T_{CASE} = 85℃



図 3. パワー・ディレーティングと周波数の関係、高周波数の詳細、 T_{CASE} = 85°C

ESD に関する注意

ESD(静電放電)の影響を受けやすいデバイスです。



電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特 許技術である ESD 保護回路を内蔵してはいますが、デ バイスが高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性能劣化や 機能低下を防止するため、ESD に対する適切な予防措 置を講じることをお勧めします。

ピン配置およびピン機能の説明



表 4. ピン機能の説明

Pin No.	Mnemonic	Description
1, 3, 4, 6, 10, 12	GND	グラウンド。これらのピンは、PCBの RF/DC グラウンドに接続されていることが必要です。
2	RFC	RF共通ポート。このピンは 0V に DC カップリングされ、50Ω に AC 整合されています。RF ラインの電位が 0Vdc に等しい場合は、DC 阻止コンデンサは不要です。インターフェース回路図については、図 5 を参照してく ださい。
5	RF1	RFポート 1。このピンは 0V に DC カップリングされ、50Ω に AC 整合されています。RF ラインの電位が 0Vdc に等しい場合は、DC 阻止コンデンサは不要です。インターフェース回路図については、図 5 を参照してくださ い。
7	VDD	正電源電圧。
8	CTRL	制御入力電圧。インターフェース回路図については、図6を参照してください。
9	VSS	負電源電圧。
11	RF2	RF ポート 2。このピンは 0V に DC カップリングされ、50Ω に AC 整合されています。RF ラインの電位が 0Vdc に等しい場合は、DC 阻止コンデンサは不要です。インターフェース回路図については、図 5 を参照してくださ い。
	EPAD	露出パッド。露出パッドは、PCB の RF/DC グラウンドに接続されていることが必要です。

インターフェース回路図

RFC, RF1, O RF2

図 5. RFx ピンのインターフェース回路図



ータシート

代表的な性能特性 挿入損失、リターン損失、アイソレーション

特に指定のない限り、50Ωシステムに対し、VDD=3.3V、VSS=-3.3V、V_{CTL}=0VまたはVDD、T_{CASE}=25℃。 挿入損失とリターン損失は、RFx ピンの近くでグラウンド・シグナル・グラウンド(GSG)プローブを使用して、プローブ・マトリック

挿入損失とりターン損失は、RFx ビンの近くでクラリント・ンクアル・クラリント(GSG)フローフを使用して、フローフ・マトリック ス・ボード上で測定しました。ただし、プローブ間の信号カップリングにより、ADRF5025 のアイソレーション性能が制限されます。そ のため、アイソレーションは評価用ボード上で測定しました。評価用ボードとプローブ・マトリックス・ボードの詳細については、アプ リケーション情報のセクションを参照してください。







ータシート テ

入力電力圧縮と3次インターセプト

特に指定のない限り、50 Ω システムに対し、VDD = 3.3V、VSS = -3.3V、V_{CTL} = 0VまたはVDD、T_{CASE} = 25°C。全ての大信号性能パラメータは評価用ボードで測定しました。



データシート

ADRF5025

動作原理

ADRF5025 は、VDD ピンに供給する正電源電圧と、VSS ピンに 供給する負電源電圧を必要とします。高周波ノイズをフィルタ リングするため、電源ラインにバイパス用コンデンサを設ける ことをお勧めします。

全ての RF ポート (RFC、RF1、RF2) は 0V に DC カップリング しており、RF ラインの電位が 0V に等しい場合、RF ポートでの DC 阻止は不要です。

RF ポートは内部で 50Ω に整合しています。そのため、外付け のマッチング回路は不要です。ただし、伝送ラインにインピー ダンス・マッチングを行うことで、高周波での挿入損失とリタ ーン損失の性能を向上できます。

ADRF5025 にはロジック機能を内部で実行するためのドライバ が内蔵されているため、CMOS/LVTTL 互換の制御インターフェ ースを簡素化できるメリットがあります。このドライバには単 ーのデジタル制御入力ピン CTRL が備わっています。CTRL ピ ンに印加されたロジック・レベルに応じて、どの RF ポートが 挿入損失状態になり、どのポートがアイソレーション状態にな るかが決まります(表5参照)。 ADRF5025の未選択の RF ポートは反射状態となります。アイソレーション・パスは、未選択のポートと挿入損失パスとの間に高いアイソレーションを提供します。

理想的な電源投入シーケンスは次のとおりです。

- 1. GND に電源投入。
- 2. VDD に電源投入。
- 3. VSS に電源投入。
- 4. デジタル制御入力の VCTRL に電源投入。VDD への電源投入 の前にデジタル制御入力に電源投入すると、意図せぬバイ アス電流の原因となり、内蔵 ESD 保護構造に損傷を与える おそれがあります。
- 5. RF入力信号を印加します。

理想的なパワーダウン・シーケンスはこの電源投入シーケンス の逆順序です。

表 5. 制御電圧の真理値表

	RFI	Path
Digital Control Input (V _{CTRL})	RF1 to RFC	RF2 to RFC
Low	Isolation (off)	Insertion loss (on)
High	Insertion loss (on)	Isolation (off)

アプリケーション情報

ADRF5025-EVALZ は、4 層の評価用ボードです。外側の銅 (Cu)層は 1.5oz (2.2mil)の厚さにメッキされ、誘電体材料で 分離されています。評価ボードの積層構造を図 17 に示します。



RF と DC の全てのパターンが上面の銅層に配線されています。 一方、内部の層と底面の層はグラウンド・プレーンで、RF 伝送 ラインに安定したグラウンドを提供します。上部の誘電体材料 は 8mil の Rogers RO4003 で、最適な高周波性能を実現します。 中間部および下部の誘電体材料によって、機械的な強度がもた らされます。ボード全体の厚さは 62mil なので、2.4mm の RF ラ ンチャをボード端に接続できます。



図 18. 評価ボードのレイアウト、上面図

RF 伝送ラインは、パターン幅が 14mil、グラウンドとの間隙が 7mil で特性インピーダンスが 50Ω の共平面導波路 (CPWG) モ デルを使用して設計されています。RF 接地と熱接地を最適化す るため、伝送ラインの周囲とパッケージの露出パッド下には、 可能な限り多くのメッキ・スルー・ビアが配置されています。

ADRF5025-EVALZ には、インピーダンス整合性を備えたものと インピーダンス整合性のないものとの 2 通りのレイアウトが実 装されています。デフォルトではインピーダンス整合性を備え た回路にコネクタが配置されています。インピーダンス整合性 を備えた回路の詳細については、プローブ・マトリックス・ボ ードのインピーダンス・マッチングのセクションを参照してく ださい。 THRU CAL を使用することで、ADRF5025-EVALZ 評価用ボードの測定データからボードの損失の影響を補正し、IC の各ピンでデバイス性能を確認することができます。ADRF5025-EVALZ 評価用ボードの室温での代表的なボード損失、ボード損失を含んだ ADRF5025 の挿入損失、およびボード損失を差し引いた ADRF5025 の挿入損失を図 19 に示します。



実際の ADRF5025-EVALZ と部品配置を図 20 に示します。

2 つの電源ポートは VDD と VSS のテスト・ポイントである TP7 と TP5 (インピーダンス整合性のない回路を使用する場合は TP3 と TP1) に接続され、グラウンド・リファレンスは、GND のテスト・ポイントである TP4 または TP8 に接続されています。 電源パターン (VDD と VSS) では、100pF のバイパス・コンデ ンサによって高周波ノイズが除去されます。更に、未実装の部 品位置にはバイパス・コンデンサを追加実装できます。

制御ポートは CTRL のテスト・ポイント TP6 (インピーダンス 整合性のない回路では TP2) に接続されています。アプリケー ションの必要に応じて DC カップリング・ノイズを除去するた め、抵抗コンデンサ (RC) フィルタが備わっています。この抵 抗には、RF と制御信号の間のアイソレーションを向上する効果 もあります。

RF 入出力ポート (RFC、RF1、RF2) は 50 Ω の伝送ラインを通 して、2.4mm の RF ランチャ J10、J9、J8 (インピーダンス整合 性のない回路では J2、J3、J1) にそれぞれ接続されています。 これらの高周波 RF ランチャは、ボードに接触はしていますが、 ハンダ処理はされていません。THRU CAL ラインは、未実装の J6 と J7 のランチャ (インピーダンス整合性のない回路では J4 と J5) に接続されています。この伝送ラインは、評価対象の環 境条件での PCB による損失を評価するために使用されます。

ADRF5025-EVALZ 評価用ボードの回路図を図 21 に示します。



表 6. 評価用ボードの部品

Component	Default Value	Description
C8, C9	100 pF	Capacitors, C0402 package
J8 to J10	Not applicable	2.4 mm end launch connectors (Southwest Microwave: 1492-04A-5)
R2	0 Ω	Resistor, 0402 package
TP5 to TP8	Not applicable	Through hole mount test points
U2	ADRF5025	ADRF5025 SPDT switch, Analog Devices, Inc.
PCB	08-046672E	Evaluation PCB, Analog Devices

— 11/13 —

データシート

ADRF5025

プローブ・マトリックス・ボード

プローブ・マトリックス・ボードは 4 層のボードです。評価用 ボードと同様、このボードも 8mil の Rogers RO4003 誘電体材料 を使用しています。外側の銅層は 1.5oz (2.2mil) の厚さにメッ キされています。RF 伝送ラインは、パターン幅が 14mil、グラ ウンドとの間隙が 7mil で特性インピーダンスが 50Ω の CPWG モデルを使用して設計されています。

ボードの断面図と上面図をそれぞれ図 22 と図 23 に示します。 測定は GSG プローブを使用し RFx ピンの直近で行いました。 評価用ボードとは異なり、プローブによる測定ではコネクタ、 ケーブル、ボード・レイアウトに起因する不整合によって生じ る反射が減少するため、より高い精度でデバイス性能を測定す ることができます。



図 23. プローブ・ボードのレイアウト(上面図)

プローブ・マトリックス・ボードには、ボード損失を除去できるスルー・リフレクト・ライン(TRL)キャリブレーション・ キットがあります。実際のボードでは同じレイアウトがマトリ ックス状に複製され、複数のデバイスが同時に実装されます。 このボードで全てのSパラメータが測定されました。

インピーダンス・マッチング

RFx ピンでのインピーダンス・マッチングによって高周波での 挿入損失とリターン損失を改善できます。図 24 と図 25 に **RFC、 RF1、RF2** の各ピンでの伝送ラインの違いを示します。これと 同じ回路がプローブ・マトリックス・ボードと評価用ボードに 実装されています。

50Ω ラインのサイズは、幅が 14mil、間隙が 7mil です。このイ ンピーダンス整合性回路を実装するため、幅 5mil で長さが 5mil のパターンがピン用パッドと 50Ω パターンの間に挿入されてい ます。キャリブレーション・キットにはこの 5mil のマッチン グ・ラインはありません。そのため、測定した挿入損失にはマ ッチング回路の損失が含まれています。



図 24. インピーダンス・マッチングあり



データシート

外形寸法



オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option	Marking Code
ADRF5025BCCZN	-40°C to +105°C	12-Terminal Land Grid Array [LGA]	CC-12-3	25
ADRF5025BCCZN-R7	-40°C to +105°C	12-Terminal Land Grid Array [LGA]	CC-12-3	25
ADRF5025-EVALZ		Evaluation Board		

¹Z=RoHS 準拠製品