

18GHz~44GHz、GaAs、pHEMT 32dBm(>1W) MMIC パワー・アンプ ADPA7005



ョンに最適です。上位のアセンブリに組み込みやすくするため、
RF 入出力は内部でマッチングされ、DC ブロックされています。
ADPA7005 は、熱抵抗が小さいヒート・シンク付きの 7mm ×
7mm 18 端子セラミック・リードレス・チップ・キャリア
(LCC_HS) を採用しており、表面実装製造技術に対応しています。

アナログ・デパイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デパイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商構および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2020 Analog Devices, Inc. All rights reserved.





データシート

特長

出力 P1dB:最大 31dBm(代表値) P_{SAT}:最大 32dBm(代表値) ゲイン:最大 15.5dB(代表値) 出力 IP3:最大 42.5dBm(代表値) 電源電圧:5V/1400mA 50Ω 整合入出力 18 端子、7mm × 7mm LCC_HS パッケージ パワー・ディテクタ内蔵

アプリケーション

防衛および宇宙 試験用計測器 通信

概要

ADPA7005 は、ガリウム砒素(GaAs)の擬似格子整合型高電子 移動度トランジスタ(pHEMT)を使用した、飽和出力が 32dBm (>1W)のモノリシック・マイクロ波集積回路(MMIC)パワ ー・アンプです。温度補償されたパワー・ディテクタを内蔵し ており、18GHz~44GHz で動作します。5V 電源を使用し、 32GHzの周波数で、15.5dBの小信号ゲインと約 32dBmの飽和出 力電力を実現します(図 26参照)。ADPA7005のIP3は40dBm で、30dBm を超える効率的な飽和出力電力が求められる、電子 対抗手段や計測アプリケーションなどのリニア・アプリケーシ

Rev. 0

ADPA7005

目次

特長	1
アプリケーション	1
機能ブロック図	1
概要	1
改訂履歴	2
仕様	3
周波数範囲:18GHz~20GHz	3
周波数範囲:20GHz~24GHz	3
周波数範囲:24GHz~34GHz	4
周波数範囲:34GHz~44GHz	4
絶対最大定格	5
熱抵抗	5
ESDに関する注意	5
ピン配置およびピン機能の説明	6
インターフェース回路図	7

代表的な性能特性8
定 I _{DD} での動作15
動作原理16
アプリケーション情報17
HMC980LP4Eによる ADPA7005 のバイアシング18
アプリケーション回路のセットアップ18
ADPA7005のV _{GGx} 絶対最大定格条件に合わせた VGATE と VNEGの制限18
HMC980LP4Eのバイアス・シーケンス21
定ドレイン電流バイアシングと定ゲート電圧 バイアシング21
外形寸法
オーダー・ガイド23

改訂履歴

11/2019—Revision 0: Initial Version

仕様 周波数範囲:18GHz~20GHz

特に指定のない限り、T_A = 25℃、ドレイン・バイアス電圧(V_{DD}) = 5V、静止ドレイン電流(I_{DQ}) = 1400mA(通常動作時)。50Ω整合 入出力。

₹ 1.							
パラメータ	記号	Min	Тур	Max	単位	テスト条件/コメント	
FREQUENCY RANGE		18		20	GHz		
GAIN			14.5		dB		
Gain Flatness			± 1		dB		
Gain Variation over Temperature			0.021		dB/°C		
NOISE FIGURE			11		dB		
RETURN LOSS							
Input			18		dB		
Output			12.5		dB		
OUTPUT							
Output Power for 1 dB Compression	P1dB		29		dBm		
Saturated Output Power	P _{SAT}		30		dBm		
Output Third-Order Intercept	IP3		37.5		dBm	トーンあたり出力電力(P _{OUT})= 16dBm で測定を実施	
POWER ADDED EFFICIENCY	PAE		11		%	P _{SAT} で測定	
SUPPLY						V _{GGx} を-1.5V~0Vの範囲で調整して必要な I _{DQ} を実現、	
						V_{GGx} = $-0.685V$ (代表値)で I_{DQ} = 1400mA	
Quiescent Drain Current	I _{DQ}		1400		mA		
Drain Bias Voltage	V _{DD}	4	5		V		

周波数範囲:20GHz~24GHz

特に指定のない限り、T_A=25℃、V_{DD}=5V、I_{DQ}=1400mA(通常動作時)。50Ω整合入出力。

表 2.							
パラメータ	記号	Min	Тур	Max	単位	テスト条件/コメント	
FREQUENCY RANGE		20		24	GHz		
GAIN		13	15.5		dB		
Gain Flatness			± 0.5		dB		
Gain Variation over Temperature			0.018		dB/°C		
NOISE FIGURE			8		dB		
RETURN LOSS							
Input			12		dB		
Output			12.5		dB		
OUTPUT							
Output Power for 1 dB Compression	P1dB	27.5	30		dBm		
Saturated Output Power	PSAT		30.5		dBm		
Output Third-Order Intercept	IP3		39		dBm	トーンあたり P _{OUT} = 16dBm で測定を実施	
POWER ADDED EFFICIENCY	PAE		13		%	P _{SAT} で測定	
SUPPLY						V _{GGx} を−1.5V~0Vの範囲で調整して必要な I _{DQ} を実現、 V _{GGx} = −0.685V(代表値)で I _{DQ} = 1400mA	
Current	I _{DQ}		1400		mA		
Voltage	V _{DD}	4	5		V		

周波数範囲:24GHz~34GHz

特に指定のない限り、T_A=25℃、V_{DD}=5V、I_{DQ}=1400mA(通常動作時)。50Ω整合入出力。

3.							
パラメータ	記号	Min	Тур	Max	単位	テスト条件/コメント	
FREQUENCY RANGE		24		34	GHz		
GAIN		13.5	15.5		dB		
Gain Flatness			± 0.5		dB		
Gain Variation over			0.015		dB/°C		
Temperature							
NOISE FIGURE			7		dB		
RETURN LOSS							
Input			10		dB		
Output			12		dB		
OUTPUT							
Output Power for 1 dB Compression	P1dB	28.5	31		dBm		
Saturated Output Power	P _{SAT}		32		dBm		
Output Third-Order Intercept	IP3		40		dBm	トーンあたり P _{OUT} = 16dBm で測定を実施	
POWER ADDED EFFICIENCY	PAE		13		%	P _{SAT} で測定	
SUPPLY						V _{GGx} を−1.5V~0Vの範囲で調整して必要な I _{DO} に実現、	
						V _{GGx} = -0.685V(代表値) で I _{DQ} = 1400mA	
Current	I _{DQ}		1400		mA		
Voltage	V _{DD}	4	5		V		

周波数範囲:34GHz~44GHz

特に指定のない限り、T_A=25℃、V_{DD}=5V、I_{DQ}=1400mA(通常動作時)。50Ω整合入出力。

表 4.

パラメータ	記号	Min	Тур	Max	単位	テスト条件/コメント
FREQUENCY RANGE		34		44	GHz	
GAIN		12	14.5		dB	
Gain Flatness			± 1		dB	
Gain Variation over Temperature			0.021		dB/°C	
NOISE FIGURE			6		dB	
RETURN LOSS						
Input			10		dB	
Output			14		dB	
OUTPUT						
Output Power for 1 dB Compression	P1dB	28.5	30.5		dBm	
Saturated Output Power	PSAT		31		dBm	
Output Third-Order Intercept	IP3		42.5		dBm	トーンあたり P _{OUT} = 16dBm で測定を実施
POWER ADDED EFFICIENCY	PAE		8		%	P _{SAT} で測定
SUPPLY						V_{GGx} を-1.5V~0Vの範囲で調整して必要な I_{DQ} に設定、 V_{GGx} = -0.685V(代表値)で I_{DQ} = 1400mA
Current	I _{DQ}		1400		mA	
Voltage	V _{DD}	4	5		V	

ADPA7005

絶対最大定格

表 5.

Parameter	Rating
Drain Bias Voltage (V _{DDx})	6.0 V
Gate Bias Voltage (V _{GGx})	-1.6 to 0 V
Radio Frequency Input Power (RFIN)	27 dBm
Continuous Power Dissipation (P_{DISS}), T = 85°C (Derate 137 mW/°C Above 85°C)	12.33 W
Storage Temperature Range	-55°C to +150°C
Operating Temperature Range	-40°C to +85°C
Junction Temperature to Maintain 1,000,000 Hour Mean Time to Failure (MTTF)	175°C
Nominal Junction Temperature (T = 85°C, V_{DD} = 5 V, I_{DQ} = 1400 mA)	136.1°C
Peak Reflow Temperature (Moisture Sensitivity Level 3 (MSL3)) ¹	260°C
Moisture Sensitivity Level	MSL3
Electrostatic Discharge (ESD) Sensitivity	
Human Body Model (HBM)	Class 1B (passed 500 V)

1 詳細については、オーダー・ガイドを参照してください。

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、システムの設計と動作環境に直接関連します。プリント回路基板(PCB)の熱設計には細心の注意を払う必要があります。

θ_{IC}は、チャンネルからケースへ(チャンネルからダイ・アタ ッチ・エポキシ使用のダイ底面まで)の熱抵抗です。

表 6. 熱抵抗

X C. MBD							
Package Type	θ_{JC}	Unit					
EH-18-1 ¹	7.3	°C/W					

1 θ_{JC}は以下の条件で行うシミュレーションにより決定:伝熱は、チャンネルからグラウンド・パッドを通って PCB に至る熱伝導のみによるものとします。また、グラウンド・パッドの動作温度は85℃で一定に保たれるものとします。

ESD に関する注意



ESD(静電放電)の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特 許技術である ESD 保護回路を内蔵してはいますが、デ バイスが高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性能劣化や 機能低下を防止するため、ESD に対する適切な予防措 置を講じることをお勧めします。

ピン配置およびピン機能の説明



図 2. ピン配置

表 7. ピン機能の説明

ピン番号	記号	説明
1, 2, 3, 11, 12, 13	$\begin{array}{c} V_{DD1}, V_{DD3}, \\ V_{DD5}, V_{DD6}, \\ V_{DD4}, V_{DD2} \end{array}$	アンプのドレイン・バイアス。
4, 10	V_{GG1}, V_{GG2}	アンプのゲート制御。ESD 保護ダイオードが組み込まれていて、-1.5V 未満でオンになります。
5,9	NIC	内部では未接続。ここに示すデータは、これらのピンを外部で RF/DC グラウンドに接続した状態で測定 しています。
6, 8, 15, 17	GND	グラウンド・ピン。これらのピンと露出パッドは RF/DC グラウンドに接続します。
7	RFIN	RF 信号入力。このピンは AC カップリングされ、内部で 50Ω に整合されています。
14	VDET	RF 出力パワーの測定に使用するディテクタ・ダイオード。このピンを介して検出を行うには、外付けの 直列抵抗を通じて DC バイアス電圧をかける必要があります。VREF と組み合わせて使用した場合の電圧 差(VREF - VDET)は、RF 出力パワーに比例する温度補償済み DC 電圧です。
16	RFOUT	RF 信号出力。このピンは AC カップリングされ、内部で 50Ω に整合されています。
18	VREF	VDETによる RF 出力パワー測定値の温度補償に使用するリファレンス・ダイオード。このピンを介して 検出を行うには、外付けの直列抵抗を通じて DC バイアス電圧をかける必要があります。VDET と組み合 わせて使用することにより、この電圧で VDET RF 出力パワー測定値の温度補償を行うことができます。
	EPAD	露出パッド。露出パッドは RF/DC グラウンドに接続する必要があります。

ADPA7005

インターフェース回路図

GND 00-20102

図 3. GND インターフェース回路図

図 4. VREF インターフェース回路図

図 5. VDET インターフェース回路図





ADPA7005

+85°C +25°C –40°C



代表的な性能特性



20

18

16

14





20102-012

-15

-20

18 20 22 24 28 30

26

32 34

FREQUENCY (GHz)

図 12. 様々な温度における入力リターン損失の周波数特性、

 $V_{DD} = 5V, I_{DQ} = 1400 \text{mA}$

36 38 40 42 44

ADPA7005



データシート





図 19. 様々な温度における出力リターン損失の周波数特性、 $V_{DD} = 5V$, $I_{DQ} = 1400 \text{mA}$







 $V_{DD} = 5V, I_{DQ} = 1400 \text{mA}$



図 24. 様々な V_{DD} における P_{SAT}の周波数特性、I_{DQ} = 1400mA

図 27. 様々な I_{DQ} における P_{SAT}の周波数特性、V_{DD} = 5V

ADPA7005



データシート



















30GHz

ADPA7005

定Ⅰ₀₀での動作

HMC980LP4E アクティブ・バイアス・コントローラによるバイアス(図 53 参照)、特に指定のない限り、T_A = 25℃、V_{DD} = 5V、I_{DD} = 1800mA(通常動作時)。





ADPA7005

動作原理

ADPA7005 パワー・アンプのアーキテクチャの概要を図 51 に示 します。ADPA7005 はカスケード接続された 3 段構成のアンプ で、結合ゲインは 15.5dB、Psar 値は 32dBm です。

ドレイン電流は、V_{GG1}ピンと V_{GG2}ピンの電圧によって制御され ます。これらのピンは、互いに接続して-1.5V~0Vの負電圧で 駆動する必要があります(1400mAの静止ドレイン電流バイア スに対するゲート・バイアス電圧の代表値は-0.685V)。バイア ス・ピンと専用ゲイン段の接続を示す簡略図を図 51に示します。



RF 出力信号の一部は、RF 出力パワー検出用のダイオードに方 向性結合(カップリング)されます。このダイオードに DC バ イアスを加えると RF パワーが整流され、VDET の DC 電圧とし て RFパワーを測定に使用できるようになります。対称的に配置 される同一の回路が(カップリングされる RFパワーを差し引い て) VREF を介して利用可能です。RF 出力に比例する温度補償 信号は、電圧差 VREF - VDET から得られます

ADPA7005 から最大限の性能を引き出し、デバイスの損傷を防 ぐために、アプリケーション情報のセクションに示す推奨バイ アス・シーケンスに従ってください。

ADPA7005

アプリケーション情報

ADPA7005 を動作させるための基本的な接続方法を図 52 に示します。このデバイスのすべての測定値は、図 52 に示す代表的アプリケーション回路を使って測定されています。

すべての V_{GGx} ピンと V_{DDx} ピンには容量性バイパスが必要です。 V_{GG1} と V_{GG2} はカスケード接続されたアンプへのゲート・バイア ス・ピンで、 V_{DD1} ~ V_{DD6} はドレイン・バイアス・ピンです。

図 52 に示す電源およびゲート電圧のデカップリング・コンデン サは、デバイスの特性を最適なものにするために使用します。 コンデンサの数は一定の範囲で減らすことができますが、その 範囲はそれぞれのシステムによって異なります。最初は、デバ イスから最も遠い位置にある最大のコンデンサから取り除くか、 組み合わせてみることを推奨します。パワーアップ時の推奨バ イアス・シーケンスは以下のとおりです。

- 1. 電源グラウンドを回路グラウンド(GND)に接続します。
- 2. ゲート・バイアス電圧 V_{GGI} と V_{GG2} を-1.5V に設定します。
- 3. すべてのドレイン・バイアス電圧 (V_{DDx})を5Vに設定します。
- 静止電源電流状態になるまでゲート・バイアス電圧を上げて、I_{DQ} = 1400mA に設定します。
- 5. RF 信号を印加します。

表 8. パワー選択 ^{1、2}

パワーダウン時の推奨バイアス・シーケンスは以下のとおりで す。

- 1. RF信号をオフにします。
- ゲート・バイアス電圧 V_{GG1} と V_{GG2} を-1.5V まで下げて、 I_{DQ} = 0mA(およその値)にします。
- 3. すべてのドレイン・バイアス電圧を OV に下げます。
- 4. ゲート・バイアス電圧 VGGx を 0V まで上げます。

ゲート電圧固定時に全体的な性能を最適化するには、 $V_{DD} = 5V$ 、 $I_{DQ} = 1400mA$ のバイアス条件を推奨します(ゲート電圧の値を 固定すると、図 41 に示すように、RF 入力パワーレベルの増加 に伴ってドレイン電流 I_{DD} も増加します)。特に指定のない限り、 ここに示すデータは推奨バイアス条件を使って得たものです。 ADPA7005 を異なるバイアス条件で使用すると、性能が変化し ます。ADPA7005 にバイアスをかけて静止ドレイン電流を大き くすると、ゲインと P1dB は大きくなりますが、消費電力が増大 します(表8参照)。

I_{DQ} (mA)	Gain (dB)	Output P1dB (dBm)	Output IP3 (dBm)	P _{DISS} (W)	V _{GGx} (V)
1200	15.80	31.89	42.90	6	-0.73
1400	16.20	31.93	41.30	7	-0.68
1600	16.50	31.95	39.55	8	-0.63

¹データは次のバイアス条件(公称値)で測定しています:V_{DD}=5V、T_A=25℃、周波数=32GHz。

² V_{GG1} と V_{GG2}を-1.5V~0Vの範囲で調整することにより、目的の静止ドレイン電流 I_{DQ}が得られます。



図 52. 代表的なアプリケーション回路

ADPA7005

HMC980LP4E による ADPA7005 のバイアシング

HMC980LP4E はアクティブ・バイアス・コントローラで、ドレ イン電流を測定し、ゲート電圧を自動的に調整することによっ てレギュレーションを行います。HMC980LP4E は、ドレイン電 圧 16.5V、ドレイン電流 1.6A 以下の範囲で、RF アンプのバイア シングを制御することができます。このコントローラは、温度 変化やデバイスの個体ごとの変化に関わらず一定のドレイン電 流でバイアシングを行い、ゲート電圧とドレイン電圧のシーケ ンシングを正しく行って、アンプを安全に動作させられるよう にします。

HMC980LP4E は短絡時のための自己保護機能を備えている他、 ADPA7005 のゲートに必要な負電圧を生成するチャージ・ポン プを内蔵しています。HMC980LP4E には、外部負電圧源を使用 するオプションもあります。HMC980LP4E は、HMC980-DIE と してダイの形態でも提供されています。

アプリケーション回路のセットアップ

図 53 は、2 個の HMC980LP4E デバイスを使用して ADPA7005 を 制御するアプリケーション回路です。VNEG に外部負電源を使 用するときは、図 54 の回路図を参照してください。

ADPA7005 の仕様は 1400mA の静止ドレイン電流で規定されて いますが、ADPA7005 から最大出力パワーを引き出すために必 要な動作ドレイン電流 I_{DRAIN} は、1800mA 付近に設定する必要が あります。I_{DRAIN} 電流は、RF 入力パワーが 15dBm (ほぼ入力圧 縮ポイント)のときに約 1800mA まで増加します(図 41 参照)。 このため、1800mA が I_{DRAIN}の目標値として選ばれています。 1 個の HMC980LP4E で対応できる最大電流は 1600mA なので、 1800mA の電流レベルに対応するには 2 個の HMC980LP4E デバ イスが必要です。図 53 と図 54 に示すアプリケーション回路で は、次式により ADPA7005 のドレイン電圧とドレイン電流が設 定されます。

$$DRAIN = V_{DD} - I_{DRAIN} \times 0.85\Omega \tag{1}$$

VDR ここで、

VDRAIN=5V(HMC980LP4Eのピン17とピン18からのドレイン電圧)、

V_{DD}=5.765V(HMC980LP4Eの電源電圧)、

*I*_{DRAIN} = 1800mA(HMC980LP4E のピン 17 とピン 18 からの一定 ドレイン電流)です。

$$R10 = \frac{150 \,\Omega}{I_{DRAIN}} \tag{2}$$

ここで、

 $I_{DRAIN} = 900$ mA(それぞれの HMC980LP4E についての値、図 53 のデュアル・バイアス・セットアップによる)、 $R10 = 166.66\Omega$ です。

ADPA7005の V_{GGx}絶対最大定格条件に合わせた VGATE と VNEG の制限

HMC980LP4E を使って ADPA7005 を制御する場合は、 HMC980LP4E の VNEG ピンと VGATE ピンの最小電圧を-1.5V に設定して、これらの電圧が ADPA7005 の V_{GGx} ピンの絶対最大 定格の範囲内となるようにします。この最小電圧を設定するに は、図 53 と図 54 に示す抵抗 R15 と R16 を使用します。R15 と R16 の詳細および計算方法については、アプリケーション・ノ ート AN-1363、Meeting Biasing Requirements of Externally Biased RF/Microwave Amplifiers with Active Bias Controllers を参照してく ださい。



図 53.2 個の HMC980LP4E と ADPA7005 を使用したアプリケーション回路



図 54.2 個の HMC980LP4E と ADPA7005、および外部負電圧源を使用したアプリケーション回路

20102-054

ADPA7005

HMC980LP4E のバイアス・シーケンス

HMC980LP4E を使用して ADPA7005 を制御するときは、 HMC980LP4E の損傷を避けるために、パワーアップ・シーケン スのセクションとパワーダウン・シーケンスのセクションに従 ってDC 電源シーケンシングを行う必要があります。

パワーアップ・シーケンス

パワーアップ・シーケンスは次のとおりです。

- 1. 両方の HMC980LP4E デバイスの VDIG (ピン9)を 3.3V に 設定します。
- 2. 両方の HMC980LP4E デバイスの VDD ピンを 5.765V に設 定します。
- 3. 両方の HMC980LP4E デバイスの VNEG (ピン 15) を-1.5V に設定します。内部生成電圧を使用する場合、このステッ プは必要ありません。
- 両方の HMC980LP4E デバイスの EN (ピン5)を3.3V に設定します (0V から3.3V に遷移すると VGATE と VDRAIN がオンになる)。

パワーダウン・シーケンス

パワーダウン・シーケンスは次のとおりです。

- 1. EN (両方の HMC980LP4E デバイスのピン 5) を 0V に設定 します (3.3V から 0V に遷移すると VDRAIN と VGATE が オフになる)。
- VNEG(両方のHMC980LP4Eデバイスのピン15)を0Vに 設定します。内部生成電圧を使用する場合、このステップ は必要ありません。
- 3. 両方の HMC980LP4E デバイスの VDD ピンを 0V に設定し ます。
- VDIG(両方のHMC980LP4Eデバイスのピン9)を0Vに設 定します。

HMC980LP4E バイアス制御回路をセットアップしたら、 ADPA7005 へのバイアスをオンまたはオフに切り替えます。オ ンにするはHMC980LP4EのENピンに 3.3Vを加え、オフにする には 0Vを加えます。EN = 3.3VではHMC980LP4EのVGATEピ ンが-1.5Vまで低下し、HMC980LP4EのVDRAINピンが 5Vで オンになります。その後 VGATEが IDRAIN = 1800mAになるまで 増加して、閉制御ループが IDRAINを1800mAにレギュレーション します。EN = 0Vのときは VGATE が-1.5Vに設定されて、 VDRAINが 0Vに設定されます(図 55 と図 56 参照)。



図 55. オン - ADPA7005 への HMC980LP4E 出力



図 56. オフ - ADPA7005 への HMC980LP4E 出力

定ドレイン電流バイアシングと定ゲート電圧 バイアシング

HMC980LP4E は帰還ループを使用して連続的に VGATE を調整 し、DC 電源、温度、RF 入出力レベルの変動、およびデバイス ごとの変動がある場合でも、ドレイン電流を一定に保ちます。 キャリブレーション手順に要する時間を短縮すると共に、時間 による性能の変動をなくすには、定ドレイン電流バイアスを使 用することを推奨します。

RF パワーが加わると電流が増加する定ゲート電圧バイアスと比較して、定ドレイン電流では、出力 PldB がわずかに低下します。 この出力 PldB を図 60 に示します。この図では、HMC980LP4Eが 1dB 圧縮ポイントに達しているため、高入力パワー時のドレイン電流が定ゲート電圧バイアス動作の場合に比べて小さくなるため(図 57 参照)、RF 性能がわずかに低下します。

定ドレイン電流バイアスの出力 PldB 性能は、設定電流を大きく して定ゲート電圧バイアス条件における RF 駆動時の IDD に近付 けることにより、定ゲート電圧バイアスの場合に近い性能を得 ることができます(図 60 参照)。

定電流動作時にドレイン電流を増加させる際の限界値は、表 5 に示す熱限界と最大消費電力仕様によって決まります。IDD が増 加し続けても実際の出力 PldB が無制限に増加することはありま せんが、消費電力は直線的に増加します。したがって、定ドレ イン電流バイアシングを使用する場合は、消費電力と出力 PldB 性能のトレードオフを考慮する必要があります。



外形寸法



寸法(ミリ単位)

オーダー・ガイド

Model ¹	Temperature Range	MSL Rating ²	Package Description	Package Option
ADPA7005AEHZ	-40°C to +85°C	MSL3	18-Terminal Ceramic Leadless Chip Carrier with Heat Sink [LCC_HS]	EH-18-1
ADPA7005AEHZ-R7	-40°C to +85°C	MSL3	18-Terminal Ceramic Leadless Chip Carrier with Heat Sink [LCC_HS]	EH-18-1
ADPA7005-EVALZ				

¹Z=RoHS 準拠製品。

2 詳細については、絶対最大定格のセクションを参照してください。