



特長

ゲイン: 50GHz~70GHz で 14.5dB (代表値) S11: 50GHz~70GHz で 22dB (代表値) S22: 50GHz~70GHz で 19dB (代表値) P1dB: 50GHz~70GHz で 17dBm (代表値) PsAT: 21dBm (代表値) OIP3: 70GHz~90GHz で 25dBm (代表値) 電源電圧: 3.5V/350mA 50Ω に整合した入出力 ダイ・サイズ: 2.5mm × 3.32mm × 0.05mm

アプリケーション

試験用計測器 防衛および宇宙 通信インフラストラクチャ

50GHz~95GHz、GaAs pHEMT、MMIC 広帯域パワー・アンプ ADPA7001CHIPS

機能ブロック図



概要

ADPA7001CHIPS は、ガリウムヒ素(GaAs)の擬似格子整合型 高電子移動度トランジスタ(pHEMT)を使用した、モノリシッ ク・マイクロ波集積回路(MMIC)のバランスド中出力パワ ー・アンプです。温度補償されたオンチップのパワー・ディテ クタを内蔵し、動作範囲は 50GHz~95GHz です。このデバイス は、50GHz~70GHz の低い帯域で、14.5dBのゲイン(代表値)、 25.5dBmの出力 3 次インターセプト(OIP3)、1dB ゲイン圧縮 ポイントでの 17dBmの出力電力を提供します。70GHz~90GHz の高い帯域では、14dB のゲイン(代表値)、25dBm の出力 IP3、 1dB ゲイン圧縮ポイントでの 17.5dBm の出力電力を提供します。 ADPA7001CHIPS は 3.5V 電源から 350mA を必要とします。この アンプの入出力は内部で 50 Ω に整合しているため、マルチチッ プ・モジュール (MCM) に容易に組み込むことができます。す べてのデータは、チップを最短 0.076mm (3mil)の1 本の 0.076mm (3mil) リボン・ボンドで接続して測定したものです。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

©2019 Analog Devices, Inc. All rights reserved.

本 社/〒105-6891	東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F 電話 03 (5402) 8200
大 阪営業所/〒532-0003	大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F 電話 06 (6350) 6868
名古屋営業所/〒451-6038	愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 38F 電話 052 (569) 6300

アナログ・デバイセズ株式会社

ADPA7001CHIPS

目次

特長	1
アプリケーション	1
機能ブロック図	1
概要	1
改訂履歷	2
仕様	3
50GHz~70GHzの周波数範囲	3
70GHz~90GHzの周波数範囲	3
90GHz~95GHzの周波数範囲	4
絶対最大定格	5
熱抵抗	5
ESD に関する注意	5

改訂履歴

8/2018—Revision 0: Initial Version

ピン配置およびピン機能の説明	6
インターフェース回路図	7
代表的な性能特性	8
動作原理	13
アプリケーション情報	14
ミリ波 GaAs MMIC の取り付けおよび ボンディング技術	14
代表的なアプリケーション回路	16
アセンブリ図	17
外形寸法	18
オーダー・ガイド	18

仕様

50GHz~70GHz の周波数範囲

特に指定のない限り、T_{DIE BOTTOM} = 25°C、V_{DD} = V_{DD}1A = V_{DD}2A = V_{DD}3A = V_{DD}4A = 3.5V、電源電流(I_{DQ}) = I_{DQ1A} + I_{DQ2A} + I_{DQ3A} + I_{DQ3A} + I_{DQ4A} = 350mA。V_{GG} = V_{GG}12A = V_{GG}34A を-1.5V~0Vの範囲で調整することにより、所望の I_{DQ}が得られます。通常、V_{GG} = -0.5V で I_{DQ} = 350mA になります。

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions/Comments
FREQUENCY RANGE		50		70	GHz	
GAIN		12.5	14.5		dB	
Gain Variation over Temperature			0.02		dB/°C	
RETURN LOSS						
Input	S11		22		dB	
Output	S22		19		dB	
OUTPUT						
Output Power for 1 dB Compression	P1dB	15.5	17		dBm	
Saturated Output Power	P _{SAT}		21		dBm	
Output Third-Order Intercept	OIP3		25.5		dBm	Output power (P_{OUT}) per tone = 0 dBm with
						1 MHz tone spacing
INPUT						
Input Third-Order Intercept	IIP3		11.5		dBm	P_{OUT} per tone = 0 dBm with 1 MHz tone spacing
SUPPLY						
Current	I _{DQ}		350	400	mA	Adjust V_{GG} to achieve $I_{DQ} = 350$ mA typical
Voltage	V _{DD}	1.5	3.5	4.0	V	

70GHz~90GHz の周波数範囲

特に指定のない限り、TDIE BOTTOM = 25℃、VDD = VDD1A = VDD2A = VDD3A = VDD4A = 3.5V、IDQ = IDQ1A + IDQ2A + IDQ3A + IDQ4A = 350mA。VGG = VGG12A = VGG34A を-1.5V~0Vの範囲で調整することにより、所望の IDQが得られます。通常、VGG = -0.5V で IDQ = 350mA になります。

表 2.						
Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions/Comments
FREQUENCY RANGE		70		90	GHz	
GAIN		12	14		dB	
Gain Variation over Temperature			0.02		dB/°C	
RETURN LOSS						
Input	S11		18		dB	
Output	S22		13		dB	
OUTPUT						
Output Power for 1 dB Compression	P1dB	16	17.5		dBm	
Saturated Output Power	P _{SAT}		21		dBm	
Output Third-Order Intercept	OIP3		25		dBm	P_{OUT} per tone = 0 dBm with 1 MHz tone spacing
INPUT						
Input Third-Order Intercept	IIP3		11		dBm	P_{OUT} per tone = 0 dBm with 1 MHz tone spacing
SUPPLY						
Current	I _{DQ}		350	400	mA	Adjust V_{GG} to achieve $I_{DQ} = 350$ mA typical
Voltage	V _{DD}	1.5	3.5	4.0	V	

90GHz~95GHzの周波数範囲

特に指定のない限り、T_{DIE BOTTOM} = 25^oC、V_{DD} = V_{DD}1A = V_{DD}2A = V_{DD}3A = V_{DD}4A = 3.5V、I_{DQ} = I_{DQ1A} + I_{DQ3A} + I_{DQ3A} + I_{DQ4A} = 350mA。V_{GG} = V_{GG}12A = V_{GG}34A を-1.5V~0Vの範囲で調整することにより、所望の I_{DQ}が得られます。通常、V_{GG} = -0.5V で I_{DQ} = 350mA になります。 表 3.

Parameter	Symbol	Min	Тур	Max	Unit	Test Conditions/Comments
FREQUENCY RANGE		90		95	GHz	
GAIN			15		dB	
Gain Variation over Temperature			0.02		dB/°C	
RETURN LOSS						
Input	S11		15		dB	
Output	S22		12		dB	
SUPPLY						
Current	I _{DQ}		350	400	mA	Adjust V_{GG} to achieve $I_{DQ} = 350$ mA typical
Voltage	V _{DD}	1.5	3.5	4.0	V	



絶対最大定格

表 4.

X 1.	
Parameter	Rating
Drain Bias Voltage (V _{DD})	4.5 V
Gate Bias Voltage (V _{GG})	-2 V to 0 V dc
Radio Frequency (RF) Input Power (RFIN)	17 dBm
Continuous Power Dissipation (P _{DISS}), at T _{DIE BOTTOM} = 85°C (Derate 26.95 mW/°C Above 85°C)	2.4 W
Storage Temperature Range (Ambient)	-65°C to +150°C
Operating Temperature Range (Die Bottom)	-55°C to +85°C
ESD Sensitivity	
Human Body Model (HBM)	Class 0 125 V
Channel Temperature to Maintain 1 Million Hour Mean Time to Failure (MTTF)	175° C
Nominal Channel Temperature at $T_{\text{DIE BOTTOM}} = 85^{\circ}\text{C}, V_{\text{DD}} = 3.5 \text{ V}$	130.4°C

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板(PCB)の設計と動作環境に直接 関連しています。PCBの熱設計には細心の注意が必要です。θ_{IC} は、ジャンクションとケースの間の熱抵抗です。

表 5. 熱抵抗

Package Type	θ _{JC}	Unit
C-16-2	37.1	°C/W

置を講じることをお勧めします。

ESD に関する注意



ESD(静電放電)の影響を受けやすいデバイスです。 電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特 許技術であるESD保護回路を内蔵してはいますが、デ バイスが高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性能劣化や

機能低下を防止するため、ESD に対する適切な予防措

ピン配置およびピン機能の説明



表 6. パッド機能の説明

1.0.7.71 18		
パッド番号	記号	
1	RFIN	RF入力。このパッドはACカップリングされ、50Ωに整合されています。インターフェース回路図について
		は、図3を参照してください。
2	V _{GG} 12A	1段目と2段目のアンプのゲート制御パッド。インターフェース回路図については、図4を参照してください。
3, 4	V _{DD} 1A,	1段目と2段目のアンプのドレイン・バイアス電圧パッド。この2つのパッドには、100pF、0.1µF、4.7µFの外付
	$V_{DD}2A$	けバイパス・コンデンサが必要です。この2つのパッドは3.5Vの電源に接続してください。インターフェース回路
		図については、図5を参照してください。
5	$V_{GG}34A$	3段目と4段目のアンプのゲート制御パッド。インターフェース回路図については、図4を参照してください。
6, 7	V _{DD} 3A,	3段目と4段目のアンプのドレイン・バイアス電圧パッド。この2つのパッドには、100pF、0.1µF、4.7µFの外付け
	$V_{DD}4A$	バイパス・コンデンサが必要です。この2つのパッドは3.5Vの電源に接続してください。インターフェース回路図
		については、図5を参照してください。
8	RFOUT	RF 出力。このパッドは AC カップリングされ、50Ω に整合されています。インターフェース回路図について
		は、図9を参照してください。
9	V _{DET}	RF 出力電力を表す DC 電圧。このパッドは、外部抵抗からバイアスが印加されたダイオードによって整流され
		ます。インターフェース回路図については、図9を参照してください。
10	V _{REF}	ダイオードの DC 電圧。このパッドには、V _{DET} の温度補償に使用される外部ディテクタ回路からのバイアスが印
		加されます。インターフェース回路図については、図 10 を参照してください。
11, 12	V _{DD} 4B,	4 段目と3 段目の代替バイアス設定用のドレイン・バイアス電圧パッド。100pF、0.1μF、4.7μFの外付けバイパ
	$V_{DD}3B$	ス・コンデンサが必要です。インターフェース回路図については、図7を参照してください。
13	$V_{GG}34B$	3段目と4段目の代替バイアス設定用のゲート制御パッド。カップリング・コンデンサが必要です。インターフ
		ェース回路図については、図8を参照してください。
14, 15	$V_{DD}2B$,	2 段目と1 段目の代替バイアス設定用のドレイン・バイアス電圧パッド。100pF、0.1μF、4.7μFの外付けバイパ
	V _{DD} 1B	ス・コンデンサが必要です。インターフェース回路図については、図7を参照してください。
16	$V_{GG}12B$	1段目と2段目の代替バイアス設定用のゲート制御パッド。カップリング・コンデンサが必要です。インターフ
		ェース回路図については、図8を参照してください。
Die Bottom	GND	グラウンド。ダイの底面は RF/DC グラウンドに接続する必要があります。インターフェース回路図について
		は、図6を参照してください。

インターフェース回路図

図 3. RFIN インターフェース回路図

図 4. V_{GG}12A および V_{GG}34A のインターフェース回路図

図 5. V_{DD}1A および V_{DD}4A のインターフェース回路図

図 6. GND インターフェース回路図

ADPA7001CHIPS





図 8. V_{GG}12B および V_{GG}34B のインターフェース回路図



図 9. RFOUT および VDET のインターフェース回路図



ADPA7001CHIPS







データシート









図 20. 様々な V_{DD}値での出力リターン・ロスの周波数特性



図 21. 様々な IDQ 値での出力リターン・ロスの周波数特性



図 22. 様々な温度での P_{SAT}の周波数特性



図 28. 様々な I_{DQ}値での IIP3 の周波数特性

図 25. 様々な温度での IIP3 の周波数特性

データシート

ADPA7001CHIPS





データシート

図 35. 様々な温度でのリバース・アイソレーションの周波数特性



図 36. 様々な温度でのディテクタ電圧(V_{REF} - V_{DET})と 出力電力の関係、70GHz



図 37. ゲート電源電流と RF 入力電力の関係



ADPA7001CHIPS

動作原理

ADPA7001CHIPS 中出力パワー・アンプのアーキテクチャを図 39に示します。ADPA7001CHIPS は、4段のアンプが4つ、カス ケード接続された構成になっており、6つの 90°ハイブリッドに よって直交に動作します。

入力信号は2つに均等に分割されます。そして、分割された各 信号は更に2つに分割され、それぞれのパスで4つの独立した ゲイン段を通じて増幅されます。その後、増幅された信号は出 力で合成されます。このバランスド・アンプの手法により、 14dBの結合ゲインと21dBmのPsat値を備えたアンプを形成し ます。 RF 出力信号の一部は、ディレクショナル・カプラのダイオード に結合され、RF 出力電力の検出に使用されます。このダイオー ドに DC バイアスを印加すると RF 電力が整流されるため、VDET の DC 電圧が測定できるようになります。 V_{REF} を介して同一の 回路を対称に配置し、カップリングされた RF 電力を差し引くこ とにより、VDETの温度補償が可能になります。 $V_{REF} - V_{DET}$ によ る差分から、RF 出力に比例する温度補償信号が得られます(図 36 参照)。

90°ハイブリッドにより、15dB 以上の入力リターン・ロスと 12dB 以上の出力リターン・ロスを実現します。様々なブロック のバイアス方法の詳細については、図 43 および 44 に示すアプ リケーション回路を参照してください。





アプリケーション情報

ADPA7001CHIPS は、GaAs の pHEMT を使用した MMIC パワ ー・アンプです。VpD1A~VpD4A と VpD1B~VpD4B には、バイ パス・コンデンサが必要です(図43参照)。VGG12Aは、1番目 と 2番目のゲイン段のゲート・バイアス・パッドです。VGG34A は、3番目と4番目のゲイン段のゲート・バイアス・パッドです。 VGG12AとVGG34Aにはゲート・バイアス電圧を印加します。この 2つのパッドには、図43に示すようにバイパス・コンデンサを使 用します。

このデバイスの測定はすべて、代表的なアプリケーション回路 (図43参照)を使用し、アセンブリ図(図45)に示すような構 成で実施されました。

パワーアップ時の推奨バイアス・シーケンスは以下のとおりで す。

- 1. GNDを RF/DC グラウンドに接続します。
- 2. ゲート・バイアス電圧を-1.5V にセットします。
- 3. すべてのドレイン・バイアス電圧を V_{DD} =3.5Vにセットします。
- 静止電流 I_{DQ} = 350mA になるまでゲート・バイアス電圧を 上げます。
- 5. RF 信号を印加します。

パワーダウン時の推奨バイアス・シーケンスは以下のとおりで す。

- 1. RF 信号をオフにします。
- 2. ゲート・バイアス電圧を-1.5Vまで下げて $I_{DQ} = 0$ mA(およ その値)にします。
- 3. すべてのドレイン・バイアス電圧を **0V** まで下げます。
- 4. ゲート・バイアス電圧を 0V まで上げます。



図 40. 簡略化したブロック図

バイアス・パッドと各パッドに対応するゲイン段との接続と、 パッド間の依存関係および独立性を簡略化したものを図 40 に示 します。

表 7. 電力選択リスト 1,2

I _{DQ} (mA)	Gain (dB)	P1dB (dBm)	OIP3 (dBm)	P _{DISS} (mW)	V _{GG} (V)
200	10	11	22	700	-0.64
250	11.5	13.5	23	875	-0.59
300	13	15.5	24	1050	-0.54
350	14	16.5	25	1225	-0.48
400	15	17.5	26	1400	-0.44
450	16	18	27	1575	-0.39

¹データは次のバイアス条件(公称値)で測定しています。 $V_{DD}=3.5V$ 、T=25°C。

 $^{2}V_{GG1}2A & V_{GG}34A & -1.5V \sim 0V$ の範囲で調整することにより、所望のドレイン電流が得られます。

デバイス全体の性能を最適化するために、VDD=3.5VおよびIDD= 350mA のバイアス条件を推奨します。特に指定のない限り、こ こに示すデータは推奨バイアス条件を使用して測定しています。 ADPA7001CHIPS を異なるバイアス条件で動作させると、表 1 お よび表 2 に示した性能とは異なる性能が得られる可能性がありま す。ADPA7001CHIPS に高いドレイン電流をバイアスすると、一 般的に P1dB、出力 IP3 およびゲインは大きくなりますが、その代 わりに消費電力が増加します(表 7 参照)。

ミリ波 GaAs MMIC の取り付けおよび ボンディング技術

導電性エポキシを使用して、ダイをグランド・プレーンに直接 実装します(取り扱いに関する注意事項、取り付け、ワイヤ・ ボンディングの各セクションを参照してください)。

チップとの間の RF 伝送には、厚さ 0.127mm (5mil) のアルミナ 薄膜基板上に形成された 50Ω マイクロストリップ伝送ラインの 使用を推奨します。ダイ表面と基板表面の高さが同じになるよ うにダイを 0.075mm (3mil) 持ち上げます。

リボン・ボンドの長さを最小限に抑えるために、マイクロスト リップ基板をできるだけダイに近づけます。通常、ダイから基 板までの間隔は、0.076mm~0.152mm (3mil~6mil) です。広帯 域でのマッチングを確保するため、PCB のリボン・ボンド部に は15fF の容量性スタブを形成しておくことを推奨します。







リボン・ボンドの長さを最小限に抑えるために、マイクロスト リップ基板をできるだけダイに近づけます。通常、ダイから基 板までの間隔は、0.076mm~0.152mm(3mil~6mil)です。

取り扱いに関する注意事項

恒久的な損傷を防ぐため、以下の保管、清浄度、静電気の影響、 トランジェント、その他一般的な取り扱いに関する注意事項に 従ってください。

 すべてのベアダイはワッフルベースまたはゲルベースの ESD 保護容器に入れ、その後、ESD 保護バッグに封入して から出荷してください。密閉された ESD 保護バッグを開い た後は、すべてのダイを乾燥した窒素雰囲気下で保管する 必要があります。

- チップは清潔な環境で取り扱ってください。チップの洗浄 には、液体のクリーニング・システムを使用しないでくだ さい。
- ESDの注意事項に従い、静電放電から保護してください。
- バイアス印加時には、計測器やバイアス電源によるトランジェントの発生を防止してください。誘電性ピックアップを最低限に抑えるため、シールド付きの信号/バイアス・ケーブルを使用します。
- チップは、バキューム・コレットまたは先端の尖ったピン セットを使用し、エッジ部を利用して取り扱ってくださ い。チップの表面には壊れやすいエア・ブリッジがあるの で、バキューム・コレット、ピンセット、指で触らないで ください。

取り付け

ダイをエポキシで取り付ける際には、チップの配置後にチップ 周辺に薄いエポキシのフィレットが観察される程度に、最小限 のエポキシを取り付け表面に塗布します。エポキシは、メーカ ーが指定した手順で硬化させてください。

ワイヤ・ボンディング

RF ポートには、0.003 インチ× 0.0005 インチの金リボンによる RF ボンドを推奨します。これらのボンドは、40g~60gの力で超 音波熱圧着する必要があります。直径 0.001 インチ(0.025mm) の DC ボンドを超音波熱圧着することを推奨します。40g~50g の強度でボール・ボンドを形成し、18g~22g の強度でウェッ ジ・ボンドを形成します。すべてのボンドは 150℃ の公称段温 度で形成します。最低量の超音波エネルギーを印加することに より信頼性の高いボンドが形成できます。すべてのボンドは、 可能な限り短く、12mil(0.31mm)未満にします。

代わりに、2本の 1mil ワイヤを使用した短い(3mil 以下)RF ボ ンドも使用できます。

ADPA7001CHIPS

ADPA7001CHIPS

代表的なアプリケーション回路

ドレイン電圧とゲート電圧は、回路図の上側と下側のどちらにも印加できます。





アセンブリ図



外形寸法



*	ゟ゙		ボイ	ド
1	->-	-	71 1	17

Model	Temperature Range	Package Description	Package Option
ADPA7001CHIPS	-55°C to +85°C	16-Pad Bare Die [CHIP]	C-16-2
ADPA7001CHIPS-SX	-55°C to +85°C	16-Pad Bare Die [CHIP]	C-16-2