

# 高精度、小型MEMS IMU

ータシート

**ADIS16507** 

# 特長

3軸、デジタル・ジャイロ・センサー

ダイナミック・レンジが、±125°/sec、±500°/sec、 ±2000°/sec の 3 モデル

動作中のバイアス安定度: 2.3°/hr (ADIS16507-1)

角度ランダム・ウォーク: 0.13°/√hr、x 軸および y 軸、 1σ (ADIS16507-1)

軸間ミスアライメント誤差: ±0.25°

3軸、デジタル加速度センサーのダイナミック・レンジ: ±392 m/sec<sup>2</sup>

動作中のバイアス安定度: 125µm/sec²(x 軸および y 軸)、 1σ

3軸、角度変化および速度変化の出力

工場出荷時キャリブレーション済みの感度、バイアス、 軸アライメント

キャリブレーション温度範囲: -40°C~+85°C

SPI 対応のデータ通信

プログラマブルな動作と制御

自動と手動のバイアス補正制御

同期データ・アクイジション用データ・レディ・インジケータ

外部同期モード:直接、スケーリング、出力 慣性センサーのオン・デマンド・セルフテスト

フラッシュ・メモリのオン・デマンド・セルフテスト

単電源動作(VDD): 3.0V~3.6V 機械的衝擊耐性: 14,700m/sec2 動作温度範囲:-40°C~+105°C

# アプリケーション

ナビゲーション、安定化、計測器

無人運転車、自動運転車

スマート農業、建設機械

ファクトリ/産業オートメーション、ロボティクス

仮想/拡張現実

動くモノのインターネット

#### 概要

ADIS16507 は高精度の小型微小電気機械システム (MEMS) 慣性計測ユニット(IMU)で、3軸のジャイロ・センサーと3 軸の加速度センサーを内蔵しています。ADIS16507内の各慣性 センサーがシグナル・コンディショニングと組み合わさること で、動的性能が最適化されています。各センサーの感度、バイ アス、アライメント、直線加速度(ジャイロ・センサー・バイ アス)、振動ポイント(加速度センサーの位置)の特性は、エ 場出荷時のキャリブレーションで評価されています。その結果、 各センサーには動的な補償のための式が備わっており、幅広い 条件に対して高精度のセンサー計測が可能となっています。

ADIS16507 は、特にディスクリート部品を使った設計に伴う複 雑さや投資と比較した場合、工業用システムに高精度な多軸慣 性センシングを組み込むための簡単で費用対効果の優れた解決 法を提供します。必要なモーション・テストとキャリブレー ションは全て工場での製造工程に組み込まれているため、シス テムを統合する時間を大幅に短縮できます。厳密な直交アライ メントにより、ナビゲーション・システムの慣性フレーム・ア ライメントが簡単になります。シリアル・ペリフェラル・イン ターフェース (SPI) やレジスタ構造により、データ収集や設 定制御とのインターフェースも容易です。

ADIS16507 は、約 15mm×15mm×5mm の 100 ボール、ボー ル・グリッド・アレイ (BGA) パッケージで供給されます。

# 機能ブロック図




図 1

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセス社の特許または特許の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセス社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2020 Analog Devices, Inc. All rights reserved.

Rev. 0

社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F 電話 03 (5402) 8200

大 阪営業所/〒532-0003

大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F 電話 06 (6350) 6868

名古屋営業所/〒451-6038

愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 38F 電話 052 (569) 6300

# 目次

特長	1
アプリケーション	1
概要	1
機能ブロック図	1
改訂履歴	2
仕様	3
タイミング仕様	6
絶対最大定格	7
熱抵抗	7
ESD に関する注意	7
ピン配置およびピン機能の説明	8
代表的な性能特性	11
ジャイロ・センサー	11
加速度センサー	14
動作原理	16
はじめに	16
クロック制御	16
バートレット・ウィンドウ・フィルタ	17
キャリブレーション	17
デシメーション・フィルタ	17
レジスタ構造	17

i	SP1	. 18
	データ・レディ(DR)	. 18
	センサー・データの読出し	. 19
	バースト読出し機能	. 20
	遅延	. 22
	デバイスの設定	. 22
	メモリ構造	. 22
ユ	ーザ・レジスタのメモリ・マップ	. 23
ユ	ーザ・レジスタ定義	. 25
	ジャイロ・センサーのデータ	. 25
	角度変化	. 29
	速度変化	. 30
	キャリブレーション	. 32
ア	プリケーション情報	. 39
	アセンブリとハンドリングのポイント	. 39
	電源に関する考慮事項	. 40
	評価用ツール	. 40
パ	ッケージとオーダー情報	. 42
	外形寸法	. 42
	ナーダー・ガイド	49

# 改訂履歴

10/2019-Revision 0: 初版

# 仕様

特に指定のない限り、ケース温度( $T_{\rm C}$ ) = 25°C、VDD = 3.3V、角速度 = 0°/sec、ダイナミック・レンジ = ±2000°/sec ±1g。1g は重力加速度で、9.8m/sec² と想定されます。

表 1.

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
GYROSCOPES					
Dynamic Range	ADIS16507-1	$\pm 125$			°/sec
	ADIS16507-2	$\pm 500$			°/sec
	ADIS16507-3	$\pm 2000$			°/sec
Sensitivity	ADIS16507-1, 16-bit data format		160		LSB/°/sec
	ADIS16507-2, 16-bit data format		40		LSB/°/sec
	ADIS16507-3, 16-bit data format		10		LSB/°/sec
	ADIS16507-1, 32-bit data format		10,485,760		LSB/°/sec
	ADIS16507-2, 32-bit data format		2,621,440		LSB/°/sec
	ADIS16507-3, 32-bit data format		655,360		LSB/°/sec
Error over Temperature	ADIS16507-1, $-40^{\circ}\text{C} \le \text{T}_{\text{C}} \le +85^{\circ}\text{C}$ , $1\sigma$		$\pm 0.5$		%
	ADIS16507-2, $-40^{\circ}\text{C} \le \text{T}_{\text{C}} \le +85^{\circ}\text{C}$ , $1\sigma$		$\pm 0.5$		%
	ADIS16507-3, $-40^{\circ}\text{C} \le \text{T}_{\text{C}} \le +85^{\circ}\text{C}$ , $1\sigma$		$\pm 0.3$		%
Misalignment Error	Axis to axis, $-40^{\circ}\text{C} \le T_{\text{C}} \le +85^{\circ}\text{C}$ , 1 $\sigma$		$\pm 0.25$		Degrees
Nonlinearity <sup>1</sup>	ADIS16507-1, full scale (FS) = 125°/sec		0.2		%FS
	ADIS16507-2, $FS = 500^{\circ}/sec$		0.2		%FS
	ADIS16507-3, FS = 2000°/sec		0.2		%FS
Bias					
$Repeatability^2$	$-40$ °C $\leq$ T <sub>C</sub> $\leq$ +85°C, 1 $\sigma$ , x-axis and z-axis		0.14		°/sec
	$-40$ °C $\leq$ T <sub>C</sub> $\leq$ +85°C, 1 $\sigma$ , y-axis		1.4		°/sec
In-Run Bias Stability	ADIS16507-1, 1 σ		2.3		°/hr
	ADIS16507-2, 1 σ		2.7		°/hr
	ADIS16507-3, 1 σ		8.1		°/hr
Angular Random Walk	ADIS16507-1, x-axis and y-axis, 1 $\sigma$		0.13		°/√hr
	ADIS16507-1, z-axis, 1 σ		0.19		°/√hr
	ADIS16507-2, x-axis and y-axis, 1 $\sigma$		0.15		°/√hr
	ADIS16507-2, z-axis, 1 σ		0.2		°/√hr
	ADIS16507-3, x-axis and y-axis, 1 σ		0.29		°/√hr
	ADIS16507-3, z-axis, 1 σ		0.32		°/√hr
Error over Temperature	$-40$ °C $\leq$ T <sub>C</sub> $\leq$ +85°C, 1 $\sigma$ , x-axis and z-axis		$\pm 0.3$		°/sec
	-40°C ≤ T <sub>C</sub> ≤ +85°C, 1 σ, y-axis		$\pm 0.7$		°/sec
Linear Acceleration Effect	Any direction, 1 σ		$867  imes 10^{-6}$		(°/sec)/(m/sec2)
Vibration Rectified Error (VRE)	Random vibration, 19.6 m/sec <sup>2</sup> rms, 50 Hz to 2 kHz		$3.6 imes10^{-6}$		(°/sec)/(m/sec²)²
Output Noise	No filtering, 1 σ, 25°C				
	ADIS16507-1, x-axis, y-axis		$68  imes 10^{-3}$		°/sec rms
	ADIS16507-1, z-axis		$104  imes 10^{-3}$		°/sec rms
	ADIS16507-2, x-axis, y-axis		$82  imes 10^{-3}$		°/sec rms
	ADIS16507-2, z-axis		$116  imes 10^{-3}$		°/sec rms
	ADIS16507-3, x-axis, y-axis		$152 imes10^{-3}$		°/sec rms
	ADIS16507-3, z-axis		$181  imes 10^{-3}$		°/sec rms
Rate Noise Density	Frequency = 10 Hz to 40 Hz				
	ADIS16507-1, x-axis and y-axis		$3.0 imes10^{-3}$		°/sec/√Hz rms
	ADIS16507-1, z-axis		$4.3  imes 10^{-3}$		°/sec/√Hz rms
	ADIS16507-2, x-axis and y-axis		$3.4 \times 10^{-3}$		°/sec/√Hz rms
	ADIS16507-2, z-axis		$4.6 \times 10^{-3}$		°/sec/√Hz rms

Rev. 0 -3/42 -

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
	ADIS16507-3, x-axis and y-axis		$6.1 imes10^{-3}$		°/sec/√Hz rms
	ADIS16507-3, z-axis		$7.0 imes10^{-3}$		°/sec/√Hz rms
3 dB Bandwidth	ADIS16507-1, ADIS16507-2, x-axis and y-axis		480		Hz
	ADIS16507-1, ADIS16507-2, z-axis		590		Hz
	ADIS16507-3, x-axis and y-axis		573		Hz
	ADIS16507-3, z-axis		639		Hz
Sensor Resonant Frequency	X-axis, y-axis		66		kHz
	Z-axis		78		kHz
ACCELEROMETERS <sup>3</sup>	Each axis				
Dynamic Range		$\pm 392$			m/sec <sup>2</sup>
Sensitivity	32-bit data format		5,351,254		LSB/(m/sec2)
Error over Temperature	$-40$ °C $\leq$ T <sub>C</sub> $\leq$ +85°C, 1 $\sigma$		$\pm 0.06$		%
Repeatability <sup>2</sup>	$-40$ °C $\leq$ T <sub>C</sub> $\leq$ +85°C, 1 $\sigma$		$\pm 0.1$		%
Misalignment Error	Axis to axis, $-40$ °C $\leq$ T <sub>C</sub> $\leq$ +85°C, 1 $\sigma$		$\pm 0.05$		Degrees
Nonlinearity	Best fit straight line, ±19.6 m/sec <sup>2</sup>		0.25		%FS
•	Best fit straight line, ±78.4 m/sec <sup>2</sup> , x-axis		0.5		%FS
	Best fit straight line, ±78.4 m/sec <sup>2</sup> ,		1.5		%FS
	y-axis and z-axis				
Bias					
Repeatability <sup>2</sup>	$-40$ °C $\leq$ T <sub>C</sub> $\leq$ +85°C, 1 $\sigma$		$58.8 imes10^{-3}$		m/sec <sup>2</sup>
In-Run Bias Stability	1 σ				
X-Axis and Y-Axis			$125 imes10^{-6}$		m/sec <sup>2</sup>
Z-Axis			$134  imes 10^{-6}$		m/sec <sup>2</sup>
Velocity Random Walk	1 σ				
X-Axis and Y-Axis			0.039		m/sec/√hr
Z-Axis			0.033		m/sec/√hr
Error over Temperature	$-40^{\circ}\text{C} \le \text{T}_{\text{C}} \le +85^{\circ}\text{C}, 1 \sigma$ $\pm 14.7$		$\pm 14.7  imes 10^{-3}$		m/sec <sup>2</sup>
Output Noise	No filtering				
X-Axis and Y-Axis			$24.8 imes10^{-3}$		m/sec² rms
Z-Axis			$20.3 imes10^{\cdot3}$		m/sec <sup>2</sup> rms
Noise Density	f = 10 Hz to 40 Hz, no filtering				
X-Axis and Y-Axis			$880  imes 10^{-6}$		m/sec²/√Hz rms
Z-Axis			$732 imes10^{-6}$		m/sec²/√Hz rms
3 dB Bandwidth			750		Hz
Sensor Resonant Frequency	Y-axis and z-axis		2.4		kHz
	X-axis		2.2		kHz
TEMPERATURE SENSOR					
Scale Factor	Output = 0x0000 at 0°C (±5°C)		0.1		°C/LSB
LOGIC INPUTS <sup>4</sup>					
Input Voltage					
$\mathrm{High},\mathrm{V}_{\mathrm{IH}}$		2.0			V
Low, $V_{\rm IL}$				0.8	V
RST Pulse Width		1			μs
CS Wake-Up Pulse Width		20			μs
Input Current					
Logic 1, $I_{\rm IH}$ $V_{\rm IH} = 3.3~{ m V}$				10	μA
$ m Logic~0,~I_{IL}$	$V_{IL} = 0 V$				
All Pins Except $\overline{\text{RST}}$				10	μА
RST Pin			0.33		mA
Input Capacitance, $C_{\mathrm{IN}}$			10		pF

Rev. 0 - 4/42 -

Parameter	Test Conditions/Comments	Min 7	Гур Мах	Unit
DIGITAL OUTPUTS				
Output Voltage				
$\mathrm{High},\mathrm{V}_{\mathrm{OH}}$	Source current ( $I_{SOURCE}$ ) = 0.5 mA	2.4		V
Low, Vol	Sink current ( $I_{SINK}$ ) = 2.0 mA		0.4	V
FLASH MEMORY	Endurance <sup>5</sup>	10,000		Cycles
Data Retention <sup>6</sup>	$T_{\rm J}=85^{\circ}{ m C}$	20		Years
FUNCTIONAL TIMES <sup>7</sup>	Time until data is available			
Power-On Start-Up Time	Power-On Start-Up Time		310	ms
Reset Recovery Time <sup>8</sup>	GLOB_CMD, Bit 7 = 1 (see Table 114)		255	ms
Factory Calibration Restore	dibration Restore GLOB_CMD, Bit 1 = 1 (see Table 114) 136		136	ms
Flash Memory Backup	GLOB_CMD, Bit $3 = 1$ (see Table 114)	70 ms		ms
Flash Memory Test Time	GLOB_CMD, Bit $4 = 1$ (see Table 114)	30 ms		ms
Self Test Time <sup>9</sup>	GLOB_CMD, Bit $2 = 1$ (see Table 114)	24 ms		ms
CONVERSION RATE		2	2000	SPS
Initial Clock Accuracy		3	3	%
Sync Input Clock		1.9	2.1	kHz
POWER SUPPLY, VDD	Operating voltage range	3.0	3.6	V
Power Supply Current <sup>10</sup>	Normal mode, VDD = 3.3 V	4	14 55	mA

<sup>「</sup>この測定値は、ベストフィット直線モデルからの偏差に基づいています。

Rev. 0 - 5/42 -

<sup>&</sup>lt;sup>2</sup>バイアス再現性は、高温動作寿命(HTOL)テストを 105℃で 500 時間実施して観察された、バイアスの長期的ドリフトの推定値です。

 $<sup>^3</sup>$  特に指定のない限り、加速度センサーに関するすべての仕様は、±8gのフルスケール・レンジに対するものです。

<sup>4</sup> デジタル入出力信号には 3.3V システムを使用しています。

<sup>&</sup>lt;sup>5</sup> 書換え回数は JEDEC 規格 22、Method A117 に準拠し、-40°C、+25°C、+85°C、+125°C で測定しています。

<sup>6</sup> データ保持仕様は、JEDEC 規格 22、Method A117 に準拠した 85℃ のジャンクション温度 (T<sub>1</sub>) を想定しています。データ保持寿命は T<sub>1</sub>にともなって短くなります。 7 これらの時間には、全体の精度に影響を与える可能性が<u>ある</u>、熱安定時間と内部フィルタ応答時間は含まれていません。 8 正しくリセットを開始してデバイスを復帰させるには、RST ラインを少なくとも 10μs にわたってローに保持しなければなりません。

<sup>&</sup>lt;sup>9</sup>2000Hz 未満の外部クロックを使用する場合、セルフ・テスト時間はこれより長くなる場合があります。<sup>10</sup>初回起動時やリセットによる復帰時には、電源電流のトランジェントが100mA に達することがあります。

# タイミング仕様

特に指定のない限り、TA = 25 °C、VDD = 3.3V。

# 表 2.

		ノー	-マル・モ	ード	バース	ト読出し	モード	
パラメータ	説明	最小値	代表值	最大值	最小值	代表值	最大値	単位
$f_{ m SCLK}$	シリアル・クロック。	0.1		2.1	0.1		1.1	MHz
${ m t_{STALL}}$	データごとの待ち時間	16			N/A1			μs
$\mathbf{t}_{ ext{READRATE}}$	読出しレート	24						μs
$t_{\overline{\mathrm{CS}}}$	SCLK エッジまでのチップ・セレクト	200			200			ns
${ m t}_{ m DAV}$	SCLK エッジ後の DOUT 有効			25			25	ns
$\mathbf{t}_{\mathrm{DSU}}$	SCLK 立上がりエッジ前の DIN セットアップ・タイム	25			25			ns
${ m t_{DHD}}$	SCLK 立上がりエッジ後の DIN ホールド・タイム	50			50			ns
tsclkr, tsclkf	SCLK 立上がり/立下がり時間		5	12.5		5	12.5	ns
$t_{\rm DR},t_{\rm DF}$	DOUT 立上がり/立下がり時間		5	12.5		5	12.5	ns
${ m t_{SFS}}$	SCLK エッジ後のCSハイ	0			0			ns
$\mathbf{t}_1$	入力同期の正パルス幅、直接同期モード、 MSC_CTRL[3:2] = 01 (バイナリ、表 106 参照)	5			5			μs
tstdr	入力同期からデータ・レディ有効への遷移、SPI トラフィックなし、直接同期モード、MSC_CTRL[3:2] = 01 (バイナリ、表 106 参照)		305			305		μs
	入力同期からデータ・レディ有効への遷移、フル SPI トラフィック $^2$ 、直接同期モード、 $MSC\_CTRL[3:2] = 01$ (バイナリ、表 $106$ 参照)		405			405		μs
${ m t_{NV}}$	データ無効時間		23			23		μs
$\mathbf{t}_2$	入力同期期間	500			500			μs

<sup>&</sup>lt;sup>1</sup>N/Aは該当なしを意味します。

# タイミング図




図 4. 入力クロックのタイミング図、直接同期モード、レジスタ MSC\_CTRL[3:2] = 01 (バイナリ)

Rev. 0 - 6/42 -

<sup>&</sup>lt;sup>2</sup> フル SPI トラフィックは、2MHz の SCLK 周波数を使用した 64 個の 16 ビット・レジスタの転送として定義されます。その前のデータ・サンプルからセンサー値を読み出すと、それに比例して現在のサイクルの tstdr が大きくなります。

# 絶対最大定格

表 3.

<u> </u>	
Parameter	Rating
Mechanical Shock Survivability	
Any Axis, Unpowered, 0.5 ms	14,700 m/sec <sup>2</sup>
VDD to GND	-0.3 V to +3.6 V
Digital Input Voltage to GND	-0.3 V to VDD + 0.2 V
Digital Output Voltage to GND	-0.3 V to VDD + 0.2 V
Temperature Range	
Calibration	−40°C to +85°C
Operating	−40°C to +105°C
$Storage^1$	−65°C to +150°C
Barometric Pressure	2 bar

<sup>1-20°</sup>C 未満の低温、または+85°C を超える高温下に長時間放置すると、工場 出荷時のキャリブレーション精度に悪影響を与える可能性があります。

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

# 熱抵抗

熱性能は、プリント回路基板 (PCB) の設計と動作環境に直接 関連しています。PCB の熱設計には細心の注意を払う必要があ ります。

ADIS16507 は多数の能動部品を含むマルチチップ・モジュールです。表 4 に示す値は、ADIS16507 内部の最も高温の部品の熱応答を、モジュールの全消費電力の範囲で示したものです。この方法では、周囲温度またはケース温度に基づいて、最も高いジャンクション温度を簡単な方法で予測することができます。例えば周囲温度が  $70^{\circ}$ C の場合、ADIS16507 内部の最も高いジャンクション温度( $T_{\rm J}$ )は  $76.7^{\circ}$ C です。

 $T_J = \theta_{JA} \times VDD \times I_{DD} + 70$ °C

 $T_J = 107.1$ °C/W × 3.3 V × 0.044 A + 70°C

 $T_J = 85.6$ °C

表 4. パッケージ特性

Package Type	$\theta_{JA}^{1}$	$\theta_{JC}^2$	Device Weight
ML-100-1 <sup>3</sup>	107.1°C/W	74.7°C/W	<1.3 g

 $<sup>^{1}</sup>$   $\theta_{\rm IA}$ は、1 立方フィートの密封容器内で測定された、自然対流下におけるジャンクションと周囲温度の間の熱抵抗です。

# ESD に関する注意



ESD (静電放電)の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

Rev. 0 - 7/42 -

 $<sup>^{2}</sup>$   $\theta_{JC}$  は、ジャンクションからケースへの熱抵抗です。

<sup>&</sup>lt;sup>3</sup> 熱抵抗の値は、ADIS16507を2層の金属層からなる厚さ0.063インチのFR4-08 PCBに取り付け、その内部の最高温度を直接測定した値に基づいています。

# ピン配置およびピン機能の説明

# 






図 6. ピン配置 (パッケージ全体図)

表 5. ピン機能の説明

ピン番号	記号	タイプ	説明
A1	GND	Supply	電源グラウンド
A2	GND	Supply	電源グラウンド
A3	GND	Supply	電源グラウンド
A4	GND	Supply	電源グラウンド
A5	GND	Supply	電源グラウンド
A6	GND	Supply	電源グラウンド
A7	GND	Supply	電源グラウンド
A8	GND	Supply	電源グラウンド
A9	NC	Not applicable	接続なし
A10	NC	Not applicable	接続なし
B1	NC	Not applicable	接続なし
B2	NC	Not applicable	接続なし
B3	GND	Supply	電源グラウンド
B4	GND	Supply	電源グラウンド
B5	GND	Supply	電源グラウンド
B6	GND	Supply	電源グラウンド
B7	NC	Not applicable	接続なし
B8	NC	Not applicable	接続なし
B9	NC	Not applicable	接続なし
B10	NC	Not applicable	接続なし
C1	NC	Not applicable	接続なし
C2	GND	Supply	電源グラウンド
C3	DNC	Not applicable	接続なし
C4	NC	Not applicable	接続なし
C5	NC	Not applicable	接続なし
C6	GND	Supply	電源グラウンド
C7	VDD	Supply	電源
C8	NC	Not applicable	接続なし
C9	NC	Not applicable	接続なし
C10	NC	Not applicable	接続なし

Rev. 0 - 8/42 -

 ピン番号	記号	タイプ	説明
D1	NC	Not applicable	接続なし
D2	NC	Not applicable	接続なし
D3	GND	Supply	電源グラウンド
D4	NC	Not applicable	接続なし
D5	NC	Not applicable	接続なし
D6	VDD	Supply	電源
D7	NC	Not applicable	接続なし
D8	NC	Not applicable	接続なし
D9	NC	Not applicable	接続なし
D10	NC	Not applicable	   接続なし
E1	NC	Not applicable	  接続なし
E2	GND	Supply	電源グラウンド
E3	VDD	Supply	電源
E4	NC	Not applicable	接続なし
E5	NC	Not applicable	接続なし
E6	GND	Supply	電源グラウンド
E7	GND	Supply	電源グラウンド
E8	NC	Not applicable	接続なし
E9	NC	Not applicable	接続なし
E10	NC	Not applicable	接続なし
F1	GND	Supply	電源グラウンド
F2	NC	Not applicable	接続なし
F3	$\overline{ ext{RST}}$	Input	リセット
F4	NC	Not applicable	接続なし
F5	GND	Supply	電源グラウンド
F6	GND	Supply	電源グラウンド
F7	NC	Not applicable	接続なし
F8	GND	Supply	電源グラウンド
F9	NC	Not applicable	接続なし
F10	NC	Not applicable	接続なし
G1	VDD	Supply	電源
G2	GND	Supply	電源グラウンド
G3	CS	Input	SPIチップ・セレクト
G4	NC	Not applicable	接続なし
G5	NC	Not applicable	接続なし
G6	DIN	Input	SPIデータ入力
G7	GND	Supply	電源
G8	NC	Not applicable	接続なし
G9	NC	Not applicable	接続なし
G10	NC	Not applicable	接続なし
H1	VDD	Supply	電源
H2	NC	Not applicable	接続なし
H3	DOUT	Output	SPIデータ出力
H4	NC	Not applicable	接続なし
H5	NC	Not applicable	接続なし
H6	SCLK	Input	SPIシリアル・クロック
H7	NC	Not applicable	接続なし
H8	GND	Supply	電源グラウンド
H9	NC	Not applicable	接続なし
H10	NC	Not applicable	接続なし

Rev. 0 - 9/42 -

 ピン番号	記号	タイプ	説明
J1	NC	Not applicable	接続なし
J2	GND	Supply	電源グラウンド
J3	SYNC	Input	同期(外部クロック)
J4	VDD	Supply	電源
J5	VDD	Supply	電源
J6	DR	Output	データ・レディ
J7	GND	Supply	電源グラウンド
J8	NC	Not applicable	接続なし
J9	NC	Not applicable	接続なし
J10	NC	Not applicable	接続なし
K1	GND	Supply	電源グラウンド
K2	NC	Not applicable	接続なし
K3	GND	Supply	電源グラウンド
K4	NC	Not applicable	接続なし
K5	NC	Not applicable	接続なし
K6	VDD	Supply	電源
K7	NC	Not applicable	接続なし
K8	GND	Supply	電源グラウンド
K9	NC	Not applicable	接続なし
K10	NC	Not applicable	接続なし

Rev. 0 - 10/42 -

# 代表的な性能特性

ジャイロ・センサー




図 7. ジャイロ・センサーのアラン偏差、 T<sub>C</sub> = 25°C、ADIS16507-1、 セトリング・タイムの 10 時間後に測定したプロット




図 8. ジャイロ・センサーのアラン偏差、  $T_C = 25^{\circ}C$ 、ADIS16507-2、 セトリング・タイムの 10 時間後に測定したプロット




図 9. ジャイロ・センサーのアラン偏差、  $T_{\rm C}$  = 25°C、ADIS16507-3、 セトリング・タイムの 10 時間後に測定したプロット




図 10. ジャイロ・センサーのバイアス誤差と温度の関係、 ADIS16507-1、すべての軸




図 11. ジャイロ・センサーのバイアス誤差と温度の関係、 ADIS16507-2、すべての軸




図 12. ジャイロ・センサーのバイアス誤差と温度の関係、 ADIS16507-3、すべての軸

Rev. 0 — 11/42 —




図 13. ジャイロ・センサーの感度誤差と温度の関係、 ADIS16507-1、すべての軸




図 14. ジャイロ・センサーの感度誤差と温度の関係、 ADIS16507-2、すべての軸




図 15. ジャイロ・センサーの感度誤差と温度の関係、 ADIS16507-3、すべての軸




図 16. ジャイロ・センサーのバイアス誤差と 電源投入後の時間の関係、 $T_c = -40$ °C、すべての軸




図 17. ジャイロ・センサーのバイアス誤差と 電源投入後の時間の関係、 $T_c = 25$ °C、すべての軸




図 18. ジャイロ・センサーのバイアス誤差と 電源投入後の時間の関係、 $T_C = 85$ °C、すべての軸

Rev. 0 - 12/42 -




図 19. ジャイロ・センサーの軸間ミスアライメント誤差と 温度の関係、すべての軸、ADIS16507-1




図 20. ジャイロ・センサーの軸間ミスアライメント誤差と 温度の関係、すべての軸、低温から高温へ、ADIS16507-2




図 21. ジャイロ・センサーの軸間ミスアライメント誤差と 温度の関係、すべての軸、ADIS16507-3




図 22. ジャイロ・センサーのノイズ密度、ADIS16507-2、 すべての軸、 $T_C$  = 25°C

Rev. 0 — 13/42 —

# 加速度センサー




図 23. 加速度センサーのアラン偏差、  $T_C = 25^{\circ}C$ 




図 24. 加速度センサーのバイアス誤差と温度の関係、 すべての軸、低温から高温へ




図 25. 加速度センサーのバイアス誤差と温度の関係、 すべての軸、高温から低温へ




図 26. 加速度センサーの感度誤差と温度の関係、 低温から高温へ、すべての軸




図 27. 加速度センサーの感度誤差と温度の関係、 高温から低温へ、すべての軸

Rev. 0 - 14/42 -




図 28. 加速度センサーの軸間ミスアライメント誤差と温度の関係




図 29. 加速度センサーの正規化したノイズ密度

Rev. 0 — 15/42 —

# 動作原理

# はじめに

ADIS16507 の加速度センサーとジャイロ・センサーの基本シグナル・チェーンを図 31 に示します。工場出荷時のデフォルト構成を使用した場合、ADIS16507 は電源投入時に初期化され、補正されたセンサー・データのサンプリングと処理を実行して出力レジスタに 2000SPS のレートで出力する連続的なプロセスを自動的に開始します。

# クロック制御

ADIS16507 には、サンプリングおよび処理クロック(図 31 のサンプリング・クロック周波数( $f_{SM}$ )参照)のソースに基づいて、内部、直接入力同期、スケーリング同期、出力同期の 4 つの動作モードがあります。 $MSC\_CTRL$  レジスタのビット[3:2](表 105 および表 106 参照)でこれらのモードを選択できます。

# 内部クロック・モード

MSC\_CTRL レジスタのビット[3:2]を 00 に設定すると、内部クロック・モードが選択されます。これがデフォルトです。このモードでは、ADIS16507 は内部で生成される公称周波数2000Hz のクロックを使用して、各センサーおよび関連するシグナル・チェーンのサンプリングとデータ処理を制御します。

#### 直接入力同期モード

MSC\_CTRL レジスタのビット[3:2]を 01 に設定すると、直接入力同期モードが選択されます。このモードでは、SYNC ピンを入力として外部クロックから直接取得する  $f_{SM}$  によってセンサーのサンプリングを制御します。入力同期モードで動作する場合、外部クロック周波数  $(f_{SYNC})$  が  $1900Hz\sim2100Hz$  のときに ADIS16507 は最高の性能を発揮します。

# スケーリング同期モード

MSC\_CTRL レジスタのビット[3:2]を 10 に設定すると、スケーリング同期モードが選択されます。このモードでは、ビデオ・システムまたは全地球測位システム(GPS)から入力される  $1 Hz \sim 128 Hz$  の外部同期クロックを使用できます。スケーリング同期モードで動作する場合、サンプル・クロックの周波数は、外部クロックのスケール・ファクタ  $K_{ECSF}$  (UP\_SCALE レジスタから取得、表 107 および表 108 参照)と SYNC ピンのクロック信号の周波数の積に等しくなります。入力同期モードと同様に、 $f_{SM}$  が 1900 $Hz \sim 2100 Hz$  のときに ADIS16507 は最高の性能を発揮します。

UP\_SCALE レジスタの値を変更すると、クロック乗算フェーズ・ロック・ループ (PLL) がリセットされ、ロッキング・プロセスが再開されます。ロッキング・プロセスは、入力リファレンス・クロック・エッジで帰還クロック・エッジがリセットされたときに開始されます。これら 2 つのエッジの時間差が $100\mu$ s 以下になったときにロックが宣言されます。

例えば、1Hz の入力信号を使用する場合、慣性センサーとその信号処理のサンプル・レートを 2000SPS とするには、 $UP\_SCALE$  レジスタを 0x07D0 ( $K_{ECSF}=2000$  (十進数))に設定します。 $UP\_SCALE$  をこのように設定するには、DIN ピンのシーケンスを 0xE2D0、続いて 0xE307 とします。

# 出力同期モード

MSC\_CTRL レジスタのビット [3:2] が 11 の場合、ADIS16507 は出力同期モードで動作します。このモードは、内部プロセッサが慣性センサーからデータを収集するときにSYNC ピン出力がパルスとなることを除いて、内部クロック・モードと同じものです。この信号の例を図30に示します。




図 30. 同期出力信号、MSC CTRL レジスタのビット [3:2] = 11




図 31. センサーのシグナル・チェーン

Rev. 0 - 16/42 -

# バートレット・ウィンドウ・フィルタ

バートレット・ウィンドウ FIR フィルタは有限インパルス応答 (FIR) フィルタで(図 32 参照)、2 つの平均化フィルタ段が直列に構成されています。このフィルタの設定は、FILT\_CTRL レジスタ(表 102 参照)で制御されます。




図 32. バートレット・ウィンドウ FIR フィルタの信号経路

# キャリブレーション

ジャイロ・センサーと加速度センサーに対して行われる慣性センサーのキャリブレーション機能には、工場出荷時のキャリブレーションとユーザ・キャリブレーションの 2 つの要素があります(図 33 参照)。



図 33. 慣性センサーのキャリブレーション過程

工場出荷時のジャイロ・センサーのキャリブレーションでは、 次の相関式を各ジャイロ・センサーのデータに適用しています。

$$\begin{bmatrix} \omega_{XC} \\ \omega_{YC} \\ \omega_{ZC} \end{bmatrix} = \begin{bmatrix} m_{11} & m_{12} & m_{13} \\ m_{21} & m_{22} & m_{23} \\ m_{31} & m_{32} & m_{33} \end{bmatrix} \times \begin{bmatrix} \omega_X \\ \omega_Y \\ \omega_Z \end{bmatrix} + \begin{bmatrix} b_X \\ b_Y \\ b_Z \end{bmatrix} + \begin{bmatrix} I_{11} & I_{12} & I_{13} \\ I_{21} & I_{22} & I_{23} \\ I_{31} & I_{32} & I_{33} \end{bmatrix} \times \begin{bmatrix} a_{XC} \\ a_{YC} \\ a_{ZC} \end{bmatrix}$$

ここで、

 $\omega_{XC}$ 、 $\omega_{YC}$ 、 $\omega_{ZC}$ はジャイロ・センサーの出力(キャリブレーション後)、

 $m_{11}$ 、 $m_{12}$ 、 $m_{13}$ 、 $m_{21}$ 、 $m_{22}$ 、 $m_{23}$ 、 $m_{31}$ 、 $m_{32}$ 、 $m_{33}$ はスケールとアライメントの補正、

 $\omega_{X}$ 、 $\omega_{Y}$ 、 $\omega_{Z}$ はジャイロ・センサーの出力(キャリブレーション前)、

 $b_X$ 、 $b_Y$ 、 $b_Z$ はバイアス補正、

111、112、113、121、122、123、131、132、133は直線加速度補正、

axc、ayc、azcは加速度センサーの出力(キャリブレーション後)です。

この関係式の補正係数はすべて、各ジャイロ・センサーの応答をキャリブレーション温度範囲( $-40^{\circ}C \leq T_C \leq +85^{\circ}C$ )にわたって複数の温度で直接測定した値に基づいています。これらの補正係数はフラッシュ・メモリ・バンクに保存されますが、測定用や設定用には使用できません。

MSC\_CTRL レジスタのビット 7 (表 106 参照) は、ジャイロ・センサーの工場出荷時のキャリブレーション値に対する唯一のユーザ設定可能オプション(直線加速度補正のオン/オフ制御)を提供します。ジャイロ・センサーに使用可能なユーザ・キャリブレーション・オプションの詳細については、図 57を参照してください。

工場出荷時の加速度センサーのキャリブレーションでは、次の 補正式を各加速度センサーのデータに適用しています。

$$\begin{bmatrix} a_{XC} \\ a_{YC} \\ a_{ZC} \end{bmatrix} = \begin{bmatrix} m_{11} & m_{12} & m_{13} \\ m_{21} & m_{22} & m_{23} \\ m_{31} & m_{32} & m_{33} \end{bmatrix} \times \begin{bmatrix} a_X \\ a_Y \\ a_Z \end{bmatrix} + \begin{bmatrix} b_X \\ b_Y \\ b_Z \end{bmatrix} + \begin{bmatrix} 0 & p_{12} & p_{13} \\ p_{21} & 0 & p_{23} \\ p_{31} & p_{32} & 0 \end{bmatrix} \times \begin{bmatrix} \omega_{XC}^2 \\ \omega_{YC}^2 \\ \omega_{ZC}^2 \end{bmatrix}$$

ここで、

axc、ayc、azc は加速度センサーの出力(キャリブレーション後)、 $m_{11}$ 、 $m_{12}$ 、 $m_{13}$ 、 $m_{21}$ 、 $m_{22}$ 、 $m_{23}$ 、 $m_{31}$ 、 $m_{32}$ 、 $m_{33}$ はスケールとアライメントの補正、

 $a_X$ 、 $a_Y$ 、 $a_Z$  は加速度センサーの出力(キャリブレーション前)、 $b_X$ 、 $b_Y$ 、 $b_Z$ はバイアス補正、

p12、p13、p21、p23、p31、p32 は振動ポイント・アライメントの 補正(図 60 参照)、

 $\omega^2 xc$ 、 $\omega^2 yc$ 、 $\omega^2 yc$  はジャイロ・センサーの出力(キャリブレーション後)を二乗したものです。

この関係式の補正係数はすべて、各加速度センサーの応答をキャリブレーション温度範囲( $-40^{\circ}C \leq T_C \leq +85^{\circ}C$ )にわたって複数の温度で直接測定した値に基づいています。これらの補正係数はフラッシュ・メモリ・バンクに保存されますが、測定用や設定用には使用できません。 $MSC\_CTRL$  のビット 6(表 106 参照)は、加速度センサーの工場出荷時のキャリブレーション値に対する唯一のユーザ設定オプション(振動ポイント・アライメント機能のオン/オフ制御)を提供します。加速度センサーに使用可能なユーザ・キャリブレーション・オプションの詳細については、図 58 を参照してください。

# デシメーション・フィルタ

2 段目のデジタル・フィルタで複数のサンプルが全体で平均化され、各レジスタが更新されます。平均化するサンプル数は、出力データ・レジスタの更新レート(fodd の削減数と等しくなります(図 34 を参照)。このフィルタの設定は、DEC\_RATE レジスタ(表 110 参照)で制御されます。




図 34. デシメーション・フィルタ

# レジスタ構造

ADIS16507 と外部プロセッサ間のすべての通信では、出力レジスタの内容の読出し、または設定情報やコマンド情報のコントロール・レジスタへの書込みが行われます。出力データ・レジスタには、最新のセンサー・データ、エラー・フラグ、および識別情報が格納されます。コントロール・レジスタには、サンプル・レート、フィルタリング、キャリブレーション、および診断オプションが格納されます。ユーザ・アクセスが可能な各レジスタは2バイト構成(上位および下位)で、それぞれに固有のアドレスがあります。すべてのユーザ・レジスタとそのアドレスの詳細な一覧については、表9を参照してください。

#### SPI

SPI は、ユーザ・レジスタへのアクセスを可能にします(表 9 参照)。ADIS16507 と SPI マスタ・デバイス間の最も一般的な接続を図 35 に示します。マスタ・デバイスは、多くの場合、SPI 互換のインターフェースを持つ組込みプロセッサです。この例では、SPI マスタは割込みサービス・ルーチンを使用して、データ・レディ(DR)信号パルスを受信するたびにデータを取得します。

SPI の詳細については、アプリケーション情報のセクションを参照してください。




図 35. 電気接続図

表 6 に、組込みプロセッサの SPI ポートのピン名の例を示します。

表 6. 一般的な SPI マスタ・ピンの名前と機能

Mnemonic	Function
$\overline{\mathrm{SS}}$	Slave select
SCLK	Serial clock
MOSI	Master output, slave input
MISO	Master input, slave output
IRQ	Interrupt request

組込みプロセッサは通常、そのプロセッサのコントロール・レジスタを使用して、ADIS16507 などの SPI スレーブ・デバイスとの通信用にプロセッサのシリアル・ポートを設定します。表7に、ADIS16507用のSPIプロトコル設定値を示します。

表 7. 一般的なマスタ・プロセッサの SPI 設定

プロセッサの設定値	説明
Master	ADIS16507 はスレーブとして動作
$SCLK \leq 2~MHz^{\scriptscriptstyle 1}$	最大シリアル・クロック・レート
SPI Mode 3	CPOL = 1(極性)、CPHA = 1(位相)
MSB First Mode	ビット・シーケンス、コーディングについ
	ては図 41 を参照
16-Bit Mode	シフト・レジスタとデータ長

<sup>1</sup> バースト・モード読出しでは、この値を 1MHz 以下にする必要があります (詳細については表2を参照)。

# データ・レディ (DR)

工場出荷時のデフォルト設定では、出力データ・レジスタの更新時に DR 信号が DR ピン (表 5 参照) にパルス出力されます。この DR ピンを組込みプロセッサの入力ピンに接続し、DR ピンのパルスの 2 つ目のエッジでデータ取得をトリガするように DR ピンを設定します。この信号の極性は、MSC\_CTRL レジスタのビット 0 (表 106 参照) で制御されます。 MSC\_CTRL レジスタのビット 0 = 1 の場合の DR 信号を図 36 に示します。この場合、データ取得は DR パルスの立上がりで開始されます。



図 36. MSC\_CTRL レジスタのビット 0 = 1(デフォルト)の場合の データ・レディ

起動時やリセットからの復帰時、データの生成が始まる前に DR 信号に過渡応答が見られる場合があります。 図 37 に起動時の DR 応答の例、図 38 と図 39 にリセット・コマンドからの復帰時の DR 応答の例を示します。




図37. 起動時のデータ・レディ応答




図 38. リセットからの復帰中 (GLOB CMD レジスタのビット 7 = 1) のデータ・レディ応答




図 39. リセット(RST = 0) からの復帰中のデータ・レディ応答

-タシート ADIS16507


# センサー・データの読出し

1 つのレジスタを読み出すには、SPI上に 2 つの 16 ビット・サ イクルが必要です。1 つはレジスタの内容を要求するサイクル、 もう 1 つはその内容を受信するサイクルです。SPI 上の読出し 要求用の 16 ビット・コマンド・コード (図 41 参照) は、読出 しビット  $(\overline{R}/W = 0)$  、レジスタのアドレス([A6:A0])、8 個のドントケア・ビット(「DC7:DC0])の3つの部分で構成 されます。連続する 2 つのレジスタ読出しの例を、図 40 に示 します。この例では、最初に DIN = 0x0C00 で Z\_GYRO\_LOW レジスタの内容を要求し、続いて 0x0E00 で Z\_GYRO\_OUT レ ジスタの内容を要求します。図 40 のシーケンスは、全二重動作 モードを示しています。すなわち、ADIS16507 は、同じ 16 ビット SPI サイクルの間に、DIN で要求を受信すると共に、 DOUT へ出力データを送信できます。



図 40. SPI 読出しの例

繰返しパターンで PROD\_ID レジスタを読み出すときの 4 つの SPI 信号の例を、図 42 に示します (表 122 参照)。このパ ターンは、最初のサイクルを除き、信号が各 16 ビット・シーケ ンスで同一なので、SPI インターフェースの設定や通信のトラ ブルシューティング時に役立てることもできます。



イエ恩 1. DOUTビットは、その前の16ビットDINシーケンスがRW=0で始まる場合にのみ生成されます。 2. (CS)がハイのとき、DOUTはスリー・ステート、高インビーダンス・モードになり、ラインをほかのデバイス用に多機能で使用できるようになります。

図 41. SPI 通信のビット・シーケンス




図 42. SPI の信号パターン (PROD ID レジスタの繰り返し読出し)

Rev. 0 -19/42

# バースト読出し機能

バースト読出し機能は、最大 1MHz (SCLK) のレートで連続的に流れるビットを使用して、出力データ・レジスタ群を一括で読み出すための方法です。この方法では、各 16 ビット・セグメント間の待ち時間は不要です(図 3 参照)。図 43 に示すように、DIN = 0x6800 に設定してこのモードを開始し、続いてDOUT から各レジスタの内容を読み出します。このとき、 $\overline{CS}$  はデータ転送のシーケンス全体にわたってローに保持されます。バースト・モードの 3 つのオプションは、スケーリング同期モードのオンまたはオフ、BURST32 の有効または無効、BURST\_SEL = 0 または BURSET\_SEL = 1 です。これらを組み合わせると、バースト・データには 8 つのフォーマットがあります。

# スケーリング同期モードの有効と無効

これらの 2 つのモードのバースト・データ・フォーマットの違いは、バーストの最後の 2 バイトだけです。スケーリング同期モードでは、最後の 2 バイトは TIME\_STAMP レジスタの値になります。スケーリング同期モードが無効の場合は、最後の 2 バイトは DATA\_CNTR レジスタの値になります。いずれのモードでも、ビット[15:8]はビット[7:0]の前に現れます。このセクションではこれ以降、スケーリング同期モードが無効になっていると想定します。

# BURST\_SEL = 0 の場合の 16 ビット・パースト・モード

BURST\_SEL = 0 の 16 ビット・バースト・モードでは、16 ビット・フォーマットの補正済みジャイロ・センサーおよび加速度センサー・データがバーストに含まれます。このモードは、特にデシメーションやフィルタ処理を行わない場合に適しています。サンプル・レートが高い(約 2kSPS)ことに加えて、平均化処理やフィルタ処理を行わない限り、下位 16 ビットは使用しません。




図 43. BURST SEL = 0 の場合のバースト読出しシーケンス

バースト読出し内のレジスタ(およびチェックサム値)のシーケンスには、以下のレジスタと値が含まれます。DIAG\_STAT、X\_GYRO\_OUT、Y\_GYRO\_OUT、Z\_GYRO\_OUT、X\_ACCL\_OUT、Y\_ACCL\_OUT、Z\_ACCL\_OUT、TEMP\_OUT、DATA\_CNTR、およびチェックサム値。

これらの場合、次の式を使用して 16 ビット・チェックサム値を 検証します。なお、式中の各バイトは、独立した符号なしの 8 ビット数として扱います。

 $Checksum = DIAG\_STAT, Bits[15:8] + DIAG\_STAT, Bits[7:0] + \\ X\_GYRO\_OUT, Bits[15:8] + X\_GYRO\_OUT, Bits[7:0] + \\ Y\_GYRO\_OUT, Bits[15:8] + Y\_GYRO\_OUT, Bits[7:0] + \\ Z\_GYRO\_OUT, Bits[15:8] + Z\_GYRO\_OUT, Bits[7:0] + \\ X\_ACCL\_OUT, Bits[15:8] + X\_ACCL\_OUT, Bits[7:0] + \\ Y\_ACCL\_OUT, Bits[15:8] + Y\_ACCL\_OUT, Bits[7:0] + \\ Z\_ACCL\_OUT, Bits[15:8] + TEMP\_OUT, Bits[7:0] + \\ DATA\_CNTR, Bits[15:8] + DATA\_CNTR, Bits[7:0] \\ \\$ 

# BURST\_SEL = 1 の場合の 16 ビット・バースト・モード

BURST\_SEL = 1 の 16 ビット・バースト・モードでは、16 ビット・フォーマットの補正済み角度変化および速度変化データがバーストに含まれます。このモードは、特にデシメーションやフィルタ処理を行わない場合に適しています。サンプル・レートが高い(約 2kSPS)ことに加えて、下位 16 ビットは使用しません。




図 44. BURST SEL = 1 の場合のバースト読出しシーケンス

バースト読出し内のレジスタ (およびチェックサム値) のシーケンスには、以下のレジスタと値が含まれます。DIAG\_STAT、 X\_DELTANG\_OUT、Y\_DELTANG\_OUT、

Z\_DELTANG\_OUT, X\_DELTVEL\_OUT,

Y\_DELTVEL\_OUT、Z\_DELTVEL\_OUT、TEMP\_OUT、DATA\_ CNTR、およびチェックサム値。

これらの場合、次の式を使用して16ビット・チェックサム値を 検証します。なお、式中の各バイトは、独立した符号なしの8 ビット数として扱います。

 $Checksum = DIAG\_STAT, Bits[15:8] + DIAG\_STAT, Bits[7:0] + \\ X\_DELTANG\_OUT, Bits[15:8] + X\_DELTANG\_OUT, Bits[7:0] + \\ Y\_DELTANG\_OUT, Bits[15:8] + Y\_DELTANG\_OUT, Bits[7:0] + \\ Z\_DELTANG\_OUT, Bits[15:8] + Z\_DELTANG\_OUT, Bits[7:0] + \\ X\_DELTVEL\_OUT, Bits[15:8] + X\_DELTVEL\_OUT, Bits[7:0] + \\ Y\_DELTVEL\_OUT, Bits[15:8] + Y\_DELTVEL\_OUT, Bits[7:0] + \\ Z\_DELTVEL\_OUT, Bits[15:8] + TEMP\_OUT, Bits[7:0] + \\ DATA\_CNTR, Bits[15:8] + DATA\_CNTR, Bits[7:0] \end{aligned}$ 

Rev. 0 — 20/42 —

-タシート ADIS16507

## BURST\_SEL = 0 の場合の 32 ビット・バースト・モード

BURST\_SEL =  $0 \mathcal{O} 32 \mathcal{E}_{y} + \mathcal{N} - \mathcal{A} + \mathcal{E} - \mathcal{E}_{v}$  32 ビット・フォーマットの補正済みジャイロ・センサーおよび加 速度センサー・データがバーストに含まれます。このモードは、 特にデータの平均化 (デシメーション) またはローパス・フィ ルタ処理、あるいはその両方を行う場合に適しています。




図 45. BURST\_SEL = 0 の場合のバースト読出しシーケンス

バースト読出し内のレジスタ (およびチェックサム値) のシー ケンスには、以下のレジスタと値が含まれます。DIAG\_STAT、  $X\_GYRO\_LOW, \ X\_GYRO\_OUT, \ Y\_GYRO\_LOW,$ 

Y\_GYRO\_OUT、Z\_GYRO\_LOW、Z\_GYRO\_OUT、 X\_ACCL\_LOW、X\_ACCL\_OUT、Y\_ACCL\_LOW、 Y\_ACCL\_OUT、Z\_ACCL\_LOW、Z\_ACCL\_OUT、

TEMP\_OUT、DATA\_ CNTR、およびチェックサム値。これら の場合、次の式を使用して16ビット・チェックサム値を検証し ます。なお、式中の各バイトは、独立した符号なしの8ビット 数として扱います。

Checksum = DIAG\_STAT, Bits[15:8] + DIAG\_STAT, Bits[7:0] + X GYRO LOW. Bits/15:8] + X GYRO LOW. Bits/7:0] +  $X_GYRO_OUT$ ,  $Bits[15:8] + X_GYRO_OUT$ , Bits[7:0] +Y\_GYRO\_LOW, Bits[15:8] + Y\_GYRO\_LOW, Bits[7:0] + *Y\_GYRO\_OUT*, *Bits*[15:8] + *Y\_GYRO\_OUT*, *Bits*[7:0] +  $Z\_GYRO\_LOW$ ,  $Bits[15:8] + Z\_GYRO\_LOW$ , Bits[7:0] + $Z_GYRO_OUT$ ,  $Bits[15:8] + Z_GYRO_OUT$ , Bits[7:0] + $X\_ACCL\_LOW$ ,  $Bits[15:8] + X\_ACCL\_LOW$ , Bits[7:0] + $X\_ACCL\_OUT$ ,  $Bits[15:8] + X\_ACCL\_OUT$ , Bits[7:0] + $Y\_ACCL\_LOW$ ,  $Bits[15:8] + Y\_ACCL\_LOW$ ,  $Bits[7:0] + Y\_ACCL\_LOW$  $Y\_ACCL\_OUT$ ,  $Bits[15:8] + Y\_ACCL\_OUT$ , Bits[7:0] + $Z\_ACCL\_LOW$ ,  $Bits[15:8] + Z\_ACCL\_LOW$ , Bits[7:0] +Z\_ACCL\_OUT, Bits[15:8] + Z\_ACCL\_OUT, Bits[7:0] + TEMP\_OUT, Bits[15:8] + TEMP\_OUT, Bits[7:0] + DATA\_CNTR, Bits[15:8] + DATA\_CNTR, Bits[7:0]

# BURST\_SEL = 1 の場合の 32 ビット・バースト・モード

ビット・フォーマットの補正済み角度変化および速度変化デー タがバーストに含まれます。このモードは、特にデータの平均 化(デシメーション)またはローパス・フィルタ処理、あるい はその両方を行う場合に適しています。




図 46. BURST SEL = 1 の場合のバースト読出しシーケンス

バースト読出し内のレジスタ (およびチェックサム値) のシー ケンスには、以下のレジスタと値が含まれます。DIAG STAT、

X\_DELTANG\_LOW, X\_DELTANG\_OUT,

Y\_DELTANG\_LOW, Y\_DELTANG\_OUT, Z\_DELTANG\_LOW, Z\_DELTANG\_OUT,

X\_DELTVEL\_LOW, X\_DELTVEL\_OUT,

Y\_DELTVEL\_LOW, Y\_DELTVEL\_OUT,

Z\_DELTVEL\_LOW、Z\_DELTVEL\_OUT、TEMP\_OUT、

DATA\_CNTR、およびチェックサム値。これらの場合、次の式 を使用して16ビット・チェックサム値を検証します。なお、式 中の各バイトは、独立した符号なしの8ビット数として扱います。 Checksum = DIAG STAT. Bits/15:8/+ DIAG STAT. Bits/7:0/+ X DELTANG LOW, Bits [15:8] + X DELTANG LOW,

Bits[7:0] + X\_DELTANG\_OUT, Bits[15:8] +

X\_DELTANG\_OUT, Bits[7:0]+

Y\_DELTANG\_LOW, Bits[15:8] + Y\_DELTANG\_LOW, Bits[7:0]+

Y\_DELTANG\_OUT, Bits[15:8] + Y\_DELTANG\_OUT, Bits[7:0] + Z\_DELTANG\_LOW, Bits[15:8] + Z\_DELTANG\_LOW, Bits[7:0]+

Z\_DELTANG\_OUT, Bits[15:8] + Z\_DELTANG\_OUT, Bits[7:0]  $+ X_DELTVEL_LOW$ ,  $Bits[15:8] + X_DELTVEL_LOW$ , Bits[7:0]+

X DELTVEL OUT, Bits[15:8] + X DELTVEL OUT, Bits[7:0] + Y\_DELTVEL\_LOW, Bits[15:8] + Y\_DELTVEL\_LOW, Bits[7:0]+

Y DELTVEL OUT, Bits[15:8] + Y DELTVEL OUT, Bits[7:0] + Z\_DELTVEL\_LOW, Bits[15:8] + Z\_DELTVEL\_LOW, Bits[7:0] + Z DELTVEL OUT, Bits[15:8] + Z DELTVEL OUT, Bits[7:0]+

 $TEMP\_OUT$ ,  $Bits[15:8] + TEMP\_OUT$ , Bits[7:0] +DATA\_CNTR, Bits[15:8] + DATA\_CNTR, Bits[7:0]

-21/42Rev. 0

# 遅延

表 8 に、FILT\_CTRL(表 101 参照)および DEC\_RATE(表 109 参照)レジスタを工場出荷時の設定にして ADIS16507 を動作させたときの各慣性センサーの群遅延を示します。

表 8. フィルタ処理なしの群遅延

Inertial Sensor	Group Delay (ms) <sup>1</sup>
Accelerometer	1.57
Gyroscope (X-Axis)	1.51
Gyroscope (Y-Axis)	1.51
Gyroscope (Z-Axis)	1.29

1 ここで、遅延は、動き(直線加速度または回転角速度、あるいはその両方)があってから、動きを表すデータが出力データ・レジスタで利用可能になるまでの時間を表します。

FILT\_CTRL レジスタが 0 でない場合、群遅延がバートレット・ウィンドウ・フィルタに与える影響は(サンプル・サイクル単位で)N に等しくなります(表 102 参照)。DEC\_RATE レジスタが 0 でない場合、群遅延がデシメーション・フィルタに与える影響は(サンプル・サイクル単位で)D + 1 を 2 で割った値に等しくなります(表 110 参照)。

#### データ・アクイジション

合計遅延は、群遅延とデータ・アクイジション・タイムの和に等しくなります。データ・アクイジション・タイムは、システム・プロセッサが ADIS16507 の出力データ・レジスタからデータを読み出すのにかかる時間を表します。例えば、バースト読出し機能を 1 MHz の SCLK レートで使用する場合、データ・アクイジション・タイムは  $176 \mu s$  (11 セグメント×16SCLK/セグメント× $1 \mu s$ /SCLK) です。

# デバイスの設定

各設定レジスタは 16 ビット (2 バイト) で構成されます。ビット [7:0] には下位バイトが格納され、ビット [15:8] には上位バイトが格納されます。各バイトには、ユーザ・レジスタ・マップ内の固有アドレスが割り当てられます(表 9 参照)。レジスタの内容を更新するには、先に下位バイト、次に上位バイトのシーケンスで書き込む必要があります。レジスタに新しいデータ・バイトを書き込む SPI コマンドのコーディングは、書込みビット (R/W=1)、バイトのアドレス([A6:A0])、その位置に書き込む新しいデータ([DC7:DC0])の 3 つの部分で構成されます(図 41 参照)。FILT\_CTRL レジスタに 0x0004 を書き込むコーディング例を図 47 に示します(表 102

参照)。図 47 では、0xDC04 コマンドによって 0x04 がアドレス 0x5C(下位バイト)に書き込まれ、0xDD00 コマンドによって 0x00 がアドレス 0x5D(上位バイト)に書き込まれています。




図 47. FILT\_CTRL に 0x0004 を書き込むための SPI シーケンス

# メモリ構造

ADIS16507 のメモリ構造の機能図を図 48 に示します。フラッ シュ・メモリ・バンクは、動作コード、ユニット固有のキャリ ブレーション係数、ユーザ設定値などで構成されます。初期化 (電力投入時またはリセット復帰時) 中に、この情報がフラッ シュ・メモリからスタティック・ランダム・アクセス・メモリ (SRAM) にロードされます。これにより、SPI ポートを介した レジスタへのアクセスを含むすべての通常動作がサポートされ ます。SPI を使用して設定レジスタに書込みを行うことで、レ ジスタの SRAM 位置指定は更新されますが、フラッシュ・メモ リ・バンク内のレジスタの設定は自動的には更新されません。 手動のフラッシュ・メモリ更新コマンド(GLOB\_CMD レジス タのビット 3、表 114 を参照) は、これらのすべての設定を一 度にフラッシュ・メモリ・バンクに保存できる便利な方法です。 表9の「フラッシュ・バックアップ」の列の「yes」は、フラッ シュ・メモリ・バンクへの保存をサポートするレジスタを示し ています。




図 48. SRAM とフラッシュ・メモリの図

Rev. 0 — 22/42 —

# ユーザ・レジスタのメモリ・マップ

表 9. ユーザ・レジスタのメモリ・マップ (N/A は該当しないことを示します)

		フラッシュ・			
名前	R/W	バックアップ	アドレス	デフォルト	レジスタの説明
Reserved	N/A	N/A	0x00, 0x01	N/A	予備
DIAG_STAT	R	No	0x02, 0x03	0x0000	出力、システム・エラー・フラグ
X_GYRO_LOW	R	No	0x04, 0x05	N/A	出力、x軸ジャイロ・センサー、下位ワード
X_GYRO_OUT	R	No	0x06, 0x07	N/A	出力、x軸ジャイロ・センサー、上位ワード
Y_GYRO_LOW	R	No	0x08, 0x09	N/A	出力、y軸ジャイロ・センサー、下位ワード
Y_GYRO_OUT	R	No	0x0A, 0x0B	N/A	出力、y軸ジャイロ・センサー、上位ワード
$Z_{GYRO\_LOW}$	R	No	0x0C, 0x0D	N/A	出力、z軸ジャイロ・センサー、下位ワード
$Z_{GYRO_{OUT}}$	R	No	0x0E, 0x0F	N/A	出力、z軸ジャイロ・センサー、上位ワード
$X\_ACCL\_LOW$	R	No	0x10, 0x11	N/A	出力、x軸加速度センサー、下位ワード
$X\_ACCL\_OUT$	R	No	0x12, 0x13	N/A	出力、x軸加速度センサー、上位ワード
$Y\_ACCL\_LOW$	R	No	0x14, 0x15	N/A	出力、y軸加速度センサー、下位ワード
$Y\_ACCL\_OUT$	R	No	0x16, 0x17	N/A	出力、y軸加速度センサー、上位ワード
$Z\_ACCL\_LOW$	R	No	0x18, 0x19	N/A	出力、z軸加速度センサー、下位ワード
$Z\_ACCL\_OUT$	$\mathbf{R}$	No	0x1A, 0x1B	N/A	出力、z軸加速度センサー、上位ワード
TEMP_OUT	R	No	0x1C, 0x1D	N/A	出力、温度
TIME_STAMP	R	No	0x1E, 0x1F	N/A	出力、タイム・スタンプ
Reserved	N/A	N/A	0x20, 0x21	N/A	予備
DATA_CNTR	R	No	0x22, 0x23	N/A	新データ・カウンタ
X_DELTANG_LOW	R	No	0x24, 0x25	N/A	出力、x軸角度変化、下位ワード
X_DELTANG_OUT	R	No	0x26, 0x27	N/A	出力、x軸角度変化、上位ワード
Y_DELTANG_LOW	R	No	0x28, 0x29	N/A	出力、y軸角度変化、下位ワード
Y_DELTANG_OUT	R	No	0x2A, 0x2B	N/A	出力、y軸角度変化、上位ワード
Z_DELTANG_LOW	R	No	0x2C, 0x2D	N/A	出力、z軸角度変化、下位ワード
Z_DELTANG_OUT	R	No	0x2E, 0x2F	N/A	出力、z軸角度変化、上位ワード
X_DELTVEL_LOW	R	No	0x30, 0x31	N/A	出力、x軸速度変化、下位ワード
X_DELTVEL_OUT	R	No	0x32, 0x33	N/A	出力、x軸速度変化、上位ワード
Y_DELTVEL_LOW	R	No	0x34, 0x35	N/A	出力、y軸速度変化、下位ワード
Y_DELTVEL_OUT	R	No	0x36, 0x37	N/A	出力、y軸速度変化、上位ワード
Z_DELTVEL_LOW	R	No	0x38, 0x39	N/A	出力、z軸速度変化、下位ワード
Z_DELTVEL_OUT	R	No	0x3A, 0x3B	N/A	出力、z軸速度変化、上位ワード
Reserved	N/A	N/A	0x3C to 0x3F	N/A	予備
XG_BIAS_LOW	R/W	Yes	0x40, 0x41	0x0000	キャリブレーション、オフセット、ジャイロ・センサー、 x 軸、下位ワード
XG_BIAS_HIGH	R/W	Yes	0x42, 0x43	0x0000	キャリブレーション、オフセット、ジャイロ・センサー、 x軸、上位ワード
YG_BIAS_LOW	R/W	Yes	0x44, 0x45	0x0000	キャリブレーション、オフセット、ジャイロ・センサー、 y軸、下位ワード
YG_BIAS_HIGH	R/W	Yes	0x46, 0x47	0x0000	キャリブレーション、オフセット、ジャイロ・センサー、 v軸、上位ワード
ZG_BIAS_LOW	R/W	Yes	0x48, 0x49	0x0000	キャリブレーション、オフセット、ジャイロ・センサー、 z軸、下位ワード
ZG_BIAS_HIGH	R/W	Yes	0x4A, 0x4B	0x0000	を知、「位ソート」 キャリブレーション、オフセット、ジャイロ・センサー、 な軸、上位ワード
XA_BIAS_LOW	R/W	Yes	0x4C, 0x4D	0x0000	z 軸、上位ソート キャリブレーション、オフセット、加速度センサー、x 軸、 下位ワード
XA_BIAS_HIGH	R/W	Yes	0x4E, 0x4F	0x0000	ト位ソート キャリブレーション、オフセット、加速度センサー、x 軸、 上位ワード
YA_BIAS_LOW	R/W	Yes	0x50, 0x51	0x0000	<u>上</u> 位ソート   キャリブレーション、オフセット、加速度センサー、y 軸、   下位ワード

Rev. 0 — 23/42 —

		フラッシュ・			
名前	R/W	バックアップ	アドレス	デフォルト	レジスタの説明
YA_BIAS_HIGH	R/W	Yes	0x52, 0x53	0x0000	キャリブレーション、オフセット、加速度センサー、y軸、 上位ワード
ZA_BIAS_LOW	R/W	Yes	0x54, 0x55	0x0000	キャリブレーション、オフセット、加速度センサー、z軸、 下位ワード
ZA_BIAS_HIGH	R/W	Yes	0x56, 0x57	0x0000	キャリブレーション、オフセット、加速度センサー、z軸、 上位ワード
Reserved	N/A	N/A	0x58 to 0x5B	N/A	予備
FILT_CTRL	R/W	Yes	0x5C, 0x5D	0x0000	制御、バートレット・ウィンドウ FIR(有限インパルス応 答)フィルタ
RANG_MDL	R	No	0x5E, 0x5F	N/A1	測定範囲(モデル固有)識別子
$MSC\_CTRL$	R/W	Yes	0x60, 0x61	0x00C1	制御、入出力およびその他各種オプション
UP_SCALE	R/W	Yes	0x62, 0x63	0x07D0	制御、入力クロックのスケール・ファクタ、スケーリング同 期モード
DEC_RATE	R/W	Yes	0x64, 0x65	0x0000	制御、デシメーション・フィルタ(出力データ・レート)
Reserved	N/A	N/A	0x66, 0x67	N/A	予備
$GLOB\_CMD$	W	No	0x68, 0x69	N/A	制御、グローバル・コマンド
Reserved	N/A	N/A	0x6A to 0x6B	N/A	予備
$FIRM_REV$	R	No	0x6C, 0x6D	N/A	ID、ファームウェア・レビジョン
FIRM_DM	R	No	0x6E, 0x6F	N/A	ID、日付コード、日および月
FIRM_Y	R	No	0x70, 0x71	N/A	ID、日付コード、年
PROD_ID	R	No	0x72, 0x73	0x407B	ID、デバイス番号(0x407B = 16,507(10 進数))
SERIAL_NUM	R	No	0x74, 0x75	N/A	ID、シリアル番号
$USER\_SCR\_1$	R/W	Yes	0x76, 0x77	N/A	ユーザ・スクラッチ・レジスタ 1
${\tt USER\_SCR\_2}$	R/W	Yes	0x78, 0x79	N/A	ユーザ・スクラッチ・レジスタ 2
$USER\_SCR\_3$	R/W	Yes	0x7A, 0x7B	N/A	ユーザ・スクラッチ・レジスタ 3
FLSHCNT_LOW	R	No	0x7C, 0x7D	N/A	出力、フラッシュ・メモリ書込みサイクル・カウンタ、下位 バイト
FLSHCNT_HIGH	R	No	0x7E, 0x7E	N/A	出力、フラッシュ・メモリ書込みサイクル・カウンタ、上位 バイト

<sup>「</sup>このレジスタのモデル固有のデフォルト値については、表 103 を参照してください。

Rev. 0 — 24/42 —

# ユーザ・レジスタ定義

# ステータス/エラー・フラグ・インジケータ (DIAG\_STAT)

表 10. DIAG\_STAT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x02, 0x03	0x0000	R	No

# 表 11. DIAG\_STAT のビット割り当て

ビット	説明
7	予備。  クロック・エラー。「1」は、内部データ・サンプリング・クロック(fsm、図 31 参照)が外部クロックと同期していないことを示します。スケーリング同期モード(MSC_CTRL レジスタのビット [3:2] = 10、表 106 参照)を使用している場合にのみ適用されます。このエラーが発生した場合、適切な範囲内で動作するようにSYNC ピンのクロック信号の周波数を調整してくださ
6	い。  メモリ故障。「1」は、フラッシュ・メモリ・テスト (GLOB_CMD レジスタのビット 4、表 114 参照) が不合格だったことを示します。このテストには、現在のフラッシュ・メモリの巡回冗長検査(CRC)の計算と同じメモリの場所の初期プログラミング時(生成プロセス中)の CRC 計算との比較が含まれます。このエラーが発生した場合、同じテストを繰り返します。それでもエラーが続く場合は、ADIS16507 デバイスを交換してく
5	ださい。 センサー故障。「1」は、セルフ・テスト(GLOB_CMD)
	レジスタのビット 2、表 114 参照) の結果、少なくとも 1 つのセンサーが故障していることを示します。このエラーが発生した場合、同じテストを繰り返します。それでもエラーが続く場合は ADIS16507 を交換してください。このテストの実行中にデバイスを動かすと、誤って故障と判定される場合があります。
4	スタンバイ・モード。「1」は、 $VDD$ と $GND$ 間の電圧が $2.8V$ 未満であることを示します。これはデータ処理が停止する原因となります。 $VDD$ が $250ms$ の間 $2.8V$ 以上を維持すると、 $ADIS16507$ は再初期化され、再びデータ生成を開始します。
3	SPI 通信エラー。「1」は、SCLK サイクルの合計数が 16 の整数倍でないことを示します。このエラーが発生 した場合、その前の通信シーケンスを繰り返します。そ れでもエラーが続く場合、ADIS16507 がサポートして いるシステムからの SPI 信号が弱い可能性があります。
2	フラッシュ・メモリ更新の故障。「1」は、最後に行ったフラッシュ・メモリの更新(GLOB_CMD レジスタのビット3、表 114 参照)が失敗したことを示します。このエラーが発生した場合、VDDが3V以上であることを確認し、更新を繰り返してみます。それでもエラーが続く場合はADIS16507を交換してください。
1	データパス・オーバーラン。「1」は、データパスの 1 つがオーバーラン状態になっていることを示します。このエラーが発生した場合、 $\overline{\text{RST}}$ ピン(表 $5$ のピン $\overline{\text{F3}}$ 参照)または $\overline{\text{GLOB\_CMD}}$ レジスタのビット $\overline{\text{7}}$ (表 $\overline{\text{114}}$ 参照)を使用してリセットを開始します。
0	予備。

DIAG\_STAT レジスタ (表 10 および表 11 参照) には、ADIS16507 の完全性と動作を監視するためのエラー・フラグが用意されています。このレジスタを読み出すと、レジスタの全ビットが 0 になります。DIAG\_STAT のエラー・フラグはスティッキーです。すなわち、フラグが 1 になると、読出し要求によってそのフラグがクリアされるまで 1 を維持します。エラー状態が続く場合は、そのフラグ(ビット)が自動的にアラーム値である 1 に戻ります。

# ジャイロ・センサーのデータ

ADIS16507 のジャイロ・センサーは、3 本の直交軸 (x、y、z) 回りの回転角速度を測定します。ジャイロ・センサーの各軸の方向と、各軸の測定値が正の応答となる回転方向を図 49 に示します。




図 49. ジャイロ・センサーの軸と極性の割り当て

各ジャイロ・センサーには 2 つの出力データ・レジスタがあります。x 軸ジャイロ・センサー測定において、これら 2 つのレジスタを組み合わせて 32 ビットの 2 の補数データ・フォーマットを構成する方法を、図 50 に示します。このフォーマットはy 軸とz 軸にもあてはまります。




図 50. ジャイロ・センサーの出力データ構造

# ジャイロ・センサーの測定範囲/スケール・ファクタ

表 12 に、ADIS16507 の各モデルの角速度(ジャイロ・センサー) 測定の範囲とスケール・ファクタを示します。

表 12. ジャイロ・センサーの測定範囲とスケール・ファクタ

Model	Range, $\pm \omega_{\text{MAX}}$ (°/sec)	Scale Factor, K <sub>G</sub> (°/sec/LSB)
ADIS16507-1BMLZ	$\pm 125$	0.00625
ADIS16507-2BMLZ	$\pm 500$	0.025
ADIS16507-3BMLZ	$\pm 2000$	0.1

Rev. 0 — 25/42 —

# ジャイロ・センサーのデータ・フォーマット

表 13 と表 14 に、16 ビットと 32 ビットの回転速度データのフォーマットを示す様々な数値の例を示します。

表 13. 16 ビット・ジャイロ・センサー・データのフォーマット 例

Rotation Rate	Decimal	Hex	Binary
+ <sub>OMAX</sub>	+20,000	0x4E20	0100 1110 0010 0000
$+2~{ m K}_{ m G}$	+2	0x0002	0000 0000 0000 0010
$+K_{G}$	+1	0x0001	0000 0000 0000 0001
0°/sec	0	0x0000	0000 0000 0000 0000
$-\mathbf{K}_{\mathrm{G}}$	-1	0xFFFF	1111 1111 1111 1111
$-2~{ m K}_{ m G}$	-2	0xFFFE	1111 1111 1111 1110
$-\omega_{ ext{MAX}}$	-20,000	0xB1E0	1011 0001 1110 0000

表 14. 32 ビット・ジャイロ・センサー・データのフォーマット 例

	1	I
Rotation Rate (°/sec)	Decimal	Hex
+ω <sub>MAX</sub>	+1,310,720,000	0x4E200000
$+{ m K}_{ m G}/2^{15}$	+2	0x00000002
$+{ m K}_{ m G}/2^{16}$	+1	0x00000001
0	0	0x0000000
$-\mathrm{K}_\mathrm{G}$ / $2^{16}$	-1	0xFFFFFFFF
$-{ m K}_{ m G}$ /215	-2	0xFFFFFFFE
$-\omega_{ ext{MAX}}$	-1,310,720,000	0xB1E00000

# x 軸ジャイロ・センサー(X\_GYRO\_LOW および X\_GYRO\_OUT)

表 15. X\_GYRO\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x04, 0x05	Not applicable	R	No

# 表 16. X\_GYRO\_LOW のビット定義

ビット	説明
[15:0]	x軸ジャイロ・センサー・データ、追加分解能ビット

# 表 17. X\_GYRO\_OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x06, 0x07	Not applicable	R	No

# 表 18. X\_GYRO\_OUT のビット定義

ビット	説明
[15:0]	x 軸ジャイロ・センサー・データ、上位ワード、2 の補
	数、0°/sec = $0x0000$ 、 $1LSB = K_G$ (表 $12 O K_G$ を参照)

 $X_GYRO_LOW$  レジスタ (表 15 および表 16 参照) と  $X_GYRO_OUT$  レジスタ (表 17 および表 18 参照) には、x 軸 のジャイロ・センサー・データが格納されます。

# y 軸ジャイロ・センサー(Y\_GYRO\_LOW および Y\_GYRO\_OUT)

表 19. Y\_GYRO\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x08, 0x09	Not applicable	R	No

# 表 20. Y\_GYRO\_LOW のビット定義

ビット	説明
[15:0]	y軸ジャイロ・センサー・データ、追加分解能ビット

# 表 21. Y GYRO OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x0A, 0x0B	Not applicable	R	No

# 表 22. Y\_GYRO\_OUT のビット定義

ビット	説明
[15:0]	y軸ジャイロ・センサー・データ、上位ワード、2の補
	数、0°/sec = $0$ x0000、 $1$ LSB = $K_G$ (表 $12$ の $K_G$ を参照)

 $Y_GYRO_LOW$  レジスタ (表 19 および表 20 参照) と  $Y_GYRO_OUT$  レジスタ (表 21 および表 22 参照) には、y 軸 のジャイロ・センサー・データが格納されます。

# z 軸ジャイロ・センサー(Z\_GYRO\_LOW および Z\_GYRO\_OUT)

表 23. Z\_GYRO\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x0C, 0x0D	Not applicable	R	No

# 表 24. Z\_GYRO\_LOW のビット定義

ビット	説明	
[15:0]	Z軸ジャイロ・センサー・データ、	追加分解能ビット

# 表 25. Z\_GYRO\_OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x0E, 0x0F	Not applicable	R	No

# 表 26. Z\_GYRO\_OUT のビット定義

ビット	説明
[15:0]	z軸ジャイロ・センサー・データ、上位ワード、2の補
	数、0°/sec = 0x0000、1LSB = K <sub>G</sub> (表 12 の K <sub>G</sub> を参照)

 $Z_{GYRO\_LOW}$  レジスタ (表 23 および表 24 参照) と  $Z_{GYRO\_OUT}$  レジスタ (表 25 および表 26 参照) には、z 軸 のジャイロ・センサー・データが格納されます。

Rev. 0 — 26/42 —

# 加速度データ

ADIS16507 の加速度センサーは、ジャイロ・センサーの回転軸 (x, y, z) と同じ定義の 3 本の直交軸に沿った動的加速度と静的加速度(重力に対する応答)の両方を測定します。加速度センサーの各軸の方向と、各軸の測定値が正の応答となる加速度の方向を図 51 に示します。




図 51. 加速度センサーの軸と極性の割り当て

各加速度センサーには 2 つの出力データ・レジスタがあります。 x 軸加速度センサー測定において、これら 2 つのレジスタを組み合わせて 32 ビットの 2 の補数データ・フォーマットを構成する方法を、図 52 に示します。このフォーマットは y 軸と z 軸にもあてはまります。




図 52.加速度センサーの出力データ構造

#### 加速度センサーの分解能

表 27 と表 28 に、16 ビットと 32 ビットの直線加速度データの フォーマットを示す様々な数値の例を示します。

表 27.16 ビット加速度センサー・データのフォーマット例

Acceleration	Dec	Hex	Binary
+392 m/sec <sup>2</sup>	+32,000	0x7D00	0111 1101 0000 0000
$+24.5/2^{15} \text{ mm/sec}^2$	+2	0x0002	0000 0000 0000 0010
$+12.3/2^{16} \text{ mm/sec}^2$	+1	0x0001	0000 0000 0000 0001
0	0	0x0000	0000 0000 0000 0000
$-12.3/2^{16} \text{ mm/sec}^2$	-1	0xFFFF	1111 1111 1111 1111
$-24.5/2^{15} \text{ mm/sec}^2$	-2	0xFFFE	1111 1111 1111 1110
-392 m/sec <sup>2</sup>	-32,000	0x8300	1000 0011 0000 0000

表 28.32 ビット加速度センサー・データのフォーマット例

Acceleration	Decimal	Hex
+392 m/sec <sup>2</sup>	+2,097,152,000	0x7D000000
$+24.5/2^{15} \text{ mm/sec}^2$	+2	0x00000002
$+12.3/2^{16} \text{ mm/sec}^2$	+1	0x00000001
0	0	0x00000000
$-12.3/2^{16} \ \mathrm{mm/sec^2}$	-1	0xFFFFFFFF
$-24.5/2^{15} \text{ mm/sec}^2$	-2	0xFFFFFFFE
$-392 \text{ m/sec}^2$	-2,097,152,000	0x83000000

# x 軸加速度センサー(X\_ACCL\_LOW および X ACCL OUT)

#### 表 29. X\_ACCL\_LOW のレジスタ定義

Addresses Default		Access	Flash Backup
0x10, 0x11	Not applicable	R	No

# 表 30. X\_ACCL\_LOW のビット定義

ビット	説明
[15:0]	x軸加速度センサー・データ、追加分解能ビット

# 表 31. X ACCL OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x12, 0x13	Not applicable	R	No

# 表 32. X\_ACCL\_OUT のビット定義

ビット	説明
[15:0]	x 軸加速度センサー・データ、上位ワード、2 の補数、 範囲±78.3m/sec <sup>2</sup> 、0m/sec <sup>2</sup> = 0x0000、 1LSB = 12.25 mm/sec <sup>2</sup>

 $X_ACCL_LOW$  レジスタ (表 29 および表 30 参照) と  $X_ACCL_LOW$  レジスタ (表 31 および表 32 参照) には、x 軸 の加速度センサー・データが格納されます。

# y 軸加速度センサー(Y\_ACCL\_LOW および Y\_ACCL\_OUT)

# 表 33. Y\_ACCL\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x14, 0x15	Not applicable	R	No

# 表 34. Y\_ACCL\_LOW のビット定義

ビット	説明
[15:0]	y軸加速度センサー・データ、追加分解能ビット

# 表 35. Y ACCL OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x16, 0x17	Not applicable	R	No

#### 表 36. Y\_ACCL\_OUT のビット定義

ビット	
[15:0]	y 軸加速度センサー・データ、上位ワード、2 の補数、 範囲 $\pm$ 78.3m/sec $^2$ 、0m/sec $^2$ = 0x0000、 1LSB = 12.25 mm/sec $^2$

 $Y\_ACCL\_LOW$  レジスタ (表 33 および表 34 参照) と  $Y\_ACCL\_OUT$  レジスタ (表 35 および表 36 参照) には、y 軸 の加速度センサー・データが格納されます。

Rev. 0 — 27/42 —

# z 軸加速度センサー(Z\_ACCL\_LOW および Z\_ACCL\_OUT)

# 表 37. Z\_ACCL\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x18, 0x19	Not applicable	R	No

#### 表 38. Z ACCL LOW のビット定義

ビット	説明
[15:0]	z軸加速度センサー・データ、追加分解能ビット

#### 表 39. Z\_ACCL\_OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x1A, 0x1B	Not applicable	R	No

# 表 40. Z\_ACCL\_OUT のビット定義

ビット	説明
[15:0]	z 軸加速度センサー・データ、上位ワード、2 の補数、 範囲±78.3m/sec²、0m/sec² = 0x0000、 1LSB = 12.25 mm/sec²

 $Z_ACCL_LOW$  レジスタ (表 37 および表 38 参照) と  $Z_ACCL_OUT$  レジスタ (表 39 および表 40 参照) には、z 軸 の加速度センサー・データが格納されます。

#### 内部温度(TEMP\_OUT)

# 表 41. TEMP\_OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x1C, 0x1D	Not applicable	R	No

# 表 42. TEMP\_OUT のビット定義

ビット	説明
[15:0]	温度データ、2の補数、1LSB = 0.1°C、0°C = 0x0000

TEMP\_OUT レジスタ (表 41 および表 42 参照) には、ADIS16507 の内部温度の大まかな測定値がセットされています。このデータは、温度環境の相対的な変化を監視するのに極めて有効です。

# 表 43. TEMP\_OUT のデータ・フォーマット例

Temperature (°C)	Decimal	Hex	Binary
+105	+1050	0x041A	0000 0100 0001 1010
+25	+250	0x00FA	0000 0000 1111 1010
+0.2	+2	0x0002	0000 0000 0000 0010
+0.1	+1	0x0001	0000 0000 0000 0001
+0	0	0x0000	0000 0000 0000 0000
+0.1	-1	0xFFFF	1111 1111 1111 1111
+0.2	-2	0xFFFE	1111 1111 1111 1110
-40	-400	0xFE70	1111 1110 0111 0000

# タイム・スタンプ (TIME\_STAMP)

# 表 44. TIME STAMP のレジスタ定義

Addresses	Default	Access	Flash Backup
0x1E, 0x1F	Not applicable	R	No

#### 表 45. TIME STAMP のビット定義

ビット	
[15:0]	SYNC ピンの最後のパルスからの時間、オフセット・バ
	イナリ・フォーマット、1LSB = 49.02μs

TIME\_STAMP レジスタ(表 44 および表 45 参照)は、スケーリング同期モード(MSC\_CTRL レジスタのビット [3:2] = 10、表 106 参照)と共に機能します。TIME\_STAMP の 16 ビット数には、SYNC ピンのクロック信号の最後のエッジに関連する各データ更新において、最新のサンプルに関連付けられる時間が格納されます。例えば、UP\_SCALE レジスタ(表 108 参照)の値がスケール・ファクタ 20 を示し、DEC\_RATE = 0、外部 SYNC レート = 100Hz である場合、タイム・スタンプ・シーケンスは、0LSB、10LSB、20LSB、30LSB、40LSB、50LSB、61LSB、71LSB、…、と続き、20 番目のサンプルは193LSB となります。つまり、最初の SYNC エッジからの時間は、0 $\mu$ s、490 $\mu$ s、…、9460 $\mu$ s となります。

# データ更新カウンタ (DATA\_CNTR)

# 表 46. DATA\_CNTR のレジスタ定義

Addresses	Default	Access	Flash Backup
0x22, 0x23	Not applicable	R	No

# 表 47. DATA CNTR のビット定義

ビット	説明
[15:0]	データ更新カウンタ、オフセット・バイナリ・フォー
	マット

ADIS16507 がパワー・オン・シーケンス中またはリセット・コマンドからの復帰中の場合、DATA\_CNTR (表 46 および表 47 参照)は、0x0000 の値から始まり、出力レジスタに新たなデータがロードされるたびにインクリメントします。DATA\_CNTRの値が 0xFFFF に達した場合、次のデータ更新で 0x0000 に戻り、引き続き出力レジスタに新たなデータがロードされるたびにインクリメントします。

Rev. 0 — 28/42 —

# 角度変化

各軸 (x, y, z) 周りの回転角速度 (ジャイロ・センサー) の測定値に加えて、ADIS16507 は角度変化の測定値も出力します。 これはサンプル更新ごとの角度変位を計算したものです。




図 53. 角度変化の軸と極性割り当て

角度変化出力はジャイロ・センサー測定値の積分値を表わし、3つの軸すべてについて以下の式を使用します (示したのは x 軸回りの式)。

$$\Delta\theta_{x,nD} = \frac{1}{2 \times f_{s}} \times \sum_{d=0}^{D-1} \left(\omega_{x,nD+d} + \omega_{x,nD+d-1}\right)$$

ナンで

Dはデシメーション・レート(DEC\_RATE + 1、表 110 参照)、 $f_8$ はサンプル・レート、

dは総和公式の増分変数、

 $\omega x$ はx軸回りの回転速度(ジャイロ・センサー)、

nはデシメーション・フィルタ前のサンプル時間です。

内部サンプル・クロックを使用する場合、 $f_S$  の公称値は 2000SPS です。この測定の精度を向上させるには、DR ピンのデータ・レディ信号を使用して内部サンプル・レート ( $f_S$ ) を 測定し ( $DEC_RATE = 0x0000$ 、表 109 参照)、このデータ・レディ周波数で(角度変化出力レジスタからの)角度変化結果を割り、それに 2000 を掛けます。角度変化測定時は、各軸につき 2 つの出力データ・レジスタを使用します。x 軸角度変化測定において、これら 2 つのレジスタを組み合わせて 32 ビットの 2 の補数データ・フォーマットを構成する方法を、図 54 に示します。このフォーマットは y 軸と z 軸にもあてはまります。




図 54. 角度変化出力のデータ構造

# 角度変化の測定範囲

表 48 に、ADIS16507 の各モデルの測定範囲とスケール・ファ クタを示します。

表 48. 角度変化の測定範囲とスケール・ファクタ

Model	Measurement Range, Δθ <sub>MAX</sub> (°)
ADIS16507-1BMLZ	$\pm 360$
ADIS16507-2BMLZ	$\pm 720$
${\rm ADIS16507\text{-}3BMLZ}$	$\pm 2160$

# x 軸角度変化(X\_DELTANG\_LOW および X\_DELTANG\_OUT)

表 49. X\_DELTANG\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x24, 0x25	Not applicable	R	No

# 表 50. X\_DELTANG\_LOW のビット定義

ビット	説明
[15:0]	X軸角度変化データ、下位ワード

# 表 51. X DELTANG OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x26, 0x27	Not applicable	R	No

# 表 52. X\_DELTANG\_OUT のビット定義

ビット	説明
[15:0]	x 軸角度変化データ、2 の補数、0° = 0x0000、1LSB =
	$\Delta \theta_{ ext{MAX}}/2^{15}$ ( $\Delta \theta_{ ext{MAX}}$ については表 $48$ 参照)

X\_DELTANG\_LOW レジスタ (表 49 および表 50 参照) と X\_DELTANG\_OUT レジスタ (表 51 および表 52 参照) には、x 軸の角度変化データが格納されます。

# y 軸角度変化(Y\_DELTANG\_LOW および Y\_DELTANG\_OUT)

表 53. Y\_DELTANG\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x28, 0x29	Not applicable	R	No

# 表 54. Y\_DELTANG\_LOW のビット定義

ビット	説明
[15:0]	Y軸角度変化データ、下位ワード

# 表 55. Y\_DELTANG\_OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x2A, 0x2B	Not applicable	R	No

#### 表 56. Y DELTANG OUT のビット定義

ビット	説明
[15:0]	$y$ 軸角度変化データ、 $2$ の補数、 $0^\circ$ = $0x0000$ 、 $1LSB$ = $\Delta\theta_{MAX}/2^{15}$ ( $\Delta\theta_{MAX}$ については表 $48$ 参照)

**Y\_DELTANG\_LOW** レジスタ (表 53 および表 54 参照) と **Y\_DELTANG\_OUT** レジスタ (表 55 および表 56 参照) には、 y 軸の角度変化データが格納されます。

Rev. 0 — 29/42 —

# z 軸角度変化(Z\_DELTANG\_LOW および Z\_DELTANG\_OUT)

表 57. Z DELTANG LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x2C, 0x2D	Not applicable	R	No

# 表 58. Z DELTANG LOW のビット定義

ビット	説明
[15:0]	Z軸角度変化データ、下位ワード

#### 表 59. Z\_DELTANG\_OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x2E, 0x2F	Not applicable	R	No

# 表 60. Z\_DELTANG\_OUT のビット定義

ビット	説明
[15:0]	z 軸角度変化データ、2 の補数、0° = 0x0000、1LSB =
	$\Delta  heta_{ ext{MAX}}/2^{15}$ ( $\Delta  heta_{ ext{MAX}}$ については表 $48$ 参照)

Z\_DELTANG\_LOW レジスタ (表 57 および表 58 参照) と Z\_DELTANG\_OUT レジスタ (表 59 および表 60 参照) には、z 軸の角度変化データが格納されます。

#### 角度変化の分解能

表 61 と表 62 に、16 ビットと 32 ビットの角度変化データのフォーマットを示す様々な数値の例を示します。

表 61. 16 ビット角度変化データのフォーマット例

Delta Angle (°)	Decimal	Hex	Binary
$\Delta  heta_{ ext{MAX}}  imes (2^{15} - 1)/2^{15}$	+32,767	0x7FFF	0111 1111 1110 1111
+ $\Delta\theta_{ m MAX}/2^{14}$	+2	0x0002	0000 0000 0000 0010
$+\Delta\theta_{ m MAX}/2^{15}$	+1	0x0001	0000 0000 0000 0001
0	0	0x0000	0000 0000 0000 0000
$-\Delta  heta_{ ext{MAX}}/2^{15}$	-1	0xFFFF	1111 1111 1111 1111
$-\Delta \theta_{ ext{MAX}}/2^{14}$	-2	0xFFFE	1111 1111 1111 1110
$-\Delta \theta_{ m MAX}$	-32,768	0x8000	1000 0000 0000 0000

表 62.32 ビット角度変化データのフォーマット例

Delta Angle (°)	Decimal	Hex
$+\Delta\theta_{ m MAX} imes (2^{31}-1)/2^{31}$	+2,147,483,647	0x7FFFFFFF
+ $\Delta \theta_{ m MAX}/2^{30}$	+2	0x00000002
+ $\Delta  heta_{ m MAX}/2^{31}$	+1	0x00000001
0	0	0x00000000
$-\Delta \theta_{ m MAX}/2^{31}$	-1	0xFFFFFFFF
$-\Delta  heta_{ m MAX}/2^{30}$	-2	0xFFFFFFFE
$-\Delta  heta_{ ext{MAX}}$	-2,147,483,648	0x80000000

# 速度変化

各軸(x、y、z)に沿った直線加速度の測定値に加えて、ADIS16507 はサンプル更新ごとの直線速度測定値の変化も計算します。




図 55. 速度変化の軸と極性割り当て

速度変化出力は加速度測定値の積分値を表し、3 つの軸すべて について以下の式を使用します(x 軸について例示)。

$$\Delta V_{x, nD} = \frac{1}{2 \times f_s} \times \sum_{d=0}^{D-1} \left( a_{x, nD+d} + a_{x, nD+d-1} \right)$$

ここで、

v lt v 軸

nはデシメーション・フィルタ前のサンプル時間、

Dはデシメーション・レート(DEC\_RATE + 1、表 110 参照)、 $f_S$ はサンプル・レート、

dは総和公式の増分変数、

axは x 軸加速度です。

内部サンプル・クロックを使用する場合、 $f_{\rm S}$  の公称値は 2000SPS です。この測定の精度を向上させるには、DR ピンのデータ・レディ信号を使用して内部サンプル・レート ( $f_{\rm S}$ ) を 測定し ( $DEC_{\rm RATE}=0x0000$ 、表 109 参照)、このデータ・レディ周波数で(角度変化出力レジスタからの)角度変化結果を割り、それに 2000 を掛けます。速度変化測定時は、各軸につき 2 つの出力データ・レジスタを使用します。x 軸の速度変化測定において、これら 2 つのレジスタを組み合わせて 32 ビットの 2 の補数データ・フォーマットを構成する方法を、図 56 に示します。このフォーマットは y 軸と z 軸にもあてはまります。




図 56. 速度変化出力のデータ構造

# x 軸速度変化(X\_DELTVEL\_LOW および X\_DELTVEL\_OUT)

#### 表 63. X DELTVEL LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x30, 0x31	Not applicable	R	No

# 表 64. X\_DELTVEL\_LOW のビット定義

ビット	説明
[15:0]	x 軸速度変化データ、追加分解能ビット

#### 表 65. X DELTVEL OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x32, 0x33	Not applicable	R	No

# 表 66. X\_DELTVEL\_OUT のビット定義

ビット	2777
[15:0]	x 軸速度変化データ、2 の補数、範囲±400 m/sec、 0m/sec = 0x0000、1LSB = +400 m/sec ÷ 2 <sup>15</sup> = ~+0.01221 m/sec
	$0 \text{m/sec} = 0 \text{x} 0 0 0 0$ , $1 \text{LSB} = +400 \text{ m/sec} \div 2^{15} =$
	~+0.01221 m/sec

X\_DELTVEL\_LOW レジスタ (表 63 および表 64 参照) と X\_DELTVEL\_OUT レジスタ (表 65 および表 66 参照) には、x 軸の速度変化データが格納されます。

# y 軸速度変化(Y\_DELTVEL\_LOW および Y\_DELTVEL\_OUT)

# 表 67. Y\_DELTVEL\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x34, 0x35	Not applicable	R	No

# 表 68. Y\_DELTVEL\_LOW のビット定義

ビット	説明
[15:0]	y軸速度変化データ、追加分解能ビット

# 表 69. Y\_DELTVEL\_OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x36, 0x37	Not applicable	R	No

# 表 70. Y\_DELTVEL\_OUT のビット定義

ビット	説明
[15:0]	y 軸速度変化データ、2の補数、範囲±400 m/sec、 0m/sec = 0x0000、1LSB = +400 m/sec ÷ 2 <sup>15</sup> = ~+0.01221 m/sec

Y\_DELTVEL\_LOW レジスタ (表 67 および表 68 参照) と Y\_DELTVEL\_OUT レジスタ (表 69 および表 70 参照) には、 y 軸の速度変化データが格納されます。

# z 軸速度変化(Z\_DELTVEL\_LOW および Z\_DELTVEL\_OUT)

#### 表 71. Z DELTVEL LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x38, 0x39	Not applicable	R	No

# 表 72. Z DELTVEL LOW のビット定義

ビット	説明
[15:0]	z軸速度変化データ、追加分解能ビット

# 表 73. Z\_DELTVEL\_OUT のレジスタ定義

Addresses	Default	Access	Flash Backup
0x3A, 0x3B	Not applicable	R	No

# 表 74. Z\_DELTVEL\_OUT のビット定義

ビット	説明
[15:0]	z 軸速度変化データ、2 の補数、範囲±400 m/sec、 0m/sec = 0x0000、1LSB = +400 m/sec ÷ 2 <sup>15</sup> =
	~+0.01221 m/sec

Z\_DELTVEL\_LOW レジスタ (表 71 および表 72 参照) と Z\_DELTVEL\_OUT レジスタ (表 73 および表 74 参照) には、z 軸の速度変化データが格納されます。

# 速度変化の分解能

表 75 と表 76 に、16 ビットと 32 ビットの速度変化データのフォーマットを示す様々な数値の例を示します。

#### 表 75. 16 ビット速度変化データのフォーマット例

Velocity (m/sec)	Decimal	Hex	Binary
$+400 \times (2^{15} - 1)/2^{15}$	+32,767	0x7FFF	0111 1111 1111 1111
+400/214	+2	0x0002	0000 0000 0000 0010
+400/215	+1	0x0001	0000 0000 0000 0001
0	0	0x0000	0000 0000 0000 0000
$-400/2^{15}$	-1	0xFFFF	1111 1111 1111 1111
$-400/2^{14}$	-2	0xFFFE	1111 1111 1111 1110
-400	-32,768	0x8000	1000 0000 0000 0000

# 表 76.32 ビット速度変化データのフォーマット例

- N. I. ''. ( )	I 5 · ·	
Velocity (m/sec)	Decimal	Hex
$+400 \times (2^{31} - 1)/2^{31}$	+2,147,483,647	0x7FFFFFFF
+400/230	+2	0x00000002
+400/231	+1	0x00000001
0	0	0x00000000
$-400/2^{31}$	-1	0xFFFFFFFF
$-400/2^{30}$	-2	0xFFFFFFE
-400	+2,147,483,648	0x80000000

Rev. 0 -31/42 -

# キャリブレーション

各慣性センサー(加速度センサーとジャイロ・センサー)のシグナル・チェーンには固有の補正式が使われていますが、これらの式は、 $-40^{\circ}$ C~ $+85^{\circ}$ C の温度範囲で個々の ADIS16507 に対し、バイアス、感度、アラインメント、直線加速度に対する応答(ジャイロ・センサー)、振動ポイント(加速センサーの位置)など広範な特性評価を行うことによって得られたものです。これらの補正式自体にはアクセスできませんが、ユーザ・アクセス可能なレジスタを通じて、各センサーのバイアスを個別に調整することができます。これらの補正係数は、工場で導出されたシグナル・チェーンの補正式にそのまま従っており、内部サンプル・クロック使用時には 2000Hz のレートで処理を行います。

# キャリブレーション、ジャイロ・センサーのバイアス (XG\_BIAS\_LOW および XG\_BIAS\_HIGH)

#### 表 77. XG BIAS LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x40, 0x41	0x0000	R/W	Yes

# 表 78. XG BIAS LOW のビット定義

ビット	
[15:0]	x軸ジャイロ・センサーのオフセット補正、下位ワード

#### 表 79. XG BIAS HIGH のレジスタ定義

Addresses	Default	Access	Flash Backup
0x42, 0x43	0x0000	R/W	Yes

# 表 80. XG\_BIAS\_HIGH のビット定義

ビット	説明
[15:0]	x軸ジャイロ・センサーのオフセット補正係数、 上位ワード

 $XG_BIAS_LOW$  レジスタ(表 77 および表 78 参照)と  $XG_BIAS_HIGH$  レジスタ(表 79 および表 80 参照)を組み合わせて、x 軸ジャイロ・センサーのバイアスを調整できます。表 13 のデータ・フォーマット例は  $XG_BIAS_HIGH$  レジスタにも適用され、表 14 のデータ・フォーマット例は、 $XG_BIAS_LOW$  レジスタと  $XG_BIAS_HIGH$  レジスタを組み合わせて得られる 32 ビット数に適用されます。これら 2 つのレジスタの組み合わせ方と x 軸ジャイロ・センサー測定への影響については、図 57 を参照してください。




図 57. ジャイロ・センサーのユーザ・キャリブレーション信号パス

# キャリブレーション、ジャイロ・センサーのバイアス (YG\_BIAS\_LOW および YG\_BIAS\_HIGH)

表 81. YG BIAS LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x44, 0x45	0x0000	R/W	Yes

#### 表 82. YG BIAS LOW のビット定義

ビット	説明
[15:0]	y軸ジャイロ・センサーのオフセット補正、下位ワード

#### 表 83. YG BIAS HIGH のレジスタ定義

Addresses	Default	Access	Flash Backup
0x46, 0x47	0x0000	R/W	Yes

# 表 84. YG BIAS HIGH のビット定義

ビット	説明
[15:0]	y 軸ジャイロ・センサーのオフセット補正係数、 上位ワード

YG\_BIAS\_LOW レジスタ (表 81 および表 82 参照) と YG\_BIAS\_HIGH レジスタ (表 83 および表 84 参照) を組み合わせて、y 軸ジャイロ・センサーのバイアスを調整できます。表 13 のデータ・フォーマット例は YG\_BIAS\_HIGH レジスタにも適用され、表 14 のデータ・フォーマット例は、YG\_BIAS\_LOW レジスタと YG\_BIAS\_HIGH レジスタを組み合わせて得られる 32 ビット数に適用されます。 XG\_BIAS\_LOW レジスタと XG\_BIAS\_HIGH レジスタが x 軸のジャイロ・センサー測定値に影響を与えるのと同じように、YG\_BIAS\_LOW レジスタと YG\_BIAS\_HIGH レジスタは y 軸のジャイロ・センサー測定値に影響を与えます(図 57 参照)。

# キャリブレーション、ジャイロ・センサーのバイアス (ZG\_BIAS\_LOW および ZG\_BIAS\_HIGH)

表 85. ZG BIAS LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x48, 0x49	0x0000	R/W	Yes

# 表 86. ZG\_BIAS\_LOW のビット定義

ビット	説明
[15:0]	z軸ジャイロ・センサーのオフセット補正、下位ワード

#### 表 87. ZG BIAS HIGH のレジスタ定義

Addresses	Default	Access	Flash Backup	
0x4A, 0x4B	0x0000	R/W	Yes	

# 表 88. ZG BIAS HIGH のビット定義

ビット	説明
[15:0]	z軸ジャイロ・センサーのオフセット補正係数、
	上位ワード

 $ZG_BIAS_LOW$  レジスタ(表 85 および表 86 参照)と  $ZG_BIAS_HIGH$  レジスタ(表 87 および表 88 参照)を組み合わせて、z 軸ジャイロ・センサーのバイアスを調整できます。表 13 のデータ・フォーマット例は  $ZG_BIAS_HIGH$  レジスタにも適用され、表 14 のデータ・フォーマット例は、 $ZG_BIAS_LOW$  レジスタと  $ZG_BIAS_HIGH$  レジスタを組み合わせて得られる 32 ビット数に適用されます。

 $XG_BIAS_LOW$  レジスタと  $XG_BIAS_HIGH$  レジスタが x 軸 のジャイロ・センサー測定値に影響を与えるのと同じように、  $ZG_BIAS_LOW$  レジスタと  $ZG_BIAS_HIGH$  レジスタは z 軸 のジャイロ・センサー測定値に影響を与えます(図 57 参照)。

# キャリブレーション、加速度センサーのパイアス (XA\_BIAS\_LOW および XA\_BIAS\_HIGH)

# 表 89. XA\_BIAS\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x4C, 0x4D	0x0000	R/W	Yes

#### 表 90. XA BIAS LOW のビット定義

ビット	説明
[15:0]	x軸加速度センサーのオフセット補正、下位ワード

#### 表 91. XA BIAS HIGH のレジスタ定義

Addresses	Default	Access	Flash Backup
0x4E, 0x4F	0x0000	R/W	Yes

#### 表 92. XA BIAS HIGH のビット定義

ビット	説明
[15:0]	x軸加速度センサーのオフセット補正、上位ワード

XA\_BIAS\_LOW レジスタ (表 89 および表 90 参照) と XA\_BIAS\_HIGH レジスタ (表 91 および表 92 参照) を組み合わせて、x 軸加速度センサーのバイアスを調整できます。表 27 のデータ・フォーマット例は XA\_BIAS\_HIGH レジスタにも適用され、表 28 のデータ・フォーマット例は、XA\_BIAS\_LOW レジスタと XA\_BIAS\_HIGH レジスタを組み合わせて得られる 32 ビット数に適用されます。これら 2 つのレジスタの組み合わせ方と x 軸加速度センサー測定への影響については、図 58 を参照してください。




図 58. 加速度センサーのユーザ・キャリブレーション信号パス

# キャリブレーション、加速度センサーのパイアス (YA\_BIAS\_LOW および YA\_BIAS\_HIGH)

# 表 93. YA\_BIAS\_LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x50, 0x51	0x0000	R/W	Yes

# 表 94. YA\_BIAS\_LOW のビット定義

ビット	説明
[15:0]	y軸加速度センサー・オフセット補正、下位ワード

# 表 95. YA\_BIAS\_HIGH のレジスタ定義

Addresses	Default	Access	Flash Backup
0x52, 0x53	0x0000	R/W	Yes

## 表 96. YA\_BIAS\_HIGH のビット定義

ビット	説明
[15:0]	y軸加速度センサー・オフセット補正、上位ワード

YA\_BIAS\_LOW レジスタ (表 93 および表 94 参照) と YA\_BIAS\_HIGH レジスタ (表 95 および表 96 参照) を組み合わせて、y 軸加速度センサーのバイアスを調整できます。表 27 のデータ・フォーマット例は YA\_BIAS\_HIGH レジスタにも適用され、表 28 のデータ・フォーマット例は、YA\_BIAS\_LOW レジスタと YA\_BIAS\_HIGH レジスタを組み合わせて得られる 32 ビット数に適用されます。 XA\_BIAS\_LOW レジスタと XA\_BIAS\_HIGH レジスタが x 軸の加速度センサー測定値に影響を与えるのと同じように、YA\_BIAS\_LOW レジスタと YA\_BIAS\_HIGH レジスタは y 軸の加速度センサー測定値に影響を与えます(図 58 参照)。

# キャリブレーション、加速度センサーのバイアス (ZA BIAS LOW および ZA BIAS HIGH)

#### 表 97. ZA BIAS LOW のレジスタ定義

Addresses	Default	Access	Flash Backup
0x54, 0x55	0x0000	R/W	Yes

#### 表 98. ZA\_BIAS\_LOW のビット定義

ビット	説明
[15:0]	z軸加速度センサーのオフセット補正、下位ワード

#### 表 99. ZA\_BIAS\_HIGH のレジスタ定義

Addresses	Default	Access	Flash Backup
0x56, 0x57	0x0000	R/W	Yes

# 表 100. ZA\_BIAS\_HIGH のビット定義

ビット	説明
[15:0]	<b>z</b> 軸加速度センサーのオフセット補正、上位ワード

ZA\_BIAS\_LOW レジスタ (表 97 および表 98 参照) と ZA\_BIAS\_HIGH レジスタ (表 99 および表 100 参照) を組み合わせて、z 軸加速度センサーのバイアスを調整できます。表 27 のデータ・フォーマット例は ZA\_BIAS\_HIGH レジスタにも適用され、表 28 のデータ・フォーマット例は、 ZA\_BIAS\_LOW レジスタと ZA\_BIAS\_HIGH レジスタを組み合わせて得られる 32 ビット数に適用されます。 XA\_BIAS\_LOW レジスタと XA\_BIAS\_HIGH レジスタが x 軸の加速度センサー測定値に影響を与えるのと同様に、 ZA\_BIAS\_LOW レジスタと ZA\_BIAS\_HIGH レジスタは z 軸の加速度センサー測定値に影響を与えます (図 58 参照)。

# フィルタ・コントロール・レジスタ(FILT\_CTRL)

# 表 101. FILT CTRL のレジスタ定義

Addresses	Default	Access	Flash Backup
0x5C, 0x5D	0x0000	R/W	Yes

# 表 102. FILT\_CTRL のビット定義

ビット	説明
[15:3]	未使用
[2:0]	フィルタ・サイズ変数 B、各段のタップ数、N = 2 <sup>B</sup>

FILT\_CTRL レジスタ(表 101 および表 102 参照)によって、2 個の直列接続された平均化フィルタで構成されるバートレット・ウィンドウ FIR フィルタ(図 32 参照)のユーザ制御が可能となります。例えば、FILT\_CTRL レジスタのビット [2:0]を 0100 に設定すると、各段のタップ数は 16 になります。このとき使用するコマンド・シーケンスは、0xCC04、続いて 0xCD00です。図 59 に、FILT\_CTRL レジスタの様々な設定値に対する周波数応答を示します。




図 59.バートレット・ウィンドウの FIR フィルタの周波数応答 (位相遅延 = N サンプル)

# 範囲識別子(RANG\_MDL)

# 表 103. RANG\_MDL のレジスタ定義

Addresses	Default	Access	Flash Backup
0x5E, 0x5F	Not applicable	R	No

# 表 104. RANG\_MDL のビット定義

ビット	説明
[15:3]	未使用
[3:2]	ジャイロ・センサーの測定範囲
	$00 = \pm 125$ °/sec (ADIS16507-1BMLZ)
	$01 = \pm 500^{\circ}/\text{sec} \text{ (ADIS16507-2BMLZ)}$
	10 = 予備
	$11 = \pm 2000^{\circ}/\text{sec} \text{ (ADIS16507-3BMLZ)}$
[1:0]	予備、バイナリ値 = 11

# 各種コントロール・レジスタ(MSC\_CTRL)

表 105. MSC CTRL のレジスタ定義

Addresses	Default	Access	Flash Backup
0x60, 0x61	0x00C1	R/W	Yes

# 表 106. MSC\_CTRL のビット定義

ビット	説明
[15:10]	未使用
9	BURST32。32 ビット・バースト・イネーブル・ビット。
	バースト・アレイが指定のデータ・タイプで更新される   まで 1 データ・レディ・サイクル待つ必要があります。
	1 = 32 ビット・バースト・データ。
	$0 = 16 \text{ Lyh} \cdot N-N-N-N-N-N-N-N-N-N-N-N-N-N-N-N-N-N-N-$
8	BURST SEL。バースト読出し出力アレイ選択。この
O	ビットは、どの補正済みデータがバースト読出しに含ま
	れるかを制御します。
	1=バースト・データには角度変化および速度変化データ
	が含まれます。
	0 = バースト・データにはジャイロ・センサーおよび加速 度センサー・データが含まれます (デフォルト)。
7	ジャイロ・センサーの直線加速度補償。有効にすると、
•	工場出荷時キャリブレーション済みの直線加速度補償
	データがジャイロ・センサー出力に適用されます。
	1 = 有効。
	0=無効(デフォルト)。
6	振動ポイント・アライメント。このビットがセットされると、パッケージのコーナ上の共通振動ポイントに、回
	なと、パッケーシのコーチ上の共通振動ホインドに、回   転角を考慮に入れて加速度センサーを再配置できます。
	1=有効。
	0=無効(デフォルト)。
5	未使用。常に0に設定されます。
4	SENS_BW。内部センサー帯域幅。
	0=広帯域幅(デフォルト)、表 1 を参照。
	1=370Hz このモードでは、ジャイロ・センサーの群遅
	<ul><li>延は 0.17ms 長くなり、加速度センサーの群遅延は</li><li>0.63ms 長くなります。</li></ul>
[3:2]	SYNCモード選択(詳細については、クロック制御のセ
[0.2]	クションを参照)。
	00 = 内部 SYNC(デフォルト)。内部 2kHz クロックを
	使用します。
	01 = 直接入力同期モード。ユーザが 1900Hz~2100Hz の 外部入力クロックを供給します。
	10 = スケーリング同期モード。供給する 1Hz~128Hzの
	外部入力クロックを、ADIS16507 内で 1900Hz~
	2100Hz にアップスケールします。
	11=出力同期モード。内部同期モードと同じように内部
	クロックを使用しますが、SYNCピンが出力信号として機能し、内部クロックがセンサーをサンプリングしたと
	きにそのことを知らせます。
1	SYNC 極性(入力または出力)。
	1=立上がりエッジでサンプリングをトリガ。
	0=立下がりエッジでサンプリングをトリガ(デフォル
	ト)。 DD 哲研 このだいしけ DD ピンの哲研も期知しませ
0	DR 極性。このビットは DR ピンの極性を制御します。 1 = データが有効なときにアクティブ・ハイ。
	1 = アータが有効などさにアクティブ・ハイ。   0 = データが有効などきにアクティブ・ロー(デフォル
	0 - / 一 / か 有 効 な と さ に / ク / イ ノ ・ ロ ー ( / フ ォ ル ト ) 。

Rev. 0 -34/42 -

## 振動ポイント

MSC\_CTRL レジスタのビット 6 (表 106 参照) で、振動ポイント・アライメント機能のオン/オフを制御します。この機能は、加速度センサーを、ピン A1 に最も近いパッケージのコーナにマッピングするものです(図 60 参照)。工場出荷時のMSC\_CTRL レジスタのデフォルト設定では、この機能はオンになっています。MSC\_CTRL レジスタの工場出荷時の他のデフォルト設定値を変更せずにこの機能をオフにするには、MSC\_CTRL レジスタのビット 6 を 0 にします。このとき使用する DIN ピン上のコマンド・シーケンスは、0xE081、続いて0xE100です。




図 60. 振動ポイント基準点

# 直線加速度がジャイロ・センサーのパイアスに及ぼす影響

MSC\_CTRL レジスタのビット 7 (表 106 参照) で、ジャイロ・センサーの信号キャリブレーション・ルーチンにおける直線加速度補償のオン/オフを制御します。工場出荷時のMSC\_CTRL レジスタのデフォルト設定では、この補償はオンになっています。補償機能をオフにするには、MSC\_CTRL レジスタのビット 7 を 0 にします。このとき使用する DIN ピン上のコマンド・シーケンスは、0xE041、続いて 0xEF00 です。

#### 同期モード選択

同期モード選択ビットの機能については、クロック制御のセクションを参照してください。

# 同期入力周波数乗算器(UP\_SCALE)

表 107. UP SCALE のレジスタ定義

Addresses	Default	Access	Flash Backup
0x62, 0x63	0x07D0	R/W	Yes

# 表 108. UP\_SCALE のビット定義

ビット	説明
[15:0]	KECSF、バイナリ形式

UP\_SCALE レジスタの機能とプログラミングについては、クロック制御のセクションを参照してください。

#### デシメーション・フィルタ(DEC\_RATE)

表 109. DEC RATE のレジスタ定義

Addresses	Default	Access	Flash Backup
0x64, 0x65	0x0000	R/W	Yes

#### 表 110. DEC RATE のビット定義

ビット	説明
[15:11]	ドント・ケア。
[10:0]	デシメーション・レート、バイナリ形式、最大値 = 1999

DEC\_RATE レジスタ (表 109 および表 110 参照) は、平均化 デシメーション・フィルタのユーザ制御を可能にします。このフィルタは、加速度センサーとジャイロ・センサーのデータの平均化とデシメーションを行うのに加え、更新ごとの角度変化と速度変化の追跡時間の延長も行います。ADIS16507 が内部クロック・モード(MSC\_CTRL レジスタのビット [3:2]、表 106 参照)で動作する場合、出力データ・レートの公称値は 2000/(DEC\_RATE + 1)に等しくなります。例えば、出力サンプル・レートを 100SPS (2000 ÷ 20) に下げるには、DEC\_RATE = 0x0013 に設定します。このとき使用する DIN ピン上のコマンド・シーケンスは、0xE413、続いて 0xE500 です。

# 外部同期モードのデータ更新レート

スケーリング同期モード (MSC\_CTRL レジスタのビット [3:2] = 10、表 106 参照) で入力同期オプションを使用する場合、出力データ・レートは次式に等しくなります。

 $(f_{SYNC} \times K_{ECSF})/(DEC\_RATE + 1)$  $\subset \subset \mathcal{C}$ 

 $f_{SYNC}$ は SYNC ピンのクロック信号の周波数、 $K_{ESCF}$ は UP\_SCALE レジスタ(表 108 参照)の値です。直接同期モードを使用する場合は、 $K_{ESCF}$  = 1 になります。

# 連続パイアス予測 (NULL\_CNFG)

表 111. NULL CNFG のレジスタ定義

Addresses	Default	Access	Flash Backup
0x66, 0x67	0x070A	R/W	Yes

#### 表 112. NULL\_CNFG のビット定義

	<u></u>
ビット	説明
[15:14]	未使用
13	z 軸加速度センサー・バイアス補正イネーブル (1=イネーブル)
12	y 軸加速度センサー・バイアス補正イネーブル (1=イネーブル)
11	x 軸加速度センサー・バイアス補正イネーブル (1=イネーブル)
10	z軸ジャイロ・センサー・バイアス補正イネーブル (1=イネーブル)
9	y軸ジャイロ・センサー・バイアス補正イネーブル (1=イネーブル)
8	x 軸ジャイロ・センサー・バイアス補正イネーブル (1=イネーブル)
[7:4]	未使用
[3:0]	時間ベース制御(TBC)、範囲: $0\sim12$ (デフォルト = $10$ )、 $t_B = 2^{\text{TBC}}/2000$ (時間ベース)、 $t_A = 64 \times t_B$ (平均時間)

NULL\_CNFG レジスタ (表 111 および表 112 参照) で、連続 バイアス予測 (CBE) の設定を制御します。 CBE は、 GLOB\_CMD レジスタのビット [0] (表 114 参照) のバイア ス補正更新コマンドに関連付けられます。

NULL\_CNFG レジスタのビット [3:0] はバイアス予測のための合計平均時間  $(t_A)$  を設定し、NULL\_CNFG レジスタのビット [13:8] は各センサーのオン/オフを制御します。 NULL\_CNFG レジスタの工場出荷時のデフォルト設定では、ジャイロ・センサー用のバイアス・ヌル・コマンドはイネーブル、加速度センサー用のバイアス・ヌル・コマンドはディスエーブルになっており、平均時間は約 32 秒に設定されています。

# グローバル・コマンド (GLOB\_CMD)

# 表 113. GLOB\_CMD のレジスタ定義

Addresses	Default	Access	Flash Backup
0x68, 0x69	Not applicable	W	No

#### 表 114. GLOB\_CMD のビット定義

ビット	説明
[15:8]	未使用
7	ソフトウェア・リセット
[6:5]	未使用
4	フラッシュ・メモリ・テスト
3	フラッシュ・メモリの更新
2	センサー・セルフ・テスト
1	工場キャリブレーション値の復元
0	バイアス補正の更新

GLOB\_CMD レジスタ(表 113 および表 114 参照)には、各種動作のトリガ・ビットがあります。特定の機能を開始するには、GLOB\_CMD の該当ビットに 1 を書き込んでください。これらのコマンドが実行されている間、データの生成は停止し、DR ピンのパルス出力も停止し、SPI インターフェースは要求に応答しません。表 1 に各 GLOB\_CMD コマンドの実行時間を示します。

# ソフトウェア・リセット

リセットをトリガするには、 $GLOB\_CMD$  レジスタのビット 7 を 1 に設定します。使用する DIN シーケンスは、0xE880、続いて 0xE900 です。このリセットによりすべてのデータがクリアされ、データのサンプリングと処理が再起動されます。この機能により、RSTピン(表 5 のピン F3 を参照)をトグルする代わりに、ファームウェアによってリセットを実行できます。

# フラッシュ・メモリ・テスト

フラッシュ・メモリをテストするには、GLOB\_CMD レジスタのビット 4 を 1 に設定します。使用する DIN シーケンスは、0xE810、続いて 0xE900 です。このコマンドは、フラッシュ・メモリ上(ユーザ・レジスタの領域は除く)で CRC 演算を実行し、これを工場出荷時の設定プロセスで得られる元の CRC の値と比較するものです。現在の CRC が元の CRC と一致しない場合、DIAG\_STAT レジスタのビット 6(表 11 参照)が 1 になり、結果が不合格であることを示します。

#### フラッシュ・メモリの更新

フラッシュ・メモリ内のすべてのユーザ設定可能なレジスタのバックアップをトリガするには、GLOB\_CMD レジスタのビット 3 を 1 に設定します。使用する DIN シーケンスは、0xE808、続いて 0xE900 です。DIAG\_STAT レジスタのビット 2 (表 11 参照) は、このプロセスが成功したか(0)失敗したか(1)を示します。

## センサー・セルフ・テスト

慣性センサーのセルフ・テスト・ルーチンをトリガするには、 $GLOB\_CMD$  レジスタのビット 2 を 1 に設定します。使用する DIN シーケンスは、0xE804、続いて 0xE900 です。このセルフ・テスト・ルーチンでは、次の手順に従って各慣性センサーの完全性を検証します。

- 1. 各センサーの出力を測定します。
- 2. 次に、セルフ・テストをアクティブにします。これにより内 部の各センサーの機械部品が既知の距離だけ物理的に変位し、 センサーに観測可能な応答を生成します。
- 3. 各センサーの出力応答を測定します。
- 4. セルフ・テストを無効にします。
- 5. 手順 1 (セルフ・テストはオフ) のセンサー測定値と手順 3 (セルフ・テストはオン) のセンサー測定値の差を計算します。
- 6. この差と内部合否基準を比較します。
- 合否結果を DIAG\_STAT レジスタのビット 5 (表 11 参照) に記録します。

このテストの実行中にデバイスを動かすと、誤って故障と判定される場合があります。

# 工場キャリブレーション値の復元

MSC\_CTRL、DEC\_RATE、FILT\_CTRL の各レジスタの工場 出荷時のデフォルト設定値を復元し、ユーザ設定可能なすべて のバイアス補正設定値をクリアするには、GLOB\_CMD レジス タのビット 1 を 1 に設定します。そのために使用する DIN シー ケンスは、0xE802、続いて 0xE900 です。このコマンドを実行 すると、次のレジスタに 0x0000 が書き込まれます。

XG\_BIAS\_LOW、XG\_BIAS\_HIGH、YG\_BIAS\_LOW、 YG\_BIAS\_HIGH、ZG\_BIAS\_LOW、ZG\_BIAS\_HIGH、 XA\_BIAS\_LOW、XA\_BIAS\_HIGH、YA\_BIAS\_LOW、 YA\_BIAS\_HIGH、ZA\_BIAS\_LOW、および ZA\_BIAS\_HIGH。

#### パイアス補正の更新

CBE (表 112 参照) の補正係数を使用してバイアス補正をトリガするには、 $GLOB\_CMD$  レジスタのビット 0 を 1 に設定します。そのために使用する DIN ピンのシーケンスは、0xE801、続いて 0xE900 です。

# ファームウェア・レビジョン(FIRM REV)

# 表 115. FIRM\_REV のレジスタ定義

Addresses	Default	Access	Flash Backup
0x6C, 0x6D	Not applicable	R	No

# 表 116. FIRM\_REV のビット定義

ビット	説明
[15:0]	ファームウェア・レビジョン、2 進化 10 進数 (BCD) 形式

FIRM\_REV レジスタ(表 115 および表 116 参照)は、内部ファームウェアのファームウェア・レビジョンを示します。このレジスタは BCD フォーマットを使用し、各ニブルが 1 つの桁を表します。例えば、FIRM\_REV = 0x0104 の場合、ファームウェア・レビジョンは 1.04 です。

# ファームウェア・レビジョン月日(FIRM\_DM)

#### 表 117. FIRM DM のレジスタ定義

Addresses	Default	Access	Flash Backup
0x6E, 0x6F	Not applicable	R	No

#### 表 118. FIRM DM のビット定義

ビット	説明
[15:8]	工場設定の月、BCD形式
[7:0]	工場設定の日、BCD形式

FIRM\_DM レジスタ(表 117 および表 118 参照)には、工場設定日を表す月と日付が格納されます。FIRM\_DM レジスタのビット [15:8] には、工場設定の月を示す数字が格納されます。例えば、11 月は FIRM\_DM レジスタのビット [15:8] = 0x11 で表されます。FIRM\_DM レジスタのビット [7:0] には、工場設定日が格納されます。例えば、27 日は FIRM\_DM レジスタのビット [7:0] = 0x27 で表されます。

# ファームウェア・レビジョンの年(FIRM\_Y)

# 表 119. FIRM Yのレジスタ定義

Addresses	Default	Access	Flash Backup
0x70, 0x71	Not applicable	R	No

#### 表 120. FIRM\_Y のビット定義

ビット	説明
[15:0]	工場設定の年、BCD形式

FIRM\_Y レジスタ (表 119 および表 120 参照) には、工場設定日を表す西暦年が格納されます。例えば、2017 年は FIRM\_Y = 0x2017 で表されます。

# 製品 ID(PROD\_ID)

# 表 121. PROD\_ID のレジスタ定義

Addresses	Default	Access	Flash Backup
0x72, 0x73	0x407B	R	No

# 表 122. PROD\_ID のビット定義

ビット	説明
[15:0]	製品識別 = 0x407B

PROD\_ID レジスタ (表 121 および表 122 参照) には、デバイス番号の数値部分 (16,507) が格納されます。このレジスタのループ読出しを使用して通信の完全性を評価する方法の例については、図 42 を参照してください。

# シリアル番号 (SERIAL\_NUM)

#### 表 123. SERIAL NUM のレジスタ定義

Addresses	Default	Access	Flash Backup
0x74, 0x75	Not applicable	R	No

#### 表 124. SERIAL NUM のビット定義

ビット	説明
[15:0]	ロット固有のシリアル番号

# スクラッチ・レジスタ(USER\_SCR\_1~USER\_SCR\_3)

#### 表 125. USER SCR 1 のレジスタ定義

Addresses	Default	Access	Flash Backup
0x76, 0x77	Not applicable	R/W	Yes

# 表 126. USER\_SCR\_1 のビット定義

ビット	説明
[15:0]	ユーザ定義

#### 表 127. USER\_SCR\_2 のレジスタ定義

Addresses	Default	Access	Flash Backup
0x78, 0x79	Not applicable	R/W	Yes

# 表 128. USER\_SCR\_2 のビット定義

ビット	説明
[15:0]	ユーザ定義

#### 表 129. USER SCR 3 のレジスタ定義

Addresses	Default	Access	Flash Backup
0x7A, 0x7B	Not applicable	R/W	Yes

# 表 130. USER\_SCR\_3 のビット定義

ビット	説明
[15:0]	ユーザ定義

USER\_SCR\_1 (表 125 および表 126 参照)、USER\_SCR\_2 (表 127 および表 128 参照)、USER\_SCR\_3 (表 129 および表 130 参照)の各レジスタは、情報を保存できる 3 つの場所を提供します。これらのレジスタに情報を書き込んだ後、不揮発性ストレージに対して、手動のフラッシュ・メモリ更新コマンド (GLOB\_CMD レジスタのビット 3、表 114 参照)を使用します。

Rev. 0 - 37/42 -

# フラッシュ・メモリ書換え回数カウンタ(FLSHCNT\_LOW および FLSHCNT\_HIGH)

表 131. FLSHCNT\_LOW のレジスタ定義

Addresses Default		Access	Flash Backup
0x7C, 0x7D	Not applicable	R	No

# 表 132. FLSHCNT\_LOW のビット定義

ŀ	ゴット	説明
[	15:0]	フラッシュ・メモリ書込みカウンタ、下位ワード

# 表 133. FLSHCNT\_HIGH のレジスタ定義

Addresses	Default	Access	Flash Backup
0x7E, 0x7F	Not applicable	R	No

# 表 134. FLSHCNT\_HIGH のビット定義

ビット	説明
[15:0]	フラッシュ・メモリ書込みカウンタ、上位ワード

FLSHCNT\_LOW レジスタ (表 131 および表 132 参照) と FLSHCNT\_HIGH レジスタ (表 133 および表 134 参照) が組み合わされて、フラッシュ・メモリの書込みサイクル数を記録する 32 ビット・バイナリ・カウンタを構成します。フラッシュ・メモリは、書込みサイクルに加えてサービス寿命も有限で、その長さはジャンクション温度に依存します。特定のジャンクション温度においてフラッシュ・メモリのデータ保持寿命を予測するための指標を、図 61 に示します。ジャンクション温度は、ケース温度より約  $7^{\circ}$ C 高くなっています。




図 61. フラッシュ・メモリのデータ保持期間

Rev. 0 - 38/42 -

# アプリケーション情報

# アセンブリとハンドリングのポイント

#### パッケージの特性

ADIS16507 は、100 ボール BGA インターフェースを備えるマルチチップ・モジュール・パッケージです。このパッケージには、リッド、基材、BGA パターンという 3 つの基本特性があり、システムの PCB に対するパッケージのハンドリングとアセンブリに影響を与えます。リッドの材料は液晶ポリマー(LCP)で、厚さは公称 0.5mm です。基材は厚さが公称 1.57mm のラミネートです。ハンダボールの材料は SAC305 で、各ボールの直径は公称 0.75mm( $\pm 0.15$ mm)です。BGA パターンは  $10 \times 10$  アレイです。

すべての電気接続と物理的接続は、 $10\times10$  アレイを介して行われます(図 63 参照)。図 67 の底面図では ADIS16507 の製造に起因するその他のフィーチャを示していますが、これらは ADIS16507 の取付けや使用に影響を与えません。

## アセンブリのポイント

ADIS16507 を PCB に取り付ける際は、以下のガイドラインに従います。

- ADIS16507 は、J-STD-020E に準拠したハンダ・リフロー工程をサポートします。
- ハンダ・リフロー工程は1回だけ実行してください(リワークは行わないでください)。
- リッドの上面には、ADIS16507 のアセンブリ工程での通 気および圧力リリーフ用の穴があります(図 62 参照)。
   ADIS16507 を PCB に取り付ける際には、この穴をふさ がないようにしてください。通常動作時にこの穴が覆われ ても、通常は問題ありません。




図 62. 圧力リリーフ用の穴

- 無洗浄フラックスを使用して、デバイスを洗浄溶剤にさらさないでください。溶剤が複数の経路を通ってADIS16507の内部に浸透することがあります。
- ハンダ・リフロー工程の前に、J-STD-033 の吸湿耐性水 準5に従って吸湿管理を行ってください。
- 表3の最大定格を超える機械的衝撃をADIS16507に与えないでください。標準的なPCB工程では、高速ハンドリング装置およびパネル分離工程で有害なレベルの機械的衝撃が生じるおそれがあります。

# PCB レイアウトに関する推奨事項

PCB 上での ADIS16507 のパッド・デザインとレイアウトの例を図 63 に示します。この例では、直径 0.56mm のメタル・パッドの周囲に直径 0.73mm のハンダ・マスク開口部を使用しています。ADIS16507 の基材と同じ熱膨張特性を持つ材料をシステム PCB に使用している場合は、システム PCB にも同じハンダ・マスクを使用して、ADIS16507 のボールへの取り付けをサポートするパッドを定義できます。ADIS16507 の基材の熱膨張係数 (CTE) は、約 14ppm/°Cです。




図 63. 推奨の PCB パターン、ハンダ・マスクで定義されたパッド

#### アンダーフィル

アンダーフィルは、剥離応力や長時間の振動など、ADIS16507のハンダ接合部の完全性に対する脅威を軽減するのに有効な手法です。アンダーフィルの材料の選択、アンダーフィルの現像および硬化工程では、材料がそれぞれの表面(ADIS16507の基材とシステム PCB)間の隙間を充填し、両方の表面に密着するようにしてください。この種の機械的応力がかからないアプリケーションや、システム PCB の CTE が ADIS16507の基材のCTE(約  $14ppm/^{\circ}$ C)とほぼ同じ値であれば、ADIS16507にアンダーフィル材料を使用する必要はありません。

#### プロセスの検証と制御

システム PCB への ADIS16507 の取り付け工程では、まず最初に次のガイドラインに従ってください。取り付け工程の条件はシステムや状況に応じて異なります。したがって、取り付け工程ではハンダ接合部の完全性が最適な形で確保されるようにしてください。最終システムがすべての環境試験条件を満たすことを確認してください。また、取り付け工程のすべての主要な特性(ピーク温度、ドウェル時間、上昇率など)の測定と制御の手法を確立してください。

Rev. 0 - 39/42 -

# 電源に関する考慮事項

ADIS16507 には VDD ピンと GND ピンの間に  $6\mu$ F のデカップ リング容量があります。VDD の電圧が 0V から 3.3V に上昇すると、このコンデンサ・バンクに次式で表されるプロファイルの充電電流(単位はアンペア)が発生します。

$$I_{DD}(t) = C \frac{dVDD}{dt} = 6 \times 10^{-6} \times \frac{dVDD(t)}{dt}$$

ここで.

 $I_{DD}(t)$ は最初の電源立上がり時に VDD ピンに流れる電流値を時間の関数として表したもの、

Cは VDD ピンと GND ピン間の内部容量 (6μF)、

VDD(t)は VDD ピンの電圧を時間の関数として表したものです。例えば、VDD が 0V から 3.3V まで  $66\mu s$  かけて一定の割合で増加する場合、この時間での充電電流は 300mA となります。また、ADIS16507 には処理機能が組み込まれており、初期化やリセット復帰動作時に過渡電流が流れます。これらの処理時には、VDD が 3.0V に達してから約 40ms 後(またはリセット・シーケンスが開始してから約 40ms 後)に 250mA のピーク電流が発生します。

#### 評価用ツール

# ブレークアウト・ボード

ADIS16507 には 3 種類のブレークアウト・ボードがあり、このボードを使用して ADIS16507 モデルと既存の組込みプロセッサ・プラットフォームを簡単に接続できます。ADIS16505-2 を図 64 に示します。ADIS16507 ボードもこれと同じです。



図 64. ADIS16507-2 ブレークアウト・ボード (図は ADIS16505-2)

表 135 に、各ブレークアウト・ボードのモデル番号の一覧と、各ブレークアウト・ボードに搭載される ADIS16507 モデルを示します。

表 135. ブレークアウト・ボードのモデル

Breakout Board Model	ADIS16507 Model
ADIS16507-1/PCBZ	ADIS16507-1BMLZ
ADIS16507-2/PCBZ	ADIS16507-2BMLZ
ADIS16507-3/PCBZ	ADIS16507-3BMLZ

各ブレークアウト・ボードの電気的インターフェース(J1)は、標準リボン・ケーブル(1mm ピッチ)に対応する 2 列、2mm ピッチの 16 ピン・インターフェースです。表 136 に、J1 のピン配置を示します。J1 は、標準リボン・ケーブルを使用した組込みプロセッサ・ボードとの直接接続をサポートします。電磁波干渉(EMI)などに対する感度は条件によって異なりますが、これらのボードは通常、最大長 20cm までのリボン・ケーブルを介して信頼性の高い通信をサポートします。

表 136. J1 のピン配置、ブレークアウト・ボード

J1 Pin Number	Signal	Function
1	$\overline{\mathrm{RST}}$	Reset
2	SCLK	SPI
3	$\overline{ ext{CS}}$	SPI
4	DOUT	SPI
5	NC	No connect
6	DIN	SPI
7	GND	Ground
8	GND	Ground
9	GND	Ground
10	VDD	Power, 3.3 V
11	VDD	Power, 3.3 V
12	VDD	Power, 3.3 V
13	DR	Data ready
14	SYNC	Input clock
15	NC	No connect
16	NC	No connect

取り付け穴や 16 ピン・ヘッダなどのすべての主要な機械的フィーチャの寸法と位置を含む、ブレークアウト・ボードの上面図を図 65 に示します。このブレークアウト・ボードの電気回路図を図 66 に示します。詳細については、ADIS1650x-x/PCBZ Breakout Board Wiki Guide を参照してください。

# PC ベースの評価ツール、EVAL-ADIS2

ブレークアウト・ボードの J1 は、ADIS16507 と組込みプロセッシング・システムの迅速なプロトタイプ接続をサポートするのに加えて、EVAL-ADIS2 評価用システムの J1 との直接接続が可能です。EVAL-ADISX プラットフォーム用 IMU 評価用ソフトウェアと組み合わせて使用する場合、EVAL-ADIS2 は、ADIS16507 IMU の設定とデータ収集を実行できる、簡単な機能テスト用プラットフォームを提供します。

Rev. 0 - 40/42 -





図 65. ADIS16507 ブレークアウト・ボードの上面図







図 66. ADIS16507 ブレークアウト・ボードの回路図

7329-055

Rev. 0 — 41/42 —

# パッケージとオーダー情報

# 外形寸法



# オーダー・ガイド

Model <sup>1</sup>	Temperature Range	Package Description	Package Option
ADIS16507-1BMLZ	-40°C to +105°C	100-Ball Ball Grid Array Module [BGA]	ML-100-1
${\rm ADIS16507\text{-}2BMLZ}$	-40°C to +105°C	100-Ball Ball Grid Array Module [BGA]	ML-100-1
ADIS16507-3BMLZ	−40°C to +105°C	100-Ball Ball Grid Array Module [BGA]	ML-100-1
ADIS16507-1/PCBZ		ADIS16507-1 Breakout Board	
${\rm ADIS16507\text{-}2/PCBZ}$		ADIS16507-2 Breakout Board	
ADIS16507-3/PCBZ		ADIS16507-3 Breakout Board	

寸法:mm

Rev. 0 - 42/42 -

<sup>&</sup>lt;sup>1</sup> Z = RoHS 準拠製品