



ラッチアップ保護機能付き トリプル/クワッド高電圧 SPDT スイッチ

ADG5233/ADG5234

特長

- ラッチアップ保護機能を内蔵
- オフ時ソース容量: 4.5 pF
- オフ時ドレイン容量: 10 pF
- チャージ・インジェクション: -0.6 pC
- 小さいオン抵抗: 160 Ω (typ)
- 両電源動作: ±9 V ~ ±22 V
- 単電源動作: 9 V ~ 40 V
- 最大電源電圧定格: 48 V
- 仕様を±15 V、±20 V、+12 V、+36 V 電源で規定
- アナログ信号範囲: $V_{DD} \sim V_{SS}$
- 人体モデル (HBM) ESD 定格
- I/O ポート—電源間: 4 kV
- I/O ポート—I/O ポート間: 1 kV
- その他の全ピン: 4 kV

アプリケーション

- 自動テスト装置
- データ・アクイジション
- 計装機器
- 航空電子機器
- オーディオとビデオ・スイッチング
- 通信システム

概要

ADG5233/ADG5234は、独立に選択可能な 3 個のシングルポール・ダブル・スロー (SPDT) スイッチと独立に選択可能な 4 個の SPDT スイッチから構成されるモノリシック工業用 CMOS アナログ・スイッチです。

すべてのチャンネルはブレイク・ピフォア・メーク・スイッチング動作を行うため、チャンネル切り替え時に瞬時的な短絡は発生しません。ADG5233 (LFCSPパッケージとTSSOP パッケージ) の \overline{EN} 入力は、デバイスをイネーブルまたはディスエーブルするときに使います。ディスエーブルされると、すべてのチャンネルはスイッチ・オフされます。

これらのスイッチは、極めて小さい容量とチャージ・インジェクションを持つため、低グリッチと高速なセtringを必要とするデータ・アクイジションとサンプル・アンド・ホールドのアプリケーションに最適なソリューションになっています。これらのデバイスは、高速なスイッチング速度と広い信号帯域幅の組み合わせにより、ビデオ信号スイッチングにも適しています。

製品のハイライト

- トレンチ・アイソレーションによりラッチアップから保護します。
絶縁トレンチにより p チャンネルと n チャンネルのトランジスタを分離することにより、厳しい過電圧状態でもラッチアップを防止します。
- 極めて小さい容量と -0.6 pC のチャージ・インジェクション。
- 両電源動作。
アナログ信号がバイポーラであるアプリケーションに対しては、ADG5233/ADG5234は±22 Vまでの両電源で動作することができます。
- 単電源動作。
アナログ信号がユニポーラであるアプリケーションに対しては、ADG5233/ADG5234は 40 Vまでの単電源で動作することができます。
- 3 V ロジック互換のデジタル入力。
 $V_{INH} = 2.0 \text{ V}$ 、 $V_{INL} = 0.8 \text{ V}$ 。
- V_L ロジック電源が不要。

機能ブロック図




図 1. ADG5233 TSSOP および LFCSP_VQ




図 2. ADG5234 TSSOP

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。
©2011 Analog Devices, Inc. All rights reserved.

目次

特長.....	1	チャンネルあたりの連続電流、Sx または Dx.....	8
アプリケーション.....	1	絶対最大定格.....	9
機能ブロック図.....	1	ESD の注意.....	9
概要.....	1	ピン配置およびピン機能説明.....	10
製品のハイライト.....	1	代表的な性能特性.....	12
改訂履歴.....	2	テスト回路.....	16
仕様.....	3	用語.....	18
±15 V 両電源.....	3	トレンチ・アイソレーション.....	19
±20 V 両電源.....	4	アプリケーション情報.....	20
12 V 単電源.....	5	外形寸法.....	21
36 V 単電源.....	6	オーダー・ガイド.....	21

改訂履歴

7/11—Revision 0: Initial Version

仕様

±15 V両電源

特に指定がない限り、 $V_{DD} = +15\text{ V} \pm 10\%$ 、 $V_{SS} = -15\text{ V} \pm 10\%$ 、 $GND = 0\text{ V}$ 。

表 1.

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range			V_{DD} to V_{SS}	V	
On Resistance, R_{ON}	160			Ω typ	$V_S = \pm 10\text{ V}$, $I_S = -1\text{ mA}$; see Figure 26
	200	250	280	Ω max	$V_{DD} = +13.5\text{ V}$, $V_{SS} = -13.5\text{ V}$
On-Resistance Match Between Channels, ΔR_{ON}	3.5			Ω typ	$V_S = \pm 10\text{ V}$, $I_S = -1\text{ mA}$
	8	9	10	Ω max	
On-Resistance Flatness, $R_{FLAT(ON)}$	38			Ω typ	$V_S = \pm 10\text{ V}$, $I_S = -1\text{ mA}$
	50	65	70	Ω max	
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	± 0.02			nA typ	$V_{DD} = +16.5\text{ V}$, $V_{SS} = -16.5\text{ V}$
	± 0.1	± 0.2	± 0.4	nA max	$V_S = \pm 10\text{ V}$, $V_D = \mp 10\text{ V}$; see Figure 28
Drain Off Leakage, I_D (Off)	± 0.02			nA typ	$V_S = \pm 10\text{ V}$, $V_D = \mp 10\text{ V}$; see Figure 28
	± 0.1	± 0.2	± 0.4	nA max	
Channel On Leakage, I_D (On), I_S (On)	± 0.08			nA typ	$V_S = V_D = \pm 10\text{ V}$; see Figure 25
	± 0.2	± 0.3	± 0.9	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			2.0	V min	
Input Low Voltage, V_{INL}			0.8	V max	
Input Current, I_{INL} or I_{INH}	0.002			μA typ	$V_{IN} = V_{GND}$ or V_{DD}
			± 0.1	μA max	
Digital Input Capacitance, C_{IN}	3			pF typ	
DYNAMIC CHARACTERISTICS¹					
Transition Time, $t_{TRANSITION}$	170			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	210	250	280	ns max	$V_S = 10\text{ V}$; see Figure 31
$t_{ON}(\overline{EN})$	175			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	215	255	290	ns max	$V_S = 10\text{ V}$; see Figure 33
$t_{OFF}(\overline{EN})$	80			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	100	115	125	ns max	$V_S = 10\text{ V}$; see Figure 33
Break-Before-Make Time Delay, t_D	60			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
			30	ns min	$V_{S1} = V_{S2} = 10\text{ V}$; see Figure 32
Charge Injection, Q_{INJ}	-0.6			pC typ	$V_S = 0\text{ V}$, $R_S = 0\ \Omega$, $C_L = 1\text{ nF}$; see Figure 34
Off Isolation	-75			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 29
Channel-to-Channel Crosstalk	-80			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 27
-3 dB Bandwidth	205			MHz typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$; see Figure 30
Insertion Loss	-6.3			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 30
C_S (Off)	4.5			pF typ	$V_S = 0\text{ V}$, $f = 1\text{ MHz}$
C_D (Off)	10			pF typ	$V_S = 0\text{ V}$, $f = 1\text{ MHz}$
C_D (On), C_S (On)	15			pF typ	$V_S = 0\text{ V}$, $f = 1\text{ MHz}$

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
POWER REQUIREMENTS					
I_{DD}	45			$\mu\text{A typ}$	$V_{DD} = +16.5\text{ V}$, $V_{SS} = -16.5\text{ V}$ Digital inputs = 0 V or V_{DD}
	55		70	$\mu\text{A max}$	
I_{SS}	0.001			$\mu\text{A typ}$	Digital inputs = 0 V or V_{DD}
			1	$\mu\text{A max}$	
V_{DD}/V_{SS}			$\pm 9/\pm 22$	V min/V max	GND = 0 V

¹ 設計上保証しますが、出荷テストは行いません。

±20 V両電源

特に指定がない限り、 $V_{DD} = +20\text{ V} \pm 10\%$ 、 $V_{SS} = -20\text{ V} \pm 10\%$ 、GND = 0 V。

表 2.

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range			V_{DD} to V_{SS}	V	
On Resistance, R_{ON}	140			Ω typ	$V_S = \pm 15\text{ V}$, $I_S = -1\text{ mA}$; see Figure 26
	160	200	230	Ω max	$V_{DD} = +18\text{ V}$, $V_{SS} = -18\text{ V}$
On-Resistance Match Between Channels, ΔR_{ON}	3.5			Ω typ	$V_S = \pm 15\text{ V}$, $I_S = -1\text{ mA}$
	8	9	10	Ω max	
On-Resistance Flatness, $R_{FLAT(ON)}$	33			Ω typ	$V_S = \pm 15\text{ V}$, $I_S = -1\text{ mA}$
	45	55	60	Ω max	
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	± 0.02			nA typ	$V_{DD} = +22\text{ V}$, $V_{SS} = -22\text{ V}$ $V_S = \pm 15\text{ V}$, $V_D = \mp 15\text{ V}$; see Figure 28
	± 0.1	± 0.2	± 0.4	nA max	
Drain Off Leakage, I_D (Off)	± 0.02			nA typ	$V_S = \pm 15\text{ V}$, $V_D = \mp 15\text{ V}$; see Figure 28
	± 0.1	± 0.2	± 0.4	nA max	
Channel On Leakage, I_D (On), I_S (On)	± 0.08			nA typ	$V_S = V_D = \pm 15\text{ V}$; see Figure 25
	± 0.2	± 0.3	± 0.9	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			2.0	V min	
Input Low Voltage, V_{INL}			0.8	V max	
Input Current, I_{INL} or I_{INH}	0.002			$\mu\text{A typ}$	$V_{IN} = V_{GND}$ or V_{DD}
			± 0.1	$\mu\text{A max}$	
Digital Input Capacitance, C_{IN}	3			pF typ	
DYNAMIC CHARACTERISTICS¹					
Transition Time, $t_{TRANSITION}$	170			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	200	235	260	ns max	$V_S = 10\text{ V}$; see Figure 31
$t_{ON}(\overline{EN})$	165			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	200	240	265	ns max	$V_S = 10\text{ V}$; see Figure 33
$t_{OFF}(\overline{EN})$	80			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
	95	105	115	ns max	$V_S = 10\text{ V}$; see Figure 33
Break-Before-Make Time Delay, t_D	50			ns typ	$R_L = 300\ \Omega$, $C_L = 35\text{ pF}$
			30	ns min	$V_{S1} = V_{S2} = 10\text{ V}$; see Figure 32
Charge Injection, Q_{INJ}	0			pC typ	$V_S = 0\text{ V}$, $R_S = 0\ \Omega$, $C_L = 1\text{ nF}$; see Figure 34
Off Isolation	-75			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 29
Channel-to-Channel Crosstalk	-80			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 27
-3 dB Bandwidth	210			MHz typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$; see Figure 30

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
Insertion Loss	-5.5			dB typ	$R_L = 50 \Omega$, $C_L = 5 \text{ pF}$, $f = 1 \text{ MHz}$; see Figure 30
C_S (Off)	4.5			pF typ	$V_S = 0 \text{ V}$, $f = 1 \text{ MHz}$
C_D (Off)	10			pF typ	$V_S = 0 \text{ V}$, $f = 1 \text{ MHz}$
C_D (On), C_S (On)	15			pF typ	$V_S = 0 \text{ V}$, $f = 1 \text{ MHz}$
POWER REQUIREMENTS					
I_{DD}	50			μA typ	$V_{DD} = +22 \text{ V}$, $V_{SS} = -22 \text{ V}$ Digital inputs = 0 V or V_{DD}
	70		110	μA max	
I_{SS}	0.001			μA typ	Digital inputs = 0 V or V_{DD}
			1	μA max	
V_{DD}/V_{SS}			$\pm 9/\pm 22$	V min/V max	GND = 0 V

¹ 設計上保証しますが、出荷テストは行いません。

12 V単電源

特に指定がない限り、 $V_{DD} = 12 \text{ V} \pm 10\%$ 、 $V_{SS} = 0 \text{ V}$ 、GND = 0 V。

表 3.

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range			0 V to V_{DD}	V	
On Resistance, R_{ON}	360			Ω typ	$V_S = 0 \text{ V}$ to 10 V, $I_S = -1 \text{ mA}$; see Figure 26
	500	610	700	Ω max	$V_{DD} = 10.8 \text{ V}$, $V_{SS} = 0 \text{ V}$
On-Resistance Match Between Channels, ΔR_{ON}	5.5			Ω typ	$V_S = 0 \text{ V}$ to 10 V, $I_S = -1 \text{ mA}$
	20	21	22	Ω max	
On-Resistance Flatness, $R_{FLAT(ON)}$	170			Ω typ	$V_S = 0 \text{ V}$ to 10 V, $I_S = -1 \text{ mA}$
	280	335	370	Ω max	
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	± 0.02			nA typ	$V_{DD} = 13.2 \text{ V}$, $V_{SS} = 0 \text{ V}$ $V_S = 1 \text{ V}/10 \text{ V}$, $V_D = 10 \text{ V}/1 \text{ V}$; see Figure 28
	± 0.1	± 0.2	± 0.4	nA max	
Drain Off Leakage, I_D (Off)	± 0.02			nA typ	$V_S = 1 \text{ V}/10 \text{ V}$, $V_D = 10 \text{ V}/1 \text{ V}$; see Figure 28
	± 0.1	± 0.2	± 0.4	nA max	
Channel On Leakage, I_D (On), I_S (On)	± 0.08			nA typ	$V_S = V_D = 1 \text{ V}/10 \text{ V}$; see Figure 25
	± 0.2	± 0.3	± 0.9	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			2.0	V min	
Input Low Voltage, V_{INL}			0.8	V max	
Input Current, I_{INL} or I_{INH}	0.002			μA typ	$V_{IN} = V_{GND}$ or V_{DD}
			± 0.1	μA max	
Digital Input Capacitance, C_{IN}	3			pF typ	
DYNAMIC CHARACTERISTICS ¹					
Transition Time, $t_{TRANSITION}$	235			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
	295	365	410	ns max	$V_S = 8 \text{ V}$; see Figure 31
$t_{ON}(\overline{EN})$	240			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
	305	380	430	ns max	$V_S = 8 \text{ V}$; see Figure 33
$t_{OFF}(\overline{EN})$	70			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
	90	105	115	ns max	$V_S = 8 \text{ V}$; see Figure 33
Break-Before-Make Time Delay, t_D	125			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
Charge Injection, Q_{INJ}	0		65	ns min pC typ	$V_{S1} = V_{S2} = 8\text{ V}$; see Figure 32 $V_S = 6\text{ V}$, $R_S = 0\ \Omega$, $C_L = 1\text{ nF}$; see Figure 34
Off Isolation	-75			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 29
Channel-to-Channel Crosstalk	-80			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 27
-3 dB Bandwidth	172			MHz typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$; see Figure 30
Insertion Loss	-8.7			dB typ	$R_L = 50\ \Omega$, $C_L = 5\text{ pF}$, $f = 1\text{ MHz}$; see Figure 30
C_S (Off)	5			pF typ	$V_S = 6\text{ V}$, $f = 1\text{ MHz}$
C_D (Off)	11			pF typ	$V_S = 6\text{ V}$, $f = 1\text{ MHz}$
C_D (On), C_S (On)	16			pF typ	$V_S = 6\text{ V}$, $f = 1\text{ MHz}$
POWER REQUIREMENTS					
I_{DD}	40			$\mu\text{A typ}$	$V_{DD} = 13.2\text{ V}$ Digital inputs = 0 V or V_{DD}
	50		65	$\mu\text{A max}$	
V_{DD}			9/40	V min/V max	GND = 0 V, $V_{SS} = 0\text{ V}$

¹ 設計上保証しますが、出荷テストは行いません。

36 V単電源

特に指定がない限り、 $V_{DD} = 36\text{ V} \pm 10\%$ 、 $V_{SS} = 0\text{ V}$ 、GND = 0 V。

表 4.

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
ANALOG SWITCH					
Analog Signal Range			0 V to V_{DD}	V	
On Resistance, R_{ON}	140			$\Omega\text{ typ}$	$V_S = 0\text{ V to }30\text{ V}$, $I_S = -1\text{ mA}$; see Figure 26
On-Resistance Match Between Channels, ΔR_{ON}	170	215	245	$\Omega\text{ max}$	$V_{DD} = 32.4\text{ V}$, $V_{SS} = 0\text{ V}$
	3.5			$\Omega\text{ typ}$	$V_S = 0\text{ V to }30\text{ V}$, $I_S = -1\text{ mA}$
On-Resistance Flatness, $R_{FLAT(ON)}$	8	9	10	$\Omega\text{ max}$	
	35			$\Omega\text{ typ}$	$V_S = 0\text{ V to }30\text{ V}$, $I_S = -1\text{ mA}$
	50	60	65	$\Omega\text{ max}$	
LEAKAGE CURRENTS					
Source Off Leakage, I_S (Off)	± 0.02			nA typ	$V_{DD} = 39.6\text{ V}$, $V_{SS} = 0\text{ V}$ $V_S = 1\text{ V}/30\text{ V}$, $V_D = 30\text{ V}/1\text{ V}$; see Figure 28
Drain Off Leakage, I_D (Off)	± 0.1	± 0.2	± 0.4	nA max	
	± 0.02			nA typ	$V_S = 1\text{ V}/30\text{ V}$, $V_D = 30\text{ V}/1\text{ V}$; see Figure 28
Channel On Leakage, I_D (On), I_S (On)	± 0.1	± 0.2	± 0.4	nA max	
	± 0.08			nA typ	$V_S = V_D = 1\text{ V}/30\text{ V}$; see Figure 25
	± 0.2	± 0.3	± 0.9	nA max	
DIGITAL INPUTS					
Input High Voltage, V_{INH}			2.0	V min	
Input Low Voltage, V_{INL}			0.8	V max	
Input Current, I_{INL} or I_{INH}	0.002			$\mu\text{A typ}$	$V_{IN} = V_{GND}$ or V_{DD}
				$\mu\text{A max}$	
Digital Input Capacitance, C_{IN}	3			pF typ	

Parameter	25°C	-40°C to +85°C	-40°C to +125°C	Unit	Test Conditions/Comments
DYNAMIC CHARACTERISTICS¹					
Transition Time, $t_{\text{TRANSITION}}$	205			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
	255	275	290	ns max	$V_S = 18 \text{ V}$; see Figure 31
$t_{\text{ON}} (\overline{\text{EN}})$	200			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
	240	265	290	ns max	$V_S = 18 \text{ V}$; see Figure 33
$t_{\text{OFF}} (\overline{\text{EN}})$	85			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
	115	115	115	ns max	$V_S = 18 \text{ V}$; see Figure 33
Break-Before-Make Time Delay, t_D	65			ns typ	$R_L = 300 \Omega$, $C_L = 35 \text{ pF}$
			35	ns min	$V_{S1} = V_{S2} = 18 \text{ V}$; see Figure 32
Charge Injection, Q_{INJ}	-0.6			pC typ	$V_S = 18 \text{ V}$, $R_S = 0 \Omega$, $C_L = 1 \text{ nF}$; see Figure 34
Off Isolation	-75			dB typ	$R_L = 50 \Omega$, $C_L = 5 \text{ pF}$, $f = 1 \text{ MHz}$; see Figure 29
Channel-to-Channel Crosstalk	-80			dB typ	$R_L = 50 \Omega$, $C_L = 5 \text{ pF}$, $f = 1 \text{ MHz}$; see Figure 27
-3 dB Bandwidth	190			MHz typ	$R_L = 50 \Omega$, $C_L = 5 \text{ pF}$; see Figure 30
Insertion Loss	-5.9			dB typ	$R_L = 50 \Omega$, $C_L = 5 \text{ pF}$, $f = 1 \text{ MHz}$; see Figure 30
C_S (Off)	4.5			pF typ	$V_S = 18 \text{ V}$, $f = 1 \text{ MHz}$
C_D (Off)	10			pF typ	$V_S = 18 \text{ V}$, $f = 1 \text{ MHz}$
C_D (On), C_S (On)	15			pF typ	$V_S = 18 \text{ V}$, $f = 1 \text{ MHz}$
POWER REQUIREMENTS					
I_{DD}	80			μA typ	$V_{\text{DD}} = 39.6 \text{ V}$
	100		130	μA max	Digital inputs = 0 V or V_{DD}
V_{DD}			9/40	V min/V max	GND = 0 V, $V_{\text{SS}} = 0 \text{ V}$

¹ 設計上保証しますが、出荷テストは行いません。

チャンネルあたりの連続電流、SxまたはDx

表 5.ADG5233

Parameter	25°C	85°C	125°C	Unit
CONTINUOUS CURRENT, Sx OR Dx				
$V_{DD} = +15\text{ V}, V_{SS} = -15\text{ V}$				
TSSOP ($\theta_{JA} = 112.6^\circ\text{C/W}$)	24	16	11	mA maximum
LFCSP ($\theta_{JA} = 30.4^\circ\text{C/W}$)	42	26.5	15	mA maximum
$V_{DD} = +20\text{ V}, V_{SS} = -20\text{ V}$				
TSSOP ($\theta_{JA} = 112.6^\circ\text{C/W}$)	26	17	11	mA maximum
LFCSP ($\theta_{JA} = 30.4^\circ\text{C/W}$)	46	28	15	mA maximum
$V_{DD} = 12\text{ V}, V_{SS} = 0\text{ V}$				
TSSOP ($\theta_{JA} = 112.6^\circ\text{C/W}$)	17	12	7.7	mA maximum
LFCSP ($\theta_{JA} = 30.4^\circ\text{C/W}$)	24	17	11	mA maximum
$V_{DD} = 36\text{ V}, V_{SS} = 0\text{ V}$				
TSSOP ($\theta_{JA} = 112.6^\circ\text{C/W}$)	25	17	11	mA maximum
LFCSP ($\theta_{JA} = 30.4^\circ\text{C/W}$)	45	28	15	mA maximum

表 6.ADG5234

Parameter	25°C	85°C	125°C	Unit
CONTINUOUS CURRENT, Sx OR Dx				
$V_{DD} = +15\text{ V}, V_{SS} = -15\text{ V}$				
TSSOP ($\theta_{JA} = 112.6^\circ\text{C/W}$)	21	15	10	mA maximum
$V_{DD} = +20\text{ V}, V_{SS} = -20\text{ V}$				
TSSOP ($\theta_{JA} = 112.6^\circ\text{C/W}$)	22	15	10	mA maximum
$V_{DD} = 12\text{ V}, V_{SS} = 0\text{ V}$				
TSSOP ($\theta_{JA} = 112.6^\circ\text{C/W}$)	15	11	7	mA maximum
$V_{DD} = 36\text{ V}, V_{SS} = 0\text{ V}$				
TSSOP ($\theta_{JA} = 112.6^\circ\text{C/W}$)	22	15	10	mA maximum

絶対最大定格

特に指定のない限り、 $T_A = 25^\circ\text{C}$ 。

表 7.

Parameter	Rating
V_{DD} to V_{SS}	48 V
V_{DD} to GND	-0.3 V to +48 V
V_{SS} to GND	+0.3 V to -48 V
Analog Inputs ¹	$V_{SS} - 0.3\text{ V}$ to $V_{DD} + 0.3\text{ V}$ or 30 mA, whichever occurs first
Digital Inputs ¹	$V_{SS} - 0.3\text{ V}$ to $V_{DD} + 0.3\text{ V}$ or 30 mA, whichever occurs first
Peak Current, Sx or Dx Pins	
ADG5233	76 mA (pulsed at 1 ms, 10% duty cycle maximum)
ADG5234	67 mA (pulsed at 1 ms, 10% duty cycle maximum)
Continuous Current, Sx or Dx ²	Data + 15%
Temperature Range	
Operating	-40°C to +125°C
Storage	-65°C to +150°C
Junction Temperature	150°C
Thermal Impedance, θ_{JA}	
16-Lead TSSOP (4-Layer Board)	112.6°C/W
20-Lead TSSOP (4-Layer Board)	143°C/W
16-Lead LFCSP (4-Layer Board)	30.4°C/W
Reflow Soldering Peak Temperature, Pb Free	260(+0/-5)°C
Human Body Model (HBM) ESD	
I/O Port to Supplies	4 kV
I/O Port to I/O Port	1 kV
All Other Pins	4 kV

¹INx、Sx、Dx ピンでの過電圧は内部ダイオードでクランプされます。電流は、規定された最大定格に制限してください。

²表 5 と表 6 を参照してください。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

同時に複数の絶対最大定格条件を適用することはできません。

ESDの注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能説明





図 3. ADG5233 TSSOPのピン配置



NOTES
1. EXPOSED PAD TIED TO SUBSTRATE, V_{SS}.

図 4. ADG5233 LFCSP_VQのピン配置

表 8. ADG5233のピン機能説明

ピン番号		記号	説明
TSSOP	LFCSP_VQ		
1	15	V _{DD}	正電源電位。
2	16	S1A	ソース・ピン 1A。入力または出力に設定することができます。
3	1	D1	ドレイン・ピン 1。入力または出力に設定することができます。
4	2	S1B	ソース・ピン 1B。入力または出力に設定することができます。
5	3	S2B	ソース・ピン 2B。入力または出力に設定することができます。
6	4	D2	ドレイン・ピン 2。入力または出力に設定することができます。
7	5	S2A	ソース・ピン 2A。入力または出力に設定することができます。
8	6	IN2	ロジック・コントロール入力 2。
9	7	IN3	ロジック・コントロール入力 3。
10	8	S3A	ソース・ピン 3A。入力または出力に設定することができます。
11	9	D3	ドレイン・ピン 3。入力または出力に設定することができます。
12	10	S3B	ソース・ピン 3B。入力または出力に設定することができます。
13	11	V _{SS}	負電源電位。単電源アプリケーションでは、グラウンドへ接続可能。
14	12	EN	アクティブ・ローのデジタル入力。ハイ・レベルのとき、デバイスがディスエーブルされて、すべてのチャンネルはスイッチ・オフされます。ロー・レベルのとき、IN _x ロジック入力により ON スイッチが指定されます。
15	13	IN1	ロジック・コントロール入力 1。
16	14	GND	グラウンドリファレンス(0 V)。
	EP	エクスポーズド・パッド	エクスポーズド・パッドは内部で接続されています。ハンダ接続の信頼性と熱能力を向上させるために、このパッドをサブストレート V _{SS} にハンダ付けすることが推奨されます。

表 9. ADG5233の真理値表

EN	IN _x	S _x A	S _x B
1	X ¹	Off	Off
0	0	Off	On
0	1	On	Off

¹ X is don't care.




図 5.ADG5234 TSSOPのピン配置

表 10.ADG5234のピン機能説明

ピン番号	記号	説明
1	IN1	ロジック・コントロール入力 1。
2	S1A	ソース・ピン 1A。入力または出力に設定することができます。
3	D1	ドレイン・ピン 1。入力または出力に設定することができます。
4	S1B	ソース・ピン 1B。入力または出力に設定することができます。
5	V _{SS}	負電源電位。単電源アプリケーションでは、グラウンドへ接続可能。
6	GND	グラウンド・リファレンス(0 V)。
7	S2B	ソース・ピン 2B。入力または出力に設定することができます。
8	D2	ドレイン・ピン 2。入力または出力に設定することができます。
9	S2A	ソース・ピン 2A。入力または出力に設定することができます。
10	IN2	ロジック・コントロール入力 2。
11	IN3	ロジック・コントロール入力 3。
12	S3A	ソース・ピン 3A。入力または出力に設定することができます。
13	D3	ドレイン・ピン 3。入力または出力に設定することができます。
14	S3B	ソース・ピン 3B。入力または出力に設定することができます。
15	NC	未接続。このピンはオープンです。
16	V _{DD}	正電源電位。
17	S4B	ソース・ピン 4B。入力または出力に設定することができます。
18	D4	ドレイン・ピン 4。入力または出力に設定することができます。
19	S4A	ソース・ピン 4A。入力または出力に設定することができます。
20	IN4	ロジック・コントロール入力 4。

表 11.ADG5234の真理値表

IN _x	S _x A	S _x B
0	Off	On
1	On	Off

代表的な性能特性




図 6. V_S 、 V_D の関数としてのオン抵抗
±20 V 両電源




図 9. V_S 、 V_D の関数としてのオン抵抗
36 V 単電源




図 7. V_S 、 V_D の関数としてのオン抵抗
±15 V 両電源




図 10. V_S 、 V_D の関数としての様々な温度でのオン抵抗
±15 V 両電源




図 8. V_S 、 V_D の関数としてのオン抵抗
12 V 単電源




図 11. V_S 、 V_D の関数としての様々な温度でのオン抵抗
±20 V 両電源




図 12. V_S 、 V_D の関数としての様々な温度でのオン抵抗
12 V 単電源




図 15. 温度の関数としてのリーク電流
 $\pm 20\text{V}$ 両電源




図 13. V_S 、 V_D の関数としての様々な温度でのオン抵抗
36 V 単電源




図 16. 温度の関数としてのリーク電流
12 V 単電源




図 14. 温度の関数としてのリーク電流
 $\pm 15\text{V}$ 両電源




図 17. 温度の関数としてのリーク電流
36 V 単電源




図 18. オフ時アイソレーションの周波数特性
±15 V 両電源




図 20. ソース電圧対チャージ・インジェクション
(ソース→ドレイン)




図 19. クロストークの周波数特性
±15 V 両電源




図 21. ACPSRR の周波数特性
±15 V 両電源




図 22. 帯域幅




図 24. ソース電圧対容量、 $\pm 15\text{V}$ 両電源




図 23. $t_{\text{TRANSITION}}$ 時間の温度特性

テスト回路




図 25. オン時リーク




図 28. オフ時リーク




図 26. オン抵抗




図 29. オフ時アイソレーション




図 27. チャンネル間クロストーク




図 30. 帯域幅




図 31.スイッチング・タイミング




図 32.ブレイク・ビフォア・メーク遅延 t_D




図 33.イネーブル遅延、 $t_{ON}(\overline{EN})$ 、 $t_{OFF}(\overline{EN})$




図 34.チャージ・インJECTION

用語

I_{DD}

正の電源電流。

I_{SS}

負の電源電流。

V_D 、 V_S

それぞれ、 D_x 、 S_x ピンのアナログ電圧。

R_{ON}

D_x - S_x ピン間の抵抗。

ΔR_{ON}

任意の 2 チャンネル間の R_{ON} の差。

$R_{FLAT(ON)}$

平坦性は、仕様で規定されたアナログ信号範囲におけるオン抵抗の最大値と最小値の差として定義され、 $R_{FLAT(ON)}$ で表されます。

I_S (Off)

スイッチ・オフ時のソース・リーク電流。

I_D (Off)

スイッチ・オフ時のドレイン・リーク電流。

I_D (On)、 I_S (On)

スイッチ・オン時のチャンネル・リーク電流。

V_{INL}

ロジック 0 の最大入力電圧。

V_{INH}

ロジック 1 の最小入力電圧。

I_{INL} 、 I_{INH}

デジタル入力のそれぞれロー・レベルおよびハイ・レベルでの入力電流。

C_D (Off)

スイッチ・オフ時のドレイン容量。グラウンドを基準として測定。

C_S (Off)

スイッチ・オフ時のソース容量。グラウンドを基準として測定。

C_D (On)、 C_S (On)

スイッチ・オン時の容量。グラウンドを基準として測定。

C_{IN}

デジタル入力容量。

t_{ON} (\overline{EN})

デジタル入力の 50%/90%ポイントとスイッチ・オン状態との間の遅延時間。

t_{OFF} (\overline{EN})

デジタル入力の 50%/90%ポイントとスイッチ・オフ状態との間の遅延時間。

$t_{TRANSITION}$

あるアドレス状態から別のアドレス状態へ切り替わるときのデジタル入力の 50%/90%ポイントとスイッチ・オン状態との間の遅延時間。

t_D

あるアドレス状態から別のアドレス状態へ切り替わるときの両スイッチの 80%ポイント間で測定したオフ時間。

オフ時アイソレーション

オフ状態のチャンネルを通過する不要信号の大きさ。

チャージ・インジェクション

電荷注入は、スイッチング時にデジタル入力からアナログ出力へ伝達されるグリッチ・インパルスを表します。

クロストーク

寄生容量に起因して 1 つのチャンネルから別のチャンネルに混入する不要信号の大きさ。

帯域幅

帯域幅は、出力が 3 dB 減衰する周波数です。

オン応答

オン状態にあるスイッチの周波数応答。

AC 電源変動除去比(ACPSRR)

ACPSRR は、電源電圧ピンに現れるノイズとスプリアス信号がスイッチ出力へ混入するのを防止するデバイスの能力を表します。デバイスの DC 電圧を 0.62 V p-p の正弦波で変調したとき、出力の信号振幅の、変調振幅に対する比が ACPSRR です。

トレンチ・アイソレーション

ADG5233/ADG5234では、各CMOSスイッチのNMOSトランジスタとPMOSトランジスタの間に絶縁酸化物層(トレンチ)が設けてあります。ジャンクションで絶縁されたスイッチ内の複数のトランジスタ間に発生する寄生ジャンクションがなくなるため、ラッチアップを完全に防止したスイッチが得られます。

ジャンクション・アイソレーションでは、PMOS トランジスタとNMOS トランジスタのN ウェルとP ウェルが、通常動作では逆バイアスされるダイオードを形成しますが、過電圧状態では、このダイオードが順方向バイアスされるようになります。2 個のトランジスタによりシリコン制御整流子(SCR)タイプの回路が形成されるため、電流が大幅に増幅されて、ラッチアップが発生します。トレンチ・アイソレーションでは、このダイオードがなくなるため、ラッチアップのないスイッチが実現できます。




図 35. トレンチ・アイソレーション

アプリケーション情報

ADG52xx ファミリーのスイッチ/マルチプレクサは、ラッチアップが発生しやすい計装、工業用、車載、航空宇宙、その他の厳しい環境に対して強固なソリューションを提供します。ラッチアップは、デバイス故障に至る高電流状態を発生させて、電源をオフにするまで続きます。

[ADG5233/ADG5234](#)高電圧スイッチは、9 V～40 Vの単電源動作と±9 V～±22 Vの両電源動作が可能です。

外形寸法




図 36.16 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP]
(RU-16)
寸法: mm




図 37.20 ピン薄型シュリンク・スモール・アウトライン・パッケージ[TSSOP]
(RU-20)
寸法: mm

オーダー・ガイド

Model ¹	Temperature Range	Description	EN Pin	Package Option
ADG5233BRUZ	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	Yes	RU-16
ADG5233BRUZ-RL7	-40°C to +125°C	16-Lead Thin Shrink Small Outline Package [TSSOP]	Yes	RU-16
ADG5234BRUZ	-40°C to +125°C	20-Lead Thin Shrink Small Outline Package [TSSOP]	No	RU-20
ADG5234BRUZ-RL7	-40°C to +125°C	20-Lead Thin Shrink Small Outline Package [TSSOP]	No	RU-20

¹ Z = RoHS 準拠製品。