

特長

低オフセット: 最大 2.5 μV

低オフセット電圧ドリフト: 最大 0.015 $\mu\text{V}/^\circ\text{C}$

低ノイズ

$f = 1 \text{ kHz}$, $A_V = +100$ で 5.6 nV/ $\sqrt{\text{Hz}}$

$f = 0.1 \text{ Hz} \sim 10 \text{ Hz}$, $A_V = +100$ で 97 nV p-p

オープン・ループ電圧ゲイン: 最小 130 dB

CMRR: 最小 135 dB

PSRR: 最小 130 dB

ゲイン帯域幅積: 4 MHz

単電源動作: 2.2 V $\sim$ 5.5 V

両電源動作: $\pm 1.1 \text{ V} \sim \pm 2.75 \text{ V}$

レール to レールの入力および出力

ユニティ・ゲイン安定

アプリケーション

熱電対/サーモパイル

ロードセルおよびブリッジ・トランスジューサ

高精度計装

重量計

医療計測機器

ポータブル・テスト機器

概要

ADA4528-1 は、レール to レールの入力振幅と出力振幅を持つ超低ノイズのゼロ・ドリフト・オペアンプです。ADA4528-1 は、2.5 μV のオフセット電圧、0.015 $\mu\text{V}/^\circ\text{C}$ のオフセット電圧ドリフト、97 nV p-p (0.1 Hz $\sim$ 10 Hz, $A_V = +100$) のノイズを持つため、誤差ソースを許容できないアプリケーションに最適です。

ADA4528-1 は、2.2 V $\sim$ 5.5 V の広い動作電源範囲、高いゲイン、優れた CMRR および PSRR 仕様を持つため、位置センサー、圧力センサー、ストレイン・ゲージ、医用計装機器などの低レベル信号の高精度増幅に最適です。

ADA4528-1 の仕様は $-40^\circ\text{C} \sim +125^\circ\text{C}$ の拡張工業用温度範囲で規定され、8 ピン MSOP パッケージを採用しています。

ピン配置



図 1.8 ピン MSOP

表 1. アナログ・デバイスのゼロ・ドリフト・オペアンプの一覧¹

Type	Ultralow Noise	Micropower (<20 μA)	Low Power (<1 mA)	16 V Operating Voltage
Single	ADA4528-1	ADA4051-1	AD8628 AD8538	AD8638
Dual		ADA4051-2	AD8629 AD8539	AD8639
Quad			AD8630	

¹ ゼロ・ドリフト・オペアンプの選択については
<http://www.analog.com/en/index.html> を参照してください。

目次

特長.....	1	ESDの注意.....	5
アプリケーション.....	1	代表的な性能特性.....	6
ピン配置.....	1	アプリケーション情報.....	15
概要.....	1	入力保護.....	15
改訂履歴.....	2	レールtoレールの入力と出力.....	15
仕様.....	3	ノイズに対する注意事項.....	15
電気的特性—2.5 V動作.....	3	プリント回路ボードのレイアウト.....	17
電気的特性—5 V動作.....	4	外形寸法.....	18
絶対最大定格.....	5	オーダー・ガイド.....	18
熱抵抗.....	5		

改訂履歴

1/11—Revision 0: Initial Version

仕様

電気的特性—2.5 V動作

特に指定がない限り、 $V_S = 2.5\text{ V}$ 、 $V_{CM} = V_{SY}/2\text{ V}$ 、 $T_A = 25^\circ\text{C}$ 。

表 2.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT CHARACTERISTICS						
Offset Voltage	V_{OS}	$V_{CM} = 0\text{ V to }2.5\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		0.3	2.5	μV
Offset Voltage Drift	$\Delta V_{OS}/\Delta T$	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		0.002	4	$\mu\text{V}/^\circ\text{C}$
Input Bias Current	I_B	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		220	400	pA
Input Offset Current	I_{OS}	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		440	600	pA
Input Voltage Range		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	0		1	nA
Common-Mode Rejection Ratio	CMRR	$V_{CM} = 0\text{ V to }2.5\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	135	158	2.5	V
Open-Loop Gain	A_{VO}	$R_L = 10\text{ k}\Omega$, $V_O = 0.1\text{ V to }2.4\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	116			dB
		$R_L = 2\text{ k}\Omega$, $V_O = 0.1\text{ V to }2.4\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	130	140		dB
			126			dB
			125	132		dB
			121			dB
Input Resistance, Differential Mode	R_{INDM}			225		k Ω
Input Resistance, Common Mode	R_{INCM}			1		G Ω
Input Capacitance, Differential Mode	C_{INDM}			15		pF
Input Capacitance, Common Mode	C_{INCM}			30		pF
OUTPUT CHARACTERISTICS						
Output Voltage High	V_{OH}	$R_L = 10\text{ k}\Omega$ to V_{CM} $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	2.49	2.495		V
		$R_L = 2\text{ k}\Omega$ to V_{CM} $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	2.485			V
			2.46	2.48		V
			2.44			V
Output Voltage Low	V_{OL}	$R_L = 10\text{ k}\Omega$ to V_{CM} $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		5	10	mV
		$R_L = 2\text{ k}\Omega$ to V_{CM} $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			15	mV
				20	40	mV
					60	mV
Short-Circuit Current	I_{SC}			± 30		mA
Closed-Loop Output Impedance	Z_{OUT}	$f = 1\text{ kHz}$, $A_V = +10$		0.1		Ω
POWER SUPPLY						
Power Supply Rejection Ratio	PSRR	$V_S = 2.2\text{ V to }5.5\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	130	150		dB
			127			dB
Supply Current/Amplifier	I_{SY}	$I_O = 0\text{ mA}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		1.4	1.7	mA
					2.1	mA
DYNAMIC PERFORMANCE						
Slew Rate	SR	$R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$, $A_V = +1$		0.45		V/ μs
Settling Time to 0.1%	t_s	$V_{IN} = 1.5\text{ V step}$, $R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$		7		μs
Gain Bandwidth Product	GBP	$R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$, $A_V = +1$		4		MHz
Phase Margin	Φ_M	$R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$, $A_V = +1$		57		Degrees
Overload Recovery Time		$R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$, $A_V = -10$		50		μs
NOISE PERFORMANCE						
Voltage Noise	e_n p-p	$f = 0.1\text{ Hz to }10\text{ Hz}$, $A_V = +100$		97		nV p-p
Voltage Noise Density	e_n	$f = 1\text{ kHz}$, $A_V = +100$		5.6		nV/ $\sqrt{\text{Hz}}$
		$f = 1\text{ kHz}$, $A_V = +100$, $V_{CM} = 2.0\text{ V}$		5.5		nV/ $\sqrt{\text{Hz}}$
Current Noise	i_n p-p	$f = 0.1\text{ Hz to }10\text{ Hz}$, $A_V = +100$		2.6		pA p-p
Current Noise Density	i_n	$f = 1\text{ kHz}$, $A_V = +100$		0.7		pA/ $\sqrt{\text{Hz}}$

電氣的特性—5 V動作

特に指定がない限り、 $V_S = 5\text{ V}$ 、 $V_{CM} = V_{SY}/2\text{ V}$ 、 $T_A = +25^\circ\text{C}$ 。

表 3.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT CHARACTERISTICS						
Offset Voltage	V_{OS}	$V_{CM} = 0\text{ V to }5\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		0.3	2.5	μV
Offset Voltage Drift	$\Delta V_{OS}/\Delta T$	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		0.002	0.015	$\mu\text{V}/^\circ\text{C}$
Input Bias Current	I_B	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		90	200	pA
Input Offset Current	I_{OS}	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			300	pA
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		180	400	pA
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			500	pA
Input Voltage Range			0		5	V
Common-Mode Rejection Ratio	CMRR	$V_{CM} = 0\text{ V to }5\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	137	160		dB
			122			dB
Open-Loop Gain	A_{VO}	$R_L = 10\text{ k}\Omega$, $V_O = 0.1\text{ V to }4.9\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	127	139		dB
			125			dB
		$R_L = 2\text{ k}\Omega$, $V_O = 0.1\text{ V to }4.9\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	121	131		dB
			120			dB
Input Resistance, Differential Mode	R_{INDM}			190		k Ω
Input Resistance, Common Mode	R_{INCM}			1		G Ω
Input Capacitance, Differential Mode	C_{INDM}			16.5		pF
Input Capacitance, Common Mode	C_{INCM}			33		pF
OUTPUT CHARACTERISTICS						
Output Voltage High	V_{OH}	$R_L = 10\text{ k}\Omega$ to V_{CM} $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	4.99	4.995		V
			4.98			V
		$R_L = 2\text{ k}\Omega$ to V_{CM} $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	4.96	4.98		V
			4.94			V
Output Voltage Low	V_{OL}	$R_L = 10\text{ k}\Omega$ to V_{CM} $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		5	10	mV
					20	mV
		$R_L = 2\text{ k}\Omega$ to V_{CM} $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		20	40	mV
					60	mV
Short-Circuit Current	I_{SC}			± 40		mA
Closed-Loop Output Impedance	Z_{OUT}	$f = 1\text{ kHz}$, $A_V = +10$		0.1		Ω
POWER SUPPLY						
Power Supply Rejection Ratio	PSRR	$V_{SY} = 2.2\text{ V to }5.5\text{ V}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	130	150		dB
			127			dB
Supply Current/Amplifier	I_{SY}	$I_O = 0\text{ mA}$ $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		1.5	1.8	mA
					2.2	mA
DYNAMIC PERFORMANCE						
Slew Rate	SR	$R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$, $A_V = +1$		0.5		V/ μs
Settling Time to 0.1%	t_s	$V_{IN} = 4\text{ V step}$, $R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$		10		μs
Gain Bandwidth Product	GBP	$R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$, $A_V = +1$		4		MHz
Phase Margin	Φ_M	$R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$, $A_V = +1$		57		Degrees
Overload Recovery Time		$R_L = 10\text{ k}\Omega$, $C_L = 100\text{ pF}$, $A_V = -10$		50		μs
NOISE PERFORMANCE						
Voltage Noise	e_n p-p	$f = 0.1\text{ Hz to }10\text{ Hz}$, $A_V = +100$		99		nV p-p
Voltage Noise Density	e_n	$f = 1\text{ kHz}$, $A_V = +100$		5.9		nV/ $\sqrt{\text{Hz}}$
		$f = 1\text{ kHz}$, $A_V = +100$, $V_{CM} = 4.5\text{ V}$		5.3		nV/ $\sqrt{\text{Hz}}$
Current Noise	i_n p-p	$f = 0.1\text{ Hz to }10\text{ Hz}$, $A_V = +100$		2.6		pA p-p
Current Noise Density	i_n	$f = 1\text{ kHz}$, $A_V = +100$		0.5		pA/ $\sqrt{\text{Hz}}$

絶対最大定格

表 4.

Parameter	Rating
Supply Voltage	6 V
Input Voltage	$\pm V_{SY} \pm 0.3\text{ V}$
Input Current ¹	$\pm 10\text{ mA}$
Differential Input Voltage	$\pm V_{SY}$
Output Short-Circuit Duration to GND	Indefinite
Storage Temperature Range	-65°C to +150°C
Operating Temperature Range	-40°C to +125°C
Junction Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 60 sec)	300°C

¹入力ピンには、電源ピンへのクランプ・ダイオードが付いています。入力信号が電源レールを 0.5 V 以上超えるときは、入力電流を 10 mA 以下に制限する必要があります。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

熱抵抗

θ_{JA} はワーストケース条件で規定。すなわち表面実装パッケージの場合、デバイスを回路ボードにハンダ付けした状態で規定。標準の 4 層ボードを使用して測定。

表 5.熱抵抗

Package Type	θ_{JA}	θ_{JC}	Unit
8-Lead MSOP (RM-8)	142	45	°C/W

ESDの注意

	ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。
---	---

代表的な性能特性

特に指定のない限り、 $T_A = 25^\circ\text{C}$ 。




図 2.入力オフセット電圧の分布




図 5.入力オフセット電圧の分布




図 3.入力オフセット電圧ドリフトの分布




図 6.入力オフセット電圧ドリフトの分布




図 4.同相モード電圧対入力オフセット電圧




図 7.同相モード電圧対入力オフセット電圧




図 8. 入力バイアス電流の温度特性




図 11. 入力バイアス電流の温度特性




図 9. 同相モード電圧対入力バイアス電流




図 12. 同相モード電圧対入力バイアス電流




図 10. 負荷電流対電源レールまで近づく出力電圧(V_{OL})




図 13. 負荷電流対電源レールまで近づく出力電圧(V_{OL})




図 14. 負荷電流対電源レールまで近づく出力電圧(V_{OH})




図 17. 負荷電流対電源レールまで近づく出力電圧(V_{OH})




図 15. 出力電圧(V_{OL}) / 電源レール比の温度特性




図 18. 出力電圧(V_{OL}) / 電源レール比の温度特性




図 16. 出力電圧(V_{OH}) / 電源レール比の温度特性




図 19. 出力電圧(V_{OH}) / 電源レール比の温度特性




図 20. 電源電圧対電源電流




図 23. 電源電流の温度特性




図 21. オープン・ループ・ゲインおよび位相の周波数特性




図 24. オープン・ループ・ゲインおよび位相の周波数特性




図 22. クローズド・ループ・ゲインの周波数特性




図 25. クローズド・ループ・ゲインの周波数特性




図 26.CMRR の周波数特性




図 29.CMRR の周波数特性




図 27.PSRR の周波数特性




図 30.PSRR の周波数特性




図 28.出力インピーダンスの周波数特性




図 31.出力インピーダンスの周波数特性




図 32.大信号過渡応答




図 35.大信号過渡応答




図 33.小信号過渡応答




図 36.小信号過渡応答




図 34.負荷容量対小信号オーバーシュート




図 37.負荷容量対小信号オーバーシュート




図 38.正側過負荷回復




図 41.正側過負荷回復




図 39.負側過負荷回復




図 42.負側過負荷回復




図 40.0.1%への正セトリング・タイム




図 43.0.1%への正セトリング・タイム




図 44. 0.1%への負セトリング・タイム




図 47. 0.1%への負セトリング・タイム




図 45. 電圧ノイズ密度の周波数特性




図 48. 電圧ノイズ密度の周波数特性




図 46. 電流ノイズ密度の周波数特性




図 49. 電流ノイズ密度の周波数特性




図 50. 0.1~10 Hz でのノイズ




図 53. 0.1~10 Hz でのノイズ




図 51. 振幅対 THD + ノイズ




図 54. 振幅対 THD + ノイズ




図 52. THD + ノイズの周波数特性




図 55. THD + ノイズの周波数特性

アプリケーション情報

ADA4528-1 は、特許取得済みのチョッピング技術を採用した高精度超低ノイズのゼロ・ドリフト・オペアンプです。このチョッピング技術は、 $0.3\ \mu\text{V}$ (typ)の超低入力オフセット電圧と $0.002\ \mu\text{V}/^\circ\text{C}$ (typ)の入力オフセット電圧ドリフトを提供します。

同相モード電圧変化と電源変動から発生するオフセット電圧誤差もチョッピング技術で補正されるため、 $158\ \text{dB}$ (typ)の CMRR と $2.5\ \text{V}$ 電源電圧で $150\ \text{dB}$ の PSRR が得られます。ADA4528-1 の広帯域ノイズは、 $5.6\ \text{nV}/\sqrt{\text{Hz}}$ ($f = 1\ \text{kHz}$ 、 $A_V = +100$ 、 $V_{SY} = 2.5\ \text{V}$) と低く、 $1/f$ ノイズ成分は発生しません。これらの機能は、DC または $1\ \text{Hz}$ 以下の高精度アプリケーションの低レベル信号の増幅に最適です。

入力保護

ADA4528-1 は、入力と各電源レールとの間に接続されたESD保護ダイオードを内蔵しています。これらのダイオードは、静電放電と通常動作時の逆バイアスから入力トランジスタを保護します。この保護方式では、電源電圧より約 $300\ \text{mV}$ まで高い電圧を永久的な損傷なしにいずれかの入力に加えることができます。表 4 と 絶対最大定格のセクションを参照してください。

いずれかの入力が電源レールより $300\ \text{mV}$ 以上高くなると、これらの ESD ダイオードが順方向バイアスされて大きな電流が流れます。この大きな電流を制限しないとデバイスに恒久的な損傷を与えることがあります。入力で過電圧状態が予測される場合、各入力に直列に抵抗を接続して入力電流を最大 $10\ \text{mA}$ に制限してください。ただし、回路全体に対する抵抗の熱ノイズの影響を考慮してください。

$5\ \text{V}$ の電源電圧で、ADA4528-1 の広帯域電圧ノイズは約 $6\ \text{nV}/\sqrt{\text{Hz}}$ (ゲイン= 1)で、 $1\ \text{k}\Omega$ 抵抗の熱ノイズは $4\ \text{nV}/\sqrt{\text{Hz}}$ になります。 $1\ \text{k}\Omega$ 抵抗を追加すると、合計ノイズが 2 乗和平均(RSS)で 30%増加します。

レールtoレールの入力と出力

ADA4528-1 は、 $2.2\ \text{V}$ ~ $5.5\ \text{V}$ の電源電圧でレールtoレールの入力と出力を持っています。図 56 に、ADA4528-1 の入力波形と出力波形を示します(ユニティ・ゲイン・バッファとして構成、電源電圧= $\pm 2.5\ \text{V}$ 、抵抗負荷= $10\ \text{M}\Omega$)。入力電圧= $\pm 2.5\ \text{V}$ で、ADA4528-1 の出力は両電源レールの非常に近くまで変化することができます。さらに、位相反転は発生しません。




図 56.レール to レールの入力と出力

ノイズに対する注意事項

1/f ノイズ

"ピンク・ノイズ"とも呼ばれる $1/f$ ノイズは、半導体デバイスに固有で周波数が小さくなると大きくなります。低い周波数では $1/f$ ノイズが支配的なノイズ成分であるため、回路のノイズ・ゲインで増幅されると、大きな出力電圧オフセットが発生します。ただし、ADA4528-1 は内部で $1/f$ ノイズを除去するため、DC または $1\ \text{Hz}$ 以下の高精度アプリケーションに対する優れた選択肢になっています。電源電圧= $2.5\ \text{V}$ での $0.1\ \text{Hz}$ ~ $10\ \text{Hz}$ のアンプ電圧ノイズは、僅か $97\ \text{nV p-p}$ ($A_V = +100$)です。

低周波 $1/f$ ノイズはADA4528-1 に対する低速で変化するオフセットとして現れるため、チョッピング技術により大幅に削減されます。このため、ADA4528-1 はDCと低周波で、 $1/f$ ノイズに敏感な標準の低ノイズ・アンプに比べて遥かに小さいノイズを持つことができます。図 45 と 図 48 に、 $1/f$ ノイズのないアンプの電圧ノイズ密度を示します。

ソース抵抗

ADA4528-1 は、 $1\ \text{kHz}$ で $5.6\ \text{nV}/\sqrt{\text{Hz}}$ の広帯域ノイズ ($V_{SY} = 2.5\ \text{V}$ 、 $A_V = +100$)を持つ、現在業界に存在する最小ノイズ・ゼロ・ドリフト・アンプの 1 つです。このため、全体的な低ノイズを維持するため入力ソース抵抗の選択は重要です。アンプの入力換算総合広帯域ノイズ($e_N\ \text{total}$)は基本的に、入力電圧ノイズ、入力電流ノイズ、外付け抵抗のサーマル(ジョンソン)ノイズの 3 つのタイプのノイズの関数になっています。これらの相関のないノイズ・ソースは、次式を使って 2 乗和平均(rss)をとることでより加算することができます。

$$e_N\ \text{total} = [e_n^2 + 4 kTR_S + (i_n \times R_S)^2]^{1/2}$$

ここで、

e_n はアンプの入力電圧ノイズ ($\text{V}/\sqrt{\text{Hz}}$)。

i_n はアンプの入力電流ノイズ ($\text{A}/\sqrt{\text{Hz}}$)。

R_S は合計入力ソース抵抗(Ω)。

k はボルツマン定数($1.38 \times 10^{-23}\ \text{J/K}$)。

T は絶対温度(K)。

特定帯域幅での等価総合 rms ノイズは次のように表されます。

$$e_{N,RMS} = e_{N\ total} \sqrt{BW}$$

ここで、BW は Hz で表した帯域幅です。

この解析は、広帯域ノイズ計算に対して有効です。注目の帯域幅にチョッピング周波数が含まれる場合は、チョッピング周波数でのノイズ・スパイクの影響を考慮するため計算はさらに複雑になります(図 59 参照)。

低いソース抵抗($R_S < 1\ \Omega$)では、アンプの電圧ノイズが支配的です。ソース抵抗が大きくなると、 R_S の熱ノイズが支配的になります。ソース抵抗がさらに大きくなると($R_S > 100\ k\Omega$)、電流ノイズが総合入力ノイズの主な成分になります。低ノイズ・オペアンプのセレクション・テーブルは、AN-940 アプリケーション・ノート、「Low Noise Amplifier Selection Guide for Optimal Noise Performance」に記載してあります。

様々なゲイン構成での電圧ノイズ密度

図 57 に、競合他社Aのゼロ・ドリフト・アンプのクローズド・ループ・ゲイン対電圧ノイズ密度を示します。アンプの電圧ノイズ密度はクローズド・ループ・ゲインが 1000 から 1 へ減少すると、11 nV/√Hz から 21 nV/√Hz に増加しています。図 58 に、ADA4528-1 の電圧ノイズ密度の周波数特性を 3 種類のゲイン構成に対して示します。ADA4528-1 は、ゲイン構成に無関係に 6 nV/√Hz ~ 7 nV/√Hz の低い入力電圧ノイズ密度を提供しています。




図 57.競合他社 A のクローズド・ループ・ゲイン対電圧ノイズ密度




図 58.電圧ノイズ密度の周波数特性

残留リップル

ACFBはチョッピングに関係するリップルを除去しますが、残留リップルのためにチョッピング周波数とその高調波に高いノイズ・スペクトルが存在します。図 59 に、ゲイン = 1 での ADA4528-1 の電圧ノイズ密度を示します。50 nV/√Hz のノイズ・スパイクが、200 kHz のチョッピング周波数に見られます。このノイズ・スパイクは、オペアンプがチョッピング周波数より高いクローズド・ループ周波数を持つ場合に大きくなります。ノイズを所要レベルまで小さくするためには、アンプ出力にポスト・フィルタを設けることが推奨されます。




図 59.電圧ノイズ密度

プリント回路ボードのレイアウト

ADA4528-1 は、極めて低いオフセット電圧とノイズを持つ高精度デバイスです。このため、ボード・レベルで ADA4528-1 の最適性能を実現するために、プリント回路ボード(PCB)のレイアウト・デザインで注意が必要です。

リーク電流をなくするために、ボード表面をクリーンにして湿気をなくす必要があります。回路ボードの表面コーティングを行うと、表面の湿気の蓄積が少なくなり、湿度バリアが構成されて、ボード上の寄生抵抗が少なくなります。

電源を適切にバイパスし、電源パターンを短くすると、出力電流変動による電源の乱れが小さくなります。バイパス・コンデンサをデバイス電源ピンのできるだけ近くに接続します。漂遊容量は、アンプの出力と入力で問題になります。信号パターンは電源ラインから少なくとも 5 mm 離して、ノイズの混入を小さくすることが推奨されます。

その他のオフセット誤差原因としては、回路ボード上のゼーベック電圧があります。ゼーベック電圧は異なる金属の接合で発生し、接合温度の関数になります。回路ボード上の最も一般的な金属接合はハンダ・ボード・パターン間とハンダ・部品端子間の接合です。図 60 に、PCB にハンダ付けされた表面実装部品の断面図を示します。ボード上での温度変化($T_{A1} \neq T_{A2}$)により、ハンダ付けポイントでのゼーベック電圧の不一致が発生して、ADA4528-1 の極めて低いオフセット電圧性能を低下させる熱電圧誤差が発生します。




図 60. ゼーベック電圧の不一致による
ゼーベック電圧誤差の発生

これらの熱電対効果を小さくするため、熱源により両端が等しく温度上昇するように抵抗の向きを調節してください。可能な場合には、入力信号パスに一致する部品番号と部品タイプを使用して、熱電対接合の番号とタイプに合わせる必要があります。例えば、ゼロ値抵抗のようなダミー部品を使って、熱電対誤差原因(反対側入力パスの実抵抗)に一致させます。一致する部品を近くに同じ向きで配置することによりゼーベック電圧を等しくし、熱誤差を相殺させます。さらに、同じ長さのリードを使って、熱伝導の平衡状態を維持させます。可能な場合は、PCB 上の発熱源をアンプ入力回路から離します。

グラウンド・プレーンの使用も推奨されます。グラウンド・プレーンを使用すると、ボードへの熱放散とボード上の一定温度維持に役立ち、EMI ノイズの混入も減らすことができます。

外形寸法




図 61.8 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP]
(RM-8)
寸法: mm

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option	Branding
ADA4528-1ARMZ	−40°C to +125°C	8-Lead Mini Small Outline Package [MSOP]	RM-8	A2R
ADA4528-1ARMZ-R7	−40°C to +125°C	8-Lead Mini Small Outline Package [MSOP]	RM-8	A2R
ADA4528-1ARMZ-RL	−40°C to +125°C	8-Lead Mini Small Outline Package [MSOP]	RM-8	A2R

¹ Z = RoHS 準拠製品