

## 出力ワード・レート2.5 MHzにおいて16ビットの分解能を 有する高速オーバーサンプリングCMOS ADC

## AD9260

### 特長

モノリシック16ビット・オーバーサンプリングA/Dコンバータ 8×のオーバーサンプリング・モード; 20 MSPSクロック 2.5 MHzの出力ワード・レート リプル0.004 dBの1.01 MHz信号通過帯域 信号対ノイズ比: 88.5 dB 全高調波ひずみ: - 96 dB スプリアス・フリー・ダイナミック・レンジ: 100 dB 入力関連ノイズ: 0.6 LSB 選択可能なオーバーサンプリング比率:1×、2×、4×、8× 選択可能な消費電力: 150 mWから585 mW 85 dBの拒絶帯域減衰率 0.004 dB**の通過帯域リプル** 直線的な位相特性 +5 Vの単一アナログ電源、+5 V/+3 Vのディジタル電源 パラレルADCインターフェースとのシンクロ 2の補数の出力データ

44**ピン**MQFP

## 概要

AD9260は、16ビットの高速オーバーサンプリング・アナログ・ ディジタル・コンバータ(ADC)で、これまでに例のない広帯域に わたるダイナミック・レンジを提供します。このAD9260は、先進 のCMOSプロセスを使用して製造されています。広いダイナミッ ク・レンジは、シグマ・デルタの利点とパイプライン・コンバータ のテクノロジーを結合するアナログ・デバイセズ社独自のテクニッ クの使用と、8×のオーバーサンプリング比によって実現されまし た。

AD9260は定格フルスケール入力範囲が4 Vのスイッチ・キャパシ タADCです。この入力範囲で、同相モード信号の同相モード除去比 60 dBの差分入力が得られます。各差分入力の信号範囲は、2.0 Vの 同相モード・レベルを中心とする±1 Vになります。

オンチップで構成されたデシメーション・フィルタは、最高の性 能と柔軟性をもたらします。3つのハーフバンドFIRフィルタ段は、 拒絶帯域減衰率85 dB、通過帯域リプル0.004 dBというスペックで 8×デシメーション・フィルタリングを提供します。また、オンボー ドのディジタル・マルチプレクサによってユーザは、デシメーショ ン・フィルタの各段にアクセスすることができます。

オンチップのプログラマブル・リファレンスおよびリファレン ス・パッファ・アンプからは、最高の精度と柔軟性が得られます。 ユーザが指定するDC精度とドリフトの要件を満たすために、外部 リファレンスの使用を選択することも可能です。

AD9260は、+5 Vの単電源で動作し、通常の消費電力は585 mW です。しかし、電力スケーリング回路を備えているので、クロック・ レートとデータ・レートに低いレートを使用すれば、消費電力を 150 mWまで下げてAD9260を動作させることもできます。AD9260 は44 ピンのMQFPパッケージに実装され、産業温度範囲での動作が 保証されています。

#### 機能ブロック図



## 製品の主な特長

AD9260の製造には、非常にコスト効果の高いCMOSプロセスが 使用されます。これにより高速、高精度のミックスド・シグナル・ アナログ回路と、高密度ディジタル・フィルタ回路との結合が実現 されています。

AD9260は、44ピンのMQFPパッケージから、2.5 MHzのレートで データを出力する完全なシングルチップの16ビットサンプリング ADCを提供します。

- 選択可能な内部デシメーション・フィルタリング: AD9260は、通 過帯域リプル0.004 dB、拒絶帯域減衰率85 dBというスペックを 持った高性能デシメーション・フィルタを備えています。この フィルタでは、1×、2×、4×および8×のデシメーションを選択 することができます。
- 電力スケーリング:AD9260は、16ビットの分解能と2.5 MHzの出力 データ・レートをわずか585 mWの消費電力で提供します。この 電力はスケーリングか可能で、クロック・レートを下げれば150 mWまで抑えることができます。
- 単電源:AD9260のアナログ部とディジタル部は、いずれも+5 Vの 単電源から動作させることができるので、システムの電源設計が 単純になります。なお、ディジタル・ロジックでは+3 Vの単電 源の使用も可能なので、消費電力の低減に有利です。

アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、 当社はその情報の利用、また利用したことにより引き起こされる第3者の特許または権 利の侵害に関して一切の責任を負いません。さらにアナログ・デバイセズ社の特許また は特許の権利の使用を許諾するものでもありません。

REV.0

本 社/東京都港区海岸1 - 1 6 - 1 電話03(5402)8200 〒105 - 6891 ニュービア竹芝サウスタワービル 大阪営業所/大阪市淀川区宮原3 - 5 - 3 6 電話06(6350)6868代 〒532 - 0003 新大阪第2森ビル

# AD9260 仕様

## クロック入力周波数範囲

パラメータ デシメーション・ファクタ(N)	AD9260(8)	AD9260(4)	AD9260(2)	AD9260(1)	単位
クロック入力	1	1	1	1	kHz min
(変調回路サンプリング・レート、f <sub>CLOCK</sub> )	20	20	20	20	MHz max
出力ワード・レート(FS=f <sub>CLOCK</sub> /N)	0.125	0.250	0.500	1	kHz min
	2.5	5	10	20	MHz max

仕様は予告なく変更されることがあります。

DC仕様(特に指定のない限り、AVDD = +5 V、DVDD = +3 V、DRVDD = +3 V、 $f_{CLOCK}$  = 20 MSPS、 $V_{REF}$  = +2.5 V、入力CML = 2.0 V、T<sub>MIN</sub> ~T<sub>MAX</sub>、 $R_{BIAS}$  = 2 k )

パラメータ デシメーション・ファクタ(N)	AD9260(8)	AD9260(4)	AD9260(2)	AD9260(1)	単位
分解能	16	16	16	12	ビット min
<b>入力関連ノイズ(</b> typ )					
1.0 V <b>リファレンス</b>	1.40	2.4	6.0	1.3	LSB rms typ
2.5 V <b>リファレンス</b> <sup>1</sup>	0.68(90.6)	1.2(86)	3.7 <b>(</b> 76 <b>)</b>	1.0(63.2)	LSB rms typ( dB typ )
精度					
積分非直線性(INL)	± 0.75	± 0.75	± 0.75	± 0.3	LSB typ
微分非直線性(DNL)	± 0.50	± 0.50	± 0.50	± 0.25	LSB typ
ノー・ミッシング・コード	16	16	16	12	ビット 保証値
オフセット・エラー	0.9 <b>(</b> 0.5 <b>)</b>	(0.5)	(0.5)	(0.5)	% FSR max <b>( +</b> 25 における代表値)
<b>ゲイン・エラー</b> <sup>2</sup>	2.75 <b>(</b> 0.66 <b>)</b>	(0.66)	(0.66)	(0.66)	% FSR max(+25 における代表値)
<b>ゲイン・エラー</b> <sup>3</sup>	1.35 <b>(</b> 0.7 <b>)</b>	(0.7)	(0.7)	(0.7)	% FSR max(+25 における代表値)
温度ドリフト					
オフセット・エラー	2.5	2.5	2.5	2.5	ppm/ typ
<b>ゲイン・エラー</b> <sup>2</sup>	22	22	22	22	ppm/ typ
ゲイン・エラー <sup>3</sup>	7.0	7.0	7.0	7.0	ppm/ typ
電源変動除去					
AVDD, DVDD, DRVDD( $+5 V \pm 0.25 V$ )	0.06	0.06	0.06	0.06	% FSR max
アナログ入力					
入力スパン					
$V_{REF} = 1.0 V$	1.6	1.6	1.6	1.6	Vp-p <b>差の最大値</b>
V <sub>REF</sub> = 2.5 V	4.0	4.0	4.0	4.0	Vp-p <b>差の最大値</b>
入力(VINAまたはVINB)範囲	+ 0.5	<b>+</b> 0.5	+ 0.5	+ 0.5	V min
	+ AVDD - 0.5	+ AVDD - 0.5	+ AVDD - 0.5	+ AVDD - 0.5	V max
入力容量	10.2	10.2	10.2	10.2	pF typ
内蔵電圧リファレンス					
出力電圧(1 Vモード)	1	1	1	1	V typ
出力電圧誤差(1∨モード)	± 14	± 14	±14	± 14	mV max
出力電圧(2.5 Vモード)	2.5	2.5	2.5	2.5	V typ
出力電圧誤差(2.5 Vモード)	± 35	± 35	± 35	± 35	mV max
<b>負荷レギュレーション</b> ⁴					
1 V REF	0.5	0.5	0.5	0.5	mV max
2.5 V REF	2.0	2.0	2.0	2.0	mV max
リファレンス入力抵抗	8	8	8	8	k

パラメータ デシメーション・ファクタ(N)	AD9260(8)	AD9260(4)	AD9260(2)	AD9260(1)	単位
電源					
電源電圧					
AVDD	+ 5	+5	+ 5	+ 5	V( ±5%)
DVDD <b>および</b> DRVDD	+ 5.5	+ 5.5	+ 5.5	<b>+</b> 5.5	V max
	+ 2.7	+ 2.7	+ 2.7	+ 2.7	V min
電源電流					
IAVDD	115	115	115	115	mA typ
				134	mA max
IDVDD	12.5	10.3	6.5	2.4	mA typ
				3.5	mA max
IDRVDD	0.450	0.850	1.7	2.6	mA typ
消費電力	613	608	600	585	mW typ
				630	mW max

注

仕様は予告なく変更されることがあります。

AC仕様(特に指定のない限り、AVDD = +5 V、DVDD = +3 V、DRVDD = +3 V、 $f_{CLOCK}$  = 20 MSPS、 $V_{REF}$  = +2.5 V、入力CML = 2.0 V、 $T_{MIN} \sim T_{MAX}$ 、

 $R_{BIAS} = 2 k$  )

パラメータ デシメーション・ファクタ(N)	AD9260(8)	AD9260(4)	AD9260(2)	AD9260(1)	単位
動的性能					
<b>入力テスト周波数:</b> 100 kHz( typ )					
<b>信号対ノイズ比(</b> SNR <b>)</b>					
<b>入力振幅 = -</b> 0.5 dBFS	88.5	82	74	63	dB typ
<b>入力振幅 = -</b> 6.0 dBFS	82.5	78	68	58	dB typ
<b>サイナド比(</b> SINAD <b>)</b>					
<b>入力振幅 = -</b> 0.5 dBFS	87.5	82	74	63	dB typ
入力振幅 = - 6.0 dBFS	82	77.5	69	58	dB typ
<b>全高調波ひずみ(</b> THD <b>)</b>					
<b>入力振幅 = -</b> 0.5 dBFS	- 96	- 96	- 97	- 98	dB typ
<b>入力振幅 = -</b> 6.0 dBFS	- 93	- 98	- 96	- 98	dB typ
<b>スプリアス・フリー・ダイナミック・レンジ(</b> SFDR)					
<b>入力振幅 = -</b> 0.5 dBFS	100	98	98	88	dB typ
<b>入力振幅 = -</b> 6.0 dBFS	94	100	94	84	dB typ
<b>入力テスト周波数 :</b> 500 kHz					
<b>信号対ノイズ比(</b> SNR)					
<b>入力振幅 = -</b> 0.5 dBFS	86.5	82	74	63	dB typ
	80.5				dB min
<b>入力振幅 = -</b> 6.0 dBFS	82.5	77	68	58	dB typ
サイナド比(SINAD)					
<b>入力振幅 = -</b> 0.5 dBFS	86.0	81	74	63	dB typ
	80.0				dB min
<b>入力振幅 = -</b> 6.0 dBFS	82.0	77	68	58	dB typ
<b>全高調波ひずみ(</b> THD)					
<b>入力振幅 = -</b> 0.5 dBFS	- 97.0	- 92	- 89	- 86	dB typ
	- 90.0				dB max
<b>入力振幅 = -</b> 6.0 dBFS	- 95.5	- 96	- 89	- 86	dB typ
スプリアス・フリー・ダイナミック・レンジ(SFDR)					
<b>入力振幅 = -</b> 0.5 dBFS	99.0	92	91	88	dB typ
	90.0				dB max
<b>入力振幅 = -</b> 6.0 dBFS	98	100	91	82	dB typ

## AC**仕様(続き)**

パラメータ デシメーション・ファクタ(N)	AD9260(8)	AD9260(4)	AD9260(2)	AD9260(1)	単位
入力テスト周波数:1.0 MHz( typ )					
信号対ノイズ比(SNR)					
入力振幅 = - 0.5 dBFS	85	82	74	63	dB typ
入力振幅 = - 6.0 dBFS	80	76	68	58	dB typ
サイナド比(SINAD)					
入力振幅 = - 0.5 dBFS	84.5	81	74	63	dB typ
入力振幅 = - 6.0 dBFS	80	76	69	58	dB typ
<b>全高調波ひずみ(</b> THD)					
入力振幅 = - 0.5 dBFS	- 102	- 96	- 82	- 79	dB typ
入力振幅 = - 6.0 dBFS	- 96	- 94	- 84	- 77	dB typ
スプリアス・フリー・ダイナミック・レンジ(SFDR)					
入力振幅 = - 0.5 dBFS	105	98	83	80	dB typ
入力振幅 = - 6.0 dBFS	98	96	87	80	dB typ
入力テスト周波数: 2.0 MHz( typ )					
信号対ノイズ比(SNR)					
入力振幅 = - 0.5 dBFS		82	74	63	dB typ
入力振幅 = - 6.0 dBFS		76	68	58	dB typ
サイナド比(SINAD)					
入力振幅 = - 0.5 dBFS		81	73	62	dB typ
入力振幅 = - 6.0 dBFS		76	69	58	dB typ
<b>全高調波ひずみ(</b> THD)					
入力振幅 = - 0.5 dBFS		- 101	- 80	- 75	dB typ
入力振幅 = - 6.0 dBFS		- 95	- 80	- 76	dB typ
スプリアス・フリー・ダイナミック・レンジ( SFDR )					
入力振幅 = - 0.5 dBFS		104	80	78	dB typ
入力振幅 = - 6.0 dBFS		100	83	79	dB typ
入力テスト周波数:5.0 MHz( typ )					
<b>信号対ノイズ比(</b> SNR <b>)</b>					
<b>入力振幅 = -</b> 0.5 dBFS				59	dB typ
入力振幅 = - 6.0 dBFS				57	dB typ
サイナド比(SINAD)					
<b>入力振幅 = -</b> 0.5 dBFS				58	dB typ
入力振幅 = - 6.0 dBFS				57	dB typ
<b>全高調波ひずみ(</b> THD)					
<b>入力振幅 = -</b> 0.5 dBFS				- 58	dB typ
入力振幅 = - 6.0 dBFS				- 67	dB typ
スプリアス・フリー・ダイナミック・レンジ(SFDR)					
<b>入力振幅 = -</b> 0.5 dBFS				59	dB typ
<b>入力振幅 = -</b> 6.0 dBFS				70	dB typ
相互変調ひずみ					
$f_{IN}1 = 475 \text{ kHz}$ , $f_{IN}2 = 525 \text{ kHz}$	- 93	- 91	- 91	- 83	dBFS typ
f <sub>IN</sub> 1 = 950 kHz, f <sub>IN</sub> 2 = 1.050 MHz	- 95	- 86	- 85	- 83	dBFS typ
フルパワー帯域幅	75	75	75	75	MHz typ
<b>小信号帯域幅(</b> A <sub>IN</sub> = - 20 dBFS )	75	75	75	75	MHz typ
アパーチャ・ジッター	2	2	2	2	ps rms typ

\_\_\_\_\_

仕様は予告なく変更されることがあります。

## ディジタル・フィルタの特性

パラメータ	AD9260	単位
8× <b>デシメーション(</b> N=8)		
通過帯域リプル	0.004	dB max
拒絶帯域減衰率	85.5	dB min
通過帯域	0	MHz min
	1.010 × ( f <sub>CLOCK</sub> /20 MHz )	MHz max
拒絶帯域	1.490 × ( f <sub>CLOCK</sub> /20 MHz )	MHz min
	18.51 × ( f <sub>сьоск</sub> /20 MHz )	MHz max
通過帯域 / 遷移帯域周波数		
<b>(</b> - 0.1 dB <b>ポイント)</b>	1.074 × ( f <sub>CLOCK</sub> /20 MHz )	MHz max
(-3.0 dBポイント)	1.200 × ( f <sub>CLOCK</sub> /20 MHz )	MHz max
絶対群遅延	17.25 × ( 20 MHz/f <sub>сьоск</sub> )	µ s max
群遲延偏差	0	µ s max
セトリング時間(±0.0007%まで)	15.60 × ( 20 MHz/f <sub>CLOCK</sub> )	µ s max
4×デシメーション(N=4)		
通過帯域リプル	0.003	dB max
拒絶帯域減衰率	85.5	dB min
通過帯域	0	MHz min
	1.890 × ( f <sub>CLOCK</sub> /20 MHz )	MHz max
拒絶帯域	3.120 × ( f <sub>сLOCK</sub> /20 MHz )	MHz min
	16.88 × ( f <sub>сьоск</sub> /20 MHz )	MHz max
通過帯域 / 遷移帯域周波数		
<b>(</b> -0.1 dB <b>ポイント)</b>	2.049 × ( f <sub>сьоск</sub> /20 MHz )	MHz max
(-3.0 dBポイント)	2.389 × ( f <sub>CLOCK</sub> /20 MHz )	MHz max
絶対群遅延	5.450 × ( 20 MHz/f <sub>CLOCK</sub> )	µ s max
群遅延偏差	0	µ s max
セトリング時間(±0.0007%まで)	5.600 × (20 MHz/f <sub>CLOCK</sub> )	µ s max
2× <b>デシメーション(</b> N=2)		
通過帯域リプル	0.0005	dB max
拒絶帯域減衰率	85.5	dB min
通過帯域	0	MHz min
	2.491 × ( f <sub>CLOCK</sub> /20 MHz )	MHz max
拒絶帯域	7.519×(f <sub>CLOCK</sub> /20 MHz)	MHz min
	12.481 × ( f <sub>сьоск</sub> /20 MHz ))	MHz max
通過帯域 / <b>遷</b> 移帯域周波数		
( - 0.1 dB <b>ポイント)</b>	3.231 × ( f <sub>CLOCK</sub> /20 MHz )	MHz max
(-3.0 dBポイント)	4.535 × ( f <sub>сьоск</sub> /20 MHz )	MHz max
絶対群遅延	1.150 × (20 MHz/f <sub>сьоск</sub> )	µ s max
群遅延偏差	0	µ s max
セトリング時間(±0.0007%まで)	1.300 × (20 MHz/f <sub>сьоск</sub> )	µ s max
1×デシメーション(N=1)		
伝播遲延:t <sub>PROP</sub>	13	ns max
絶対群遅延	(225 × (20 MHz/ $f_{CLOCK}$ )) + $t_{PROP}$	ns max

\_\_\_\_\_ 仕様は予告なく変更されることがあります。

# AD9260 ディジタル・フィルタの特性



図1a.8×FIRフィルタの周波数特性



図1b.8×FIRフィルタのインパルス応答



図2a.4×FIRフィルタの周波数特性



図3a.2×FIRフィルタの周波数特性



図2b.4×FIRフィルタのインパルス応答



図3b.2×FIRフィルタのインパルス応答

下位係数	上位係数	整数值
H(1)	H <b>(</b> 23 <b>)</b>	- 1
H(2)	H <b>(</b> 22 <b>)</b>	0
H(3)	H <b>(</b> 21)	13
H <b>(</b> 4)	H <b>(</b> 20 <b>)</b>	0
H(5)	H <b>(</b> 19 <b>)</b>	- 66
H(6)	H <b>(</b> 18 <b>)</b>	0
H(7)	H <b>(</b> 17 <b>)</b>	224
H(8)	H <b>(</b> 16 <b>)</b>	0
H(9)	H <b>(</b> 15 <b>)</b>	- 642
H <b>(</b> 10 )	H <b>(</b> 14 <b>)</b>	0
H <b>(</b> 11 )	H <b>(</b> 13)	2496
H <b>(</b> 12 )		4048

## 表 . 第1段デシメーション・フィルタの整数フィルタ係数 (23タップ・ハーフバンドFIRフィルタ)

## 表II. 第2段デシメーション・フィルタの整数フィルタ係数 (43タップ・ハーフバンドFIRフィルタ)

下位係数	上位係数	整数值
H(1)	H <b>(</b> 43 <b>)</b>	3
H <b>(</b> 2)	H <b>(</b> 42 <b>)</b>	0
H(3)	H <b>(</b> 41 )	- 12
H(4)	H <b>(</b> 40 )	0
H <b>(</b> 5)	H <b>(</b> 39 <b>)</b>	35
H(6)	H <b>(</b> 38 <b>)</b>	0
H(7)	H <b>(</b> 37 <b>)</b>	- 83
H(8)	H <b>(</b> 36 <b>)</b>	0
H <b>(</b> 9)	H <b>(</b> 35 <b>)</b>	172
H <b>(</b> 10 <b>)</b>	H <b>(</b> 34 )	0
H <b>(</b> 11 )	H <b>(</b> 33 <b>)</b>	- 324
H <b>(</b> 12 )	H <b>(</b> 32 <b>)</b>	0
H <b>(</b> 13 )	H <b>(</b> 31 <b>)</b>	572
H <b>(</b> 14 )	H <b>(</b> 30 <b>)</b>	0
H <b>(</b> 15 <b>)</b>	H <b>(</b> 29 <b>)</b>	- 976
H <b>(</b> 16 <b>)</b>	H <b>(</b> 28 )	0
H <b>(</b> 17 <b>)</b>	H <b>(</b> 27 <b>)</b>	1680
H <b>(</b> 18 <b>)</b>	H <b>(</b> 26 <b>)</b>	0
H <b>(</b> 19 <b>)</b>	H <b>(</b> 25 <b>)</b>	- 3204
H <b>(</b> 20 <b>)</b>	H <b>(</b> 24 <b>)</b>	0
H <b>(</b> 21 <b>)</b>	H <b>(</b> 23 <b>)</b>	10274
H <b>(</b> 22 <b>)</b>		16274

注 4× デシメーション・モードにおける合成フィルタ係数(つまりインパルス応答)は、 4×1 シスーション・ビードにおける日成シイルション(気) シスパン(カレス) かんしん 初段のフィルタ・タップを「ゼロを満たした」第2段のフィルタ・タップでたたみ込み を行うことによって決定できます。同様に、8×デシメーション・モードにおける合成 フィルタ係数は、(前段階で決定された)合成4×デシメーション・モードのタップを 「ゼロを満たした」第3段のフィルタ・タップでたたみ込みを行うことによって決定で きます。

表 . 第3段デシメーション・フィルタの整数フィルタ係数 (107タップ・ハーフバンドEIRフィルタ)				
下位係数	上位係数			
H(1)	H(107)	- 1		
H(2)	H(106)	0		
H(3)	H(105)	2		
	H(103)	0		
H(5)		- 2		
H(6)	H(103)	0		
	H(101)	3		
		0		
H(9)		- 3		
H(10)				
H(11)		1		
H(12)		0		
H(13)	H(95)	3		
H(14)	H(94)	0		
H(15)		- 12		
H(16)		0		
H(17)	H( 92 )	27		
H(18)		0		
H(19)	H(89)	- 50		
		0		
H(21)		85		
H(22)		0		
H(23)		- 135		
H(24)		0		
H(25)		204		
H(26)		0		
H(27)		- 297		
H(28)		0		
H(29)	H(79)	420		
H(30)		0		
H(31)	H(77)	- 579		
H(32)	H(76)	0		
H(33)	H(75)	784		
H(34)	H(74)	0		
H(35)	H(73)	- 1044		
H(36)	H(72)	0		
H(37)	H(71)	1376		
H(38)	H(70)	0		
H( 39)	H( 69)	- 1797		
H( 40)	H( 68 )	0		
H(41)	H( 67 )	2344		
H(42)	H(66)	0		
H(43)	H(65)	- 3072		
H <b>(</b> 44 )	H <b>(</b> 64 )	0		
H <b>(</b> 45 )	H(63)	4089		
H <b>(</b> 46 )	H <b>(</b> 62 <b>)</b>	0		
H <b>(</b> 47 )	H <b>(</b> 61 <b>)</b>	- 5624		
H <b>(</b> 48 )	H <b>(</b> 60 <b>)</b>	0		
H <b>(</b> 49 )	H <b>(</b> 59 <b>)</b>	8280		
H <b>(</b> 50 )	H <b>(</b> 58 <b>)</b>	0		
H <b>(</b> 51 )	H <b>(</b> 57 <b>)</b>	- 14268		
H <b>(</b> 52 )	H <b>(</b> 56 <b>)</b>	0		
H <b>(</b> 53 )	H <b>(</b> 55 <b>)</b>	43520		
H <b>(</b> 54 )		68508		

# AD9260 仕様

## **ディジタル仕様(特に指定のない限り、AVDD=+**5V、DVDD=+5V、T<sub>MIN</sub>~T<sub>MAX</sub>)

パラメータ	AD9260	単位
ロジック入力		
ハイ・レベル入力電圧		
(DVDD = +5 V)	+ 3.5	V min
(DVDD = +3V)	+2.1	V max
ロー・レベル入力電圧		
(DVDD = +5V)	+1.0	V min
(DVDD = +3V)	+ 0.9	V max
<b>ハイ・レベル入力電流(</b> V <sub>IN</sub> = DVDD <b>)</b>	±10	μ A max
<b>ロー・レベル入力電流(</b> V <sub>IN</sub> =0V)	±10	μ A max
入力容量	5	pF typ
<b>ロジック出力(</b> DRVDD=5V)		
<b>ハイ・レベル出力電圧(I<sub>OH</sub> = 50 µ A )</b>	+ 4.5	V min
<b>ハイ・レベル出力電圧( I<sub>OH</sub> =</b> 0.5 mA <b>)</b>	+2.4	V min
<b>ロー・レベル出力電圧(</b> I <sub>OL</sub> = 1.6 mA )	+ 0.4	V max
<b>ロー・レベル出力電圧(I<sub>OL</sub>=50µA)</b>	+ 0.1	V max
出力容量	5	pF typ
<b>ロジック出力(</b> DRVDD=3V)		
<b>ハイ・レベル出力電圧(</b> I <sub>OH</sub> = 50 µ A )	+2.4	V min
<b>ロー・レベル出力電圧(I</b> OL = 50 µ A)	+0.7	V max

仕様は予告なく変更されることがあります。



図4.タイミング・チャート

**スイッチング仕様(特に指定のない限り、AVDD = +**5 V、DVDD = +5 V、C<sub>L</sub> = 20 pF、T<sub>MIN</sub> ~ T<sub>MAX</sub>)

パラメータ	記号	AD9260	単位
クロック周期	t <sub>c</sub>	50	ns min
<b>データ有効(</b> DAV) <b>期間</b>	t <sub>DAV</sub>	t <sub>c</sub> ×モード	ns min
データ無効	t <sub>DI</sub>	t <sub>DAV</sub> <b>Ø</b> 40 %	ns max
データ・セットアップ時間	t <sub>DS</sub>	$t_{DAV}$ - $t_{H}$ - $t_{DI}$	ns min
ハイのクロック・パルス幅	t <sub>CH</sub>	22.5	ns min
ローのクロック・パルス幅	t <sub>CL</sub>	22.5	ns min
データ・ホールド時間	t <sub>H</sub>	3.5	ns min

\_\_\_\_\_\_ 仕様は予告なく変更されることがあります。

## 絶対最大定格\*

パラメータ	基準	Min	Max	単位
AVDD	AVSS	- 0.3	+ 6.5	V
DVDD	DVSS	- 0.3	<b>+</b> 6.5	V
AVSS	DVSS	- 0.3	+0.3	V
AVDD	DVDD	<del>-</del> 6.5	<b>+</b> 6.5	V
DRVDD	DRVSS	- 0.3	<b>+</b> 6.5	V
DRVSS	AVSS	- 0.3	+0.3	V
REFCOM	AVSS	- 0.3	+0.3	V
CLK、MODE、READ、				
<b>CS</b> , <b>RESET</b>	DVSS	- 0.3	DVDD + 0.3	V
ディジタル出力	DRVSS	- 0.3	DRVDD + 0.3	V
VINA, VINB,				
CML、BIAS	AVSS	- 0.3	AVDD + 0.3	V
VREF	AVSS	- 0.3	AVDD + 0.3	V
SENSE	AVSS	- 0.3	AVDD + 0.3	V
CAPB、CAPT	AVSS	- 0.3	AVDD + 0.3	V
接合温度			<b>+</b> 150	
保管温度		- 65	<b>+</b> 150	
リード温度(10秒間)			+ 300	

・ 上記の絶対最大定格を超えるストレスは、デバイスに永久的なダメージを与えることがあります。このリストはストレス定格を示すことだけを目的とし、これらの条件もしくは本仕様書の動作に関するセクションに示した以外の条件におけるこのデバイスの機能的な動作を意味するものではありません。長時間にわたって絶対最大定格条件で使用すると、デバイスの信頼性に影響が現れることがあります。

オーダー・ガイド

				パッケージ・
モデル	温度範囲	Ē	パッケージ説明	オプション*
AD9260AS	- 40 t	から	44 <b>ピン</b> MQFP	S-44
AD9260EB	+85 <b>đ</b>	まで	評価ボード	

\*S=メトリック・クワッド・フラットパック

## 温度特性

温度抵抗

44**ピン**MQFP

<sub>JA</sub> = 53.2 /W <sub>JC</sub> = 19 /W

注意 ESD(静電放電)の影響を受けやすいデバイスです。4000 Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知さ れることなく放電されることもあります。このAD9260には当社独自のESD保護回路を備えていますが、高エネルギーの静 電放電にさらされたデバイスには回復不能な損傷が残ることもあります。したがって、性能低下や機能喪失を避けるため に、適切なESD予防措置をとるようお奨めします。



## 仕様の定義

#### 積分非直線性(INL)

INLは、「負のフルスケール」と「正のフルスケール」を結んだ直 線からの各個別のコードの偏差を言います。「負のフルスケール」 として使用するポイントは、最初のコード遷移の1/2 LSB手前にあ りますまた。「正のフルスケール」として使用するポイントは、最後 のコード遷移の1と1/2 LSB後のレベルとして定義されます。偏差 は、この直線と特定の各コードの中点の距離から測定します。

### 微分非直線性(DNL、ノー・ミッシング・コード)

理想的なADCのコード遷移は、正確に1 LSBだけ離隔されます。 DNLは、この理想的な値からの偏差を言います。14ビットの分解能 で「ノー・ミッシング・コード」が保証されるためには、すべての 動作範囲にわたって、それぞれに対応する16384のコードが存在し なければなりません。

注意:従来のINLおよびDNL測定は、実際には コンパータに適 合しません。DNLは、対象とするデータ・レコードが長いほ ど、良好な結果を呈します。AD9260の場合、INLおよびDNL の値を代表値として示しています。

## ゼロ・エラー

負から正への桁上げは、VINA = VINBの下側1/2 LSBに相当する アナログ値で発生する必要があります。ゼロ・エラーは、このポイ ントに対する実際の遷移を生じたポイントの偏差として定義されま す。

### ゲイン・エラー

最初のコード遷移は、負のフルスケールの上側1/2 LSBに相当す るアナログ値で発生する必要があります。また、最後のコード遷移 は、定格フルスケールの下側1 1/2 LSBに相当するアナログ値で発 生する必要があります。ゲイン・エラーは、最初と最後のコード遷 移の差の理想値に対する実測値の偏差を言います。

#### 温度ドリフト

ゼロ・エラーおよびゲイン・エラーに関する温度ドリフトは、その初期値(+25)に対する $T_{MIN}$ または $T_{MAX}$ における値の偏差を言います。

### 電源変動除去比

下限の電源電圧で得られる値から上限の電源電圧で得られる値 までのフルスケールにおける最大変化を言います。

### アパーチャ・ジッター

アパーチャ・ジッターは、連続サンプルに関するアパーチャの遅れの変動を言い、A/Dへの入力に含まれるノイズとして現れます。

#### **サイナド比(**S/N+D、SINAD)

S/N+Dは、ナイキスト周波数以下の入力信号以外のスペクトル 成分の和の実効値に対する入力信号の測定値の実効値の比を言いま す。入力信号以外のスペクトル成分には、高調波も含まれますが、 直流成分は除かれます。S/N+Dの値はデシベルで示されます。

#### 有効ビット数(ENOB)

正弦波の場合、SINADをビット数として表わすことができます。 次の式を使用すると、性能をNで表わして測定することができます。 このNが有効ビット数です

#### N = (SINAD - 1.76)/6.02

つまり、所定の入力周波数における正弦波入力に対するデバイス の有効ビット数は、SINADの測定値から計算によりダイレクトに求 めることができます。

#### 全高調波ひずみ(THD)

THDは、入力信号の測定値の実効値に対する6次までの高調波成 分の和の実効値の比を言い、パーセンテージまたはデシベル値で示 されます。

## 信号対ノイズ比(SNR)

SNRは、ナイキスト周波数以下のスペクトル成分から、入力信号、 6次までの高調波成分および直流成分を除いた残りのスペクトル成 分の和の実効値に対する入力信号の測定値の実効値の比を言いま す。SNRの値はデシベルで示されます。

### スプリアス・フリー・ダイナミック・レンジ(SFDR)

SFDRは、入力信号の振幅の実効値とピークのスプリアス信号の 差をデシベルで表した値です。

#### 2トーンSFDR

ピークのスプリアス成分の実効値に対するいずれかの入力トーンの実効値の比を言います。ピークのスプリアス成分は、IMDの積になる場合とならない場合があります。dBc(つまり信号レベルの低下として劣化を表わします)あるいはdBFS(常にコンパータのフルスケールに関連づけられます)により表わされます。

ピン構成



ピン機能の説明

ピン番号	名称	説明	
1	DVSS	ディジタル・グラウンド	
2,29,38	AVSS	アナログ・グラウンド	
3	DVDD	+3 V <b>から +</b> 5 V <b>のディジタル電源</b>	
4,28,44	AVDD	+5 V <b>のアナログ電源</b>	
5	DRVSS	ディジタル出力ドライバのグラウンド	
6	DRVDD	+3 Vから +5 Vのディジタル出力ドライバの電源	
7	CLK	クロック入力	
8	READ	DSPインターフェースの一部 ローに引き込むと出力ビットがディセーブルされます。	
9	BIT16	最下位データ・ビット(LSB)	
10 ~ 23	BIT15 ~ BIT2	データ出力ビット	
24	BIT1	最上位データ・ビット(MSB)	
25	OTR	範囲外 コンバータまたはフィルタのオーバーフローでセットされます。	
26	DAV	効データ	
27	CS	チップ・セレクト(CS): アクティブ・ロー	
30	RESET	ESET: アクティブ・ロー	
31	SENSE	Jファレンス・アンプのSENSE : REFレベルを選択します。	
32	VREF	入力スパン選択リファレンス1/0	
33	REFCOM	リファレンス共通	
34	MODE	モード選択 デシメーション・モードを選択します。	
35	BIAS	電力パイアス	
36	САРВ	ノイズ除去ピン リファレンス・レベルを減結合します。	
37	CAPT	ノイズ除去ピン リファレンス・レベルを減結合します。	
39	CML	同相モード・レベル(AVDD/2.5)	
40,43	NC	接続なし(シールドするために接地します)	
41	VINA	アナログ入力ピン(+)	
42	VINB	アナログ入力ピン(-)	

# AD9260 代表的な性能特性

(AVDD = DVDD = DRVDD = +5.0 V、入力スパン = 4 V、CML = 2.0 Vとした差分DC結合入力、f<sub>CLOCK</sub> = 20 MSPS、フル・バイアス)



図5.100 kHz入力、20 MHzクロック、8×OSRにおける AD9260のスペクトル(出力データ・レート2.5 MHz)



図6.100 kHz入力、20 MHzクロック、4×OSRにおける AD9260のスペクトル(出力データ・レート5 MHz)



図7.100 kHz入力、20 MHzクロック、2×OSRにおける AD9260のスペクトル(出力データ・レート10 MHz)



図8.100 kHz入力、20 MHzクロック、デシメーション なしの場合のAD9260のスペクトル (出力データ・レート20 MHz)



図9.入力周波数とデュアル・トーンSFDRの関係 (F<sub>1</sub>=F<sub>2</sub>, F<sub>1</sub> - F<sub>2</sub>、スパン=中心周波数の10%、 モード=8×)



図10.入力を975 kHzおよび1.0 MHz、クロックを20 MHz、 デシメーションを8×としたときのAD9260の 2トーン・スペクトル性能

## デシメーション・モードと代表的なAC特性曲線

(AVDD = DVDD = DRVDD = +5 V、入力スパン = 4 V、CML = 2 Vとした差分DC結合入力、A<sub>IN</sub> = 0.5 dBFS、フル・バイアス)



図11.入力周波数とサイナド比の関係(f<sub>CLOCK</sub>=20 MSPS)<sup>1</sup>



図12.入力周波数とTHDの関係(fcLock = 20 MSPS)



図13.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=20 MSPS)





図14.入力周波数とサイナド比の関係(f<sub>CLOCK</sub> = 10 MSPS)<sup>1</sup>



図15.入力周波数とTHDの関係(f<sub>CLOCK</sub>=10 MSPS)



図16.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=10 MSPS)

(AVDD = DVDD = DRVDD = +5 V、入力スパン = 4 V、CML = 2 Vとした差分DC結合入力、フル・パイアス)



図17.入力周波数とサイナド比の関係(fcLock = 20 MSPS)1



図18.入力周波数とTHDの関係(f<sub>CLOCK</sub>=20 MSPS)



図19.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=20 MSPS)





図20.入力周波数とサイナド比の関係(fcLock = 10 MSPS)<sup>1</sup>



図21.入力周波数とTHDの関係(f<sub>CLOCK</sub>=10 MSPS)



図22.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=10 MSPS)

(AVDD = DVDD = DRVDD = +5 V、入力スパン = 4 V、CML = 2 Vとした差分DC結合入力、フル・バイアス)



図23.入力周波数とサイナド比の関係(f<sub>CLOCK</sub>=20 MSPS)



図24.入力周波数とTHDの関係(f<sub>CLOCK</sub>=20 MSPS)



図25.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=20 MSPS)



図26.入力周波数とサイナド比の関係(f<sub>CLOCK</sub> = 10 MSPS)



図27.入力周波数とTHDの関係(f<sub>CLOCK</sub>=10 MSPS)



図28.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=10 MSPS)

(AVDD = DVDD = DRVDD = +5 V、入力スパン = 4 V、CML = 2 Vとした差分DC結合入力、フル・パイアス)



図29.入力周波数とサイナド比の関係(f<sub>CLOCK</sub>=20 MSPS)



図30.入力周波数とTHDの関係(f<sub>CLOCK</sub>=20 MSPS)



図31.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=20 MSPS)



図32.入力周波数とサイナド比の関係(f<sub>CLOCK</sub> = 10 MSPS)



図33.入力周波数とTHDの関係(f<sub>CLOCK</sub>=10 MSPS)



図34.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=10 MSPS)

(AVDD = DVDD = DRVDD = +5 V、入力スパン = 4 V、CML = 2 Vとした差分DC結合入力、フル・バイアス)



図35.入力周波数とサイナド比の関係(f<sub>CLOCK</sub>=20 MSPS)



図36.入力周波数とTHDの関係(f<sub>CLOCK</sub>=20 MSPS)



図37.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=20 MSPS)



図38.入力周波数とサイナド比の関係(f<sub>CLOCK</sub> = 10 MSPS)



図39.入力周波数とTHDの関係(f<sub>CLOCK</sub>=10 MSPS)



図40.入力周波数とSFDRの関係(f<sub>CLOCK</sub>=10 MSPS)

## 代表的なAC特性曲線

(AVDD = DVDD = DRVDD = +5 V、入力スパン = 4 V、A<sub>IN</sub> = -0.5 dBFS、CML = 2 Vとした差分DC結合入力)







図42 . クロック・レートとSFDRの関係 (f<sub>IN</sub>=500 kHz、4×モード)



図43.クロック・レートとSFDRの関係 (f<sub>IN</sub>=1.0 MHz、2×モード)



図44. 同相モード入力レベル(CML)とTHDの関係



図45.入力周波数とCMRの関係(V<sub>CML</sub>=2 Vp-p、1×モード)



図46.4 Vと1.6 VのスパンのSNR/SFDR(f<sub>CLOCK</sub>=20 MSPS)

## その他のAC特性曲線

(特に指示のない限り、AVDD = DVDD = DRVDD = +5 V、入力スパン = 4 V、A<sub>IN</sub> = -0.5 dBFS、CML = 2 Vとした差分DC結合入力、フル・ バイアス)



<sup>(</sup>f<sub>IN</sub>=500 kHz、2×モード)







図51.2トーンのSFDR (F<sub>1</sub>=0.95 kHz、F<sub>2</sub>=1.05 MHz、8×モード、20 MSPS)



図52.2トーンのSFDR (F<sub>1</sub>=1.9 kHz、F<sub>2</sub>=2.1 MHz、4×モード、20 MSPS)



図53. 簡略化したブロック図

### 動作原理

AD9260は、新しいアナログ / ディジタル変換アーキテクチャを 使用して、シグマ・デルタのテクニックに高速パイプラインA/Dコ ンバータを結合しました。このトポロジーによってAD9260は、極 めて適度な8×オーバーサンプリング比で非常に広い入力信号帯域 幅(1.25 MHz)を維持しつつ、シグマ・デルタ・コンバータ関連の ダイナミック・レンジを広げることが可能になっています。 AD9260のブロック図を図53に示します。2次のマルチビット・シグ マ・デルタ変調回路に、差分アナログ入力が印加されます。この変 調回路は、5ビット・フラッシュの量子化回路と5ビットのフィード バックを備えることを特徴とします。さらに、12ビットのパイプラ インA/Dコンバータが入力をより高い精度で5ビット・フラッシュ に量子化します。こ12ビット・パイプラインA/Dコンバータの出力 は、特殊なディジタル変調ループによって遅延された5ビット・フ ラッシュの出力と加算され、その結果、12ビット量子化回路と12 ビット・フィードバックを伴う2次のループに等しい特性が得られ ます。2次のループとマルチビット・フィードバックの組み合わせ は、本質的な安定性をもたらし、AD9260においては、アイドル・ トーンないしは、しばしば高次のシングル・ビット・シグマ・デル タ変調回路に関係するフルスケール特異性の傾向が低減されていま す。

12ビット変調回路の出力は、ディジタル・デシメーション・フィ ルタに印加されます。このディジタル・フィルタの構成は、MODE ピンの電圧レベルによって決定されます。ユーザは、データ出力を デシメーションなし(クロック・レート)、またはデシメーション・ ファクタを2×、4×、あるいはフルの8×に設定することができま す。これらの4とおりの場合のスペクトルを図5、図6、図7および図 8に示しました。いずれにも100 kHzのフルケール入力と20 MHzの クロックを使用しています。デシメーションなしの出力のスペクト ルは、周波数が1.25 MHzを超えると明確な量子化ノイズの2次の シェーピング特性を呈します。

オンチップ・デシメーション・フィルタは、拒絶帯信号の除去に 優れ、1.25 MHzと18.75 MHzの間の浮遊入力信号を抑圧し、アナロ グ入力パス用のアンチエイリアシング・フィルタの要件を実質的に 緩和します。デシメーション・フィルタには、対称FIRフィルタ構

## 造が組み込まれており、直線的な位相特性と平坦性に優れた通過帯 域が得られます。

AD9260のディジタル出力ドライバ・レジスタは、READピンと CHIP SELECTピンが備わり、インターフェースを容易にします。 AD9260のディジタル電源は、2.7 Vから5.25 Vの電源電圧範囲にわ たって動作するように設計されていますが、ボード上のディジタ ル・ノイズを最小にするためには、3 Vの電源が推奨されています。 ユーザは、DATA AVAILABLEピンを使用してデシメーション済み 出力のデータ・レートを容易にシンクロすることができます。パイ プラインA/Dコンバータあるいはディジタル・フィルタがオーバー フローすると、OTR( OUT-OF-RANGE )ピンの出力にそれが現れま す。また、コンバータのデシメーション済みデータをシンクロし、 アナログ積分回路内に存在しているすべてのオーバーフロー条件 をクリアするために、RESETB機能が備わっています。

AD9260には、オンチップ・リファレンスとリファレンス・バッ ファも実装されています。このリファレンスは、2.5 Vモード(4 Vp-pの差分入力フルスケールが得られます)または、1 Vモード(1.6 Vp-pの差分入力フルスケールが得られます)に構成することも可能 ですが、外付けの抵抗分圧回路を使用して1 Vから2.5 Vまでの範囲 の電圧を供給するようにプログラムすることもできます。しかしな がら、AD9260の最適ノイズ性能と最適ひずみ性能は、図46に示した ように、2.5 Vのリファレンスを使用しないと得られません。

クロック周波数を下げてこの部品を動作させることが望まれる 場合を予想して、AD9260のバイアス電流はスケーラブルになって います。このスケーリングは、BIASピンに適切な抵抗を外付けする ことによって行われます。消費電力は、概略でクロック周波数に比 例し、最大で75%(クロック・レート5MHzに対応します)まで下 げることができます。図41~図43および図47~図51に性能とのト レードオフを示す特性曲線を示したので、参照してください。

### アナログ入力およびリファレンスの概要

図54は、アナログ入力VINA、VINBとリファレンス電圧VREFとの間の関係に注目して簡略化したAD9260のモデルを示しています。 フラッシュA/Dコンバータの抵抗ラダーのトップに印加される電圧と同様に、VREFの値がA/Dコンバータへの最大入力電圧を規定し ます。このリファレンス電圧VREFは、AD9260内部のA/Dコアに印 加される前に、AD9260に内蔵されたリファレンス・パッファに よってスケーリングされます。リファレンス・パッファのスケー ル・ファクタは、0.8です。つまり、A/Dコアへの最大入力電圧は、 +0.8 × VREFとなります。また、A/Dコアへの最小入力電圧は、自 動的に - 0.8 × VREFになります。このスケール・ファクタから、最 大差分入力スパン4 Vp-pは、VREF電圧が2.5 Vのときに得られるこ とになります。VREF電圧を2.5 Vより小さくすれば、差分入力スパ ンを狭くすることは可能ですが、AC性能が犠牲になります(図46を 参照してください)。



図54.簡略化した入力モデル

## 入力スパン

AD9260は、差分入力構造によって具体化されています。この構造から、図44に示したように、広い範囲にわたってコンパータの入力スパンと無関係に入力信号の同相モード・レベル(2つの入力ピンの平均電圧)を変化させることが可能になります。具体的には、 A/Dコアへの入力は、VINAピンとVINBピンに印加された電圧の差分になります。つまり、式

によって差分入力段の出力が表され、これがA/Dコアの入力になります。

ただし、電圧VCOREは、VREFピンの電圧をVREFとするとき、次の式で表わされる条件を満たさなければなりません。

$$-0.8 \times VREF \quad VCORE \quad +0.8 \times VREF$$
 (2)

## 入力コンプライアンス・レンジ

入力信号のスパンにおける式(2)で表わされる制限に加えて、 AD9260のアナログ入力構造からこれとは別の制限が求められます。 このアナログ入力構造は、VINAとVINBの有効動作範囲を制限しま す。その条件は、次式によって表わされます。

$$AVSS + 0.5 V < VINA < AVDD - 0.5 V$$

$$AVSS + 0.5 V < VINB < AVDD - 0.5 V$$
(3)

これにおいて、通常、AVSSは0V、AVDDは+5Vになります。以 上から、VINAとVINBに有効な入力は、式(2)と式(3)を同時に満 足する任意の組み合わせになります。なお、図?に示した差動ドラ イバ回路に使用しているクロック・クランプ方式においては、 AD9260の電圧不足状態を回避できるように注意する必要がありま す。

VINA、VINB、VREFおよびAD9260のディジタル出力の相互関係 についての詳細な情報は、表 を参照してください。

また表 には、各種アナログ入力とリファレンス構成を要約して 示しました。

## アナログ入力の動作

AD9260のアナログ入力構造は、もっとも厳密な通信アプリケー ションおよびデータ・アクィジション・アプリケーションの一部で 求められる性能要件に適合するように最適化されています。この入 力構造は、VINAピンとVINBピンに印加された入力信号をCLKピン の立ち上がりエッジごとにサンプリングするスイッチ・キャパシタ 回路から構成されます。入力スイッチ・キャパシタは、各CLKの周 期で入力電圧まで充電されます。それぞれのキャパシタに充電され た電荷qは、Cを入力キャパシタの容量とすると、C×V<sub>IN</sub>に等しくな ります。直前の入力信号のサンプリングから次の入力信号のサンプ リングまでキャパシタの充電が行われるとき、これらのキャパシタ を充電する間の電荷デルタqは、次式によって近似することができ ます。

**デル**タq  $C \times$ **デル** $タ V_N = C \times (V_N - V_{N-2})$  (4) ここで、 $V_N$ は現在の入力信号のサンプリングを、 $V_{N-2}$ は2つ手前 の入力信号のサンプリングを表わします。また、入力に流れる平均 電流(外部ソースから供給されます)は、次の式で表わされます。

*I = デルタ*q/T C×(V<sub>N</sub> - V<sub>N-2</sub>)×f<sub>cLOCK</sub> (5)
 ただし、TはCLKの周期を、f<sub>CLOCK</sub>はCLKの周波数をそれぞれ表します。これらの式(4)および式(5)は、AD9260のアナログ入力構造の動作を簡略化して近似した式です。次に、入力動作について、より正確に、より詳細に説明と分析を行います。



図55.詳細なアナログ入力構造

図55にAD9260アナログ入力構造を示します。当面は、寄生キャ パシタCPAおよびCPBを無視して説明を続けます。これらの寄生 キャパシタの影響については、このセクションの末尾近くに説明し ます。スイッチ・キャパシタCS1およびCS2は、それぞれピンVINA とピンVINBに印加された入力電圧をサンプリングします。これら のキャパシタは、CLKがローの間、それぞれに対応する入力ピン VINAもしくはVINBに接続されています。キャパシタCS1および CS2は、CLKが立ち上がったときの入力信号の取り込みます。その 後、CLKがハイになると、キャパシタCS1およびCS2がアナログ変調 回路に接続されます。この変調回路は、キャパシタCS1およびCS2 をあらかじめ充電して(プレチャージ), AD9260と組み合わせて入 カピンVINAおよびVINBをドライブするために使用される任意の回 路に必要な電荷の量を最小にします。これにより、ピンVINAおよ びVINBをドライブするアナログ回路の入力ドライブ要件が緩和さ れます。アナログ変調回路によってキャパシタCS1およびCS2にプ レチャージされる電圧は、遅延された入力信号におおむね等しくな ります。キャパシタCS1およびCS2が対応する入力ピンVINAもしく はVINBに接続されるとき、これらのキャパシタの電荷差分Q(n) は、次式で与えられます。

 $Q(n) = q1 - q2 = CS \times VCORE$ (6)

この式において、q1とq2は、キャパシタCS1とCS2にそれぞれ個別に蓄積される電荷を、CSはキャパシタCS1およびCS2の容量を表わします。先行する「プレチャージ」クロック段階の間にキャパシ タCS1およびCS2がアナログ変調回路に接続されると、これらの キャパシタは、直前の入力信号のサンプルにおおむね等しくプレ チャージされます。その結果、CLKが八イの間にこれらのキャパシ タに充電される電荷差分は、次式のようになります。

Q(n-1) = CS × VCORE(遅延) + CS × Vデルタ (7) ここで、VCORE(遅延)は直前のCLKの周期の間にサンプリング されたVCOREの値、Vデルタはキャパシタに残存しているシグマ・ デルタの誤差電圧を表わしています。Vデルタは、AD9260のアナロ グ変調回路に用いているシグマ・デルタ・フィードバック・テク ニックにより自然発生するアーティファクトです。これは、各ク ロック周期で変化するランダムな小電圧で、0から±0.05 × VREFの 間で変動します。

AD9260の入力ピンのドライブに使用するアナログ回路は、キャ パシタCS1およびCS2が入力ピンVINAおよびVINBに接続されたと きに生じるチャージ・グリッチに応答する必要があります。この回 路からは、次式で示されるプレチャージされた電荷量Q(n-1)と新 しい電荷量Q(n)との差に相当する電荷qデルタが、キャパシタCS1 およびCS2に供給されなければなりません。

Q <b>デルタ=</b> Q(n) - Q(n-1)	(8)
Q <b>デルタ=</b> CS×{VCORE - VCORE <b>(遅延)</b> +V <b>デル</b>	<b>/9}(</b> 9)

### 入力のドライブ

## 過渡応答

チャージ・グリッチは、入力CLKの各周期の始まり(立ち下がり エッジ)で1回発生し、ちょうどその半周期後(立ち上がりエッジ) にサンプルがキャパシタCS1およびCS2に取り込まれます。AD9260 の入力ピンVINAおよびVINBに印加される典型的な入力波形を図56 に示します。



図56. 典型的な入力波形

図56は、出力インピーダンスがゼロでないソースを使用して入力 ピンをドライブしたときのチャージ・グリッチの影響を示していま す。このソースは、CLKの半周期内にチャージ・グリッチから安定 できるものでなければなりません。あらゆるCMOSスイッチ・キャ パシタ回路に使用されているMOSスイッチには、残念ながら、端子 部に非直線性の寄生接合容量が含まれています(AD9260で使用さ れているものも例外ではありません)。図55に示したCpa1、Cpb1、 Cpa2、およびCpb2は、入力スイッチに関連する寄生容量です。

寄生キャパシタCpa1およびCpa2は、常にピンVINAおよびVINB に接続されているので、グリッチのエネルギへの寄与はありませ ん。これに対して寄生キャパシタCpb1およびCpb2は、入力キャパ シタCS1およびCS2が入力ピンVINAおよびVINBに接続されるとき にチャージ・グリッチを発生し、それがキャパシタCS1およびCS2 のチャージ・グリッチに重量されます。非直線性の接合容量Cpb1 およびCpb2は、入力信号と非直線的に相関するチャージ・グリッチ のエネルギを発生します。このため、入力ソースがCLKの半周期内 で完全に安定しない限り、直線的な安定を達成することが困難にな ります。グリッチ・インパルスのエネルギの一部は、ソースに「キッ ク・バック」されますが、その入力信号との関係は直線的ではあり ません。つまり、入力信号が直線的に安定することを保証する最良 の方法は、グリッチからCLKの半周期内に可能な限り完全に安定す る広帯域回路を使用することです。

AD9260は、アナログ・デバイセズ社独自のクロック・プースト・ プート・ストラップ・テクニックを使用して、内部CMOSスイッチ の非直線寄生容量を低減しています。このテクニックにより、入力 スイッチの直線性が改善されます。つまり、このテクニックは、非 直線的なグリッチ・エネルギを抑ます。

次に、図55に示したAD9260の入力構造における入力キャパシタ と寄生キャパシタの容量をリストします。

CS = 3.2 pF、Cpa = 6 pF、Cpb = 1 pF(ただし、 $CSld + \tau$ パシタCS1およびCS2の容量、 $Cpa ld + \tau$ パシタCpa1およびCpa2の容量、Cpbld +  $\tau$ パシタCpb1および2の容量とします)。それぞれの入力ピン の合成容量は、 $C_{IN} = CS + Cpa + Cpb = 10.2 \text{ pF}$ となります。

#### 入力ドライバの考察

AD9260の最適ノイズ性能と最適ひずみ性能は、AD9260を4 Vの 入力スパンで差動的にドライブしたときにのみ達成されます。すべ てのアプリケーションにおいて差動動作用に信号の前処理が行われ るわけではないことから、シングルエンド信号から差分信号への変 換が必要になることがあります。AD9260の場合は、シングルエン ド信号から差分信号への変換に差動オペアンプ・ドライバがもっと も適しています。トランスを用いてもAC信号に対して同様の変換 を行うことが可能ですが、AD9260をダイレクトにドライブできな いことから、低ノイズ低ひずみのパッファ段の追加が必要となり、 その有用性は否定的です。

## シングルエンド信号を変換する差動オペアンプ・ドライバ

シングルエンド信号から差分信号に変換してAD9260をドライブ するオペアンプ・ドライバ回路には、代表的なものが2つありま す。第1のドライバ回路は、図57に示しましたが、最適ひずみ性能が 要求されるDC結合アプリケーションに対して最適化されています。 この差動オペアンプ・ドライバ回路は、変換とレベル・シフトを 行って、グラウンド基準の2 Vp-pのシングルエンド信号から、 AD9260の同相モード・レベルを中心とする4 Vp-pの差分信号を生 成するように構成されています。この回路は、整合単位ゲイン差動 アンプとして構成された2つのオペアンプを基礎とします。シング ルエンド入力は、それぞれの差動アンプの互いの対に相当する入力 に印加され、これによって差分出力が生成されます。同相モード・ オフセット電圧は、それぞれの差動アンプの非反転端子の抵抗に印 加されてオフセット電圧を所定値に設定します。このオフセット電 圧は、同相モード・レベル(CML)ピンから、1µFの容量性負荷を ドライブすることができる低出力インピーダンスのバッファ・アン プを経由して取り出されます。同相モード・オフセットは、図44に 示したように、ひずみ性能を大きく低下させることなく1.8 Vから 2.5 Vまでの範囲にわたって変化させることができるので、正の電圧 スイングが制限される一部の±5オペアンプによってもたらされる 出力圧縮ひずみを改善する一種の柔軟性が得られます。



図57.レベル・シフトを伴うDC結合差動ドライバ

±5 Vの動作に定格設定されたオペアンプがもたらす電圧不足故 障状態からAD9260を保護するために、各オペアンプ出力とAD9260 の入力の間に、2つの50 直列抵抗とAGNDに接続されたダイオー ドが備わっています。AD9260は、オペアンプが同一の正の電源(つ まりAVDD)をAD9260と共有する限り、本質的にあらゆる過電圧状 態から保護されます。なお、このドライバ回路に備わる各差動アン プのゲイン精度と同相電圧除去は、オペアンプに整合させた薄膜抵 抗回路(たとえばOhmtek ORNA5000F)を使用することによって高 めることができます。抵抗値は、最低可能ノイズを維持するために 大きくとも500 までとする必要があります。ここで、AD9260の小 信号帯域幅が75 MHzであることに注意してください。つまり、サ ンプリングおよびデシメーション・レートによって規定される AD9260のベースバンド帯域幅に落ちるあらゆるノイズを始め、サ ンプリング・レートの逓倍で生じるベースバンド応答の「虚像」に よって、全体的なノイズ性能の低下が招かれます。

各単位ゲイン差動ドライバ回路のノイズ性能は、それぞれの固有 のノイズ・ゲインである2によって制限されます。しかし単位ゲイ ン・オペアンプの場合だけは、各オペアンプのフィードバック抵抗 にシャント・キャパシタCFを並列接続することによって、入力信号 の通過帯域を超える部分でこのノイズ・ゲインを2から1に抑える ことが可能です。これは、本質的にローパス・フィルタを構成し、 このフィルタは、フィルタのf.300周波帯域を超えた部分でノイズ・ ゲインを1に抑えると同時に、入力信号をf.300に帯域制限します。 なお、このフィルタによって確立される種は、アンチエイリアシン グ・フィルタの実際の極としても使用できます。同一の製品ファミ リから採用した2つのオペアンプのノイズ寄与率は、一般に等しく なりますが互いの相関はなく、そのため、それぞれのオペアンプの 総合的な出力関連ノイズが二乗和の平方根で加わり、回路のノイズ 性能をさらに3dB低下させます。また、シングルエンド・キャパシ タC<sub>s</sub>および差分キャパシタC<sub>D</sub>を追加すれば、帯域外ノイズを低減さ せることができます。

信号パス内での2つのオペアンプのひずみ性能とノイズ性能は、 AD9260の最適性能を達成する上で非常に重要です。低ノイズのオ ペアンプは、1 MHzで85 dBを超えるTHD(全高調波ひずみ)をもた らしますが、1 Vから3 Vの範囲にわたるスイングが得られるものが ほとんどなく、検討の域を出ません。AD9632オペアンプは、広帯域 にわたって卓越したひずみ性能を維持する一方で、1 Vから3 Vの範 囲にわたるスイングが得られ、この回路で優れたひずみ性能を提供 できことがわかりました。しかしAD9632は、ゲイン2もしくはそれ 以上で安定することから、前述したノイズ低減シャント・キャパシ タの使用が不可能であり、このためOPA642と比較するとわずかに (1 dBから2 dB)ノイズ性能が低くなります。低コスト低消費電力 の単位ゲイン・オペアンプの代替製品としては、AD8056デュアル・ オペアンプがありますが、フルスケールの入力信号に対するSNRと THD性能がわずかに(1dBから2dB)低くなります。優れたひずみ 性能を維持しながら最低可能ノイズ性能を得るためには、単位ゲイ ン・オペアンプOPA642を検討する必要があります。ただし、この データ・シートで示したAD9260のテストと特性データの大半は、 このDC結合ドライバ回路にAD9632オペアンプを使用して得られた ものです。また、このドライバ回路は、AD9260評価ボートでも提供 されます。



図58.AC結合低ノイズ差動ドライバ

最低可能ノイズとひずみ性能は、図58に示したAC結合回路を使用して達成することができます。この回路は、反転ゲイン1のパッファと単位ゲイン・バッファとして構成した2つの低ノイズ高速オペアンプを用いた単純な構成です。この構成においては、反転オペアンプのノイズ・ゲインが2となることから、反転オペアンプのトポロジーによってノイズ性能が決定されます。また、2つのオペアンプ出力がAGND近傍にセンタリングされるので、優れたひずみ性能が達成されます。反転オペアンプと非反転オペアンプの間の群遅延の不整合は、推奨広帯域低ひずみオペアンプを使用した場合のこの回路のひずみ性能をわずかに低下させるだけにとどまりました。

リファレンスの動作モード	入力スパン( VINA - VINB )( Vp-p )	必要VREF(V)	接続	接続先
内蔵	1.6	1	SENSE	VREF
内蔵	4.0	2.5	SENSE	REFCOM
内蔵	1.6 スパン 4.0かつ	1 VREF 2.5 <b>かつ</b>	R1	VREF <b>および</b> SENSE
	スパン = 1.6 × VREF	VREF = (1 + R1/R2)	R2	SENSE <b>および</b> REFCOM
外部	1.6 <b>スパン</b> 4.0	1 VREF 2.5	SENSE	AVDD
			VREF	EXT. REF.

表 .リファレンス構成の要約

それぞれのオペアンプの出力は、値の小さい直列抵抗とキャパシ タ(つまり、50 と0.1 µ F)を経由してAD9260の対応する入力にAC 結合されます。また、DC結合ドライバの場合と同様に、シングルエ ンド・キャパシタC。および差分キャパシタC。の追加すれば、帯域外 ノイズを低減させることができます。このAC結合回路の下側の カットオフ周波数は、RcとCcによって決定され、Rcは、AD9260の同 相モード・レベル・ピンCMLに接続されて、入力パイアスが適正化 されます。OPA642は、全体的なノイズとひずみがもっとも低い (100 kHzにおいて88.8 dBのSNRと96 dBのTHD)ことがわかりまし たが、全体的な性能は、AD8055(またはデュアル・バージョンの AD8056)でも0.5 dBから1.5 dB程度しか低下しません。このように、 AD9260で実現可能な高レベルの性能を引き出せたとしても、テス ト装置の質とその評価に用いるテスト・セットアップに特別な注意 を払わなければ意味のないものになりかねません。

#### 同相モード・レベル

CMLピンは、AD9260の内部で使用される内部アナログ・バイア ス・ポイントです。このピンは、図59に示すように少なくとも0.1 µ Fのキャパシタを使用してアナログ・グラウンドと減結合しなけれ ばなりません。CMLのDCレベルは、約AVDD/2.5になります。こ の電圧を外部バイアスに使用する場合には、パッファを使用する必 要があります。

注意: AD9260に印加された入力信号の同相モード電圧は、CMLの レベルと正確に一致する必要はありません。最適性能を得 るためにはこのレベルが推奨されますが、AD9260では、 AVDD/2.5近傍に入力同相モード電圧の許容範囲が設けら れています。





## リファレンスの動作

AD9260には、オンボード・パンドギャップ・リファレンスとリ ファレンス・パッファ・アンプが内蔵されています。オンボード・ リファレンスは、ピン・ストラップにより生成電圧の選択が可能 で、1 Vまたは2.5 Vを出力します。また、ユーザ側で外付けの抵抗 を 2 つ追加すれば、1 Vおよび2.5 V以外のリファレンス電圧を設定 することができます。これとは別に、精度および/またはドリフト 性能の強化を必要とする設計を行う場合には、外部リファレンスを 使用することもできます。表IVにAD9260のリファレンス構成に関 するピン・ストラップのオプションを要約して示しましたので参照 してください。ただし、最適ノイズ性能と最適ひずみ性能が2.5 Vの リファレンスを使用したときだけに達成される点に注意が必要で す。

図60は、AD9260の内蔵電圧リファレンスを簡略化したモデルを 示しています。ピン・ストラップ可能なリファレンス・アンプは、 1 Vの固定リファレンスをバッファします。リファレンス・アンプ A1からの出力は、VREFピンに現れます。このVREFピンの電圧が、 A/Dコンパータのフルスケールの入力スパンを決定します。入力ス パンは、次式で表わされます。

#### フルスケール入力スパン = 1.6 × VREF

VREFピンに現れる電圧を始め、内蔵リファレンス・アンプA1の 状態は、SENSEピンに現れる電圧によって決定されます。この



図60.簡略化したリファレンス

SENSEピンに現れる電圧をモニタするために、ロジック回路には2 つのコンパレータが備わっています。A1のフィードバック・パス 内のスイッチのポジションは、セット・ポイントをもっとも低く設 定した(約0.3 >)コンパレータによってコントロールされます。 SENSEピンがREFCOMに接続されていれば、スイッチが内部の抵 抗回路に接続されるので、VREFが2.5 Vになります。SENSEピンと VREF ピンを短絡するか抵抗を介して接続すると、スイッチが SENSEピンに接続されます。短絡した場合にはVREFが1.0 Vになり ますが、抵抗回路を外付けした場合には、1.0 Vから2.5 Vまでの VREFのスパンが得られます。外付けの抵抗回路の具体化には、た とえば抵抗分圧回路があります。この分圧回路は、VREFとSENSE の間に抵抗R1を接続し、SENSEとREFCOMの間に抵抗R2を接続し て構成することができます。SENSEピンをAVDDに接続すると、別 のコンパレータが内部の回路をコントロールしてリファレンス・ア ンプをディセーブルします。リファレンス・アンプがディセーブル になれば、外部電圧リファレンスによりVREFピンをドライブする ことが可能になります。

リファレンス・パッファ回路は、リファレンスを内部の回路に よって使用される適切な同相モード電圧にレベル・シフトします。 このオンチップ・パッファは、内部のスイッチ・キャパシタ回路を ドライプするために必要な低インピーダンスをもたらし、パッ ファ・オペアンプを外付けする必要がありません。

AD9260内部の回路で使用される実際のリファレンス電圧は、 CAPTピンとCAPBピンに現れます。VREFを2.5 Vに構成していれ ば、4 Vのフルスケール入力スパンが得られ、CAPTピンとCAPBピ ンに現れる電圧は、それぞれ3.0 Vと1.0 Vになります。内蔵または 外付けのリファレンスを使用しているときは、キャパシタ回路を追 加してCAPTピンとCAPBピンの間を減結合する必要があります。 図61に、推奨されている減結合回路を示します。このキャパシタ回 路は、(1)リファレンス・アンプA2とともに広い周波数範囲にわ たって、A/Dの内部回路のドライブに必要な低いソース・インピー ダンスを提供し、(2)A2に必要な補償を提供し、さらには(3)リファ レンスからもたらされるノイズを帯域制限します。CAPTとCAPB の間にリファレンス電圧が現れるターンオン時間は約15ミリ秒で、 パワーダウン・モードの動作では、これを考慮する必要がありま す。



## ディジタル入力および出力

ディジタル出力

AD9260の出力データは、2の補数フォーマットになります。各種 の入力範囲に対応する出力データのフォーマットを表 に示しま す。これにおいてMSBを反転すれば、ストレート・パイナリの出力 データ・フォーマットが得られます。

表	. 出力データ・	· フォーマット(2×、4	4×、8× <b>デシメーション</b>	・モード

入力(V)	条件(V)	ディジタル出力
VINA - VINB	< - 0.8 × VREF	1000 0000 0000 0000
VINA - VINB	= - 0.8 × VREF	1000 0000 0000 0000
VINA - VINB	= 0	0000 0000 0000 0000
VINA - VINB	= +0.8 × VREF - 1 LSB	0111 1111 1111 1111
VINA - VINB	+0.8 × VREF	0111 1111 1111 1111

1×デシメーション・モードの出力データ・フォーマットは、2×、 4×および8×のデシメーション・モードと異なります。1×デシ メーション・モードでは、出力データは2の補数ですが、ディジタル の数値が7/128倍にスケーリングされます。この7/128というスケー リング・ファクタは、アナログ変調回路の内部スケーリング・ファ クタ7/8と、12ビット変調データのLSB桁合わせによって生じるス ケーリング・ファクタ1/16との積です。

## CSピンとREADピン

CSピンとREADピンは、AD9260のデータ出力ピン(ビット1~ ビット16)の状態をコントロールします。CSピンはアクティブ・ ロー、READピンはアクティブ・ハイです。CSピンとREADピンが いずれもアクティブになると、データ出力ピンにADCデータが現れ ますが、それ以外の場合は、データ出力ピンがハイ・インピーダン ス(Hi-Z)状態に維持されます。表 は、CSピンおよびREADピンと データ出力ピン、つまりビット16までの状態の関係を 示しています。

表 . CS ピンおよびREAD ピンの機能

CS	READ	データ出力ピンの状態
<b>D</b> -	<b>D</b> -	<b>データ出力ピンは</b> Hi-Z <b>状態</b>
<b>D</b> -	ハイ	データ出力ピンにADCデータ
ハイ	<b>D</b> -	データ出力ピンはHi-Z状態
ハイ	ハイ	<b>データ出力ピンは</b> Hi-Z <b>状態</b>

## DAVピン

DAVピンは、AD9260の出力データの有効 / 無効を表します。このDAVの立ち上がりエッジは、出力データのラッチに使用することができます。図4のタイミング図に示したように、出力データは、DAVの立ち上がりから少なくとも3.6ナノ秒( $t_{H}$  = 3.6 ns)は有効です。

## RESET ピン

RESETピンは、アクティブ・ローです。RESETがローになると、 ディジタル・デシメーション・フィルタ内のクロックがディセーブ ルされ、DAVピンがローに引き込まれ、ディジタル・データ出力ピ ン(ビット1~ビット16)のデータが無効になります。さらにこの RESETピンは、AD9260のアナログ変調回路の状態をリセットし、 デシメーション・フィルタで使用する内蔵クロック分周回路の状態 をリセットします。

AD9260の内蔵デシメーション・フィルタの状態は、RESETが ローに転じても変更されません。つまり、RESETをローに引き込ん でも、アナログ変調回路はリセットされますが、ディジタル・フィ ルタ内のすべてのデータのクリアが行われるわけではありません。 フィルタ内のデータは、アナログ変調回路をリセットした結果とし て変更されます(これによってディジタル・フィルタの入力が突然 変化しますが、この変化はA/Dコンバータの入力の信号と無関係で す)。このため、RESET ピンに対するパルスの印加に続いて、デシ メーション・フィルタのデータをフラッシュする必要が生じます。 これらのフィルタは、フィルタの群遅延とコンパータのクロック・ レートの積に等しい長さのメモリを備えています。このメモリ長 は、デシメーション・フィルタ内にストアされるサンプル数と同義 に解釈することができます。たとえば、8×デシメーション・モー ドでこの部品を動作させている場合、群遅延は345/fclockになりま す。これは、デシメーション・フィルタ内にストアされるサンプル 数が345であることに対応します。RESET ピンにハイのパルスを印 加した後は、再度AD9260のデータを使用するまでの間に、AD9260 からこれらの345のサンプルをフラッシュしておかなければなりま せん。言い換えると、不正なデータをフィルタからフラッシュする ために、345サンプル分のAD9260のクロックを与える必要がありま す。4×もしくは2×デシメーション・モードでこの部品を動作させ ている場合は、4×もしくは2×のデシメーション・フィルタの群遅 延が相対的に小さくなり、それに伴ってフィルタからフラッシュし なければならないサンプル数も少なくなります(それぞれ109サン プルと23サンプル)

2×、4×もしくは8×のモードにおいては、同一のクロックでク ロックされる複数のAD9260をRESETを使用してシンクロさせるこ とができます。AD9260のデシメーション・フィルタは、内蔵のク ロック分周回路でクロックします。このクロック分周回路の状態 は、出力データを有効にするタイミング(CLKを基準にしたタイミ ング)を決定します。したがって、同一のクロックでクロックされ る複数のAD9260をシンクロさせるためには、それぞれのAD9260の クロック分周回路がすべて同時に同一の状態にリセットされなけれ ばなりません。RESETにローのパルスを印加すると、これらのク ロック分周回路がクリアされます。クリアされたクロック分周回路 は、RESETの立ち上がりエッジに続く次のCLKの立ち下がりエッジ でクロックのカウントを開始し、クロックがデシメーション・フィ ルタに印加されます。

2×、4×もしくは8×のモードでは、内蔵クロック分周回路とア ナログ変調回路がともに確実にリセットされるよう、RESETは少な くともCLKまるまる1周期分の間、アサートされる必要があります。 RESETのアサートは、CLKの立ち上がりエッジで終了させる必要が あります(つまり、RESETの立ち上がりエッジとCLKの立ち上がり エッジを一致させる必要があります)。

### OTRピン

OTRピンは、AD9260内でオーバーレンジ状態が発生したことを 示します。このオーバーレンジ状態は、AD9260の出力段に備わる ロー・パスのディジタル・デシメーション・フィルタに群遅延があ ることから慎重に対処しなければなりません。入力信号がコンバー タのフルスケールの範囲を超過すると、オーバーレンジ状態の持続 時間と大きさに応じてAD9260の動作にさまざまな影響が現れます。 短時間のオーバーレンジ状態(<<フィルタの群遅延)では、アナロ グ変調回路にわずかなオーバーレンジが発生するだけで、ロー・パ ス・ディジタル・フィルタのデータがフルスケールを超えないこと もあります。実際、アナログ変調回路には、内部でクリッピングを

行わなくてもAD9260のフルスケール範囲をわずかに超えた(3%) 信号を処理する能力があります。しかし、オーバーレンジ状態が長 時間にわたると、ディジタル・フィルタのデータがフルスケールを 超えてしまいます。これらの理由から、内蔵の2つの独立した範囲 外検出回路を用いてOTR信号を生成しています。第1の範囲外検出 回路は、アナログ変調回路の出力に備わり、変調回路の出力信号を 監視してコンバータのフルスケール範囲の外側3%を基準に範囲の 超過の有無を検出します。変調回路の出力信号がフルスケール範囲 の外側3%を超えると、ディジタル・データのハード・リミット(つ まりクリップ)が働き、フルスケールより3%大きな値に強制されま す。第2の範囲外検出回路は、第3段のデシメーション・フィルタ の出力に備わり、ロー・パス・フィルタ出力を監視してフルスケー ルを基準に範囲の超過の有無を検出します。ここで範囲の超過が発 生すると、フィルタの出力データに対してハード・リミットが働 き、フルスケールに強制されます。OTR信号は、これらの2つの内 蔵範囲外検出回路の出力の論理和です。いずれかの検出回路が範囲 の超過を示すとOTR ピンがハイに転じ、データの信頼性が著しく損 なわれている可能性があることがわかります。

AD9260を自動利得調整(AGC)を組み込んだシステム内で使用 する場合は、OTR信号を使用して信号振幅の抑圧することができま す。この方法は、信号に一時的にフルスケールをわずかに超過する 高周波成分が含まれる場合に、信号のダイナミック・レンジを最大 にする上で極めて効果的です。この反対に、ディジタル・フィルタ のオーバーレンジを惹き起こす大振幅の低周波成分が信号に含まれ ている場合は、これによってロー・パス・ディジタル・フィルタの オーパーレンジを招く可能性があります。それが発生すると、場合 によっては、データの信頼性が著しく損なわれ、ディジタル・フィ ルタのフラッシュが必要になります。ディジタル・フィルタのフ ラッシュに求められる条件ついては、前述したRESET ピンの機能に 関する説明を参照してください。

OTRは、CLKの立ち下がりエッジでサンプリングする必要があり ます。この信号は、CLKがハイの間は無効になります。

#### MODEの動作

モード・セレクト・ピン(MODE)によりユーザは、4つあるディ ジタル・フィルタのモードの1つを単一のピンを使用して選択する ことができます。それぞれのモードでは、内蔵デシメーション・ フィルタのデシメーションが1×、2×、4×、あるいは8×に設定さ れます。表 にMODEピンの範囲を示したので参照してください。

モード選択は、図62に示すように、一連の内蔵コンパレータを使 用して行われ、それぞれのモードは、MODEピンの入力電圧範囲に 対応しています。コンパレータの出力は、エンコーダ・ロジックに 印加され、クロックの立ち下がりエッジでコード化されたデータが ラッチされます。

MODEピンの範囲	代表的なMODEピン	デシメーション・モード
0 V ~ 0.5 V	GND	8×
0.5 V ~ 1.5 V	VREF/2	2 ×
1.5 V ~ 3.0 V	CML	4 ×
3.0 V ~ 5.0 V	AVDD	1 ×

表 . 推奨されるMODEピンの範囲と構成

## BIAS**ピンの動作**

AD9260を20 MHz未満の周波数でクロックすると消費電力がさら に抑えられます。バイアス・セレクト・ピン(BIAS)は、このよう に低いクロック・レートでAD9260を動作させることができる場合 に、このデバイスの動作に柔軟性を付加します。

これは、図63に示したように、AD9260のバイアス電流をスケーリ ングすることによって達成されます。バイアス・アンプが共通ドレ インをドライブし、バイアス電流を設定するR<sub>EXT</sub>の端子間電圧を1V に強制します。これは、結果的に変調回路のアンプとフラッシュ・ プリアンプ内のバイアス電流を調整します。R<sub>EXT</sub>の値を大きくする と、内蔵アンプ回路で使用できるバイアス電流が小さくなります。 その結果、これらのアンプの安定に必要な時間が長くなり、クロッ ク・レートを下げる必要が生じて消費電力が抑えられます。図41~ 図48に性能とのトレードオフを示す特性曲線を示したので参照して ください。

スケーリングは、表IXに示すように、AD9260のBIASピンに適切 な抵抗を外付けすることによって行われます。R<sub>EXT</sub>には、20 MHzの クロック・レートに対して通常2 k が用いられ、クロックレート の逆数でスケーリングが行われます。BIASピンが外部接続用のピ ンであることから、バイアス・ピン・アンプが不安定にならないよ うに、このピンに対する容量を最小にする必要があります。



図62. 簡略化したMODE ピン回路



図63. 簡略化したBIAS ピン回路

#### 消費電力の考察

AD9260の消費電力は、アプリケーション固有の構成と動作条件 に依存します。アナログ消費電力は、図64に示したように、基本的 に電力バイアス設定とサンプリング・レートの関数になります。 ディジタル化する特定の入力波形あるいはディジタル・フィルタの モード設定には影響されません。ディジタル消費電力は、基本的に ディジタル電源の設定(+3 Vから+5 Vまでの範囲)とサンプリン グ・レートの関数になり、わずかながらモード設定と入力波形の影 響を受けます。図65aと図65bは、+3 Vと+5 Vの電源について、 ディジタル電源(DVDD)とディジタル・ドライバ電源(DRVDD) を「加えた」総合的な消費電流を示したグラフです。ただし、DVDD とDRVDDは、性能的な結果にまったく影響がないことから、通常、 同一の電源バスから引き出されます。ここでは、ディジタル・フィ ルタにおいて最大のディジタル処理を確保するために1 MHzのフル スケール正弦波を使用し、ディジタル・ドライバは、ファンアウト を1にしました。なお、ディジタル電源を+5 Vから+3 Vに下げる ことによって、ディジタル電源電流の測定結果が半減している点に も注目してください。



図64.サンプリング・レートとI<sub>AVDD</sub>の関係 (AVDD = +5 V、モード1×~4×)



図65a . サンプリング・レートとI<sub>DVDD</sub>/I<sub>DRVDD</sub>の関係 (DVDD = DRVDD = 3 V、f<sub>IN</sub> = 1 MHz)



図65b . サンプリング・レートとI<sub>DVDD</sub>/I<sub>DRVDD</sub>の関係 (DVDD=DRVDD=5 V、f<sub>IN</sub>=1 MHz)

## ディジタル出力ドライバの考察(DRVDD)

AD9260の出力ドライバは、DRVDDを+5 Vにあるいは+3.3 Vに セットすることによって、それぞれ+5 Vまたは+3.3 Vのロジック・ ファミリとインターフェースするように構成できます。各モードの AD9260の出力ドライバは、適切なスケーリングにより各種のロ ジック・ファミリをドライブする充分な出力電流が得られます。し かしながら、ドライブ電流を大きくすると、電源にグリッチを生じ る傾向があり、サイナド比(SINAD)性能に影響が出ることがあり ます。AD9260による大きな容量性負荷のドライブを必要とするア プリケーションあるいは大きなファンアウトを必要とするアプリ ケーションでは、DRVDDに減結合キャパシタを追加する必要が生 じます。バッファもしくはラッチを外付けすれば、データバスとの 効果的な分離を確保しつつ、出力負荷を抑えることができます。

#### クロック入力および考察

AD9260の内蔵タイミング回路は、クロック入力の両側のエッジ を使用して各種の内部タイミング信号を生成しています。クロック 入力のハイ・パルス幅およびロー・パルス幅(t<sub>CH</sub>およびt<sub>CL</sub>)は、こ のデータ・シートの最初にあるスイッチング仕様に示した、このA/ Dに指定されたそれぞれの最低値もしくはそれ以上にして定格性能 の仕様に適合させなければなりません。この仕様でt<sub>CH</sub>およびt<sub>CL</sub>の 最低値が22.5ナノ秒に指定されていることから、たとえば、20 MSPSで動作するAD9260に対するクロック入力のデューティ・サ イクルは45%から55%までの範囲となります。20MSPSより低いク ロック・レートでは、t<sub>CH</sub>およびt<sub>CL</sub>の仕様を満足するデューティ・サ イクルの選択範囲がこれよりも広がります。

すべての高速高分解能のA/Dは、クロック入力の質の影響を受け やすくなってます。所定のフルスケール入力周波数(f<sub>IN</sub>)における アパーチャ・ジッター(t<sub>A</sub>)だけを原因とするSNRの低下は、次に示 す式から求めることができます。

 $SNR = 20 \log_{10} [1/(2 f_{IN}t_A)]$ 

この式の実効値アパーチャ・ジッターt<sub>A</sub>は、クロック入力、アナ ログ入力信号、およびA/Dのアパーチャ・ジッター仕様を含むすべ てのジッター・ソースの二乗和平方根です。たとえば、15 psの総合 実効値ジッターを伴うA/Dによって500 kHzのフルスケール正弦波 をサンプリングするとき、A/DのSNR性能は86.5 dB以下に制限され ます。

アパーチャ・ジッターがAD9260のダイナミック・レンジに影響 を及ぼすおそれがある場合、クロック入力をアナログ信号として扱 う必要があります。そういった場合は、クロック・ドライバの電源 をA/D出力ドライバの電源と分離し、クロック信号がディジタル・ ノイズによって変調を受けないようにします。最良のクロック・ ソースは、ジッターの小さい水晶発振子制御オシレータです。それ 以外のタイプのクロック・ソース(ゲーティング、分周、その他の 方法)を使用してクロックを生成する場合は、最終段階でオリジナ ルのクロックを使用してタイミングの再設定をすることが推奨され ます。

#### 接地および減結合

アナログおよびディジタルの接地

高速高分解能のシステムでは、適切な接地が非常に重要です。最 適な接地と電源スキームを実現するためには、多層プリント基板 (PCB)を使用するとよいでしょう。分離されたグラウンド面と電 源面を使用することには明らかな利点があります。

- 信号とその戻りパスによって囲まれるループ面積が最小になり ます。
- 2. グラウンド・パスと電源パスに関連するインピーダンスが最小 になります。

3. 電源面、PCB絶縁層、およびグラウンド面から構成される分布 キャパシタが本来的に存在します。

これらの特長は、電磁障害(EMI)の低減と性能の全体的な向上 という結果をもたらします。

レイアウト設計においては、結合により生じるノイズから入力信 号を保護することが重要です。ディジタル信号と入力信号トレース が並列にならないように配線し、また入力回路から離して配線する 必要があります。AD9260は、アナログ・グラウンドとディジタル・ グラウンドに個別のピンを備えていますが、この部品はアナログ・ コンポーネントとして取り扱う必要があります。AVSSピン、DVSS ピン、およびDRVSSピンは、AD9260の直下でまとめてダイレクト に接続しなければなりません。電源とグラウンドの戻り電流を慎重 に管理できる場合には、A/Dの下側にソリッド・グラウンド面を使 用することができます。管理ができない場合には、A/D下側のグラ ウンド面にセレーションをほどこし電流を予測可能な方向に制御 し、これ以外の方法では回避できないアナログとディジタルの間の 交差結合に対処します。図76のAD9260/EBグラウンド・レイアウ トは、セレーションを使用するタイプのレイアウトを示していま す。アナログとディジタルのグラウンドは、A/D下側でジャンパを 用いて接続されます。

## アナログ電源とディジタル電源の減結合

AD9260には、アナログ電源、ディジタル電源、ドライバ電源、およびグラウンド用に個別のピンが備わり、影響を受けやすいアナロ グ信号の擾乱を最小化する手段を提供しています。

図66は、AVDD、DVDD、DRVDDに200mVp-pのリプルを印加した場合について、周波数と電源除去比の関係を示しています。

一般にアナログ電源AVDDは、物理的に可能な限りチップに近い 位置でアナログ共通AVSSと減結合する必要があります。図67は、 アナログ電源に推奨される減結合を示しています。ここでは、 0.1µFのセラミック・キャパシタを使用して、広い周波数範囲にわ たる適切な低インピーダンスを実現しています。なお、AD9260上 では、AVDDピンとAVSSピンが近接して配置されているので、減結 合キャパシタのレイアウトが単純になり、PCBトレース長を最短に することができます。図77のAD9260/EBの電源面レイアウトは、 多層構造PCBを使用した代表的なレイアウトを示しています。



図66.AD9260における周波数とPSSRの関係(8×モード)



図67.アナログ電源の減結合

AD9260チップ上でのディジタル活動は、2つのカテゴリに分か れます。つまり、ディジタル・ロジックと出力ドライパです。内蔵 されたディジタル・ロジックは、主としてクロックが遷移する間に 電流のサージを発生します。出力ドライバは、出力ビットが変化す るとき大きな電流インパルスを招きます。この電流の大きさと持続 時間は、出力ビットの負荷の関数になり、大きな容量性負荷は避け なければなりません。なお、AD9260のディジタル・ロジックは DVDDを、出力ドライバはDRVDDをそれぞれ基準としている点に 注意してください。また、AD9260のSNR性能がディジタルおよび ドライバ電源の設定と独立していることにも留意が必要です。

ディジタル出力上の容量性負荷が妥当(通常各ピン当たり20 pF) なときは、図68に示したような0.1 µ Fのセラミック・キャパシタを 用いた減結合が適しています。これより大きなディジタル負荷を伴 うアプリケーションの場合は、それに比例させてディジタル減結合 を増加するか、外付けのパッファ / ラッチを使用します。また、こ れらを併用する方法もあります。



図68.ディジタル電源の減結合

完全な減結合スキームでは、さらに大容量タンタル・キャパシタ あるいは電解キャパシタをPCB上に実装して低周波リプルを無視で きるレベルまで抑える必要があります。この減結合キャパシタの配 置については、AD9260/EBスキームおよび図73~図77に示したレ イアウトを参照してください。

これらとは別のレイアウトおよび減結合のスキームを図69に示 します。このレイアウトおよび減結合のスキームは、同一のPCボー ド上に複数のAD9260が配置されるアプリケーションもしくは、グ ラウンドがまとめてシステム電源に接続される(つまり星形グラウ ンド構成)マルチカード・ミックスド・シグナル・システムの一部 としてAD9260が用いられるアプリケーション、またはこれらの両 方が行われるアプリケーションに適しています。この場合、 AD9260がアナログ・コンポーネントとして扱われて、アナログ電 源(AVDD)、ディジタル電源(DVDDおよびDRVDD)がシステムの +5 Vのアナログ電源から引き出され、AD9260のすべてのグラウン ド・ピンが、ICの直下にあるアナログ・グラウンド面にダイレクト に接続されます。

図69を参照すると、各電源ピンが0.1µFのセラミック・チップ・ キャパシタによって、それぞれに対応するグラウンド・ピン、つま リアナログ・グラウンド面とダイレクトに減結合されていることが

わかります。AD9260のアナログ電源(AVDD)、ディジタル電源 (DVDD) およびドライバ電源(DRVDD)を+5Vの電源バスから 絶縁するためには、表面実装型フェライト・ビーズが使用されま す。このフェライト・ビーズを適切に選択すれば、AD9260の電源 ピンから発生する高周波のスイッチング過渡電流との間に40 dBを 超える絶縁が確保できます。さらに、図64に示すように、AD9260の 本来的な電源変動除去からもノイズ耐性が得られます。消費電力を 抑えるために、あるいは3 Vのディジタル・ロジックとインター フェースするために、3 Vでディジタルを動作させることが望まし い場合は、DVDDおよび/またはDRVDDのドライブに5 Vから3 V に変換するリニア・レギュレータを使用することができます。これ らのレイアウトおよび減結合のスキームについては、「High Speed Design Techniques(高速設計テクニック)」セミナー・ブックの第 7章、7-27ページから7-55ページに詳細な解説があるので参照して ください。なお、セミナー・ブックは、次に示すサイトにアップさ れています。

www.analog.com/support/frames/lin\_frameset.hml.



⊠69.

## AD9260**評価ボード**

## 全般説明

AD9260評価ボードは、簡単で柔軟性のあるAD9260の実装方法と データ・シートの仕様に対する性能の検証のための手段を提供しま す。この評価ボードは、4層構成になっています。第1層はコン ポーネント・レイヤ、第2層はグラウンド・レイヤ、第3層は電源 レイヤ、第4層はハンダ付けレイヤです。ボード上は、コンポーネ ントが容易に識別できるようにラペルがプリントされています。ア ナログ入力とクロック入力の近くには、信号調整の追加や変更のた めに広いスペースが設けられています。

## 機能およびユーザ・コントロール

ジャンパ・コントロール・モード/OSRの選択:モード/OSR の選択は、図71に示したモード/OSRコントロール・プロックに 備わるJP1、JP2、JP3あるいはJP4をジャンプすることによって容 易に変更できます。希望するモードに変更するときは、次に示す 表 を参照してください。

衣 · AD9200計画小一下のて一下送か	表	. AD9260 <b>評価ボー</b>	ドのモー	ド選択
-----------------------	---	----------------------	------	-----

モード/OSR	ジャンパ接続
1 ×	JP4
2 ×	JP2
4 ×	JP3
8 ×	JP1

選択可能な電力バイアス:ユーザ側でこのデバイスを低めの周 波数で動作させることができる場合には、AD9260の消費電力を 下げることが可能です。図71に示したように、AD9260のBIASピ ンに接続される抵抗(R2)用にピン・カップが備わっています。 希望する消費電力を得るために必要なクロック速度に対応する 推奨抵抗値を次の表 に示します。

表 .評価ボードの外付けバイアス抵抗に推奨されている抵抗値

抵抗值	クロック速度(最大)	消費電力
2 k	20 MHz	585 mW
4 k	10 MHz	325 mW
8 k	5 MHz	200 mW
16 k	2.5 MHz	150 mW

データ・インターフェース・コントロール:データ・インター フェース・コントロール(RESETB、CSB、READ、DAV)へは、図 71に示したデータ・インターフェース・コントロール・ブロッ クに備わるSMAコネクタ(J2~J5)を通じてすべてアクセスする ことができます。RESETB、CSB、およびREADの接続は、それぞ れ2セットの抵抗ピン・カップによって行われ、これによりユー ザは、各信号をプル・アップまたはプル・ダウンして一定状態に 固定することができます。R5、R6およびR30は、グラウンドに終 端しますが、R7、R28およびR29はDRVDDに終端します。また、 データ出力コネクタP1にDAV信号およびOTR信号をダイレクト に印加することもできます。なお、すべてのインターフェース・ コントロールは、CMOSライン・ドライパ74HC541によりバッ ファされます。

出力データのバッファ:2の補数出力データは、2基のCMOS非反 転バス・トランシーバ(U2およびU3)によってバッファされ、図 71に示したデータ出力ブロック内に備わるピン・コネクタP1か ら使用することができます。

ジャンパ・コントロール・リファレンス・ソース: AD9260用の リファレンスの選択は、図71に示したリファレンス構成プロック 内に備わるジャンパJP5、JP6、JP7、およびJP9を使用して簡単に 1.0 V、2.5 V、または外部に切り替えることができます。リファ レンスとジャンパの関係を次の表 に示します。

表 .評価ボードのリファレンス・ピン構成

リファレンス電圧	接続ジャンパ	入力電圧(ピーク・ピークFS)
2.5 V	JP7	4.0 V
1.0 V	JP6	1.6 V
外部	JP5、JP9 <b>および</b> JP10	4.0 V



図70.評価ボードの外部リファレンス回路

図70に外部リファレンス回路を示します。JP10を接続または開 放することにより、1.0 Vまたは2.5 Vの外部リファレンスを構成す ることができます。つまり、JP10を接続すれば、外部リファレンス が2.5 Vを供給するように構成されます。また、JP10を開放すると、 外部リファレンスが1.0 Vを供給するように構成されます。

柔軟なDCまたはAC結合外部クロック入力:図71に示したよう に、AD9260評価ボードは、ユーザが外部クロック・ソースの接 続方法を選択できる柔軟な設計になっています。また、ボード上 には他のクロック・ドライバや水晶発振子を実験するためのエ リアも設けられています。

DCまたはAC結合外部クロックの選択:

DC結合: CLKINコネクタを経由して外部からダイレクトにク ロックをドライブする場合は、JP11を接続し、JP12を開放しま す。注意: R27により50 終端されます。

AC結合:外部クロックのAC結合と中心電源電圧へのレベル・シ フトを行う場合は、JP12を接続し、JP11を開放します。注意:R27 により50 終端されます。

柔軟な入力信号構成回路:AD9260評価ボードの入力信号構成ブロックを図72に示します。このブロックは、入力信号加算増幅器(U7)可変入力信号同相モード・ジェネレータ(U10)および1対のアンプ(U8およびU9)から構成され、入力を差分信号に変換した後、1対の絶縁抵抗を介してAD9260の入力ピンをドライブします。ユーザは、IN-1、IN-2というラベルがプリントされたSMAコネクタ(J6およびJ7)から、シングルまたはデュアルの信号を入力することができます。

このデータ・シートの「入力のドライブ」のセクションにある入 力のドライブ方法と推奨されているアンプの条件に関する詳細 な説明を必ず参照してください。 シングルまたはデュアルの信号の選択:入力アンプ(U7)は、 デュアル入力信号反転加算器として、あるいはシングル・トーン 反転パッファとして構成することができます。この場合、2とお りのアンプ構成に固有のノイズ・ゲインの差があることから、シ ングル・トーン・モードのノイズ性能の方がわずかに良くなり ます。またユーザは、入力信号の帯域外フィルタリングが必要な ときは、フィードパック・キャパシタ(C9)を追加できます。 2トーン入力信号の場合:ジャンパ(JP8)を接続し、IN-1および

IN-2(J6およびJ7)を入力信号用のコネクタとして使用します。 シングル・トーン入力信号の場合:ジャンパ(JP8)を開放し、IN-1のみを入力信号用のコネクタとして使用します。

選択可能な入力信号同相モード・レベル・ソース:入力信号の 同相モード・レベル(CML)は、AD9260のCMLピンにより設定 するか、U10により生成します。

AD9260のCMLピンを使用する場合:ジャンパJP12を接続し、 RX4を取り除きます。

U10生成の入力CMLを使用する場合:ジャンパJP12を開放し、抵抗RX3およびRX4を接続します。U10により生成されたCMLは、1 k のトリムポットR35を使用して調整することが可能です。



図71.評価ボードの第1レイヤの回路図

REV.0







図73.評価ボードの電源構成と結合



図74.評価ボードのコンポーネント・サイドのレイアウト(実寸ではありません)



図75.評価ボードのハンダ付けサイドのレイアウト(実寸ではありません)



図76. 評価ボードのグラウンド面のレイアウト(実寸ではありません)



図77.評価ボードの電源面のレイアウト(実寸ではありません)

## 出荷時の構成とクイック・セットアップ

AD9260評価ボードは、次の構成で出荷されます。

- 1. 2.5 V**外部リファレンス /** 4.0 V**差分フルスケール入力:**JP5、 JP9およびJP10が接続、JP6およびJP7が開放されています。
- 2. 8×モード/OSR: JP1が接続、JP2、JP3およびJP4が開放され ています。
- 3. フルスピード電力バイアス: R2 = 2 k が接続されています。
- 4. CSBのロー引き込み: R6 = 49.9 が接続され、R29が外されて います。
- 5. RESETB**の八イ引き上げ:** R7 = 10 k が接続され、R30が外さ れています。
- 6. READ**のハイ引き上げ:** R28 = 10 k が接続され、R5が外され ています。
- 7. シングル・トーン入力: JP8が開放されて入力がIN-1(J7)経由 で印加されます。
- 8. トリムポットR35による2.0 Vの入力信号同相モード・レベル 設定:ジャンパJP12が開放され、抵抗RX4およびRX3が接続さ れています。
- 9. AC結合クロック: JP12が接続、JP11が開放されています。注 意:R27により50 終端されます。

クイック・セットアップ

- 1. 図22に示したように、必要な電源を評価ボードに接続します。
   ±5 VAの電源をP5に接続 アナログ電源
   +5 VAの電源をP4に接続 アナログ電源
  - +5 VDの電源をP3に接続 ディジタル電源
  - +5 VD**の電源を**P2**に接続 ドライバ電源**
- 2. クロック・ソースをCLKIN(J1)に接続します。注意:R1により
   50 終端されます。
- 3. 入力信号ソースをIN-1(J7)に接続します。
- 4. 電源を投入します。
- 5. 以上でAD9260評価ボードが使用可能な状態になります。

アプリケーションにおけるテクニック

- ADCのアナログ入力は、オーバードライブを避ける必要があります。信号振幅をFSRよりわずかに低くすることによって適度の「ヘッドルーム」が確保され、ノイズあるいはDCオフセット電圧によるADCのオーバーレンジと信号のピークの「ハード・リミット」が回避されます。
- 2. 2トーン・テストは、FSRを超過する信号包絡線を生成する可能 性があります。各テスト信号を - 6 dBよりわずかに下げてピー クの「ハード・リミット」を回避します。
- SNRテスト、THDテスト、およびIMDテストでは、テスト信号 ジェネレータのバンドパス・フィルタリングが不可欠です。 AD9260で到達可能なノイズ性能を達成するために、低ノイズ信 号ジェネレータとQの高いバンドパス・フィルタが必要になるこ ともあります。

- 4. 正確なSNR測定を行うためには、ノイズ性能が極めて優れたテスト信号ジェネレータを使用しなければなりません。SNRには、良好なジェネレータを5次楕円パンドパス・フィルタとともに使用することが推奨されています。通過帯域の狭いクリスタル・フィルタを使用してジェネレータの広帯域ノイズのフィルタリングを行うこともできますが、高い信号レベルにおける動作についてこれらを慎重にテストする必要があります。
- AD9260のアナログ入力は、適切なフィルタ終端インピーダンス (50 または75 )を用いて入力ピンのソケットの位置で終端す るか、出力インピーダンスの低いバッファを用いてドライブしま す。ディジタル・ノイズを拾わないようにするために、リードを 短くする必要があります。
- 6. 良好なADCの動的性能を得るためには、低ノイズ(ジッター)の クロック信号ジェネレータが必要です。性能の低いジェネレー タを使用すると、良好なSNR性能が得られず、特に入力周波数が 高くなると劣化が激しくなります。クロック・ソース(たとえば 水晶発振子を使用したクロック・ソース)をベースにする高周波 ジェネレータが推奨されています。周波数合成によるクロック・ ジェネレータは、ジッター性能が低いことから、通常は使用しま せん。水晶発振子ベースのクロック・ジェネレータをFFTテスト の間に使用する場合は、8項を参照してください。

ジッターの低いクロックを得る方法としては、高周波クロック・ ソースを使用し、低ノイズのクロック分周回路を使用してこの周波 数をAD9260の入力CLKまで分周する方法があります。大振幅ク ロック信号を維持することは、クロック発生回路のディジタル・ ゲートにおけるノイズの影響を最小化するためにも非常に有意義で す。

最後に、AD9260のCLKピンの手前にあるディジタル・ゲートで ノイズを拾わないように、特に注意を払う必要があります。速い立 ち上がり時間を確保するためには短いリードを使用し、適切な手段 でこれらのディジタル・ゲートを減結合し、さらに、これらのディ ジタル・ゲートの電源をAD9260の内蔵クロック回路の電源と同じ 電源に接続します(ピン44およびピン38)。

- 7. 2トーン・テストを行う場合は、各テスト信号ジェネレータを絶 縁して、テスト・ジェネレータ出力回路内のIMD生成を防止する 必要があります。
- 8. ジェネレータのフェーズ・ロックと正確な周波数設定が不可能 な場合は、非常に低いサイド・ロープ・ウィンドウを使用して FFT演算を行わなければなりません。
- 良好に設計されたクリーンなPCボード・レイアウトを使用すれ ば、適正な動作とクリーンなスペクトル特性が確保できます。適 切な接地とバイパス、短いリード、アナログ信号とディジタル信 号の分離、およびグラウンド面の使用は、高周波回路では特に重 要になります。最適性能を引き出すためには、多層構造PCボー ドの使用が推奨されますが、慎重に設計すれば、大型で重い(20 オンス箔)グラウンド面を備えた2サイドPCボードでも優れた結 果が得られます。
- 10. プロトタイプの「プラグ・ボード」あるいはワイヤ・ラップ・ボードは、充分とは言えません。





