

特長

高電圧でマイクロパワー(18 V): 22 μ A (max)
 低入力バイアス電流: 20 pA max
 ゲイン帯域幅積: 200 kHz
 スルーレート: 70 V/ms
 単電源動作: 2.7 V~18 V
 両電源動作: \pm 1.35 V~ \pm 9 V
 ユニティ・ゲイン安定

アプリケーション

ポータブル医用機器
 リモート・センサー
 トランスインピーダンス・アンプ
 電流モニタ
 4 mA~20 mA のループ・ドライバ
 バッファ/レベル・シフト

概要

AD8546 は、低消費電力と広い動作電源電圧範囲のアプリケーションに対して最適化された、マイクロパワー、高入力インピーダンスのデュアル・アンプです。

この AD8546 RRIO は低周波データ・コンバータ駆動用の広いダイナミックレンジを提供するため、ワイヤレスまたはリモート・センサーまたはトランスミッタでのセンサー・フロント・エンドまたはハイ・インピーダンス入力ソースの DC ゲインおよびバッファリングに最適です。

AD8546 は、2.7 V~18 V (単電源)または \pm 1.35 V~ \pm 9 V (両電源)の広い動作電圧範囲で低電源電流仕様 (22 μ A) を持つため、ECG、脈拍計、血糖値計、煙検出器、火災報知器、振動モニタ、バックアップ・バッテリー・センサーのような、多様なバッテリー駆動のポータブル・アプリケーションに適しています。

AD8546 は-40°C~+125°C の拡張工業用温度範囲で動作が規定され、8 ピン MSOP パッケージを採用しています。

ピン配置



図 1.8 ピン MSOP

表 1. マイクロパワー・オペアンプの一覧¹

Amplifier	Supply Voltage		
	5 V	12 V to 16 V	36 V
Single	AD8500 ADA4505-1 AD8505 AD8541 AD8603	AD8663	
Dual	AD8502 ADA4505-2 AD8506 AD8542 AD8607	AD8667 AD8657 OP281	OP295 ADA4062-2
Quad	AD8504 ADA4505-4 AD8508 AD8544 AD8609	AD8669 OP481	OP495 ADA4062-4

¹ マイクロパワー・オペアンプの最新の選択肢については <http://www.analog.com/jp/index.html> をご覧ください。

目次

特長.....	1	代表的な性能特性.....	7
アプリケーション.....	1	アプリケーション情報.....	17
ピン配置.....	1	入力ステージ.....	17
概要.....	1	出力ステージ.....	18
改訂履歴.....	2	レールtoレールの入力と出力.....	18
仕様.....	3	抵抗負荷.....	18
電気的特性—2.7 V動作.....	3	コンパレータ動作.....	18
電気的特性—10 V動作.....	4	4 mA~20 mAのプロセス・コントロール電流ループ・トラン スミッタ.....	19
電気的特性—18 V動作.....	5	外形寸法.....	21
絶対最大定格.....	6	オーダー・ガイド.....	21
熱抵抗.....	6		
ESDの注意.....	6		

改訂履歴

4/11—Rev. 0 to Rev. A

Changes to Product Title, Features Section, Applications Section,
General Description Section and Table 1..... 1

1/11—Revision 0: Initial Version

仕様

電気的特性—2.7 V動作

特に指定がない限り、 $V_{SY} = 2.7\text{ V}$ 、 $V_{CM} = V_{SY}/2$ 、 $T_A = 25^\circ\text{C}$ 。

表 2.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT CHARACTERISTICS						
Offset Voltage	V_{OS}	$V_{CM} = 0\text{ V to }2.7\text{ V}$			3	mV
		$V_{CM} = 0.3\text{ V to }2.4\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$			4	mV
		$V_{CM} = 0\text{ V to }2.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$			5	mV
		$V_{CM} = 0.3\text{ V to }2.4\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			4	mV
		$V_{CM} = 0\text{ V to }2.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			12.5	mV
Input Bias Current	I_B	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		1	10	pA
Input Offset Current	I_{OS}	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			20	pA
Input Voltage Range			0		2.7	V
Common-Mode Rejection Ratio	CMRR	$V_{CM} = 0\text{ V to }2.7\text{ V}$	60	75		dB
		$V_{CM} = 0.3\text{ V to }2.4\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$	59			dB
		$V_{CM} = 0\text{ V to }2.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$	57			dB
		$V_{CM} = 0.3\text{ V to }2.4\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	58			dB
		$V_{CM} = 0\text{ V to }2.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	49			dB
Large Signal Voltage Gain	A_{VO}	$R_L = 100\text{ k}\Omega; V_O = 0.5\text{ V to }2.2\text{ V}$	92	105		dB
		$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$	75			dB
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	65			dB
Offset Voltage Drift	$\Delta V_{OS}/\Delta T$			3		$\mu\text{V}/^\circ\text{C}$
Input Resistance	R_{IN}			10		G Ω
Input Capacitance						
Differential Mode	C_{INDM}			3.5		pF
Common Mode	C_{INCM}			3.5		pF
OUTPUT CHARACTERISTICS						
Output Voltage High	V_{OH}	$R_L = 100\text{ k}\Omega$ to $V_{CM}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	2.69			V
Output Voltage Low	V_{OL}	$R_L = 100\text{ k}\Omega$ to $V_{CM}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			10	mV
Short-Circuit Current	I_{SC}			± 4		mA
Closed-Loop Output Impedance	Z_{OUT}	$f = 1\text{ kHz}; A_V = +1$		20		Ω
POWER SUPPLY						
Power Supply Rejection Ratio	PSRR	$V_{SY} = 2.7\text{ V to }18\text{ V}$	90	120		dB
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	70			dB
Supply Current per Amplifier	I_{SY}	$I_O = 0\text{ mA}$		18	22	μA
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			33	μA
DYNAMIC PERFORMANCE						
Slew Rate	SR	$R_L = 1\text{ M}\Omega; C_L = 10\text{ pF}; A_V = +1$		38		V/ms
Settling Time to 0.1%	t_S	$V_{IN} = 1\text{ V step}; R_L = 100\text{ k}\Omega; C_L = 10\text{ pF}$		14		μs
Gain Bandwidth Product	GBP	$R_L = 1\text{ M}\Omega; C_L = 10\text{ pF}; A_V = +1$		170		kHz
Phase Margin	Φ_M	$R_L = 1\text{ M}\Omega; C_L = 10\text{ pF}; A_V = +1$		69		Degrees
Channel Separation	CS	$f = 10\text{ kHz}; R_L = 1\text{ M}\Omega$		105		dB
NOISE PERFORMANCE						
Voltage Noise	e_n p-p	$f = 0.1\text{ Hz to }10\text{ Hz}$		6		$\mu\text{V p-p}$
Voltage Noise Density	e_n	$f = 1\text{ kHz}$		60		nV/ $\sqrt{\text{Hz}}$
		$f = 10\text{ kHz}$		56		nV/ $\sqrt{\text{Hz}}$
Current Noise Density	i_n	$f = 1\text{ kHz}$		0.1		pA/ $\sqrt{\text{Hz}}$

電氣的特性—10 V動作

特に指定がない限り、 $V_{SY} = 10\text{ V}$ 、 $V_{CM} = V_{SY}/2$ 、 $T_A = 25^\circ\text{C}$ 。

表 3.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT CHARACTERISTICS						
Offset Voltage	V_{OS}	$V_{CM} = 0\text{ V to }10\text{ V}$			3	mV
		$V_{CM} = 0.3\text{ V to }9.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$			4.2	mV
		$V_{CM} = 0\text{ V to }10\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$			5	mV
		$V_{CM} = 0.3\text{ V to }9.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			8.5	mV
		$V_{CM} = 0\text{ V to }10\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			12.5	mV
Input Bias Current	I_B	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		2	15	pA
Input Offset Current	I_{OS}	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			2.6	nA
Input Voltage Range			0		10	V
Common-Mode Rejection Ratio	CMRR	$V_{CM} = 0\text{ V to }10\text{ V}$	70	88		dB
		$V_{CM} = 0\text{ V to }10\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$	70			dB
		$V_{CM} = 0\text{ V to }10\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	60			dB
Large Signal Voltage Gain	A_{VO}	$R_L = 100\text{ k}\Omega; V_O = 0.5\text{ V to }9.5\text{ V}$	95	115		dB
		$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$	90			dB
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	67			dB
Offset Voltage Drift	$\Delta V_{OS}/\Delta T$			3		$\mu\text{V}/^\circ\text{C}$
Input Resistance	R_{IN}			10		G Ω
Input Capacitance						
Differential Mode	C_{INDM}			3.5		pF
Common Mode	C_{INCM}			3.5		pF
OUTPUT CHARACTERISTICS						
Output Voltage High	V_{OH}	$R_L = 100\text{ k}\Omega\text{ to }V_{CM}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	9.98			V
Output Voltage Low	V_{OL}	$R_L = 100\text{ k}\Omega\text{ to }V_{CM}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			20	mV
Short-Circuit Current	I_{SC}			± 11		mA
Closed-Loop Output Impedance	Z_{OUT}	$f = 1\text{ kHz}; A_V = +1$		15		Ω
POWER SUPPLY						
Power Supply Rejection Ratio	PSRR	$V_{SY} = 2.7\text{ V to }18\text{ V}$	90	120		dB
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	70			dB
Supply Current per Amplifier	I_{SY}	$I_O = 0\text{ mA}$		18	22	μA
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			33	μA
DYNAMIC PERFORMANCE						
Slew Rate	SR	$R_L = 1\text{ M}\Omega; C_L = 10\text{ pF}; A_V = +1$		60		V/ms
Settling Time to 0.1%	t_s	$V_{IN} = 1\text{ V step}; R_L = 100\text{ k}\Omega; C_L = 10\text{ pF}$		13		μs
Gain Bandwidth Product	GBP	$R_L = 1\text{ M}\Omega; C_L = 10\text{ pF}; A_V = +1$		200		kHz
Phase Margin	Φ_M	$R_L = 1\text{ M}\Omega; C_L = 10\text{ pF}; A_V = +1$		60		Degrees
Channel Separation	CS	$f = 10\text{ kHz}; R_L = 1\text{ M}\Omega$		105		dB
NOISE PERFORMANCE						
Voltage Noise	$e_n\text{ p-p}$	$f = 0.1\text{ Hz to }10\text{ Hz}$		5		$\mu\text{V p-p}$
Voltage Noise Density	e_n	$f = 1\text{ kHz}$		50		nV/ $\sqrt{\text{Hz}}$
		$f = 10\text{ kHz}$		45		nV/ $\sqrt{\text{Hz}}$
Current Noise Density	i_n	$f = 1\text{ kHz}$		0.1		pA/ $\sqrt{\text{Hz}}$

電氣的特性—18 V動作

特に指定がない限り、 $V_{SY} = 18\text{ V}$ 、 $V_{CM} = V_{SY}/2$ 、 $T_A = 25^\circ\text{C}$ 。

表 4.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT CHARACTERISTICS						
Offset Voltage	V_{OS}	$V_{CM} = 0\text{ V to }18\text{ V}$			3	mV
		$V_{CM} = 0.3\text{ V to }17.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$			4.5	mV
		$V_{CM} = 0\text{ V to }18\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$			5	mV
		$V_{CM} = 0.3\text{ V to }17.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			11	mV
		$V_{CM} = 0\text{ V to }18\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			14	mV
Input Bias Current	I_B	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$		5	20	pA
Input Offset Current	I_{OS}	$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			2.9	nA
Input Voltage Range			0		18	V
Common-Mode Rejection Ratio	CMRR	$V_{CM} = 0\text{ V to }18\text{ V}$	80	95		dB
		$V_{CM} = 0.3\text{ V to }17.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$	77			dB
		$V_{CM} = 0\text{ V to }18\text{ V}; -40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$	72			dB
		$V_{CM} = 0.3\text{ V to }17.7\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	65			dB
		$V_{CM} = 0\text{ V to }18\text{ V}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	63			dB
Large Signal Voltage Gain	A_{VO}	$R_L = 100\text{ k}\Omega; V_O = 0.5\text{ V to }17.5\text{ V}$	88	100		dB
		$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$	82			dB
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	73			dB
Offset Voltage Drift	$\Delta V_{OS}/\Delta T$			3		$\mu\text{V}/^\circ\text{C}$
Input Resistance	R_{IN}			10		G Ω
Input Capacitance						
Differential Mode	C_{INDM}			3.5		pF
Common Mode	C_{INCM}			10.5		pF
OUTPUT CHARACTERISTICS						
Output Voltage High	V_{OH}	$R_L = 100\text{ k}\Omega\text{ to }V_{CM}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	17.97			V
Output Voltage Low	V_{OL}	$R_L = 100\text{ k}\Omega\text{ to }V_{CM}; -40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			30	mV
Short-Circuit Current	I_{SC}			± 12		mA
Closed-Loop Output Impedance	Z_{OUT}	$f = 1\text{ kHz}; A_V = +1$		15		Ω
POWER SUPPLY						
Power Supply Rejection Ratio	PSRR	$V_{SY} = 2.7\text{ V to }18\text{ V}$	90	120		dB
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$	70			dB
Supply Current per Amplifier	I_{SY}	$I_O = 0\text{ mA}$		18	22	μA
		$-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$			33	μA
DYNAMIC PERFORMANCE						
Slew Rate	SR	$R_L = 1\text{ M}\Omega; C_L = 10\text{ pF}; A_V = +1$		70		V/ms
Settling Time to 0.1%	t_s	$V_{IN} = 1\text{ V step}; R_L = 100\text{ k}\Omega; C_L = 10\text{ pF}$		12		μs
Gain Bandwidth Product	GBP	$R_L = 1\text{ M}\Omega; C_L = 10\text{ pF}; A_V = +1$		200		kHz
Phase Margin	Φ_M	$R_L = 1\text{ M}\Omega; C_L = 10\text{ pF}; A_V = +1$		60		Degrees
Channel Separation	CS	$f = 10\text{ kHz}; R_L = 1\text{ M}\Omega$		105		dB
NOISE PERFORMANCE						
Voltage Noise	$e_n\text{ p-p}$	$f = 0.1\text{ Hz to }10\text{ Hz}$		5		$\mu\text{V p-p}$
Voltage Noise Density	e_n	$f = 1\text{ kHz}$		50		nV/ $\sqrt{\text{Hz}}$
		$f = 10\text{ kHz}$		45		nV/ $\sqrt{\text{Hz}}$
Current Noise Density	i_n	$f = 1\text{ kHz}$		0.1		pA/ $\sqrt{\text{Hz}}$

絶対最大定格

表 5.

Parameter	Rating
Supply Voltage	20.5 V
Input Voltage	(V-) - 300 mV to (V+) + 300 mV
Input Current ¹	±10 mA
Differential Input Voltage	±V _{SY}
Output Short-Circuit Duration to GND	Indefinite
Storage Temperature Range	-65°C to +150°C
Operating Temperature Range	-40°C to +125°C
Junction Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 60 sec)	300°C

¹入力ピンには、電源ピンへのクランプ・ダイオードが付いています。入力信号が電源レールを 0.3 V 以上超えるときは、入力電流を 10 mA 以下に制限する必要があります。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

熱抵抗

θ_{JA} はワーストケース条件で規定。すなわち表面実装パッケージの場合、標準の 4 層回路ボードを使用してデバイスを回路ボードにハンダ付けしています。

表 6.熱抵抗

Package Type	θ_{JA}	θ_{JC}	Unit
8-Lead MSOP (RM-8)	142	45	°C/W

ESDの注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵していますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

代表的な性能特性

特に指定のない限り、 $T_A = 25^\circ\text{C}$ 。




図 2. 入力オフセット電圧の分布




図 5. 入力オフセット電圧の分布




図 3. 入力オフセット電圧ドリフトの分布




図 6. 入力オフセット電圧ドリフトの分布




図 4. 同相モード電圧対入力オフセット電圧




図 7. 同相モード電圧対入力オフセット電圧




図 8.同相モード電圧対入力オフセット電圧




図 11.同相モード電圧対入力オフセット電圧




図 9.同相モード電圧対入力オフセット電圧




図 12.同相モード電圧対入力オフセット電圧




図 10.入力バイアス電流の温度特性




図 13.入力バイアス電流の温度特性




図 14.同相モード電圧対入力バイアス電流




図 17.同相モード電圧対入力バイアス電流




図 15.負荷電流対電源レールまで近づく出力電圧(V_{OH})




図 18.負荷電流対電源レールまで近づく出力電圧(V_{OH})




図 16.負荷電流対電源レールまで近づく出力電圧(V_{OL})




図 19.負荷電流対電源レールまで近づく出力電圧(V_{OL})




図 20.出力電圧(V_{OH})の温度特性




図 23.出力電圧(V_{OH})の温度特性




図 21.出力電圧(V_{OL})の温度特性




図 24.出力電圧(V_{OL})の温度特性




図 22.同相モード電圧対アンプあたりの電源電流




図 25.同相モード電圧対アンプあたりの電源電流




図 26.電源電圧対アンプあたりの電源電流




図 29.アンプあたりの電源電流の温度特性




図 27.オープン・ループ・ゲインおよび位相の周波数特性




図 30.オープン・ループ・ゲインおよび位相の周波数特性




図 28.クローズド・ループ・ゲインの周波数特性




図 31.クローズド・ループ・ゲインの周波数特性




図 32. 出カインピーダンスの周波数特性




図 35. 出カインピーダンスの周波数特性




図 33. CMRR の周波数特性




図 36. CMRR の周波数特性




図 34. PSRR の周波数特性




図 37. PSRR の周波数特性




図 38. 負荷容量対小信号オーバーシュート




図 41. 負荷容量対小信号オーバーシュート




図 39. 大信号過渡応答




図 42. 大信号過渡応答




図 40. 小信号過渡応答




図 43. 小信号過渡応答




図 44.正側過負荷回復




図 47.正側過負荷回復




図 45.負側過負荷回復




図 48.負側過負荷回復




図 46.0.1%への正セトリング・タイム






図 49.0.1%への正セトリング・タイム




09585-050

図 50. 0.1%への負セトリング・タイム




09585-053

図 53. 0.1%への負セトリング・タイム




09585-051

図 51. 電圧ノイズ密度の周波数特性




09585-054

図 54. 電圧ノイズ密度の周波数特性



09585-052

図 52. 0.1~10 Hzでのノイズ



09585-055

図 55. 0.1~10 Hzでのノイズ




図 56.出力振幅の周波数特性




図 59.出力振幅の周波数特性




図 57.THD + N の周波数特性




図 60.THD + N の周波数特性




図 58.チャンネル・セパレーションの周波数特性




図 61.チャンネル・セパレーションの周波数特性

アプリケーション情報

AD8546 は、2.7 V～18 V の広い電源電圧範囲で動作する、低入力バイアス電流のマイクロパワーCMOS アンプです。また、AD8546 では独自の入力ステージと出力ステージを採用して、非常に小さい電源電流でレール to レール入力/出力範囲を実現しています。

入力ステージ

図 62 に、AD8546 の簡略化した回路図を示します。入力ステージは、2 つの差動トランジスタ対、NMOS対(M1、M2)、PMOS対(M3、M4)から構成されています。入力同相モード電圧により、ターンオンして強くアクティブになる方の差動対が決定されます。

PMOS 差動対は入力電圧が低い方の電源レールに近付き到達したときにアクティブになります。NMOS 対は高い方の電源レールに等しいか近い値の入力電圧のために必要です。この回路により、アンプが入力電圧の広いダイナミックレンジを維持して、両電源レールまで信号振幅を大きくすることができます。

入力同相モード電圧範囲の大部分で、PMOS差動対がアクティブになります。差動対は一般に異なるオフセット電圧を持ちます。1 つの対から別の対への引き継ぎにより、 V_{OS} 対 V_{CM} のグラフに現れるステップ状の特性が発生します(図 4 と 図 7 を参照)。この特性は、2 つの差動対を使用するすべてのレール to レール・アンプに固有な現象です。このため、1 つの入力差動対から別の差動対への移行領域を含まない同相モード電圧を常に選択する必要があります。

入力同相モード電圧が電源レールに近づくと、 V_{OS} 対 V_{CM} カーブにはさらに幾つかのステップも現れます。これらの変化は、ヘッドルームが少なくなった負荷トランジスタ(M8、M9、M14、M15)が原因となり発生します。負荷トランジスタがトライオード動作領域に入ると、ドレイン・インピーダンスの不一致によりアンプのオフセット電圧が影響を受けるようになります。高温

では入力トランジスタのスレッシュホールド電圧が低くなるため、この問題は悪化します(代表的な性能データについては、図 8、図 9、図 11、図 12 を参照)。

電流源 I1 は PMOS トランジスタ対を駆動します。入力同相モード電圧が上側の電源レールに近づくと、I1 は PMOS 差動対から M5 トランジスタへ流れるように切り替わられます。バイアス電圧 VB1 は、この切り替えが起こるポイントを制御します。

M5 は、M6 トランジスタと M7 トランジスタで構成される電流ミラーヘテール電流を供給します。次に電流ミラーの出力は NMOS トランジスタ対を駆動します。この電流ミラーの動作開始により、高い同相モード電圧で電源電流が少し増えることに注意してください(詳細については、図 22 と 図 25 参照)。

AD8546 は、差動入力に低電圧MOSデバイスを使用することにより高性能を実現しています。これらの低電圧MOSデバイスは、単位電流あたりの優れたノイズと帯域幅を提供します。各差動入力対は、当社独自のレギュレーション回路で保護されています(簡略化した回路図では省略)。このレギュレーション回路は、通常動作時に入力対に加わる電圧を適切に維持するアクティブ・デバイスと、高速な過渡時にアンプを保護するパッシブ・クランピング・デバイスとの組み合わせで構成されていますが、これらのパッシブ・クランピング・デバイスは、同相モード電圧がいずれかの電源レールに近づくと順方向バイアスされるようになります。このため、入力バイアス電流が増えます(図 14 と 図 17 参照)。

また、入力デバイスはクランプ・ダイオード(D1 と D2)により大きな差動入力電圧からも保護されています。これらのダイオードは、2 本の 10 k Ω 抵抗(R1 と R2)により入力からバッファされています。差動電圧が約 600 mV より高くなると、差動ダイオードはターンオンします。この状態では、差動入力抵抗が 20 k Ω まで低下します。




図 62.簡略化した回路図

出力ステージ

AD8546 は、M16 トランジスタとM17 トランジスタで構成される相補出力ステージを内蔵しています(図 62 参照)。これらのトランジスタはクラスAB回路として構成され、電源源VB2 からバイアスされています。この回路の使用により、出力電圧がミリボルト以内で電源レールに近づくことができるため、レールtoレールの出力振幅が可能になっています。出力電圧は、トランジスタ(低 R_{ON} のMOSデバイス)の出力インピーダンスにより制限されます。出力電圧の振幅は負荷電流の関数であるため、電源レールに対する出力電圧と負荷電流との関係を表すプロットから求めることができます(図 15、図 16、図 18、図 19 参照)。

レールtoレールの入力と出力

AD8546 は、2.7 V~18 Vの電源電圧でレールtoレールの入力と出力を持っています。図 63 に、AD8546 の入力波形と出力波形を示します(ユニティ・ゲイン・バッファとして構成、電源電圧 = ± 9 V、抵抗負荷 = 1 M Ω)。入力電圧 = ± 9 Vで、AD8546 の出力は両電源レールの非常に近くまで変化することができます。さらに、位相反転は発生しません。




図 63.レール to レールの入力と出力

抵抗負荷

帰還抵抗は、アンプから見た負荷抵抗値を変えます。このため、AD8546 で使用する帰還抵抗の値を知っておくことは重要です。AD8546 は、最小 100 k Ω の抵抗負荷を駆動することができます。次の反転構成と非反転構成の 2 つの例に、アンプ出力から見た実際の負荷抵抗が帰還抵抗により変化する様子を示します。

反転構成

図 64 に、出力に抵抗負荷 R_L を接続した、反転構成のAD8546 を示します。アンプから見た実際の負荷は、帰還抵抗 R_2 と負荷 R_L の並列接続になります。帰還抵抗 = 1 k Ω と負荷 = 1 M Ω の組み合わせでは、出力での等価負荷抵抗は 999 Ω になります。この条件では、AD8546 はこのような重い負荷を駆動できないため、性能は大幅に低下します。

出力に負荷が加わることを防ぐためには、大きな帰還抵抗値を使用してください。ただし、回路全体に対する抵抗熱ノイズの影響を考慮する必要があります。




図 64.反転オペアンプ 構成

非反転構成

図 65 に、出力に抵抗負荷 R_L を接続した、非反転構成のAD8546 を示します。アンプから見た実際の負荷は、 $R_1 + R_2$ と R_L の並列接続になります。




図 65.非反転オペアンプ構成

コンパレータ動作

オペアンプは、出力から反転入力への帰還によるクローズド・ループ構成で動作するようにデザインされています。図 66 に、一方の入力電圧を常に電源中点に固定した電圧フォロワとして構成したAD8546 を示します。同じ構成を未使用チャンネルにも使用します。A1 とA2 は、電源電流を測定する電流計の位置を示します。 I_{SY+} は上側の電源レールからオペアンプへ流れる電流を、 I_{SY-} はオペアンプから下側の電源レールへ流れる電流を、それぞれ表します。図 67 に示すように、通常の動作条件では、オペアンプへ流入する合計電流は、オペアンプから流出する合計電流と等しくなります。ここで、2 つのAD8546 に対して $I_{SY+} = I_{SY-} = 36 \mu\text{A}$ 、 $V_{SY} = 18 \text{V}$ 。




図 66.電圧フォロア構成




図 67. 電源電圧対電源電流(電圧フォロワ)

オペアンプとは対照的に、コンパレータはオープン・ループ構成で動作し、ロジック回路を駆動するようにデザインされています。オペアンプはコンパレータと異なりますが、ボード・スペースとコストを節約するためデュアル・オペアンプの未使用部分をコンパレータとして使用することがありますが、これは推奨できません。

図 68 と図 69 に、入力ピンに直列に 100 kΩ 抵抗を接続した、コンパレータとして構成した AD8546 を示します。未使用チャンネルは、入力電圧を電源中点に接続したバッファとして構成しています。




図 68. コンパレータ A




図 69. コンパレータ B

AD8546 は、ダイオード D1 とダイオード D2 により大きな差動入力電圧から保護された入力デバイスを内蔵しています(図 62 参照)。これらのダイオードはサブストレート PNP バイポーラ・トランジスタから構成され、差動入力電圧が約 600 mV を超えると導通しますが、これらのダイオードは入力から下側の電源レールまでの電流バスを提供するため、システムの合計電源電流が増えます。図 70 に示すように、両構成から同じ結果が得られます。電源電圧 = 18 V で、 I_{SY+} は 36 μ A を維持しますが、 I_{SY-} はアンプ 2 個あたり 140 μ A に増えます。




図 70. 電源電圧対電源電流 (AD8546 をコンパレータとして構成)

100 kΩ の抵抗はオペアンプ入力に直列に接続することに注意してください。小さい抵抗値を使用すると、システムの電源電流が増えます。オペアンプをコンパレータとして使用することの詳細については、AN-849 アプリケーション・ノート「Using Op Amps as Comparators」を参照してください。

4 mA ~ 20 mA のプロセス・コントロール電流ループ・トランスミッタ

2 線式電流トランスミッタは、分散型制御システムとプロセス・コントロール・アプリケーションでセンサーとプロセス・コントローラの間のアナログ信号伝送によく使用されます。図 71 に、4 mA ~ 20 mA の電流ループ・トランスミッタを示します。

トランスミッタの電源は制御ループ電源から直接供給され、ループ電流により 4 mA ~ 20 mA の信号が伝送されます。このため、4 mA のベースライン電流(回路動作電流)が確保されています。

AD8546 は、全温度範囲と全電源電圧範囲でアンプあたり 33 μ A の低電源電流であるため、優れた選択肢になっています。電流トランスミッタはループ電流を制御します。この場合、ゼロスケール入力信号は 4 mA の電流で、フルスケール入力信号は 20 mA の電流で、それぞれ表されます。また、トランスミッタは制御ループ電源 V_{DD} から絶縁されており、信号グラウンドはレシーバ側を使います。ループ電流は、レシーバ側の負荷抵抗 R_L で測定されます。

ゼロスケール入力では、電流 V_{REF}/R_{NULL} が R' を流れます。これにより検出抵抗を流れる電流 I_{SENSE} が発生し、次式で決定されます。

$$I_{SENSE, MIN} = (V_{REF} \times R') / (R_{NULL} \times R_{SENSE})$$

フルスケール入力電圧では、 R' を流れる電流は V_{IN}/R_{SPAN} のフルスケール変化だけ増加します。これにより、検出抵抗を流れる電流が増えます。

$$I_{SENSE, DELTA} = (V_{IN} \times R' \text{ のフルスケール変化}) / (R_{SPAN} \times R_{SENSE})$$


したがって、

$$I_{SENSE, MAX} = I_{SENSE, MIN} + I_{SENSE, DELTA}$$

$R' \gg R_{SENSE}$ のとき、レシーバ側の負荷抵抗を流れる電流は I_{SENSE} とほぼ等しくなります。

図 71 に、フルスケール入力電圧 = 5 V 用のデザインを示します。入力 = 0 V でループ電流 = 3.5 mA に、フルスケール = 5 V で、ループ電流 = 21 mA に、それぞれなります。このため、ソフトウェア・キャリブレーションを使って電流ループを 4 mA ~ 20 mA の範囲で微調整することができます。

AD8546 と ADR125 の静止電流は 160 μ A と小さいため、3.34 mA の電流はその他のシグナル・コンデショニング回路またはブリッジ回路の電源として使うことができます。



NOTES
1. $R1 + R2 = R'$.

図 71. 4 mA ~ 20 mA の電流ループ・トランスミッタ

外形寸法




図 72.8 ピン・ミニ・スモール・アウトライン・パッケージ[MSOP]
(RM-8)
寸法: mm

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option	Branding
AD8546ARMZ	-40°C to +125°C	8-Lead Mini Small Outline Package [MSOP]	RM-8	A2V
AD8546ARMZ-RL	-40°C to +125°C	8-Lead Mini Small Outline Package [MSOP]	RM-8	A2V
AD8546ARMZ-R7	-40°C to +125°C	8-Lead Mini Small Outline Package [MSOP]	RM-8	A2V

¹ Z = RoHS 準拠製品