

LF~2.7GHz デュアル60dB TruPwr™ディテクタ

AD8364

特長

クレスト・ファクタの高い信号のrms計測 2チャンネル出力ポートとチャンネル差分出力ポート 高精度温度センサーを内蔵 ±1dB精度ダイナミック・レンジ:>60dB デシベル・リニア応答 温度安定性:±0.5dB 低対数適合リップル 消費電流:70mA@+5V動作 動作温度範囲:-40~+85℃ 省スペース:LFCSPパッケージ(5mm×5mm)

アプリケーション

 ワイヤレス・インフラ用パワーアンプのリニアライゼーション/ 制御
 アンテナVSWRのモニタ
 ゲインとパワーの制御・計測
 トランスミッタ信号強度表示(TSSI)
 2チャンネルのワイヤレス・インフラ用無線機器

機能ブロック図 ACOM ACOM COMA EMP CLPA CHPA DECA /PSR 24) -23) 22 20 (19 18 (17 (21) Ţ TEMP VGA制御 VPSA (25) (16) VSTA I_{SIG}² INHA 15) OUTA チャンネルA Σ TruPwr™ I_{TGT}2 INI A 14) FBKA PWDN 28 OUTP OUTA OUTB COMR (29 12) OUTN T) FBKB INI B チャンネルB (Σ) TruPwr™ INHB (31 10 OUTB I_{TGT}2 VPSB 32 ๑) vstb VGA制御 バイアス Ŧ -3 2 (4)6 7 T) (5 COMB (CHPB CLPB DECB ADJB ADJA /REF ۲۲ 05334 図1. 機能ブロック図

概要

REV.0

AD8364は、真のrms応答デュアル・チャンネルのRFパワー測 定サブシステムで、信号パワーを高精度で計測・制御します。 柔軟性に優れているため、RFパワーアンプや無線トランシーバ のAGC回路などの通信システムを容易にモニタし、制御できま す。各チャンネルは5Vの単電源で動作し、60dBを超える幅広 いダイナミック・レンジで、最大周波数2.7GHzでの完全動作 が仕様規定されています。2つのRF計測チャンネルに対して、 正確なスケールの独立したrms出力を供給します。2チャンネル 間の差を測定する差分出力ポートも利用できます。オンチップ のチャンネル・マッチングによって、温度とプロセスの変動に 対してrmsチャンネル差分出力がきわめて安定しています。デ バイスと同じ動作温度範囲で仕様規定した温度センサーも内蔵 し、温度に比例して高精度にスケーリングした電圧を出力しま す。50 Ω におけるrms値が-55~+5dBmの入力信号やクレス ト・ファクタの大きい入力信号に対して使用でき、精度が劣化 することはありません。

AD8364は、温度性能を改善し対数適合リップルを低減した AD8362チャンネル(詳細はAD8362のデータシートを参照)2 個をマッチングして内蔵しています。AD8362と比較して、温 度性能が改善され、対数適合リップルが低減されています。ま た、多くのシステム・ソリューションに対応する柔軟性の高い 回路構成を可能にするために、オンチップの広帯域幅出力オペ アンプを接続しています。

このデバイスは、4つのrms計測を同時に実行するように容易に 構成できます。OUTAとOUTBからデシベル・リニアのrms計 測値が得られます(出力は50mV/dBのスケールとなっており便 利です)。OUTAとOUTB間のrmsチャンネル差は、OUTPと OUTNで差動信号またはシングルエンド信号として出力されま す。VLVLに加えられるオプションの電圧を同相のリファレン ス・レベルとして使用し、グラウンド電位を超えるOUTPと OUTNの電圧をオフセットします。

AD8364は、5mm×5mmの32ピンLFCSPパッケージで提供しており、-40~+85℃で動作します。

東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するもので もありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有 に属します。

◎ 2005 Analog Devices, Inc. All rights reserved.

アナログ・デバイセズ株式会社

本

社/〒105-6891

電話03 (5402) 8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06 (6350) 6868

目次

仕様3
絶対最大定格7
ESDに関する注意7
ピン配置と機能説明8
代表的な性能特性9
概要と動作原理18
2乗ディテクタと振幅ターゲット回路19
RF入力インターフェース19
オフセットの補償19
温度センサー・インターフェース
VREFインターフェース
パワーダウン・インターフェース
VST [A、B] インターフェース
OUT [A、B、P、N] 出力
OUT [P、N] を使用した計測チャンネル差分出力22
コントローラ・モード
RF計測モードの基本接続23
コントローラ・モードの基本接続24
一定出力パワー動作27

改訂履歴

2005年4月-リビジョン0:初版

ゲイン安定性に優れたトランスミッタ/レシーバ29
温度の補償調整31
デバイスのキャリブレーションと誤差の計算31
入力レンジを下げて精度を改善するためのキャリブレー
ション・ポイントの選択32
勾配の変更34
チャンネル・アイソレーション35
CHP [A、B] とCLP [A、B] の最適値の選択36
RFバースト応答時間36
シングルエンド入力動作36
PCボードに関する考慮事項37
パッケージに関する留意事項37
特性評価の説明38
誤差計算の基本38
評価用ボードおよび特性評価回路ボードのレイアウト 40
評価用ボード
アセンブリ図46
外形寸法
オーダー・ガイド47

仕様

特に指定のない限り、V_s=VPSA=VPSB=VPSR=5V、T_A=25℃、チャンネルAの周波数=チャンネルBの周波数、VLVL=VREF、 VST [A、B] =OUT [A、B]、OUT [P、N] =FBK [A、B]、バランを経由する差動入力、CW入力周波数≦2.7GHzで仕様規定。

~

パラメータ	条件	Min	Тур	Max	単位
全体機能	チャンネルAとチャンネルB、CWサイン波入力				
信号入力インターフェース	INH $[A, B]$ (26番、31番ピン)、				
相会周波数レンジ	INL $[A, B]$ (27番、30番ピン)	LE		27	GHz
DCコモンモード電圧			2.5	2.7	V
信号出力インターフェース	OUT [A、B] (15番、10番ピン)				
ワイドバンド・ノイズ	CLP $[A, B] = 0.1 \mu F, f_{SPOT} = 100 kHz,$		40		nV/\sqrt{Hz}
	RF入力=2,140MHz、≧-40dBm				
計測モード、450MHz動作	ADJA=ADJB=0V、直線回帰を利用したベスト・フィット・				
	フィン基準の誤差 $(OP_{INH[A, B]} = -40dBm, -20dBm, T_A = 25 °C, バラン = M/A-Com ETK4-2T$				
±1dBダイナミック・レンジ ¹	OUT [A、B] ピン		69		dB
	$-40^{\circ}C < T_{A} < +85^{\circ}C$		65		dB
±0.5dBダイナミック・レンジ ¹	$OUT [A, B] \lor (\pounds \lor \lor \land \land \land A / \pounds \lor \lor \land \land \land B)$		62/59		dB
是十1カレベル	$-40 \cup \langle T_A \langle +85 \cup (f + \gamma / \pi / \mu A / f + \gamma / \pi / \mu B) \rangle$ +1dP記主		50/52 12		dB dBm
取入入力レベル	工IdD 缺左 +1dB 調差		-58		dBm
勾配	- Tubice		51.6		mV/dB
インターセプト			-59		dBm
出力電圧 (ハイパワー入力)	OUT $[A, B]$ ピン@P _{INH[A, B]} =-10dBm		2.53		V
出力電圧(ローパワー入力)	OUT [A、B] ビン@ $P_{INH[A, B]} = -40 dBm$		0.99		V
温度感度	OUT [A、B] からの偏差@25℃				
	$-40^{\circ}\text{C} < \text{T}_{\text{A}} < 85^{\circ}\text{C}$; $P_{\text{INH}[\text{A}, \text{B}]} = -10 \text{dBm}$		-0.1, +0	0.2	dB
	$-40 \text{ C} < \text{T}_{\text{A}} < 85 \text{ C}$, $P_{\text{INH}[\text{A}, \text{B}]} = -25 \text{dBm}$ $-40 \text{ C} < \text{T} < 85 \text{ C}$; $P_{\text{INH}[\text{A}, \text{B}]} = -40 \text{dBm}$		-0.2, +0 -0.3, +0	1.5	
	40℃~T _A ~65℃,T _{INH[A, B}] 400Bm OUTPとOUTN間の偏差@25℃		0.5, +0	7.4	UD
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -10 dBm, -25 dBm$		± 0.25		dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -25 dBm, -25 dBm$		± 0.2		dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -40^{\circ}dBm$, $-25^{\circ}dBm$		± 0.2		dB
人刀Aと人刀B間の	N = Macom ETC1.6-4-2-3 (2 + + > +) + 2 = 0		71		dB
大力AとOIITB間の	│ 周波数差=1kHz				
アイソレーション					
入力BとOUTA間の	$P_{INHB} = -50 dBm$, $OUTB = OUTB_{PINHB} \pm 1 dB$		54		dB
アイソレーション2	$P_{INHA} = -50 dBm$, $OUTA = OUTA_{PINHA} \pm 1 dB$		54		dB
入力インピーダンス	 INHA/INLA、INHR/INLBの差動駆動		21010-1		Ω nF
入力リターン損失	推奨のバランを使用		-12		dB
	ADJA=ADJB=0V、直線回帰を利用したベスト・フィット・				
	ライン基準の誤差@P _{INH[A、B]} =-40dBmおよび-20dBm、				
	$T_A = 25$ °C、バラン=Mini-Circuits [®] JTX-4-10T				
±1dBダイナミック・レンジ ¹	OUT [A、B] ピン(チャンネルA/チャンネルB)		66/57		dB
	$-40^{\circ}C < T_A < +85^{\circ}C$		58/40		dB
±0.5dBタイナミック・レンジ ¹	$\begin{array}{c} OUI [A, B] E^{\vee} (\forall \forall \forall \forall A^{\vee} \forall \forall A^{\vee} \forall \forall A^{\vee} B^{\vee}) \\ -40^{\circ} < T < \pm 85^{\circ} \end{array}$		62/54 20/20		dB dB
最大入力レベル	+1dR誤差(チャンネルA/チャンネルR)		20/20		dBm
最小入力レベル	± 1 dB誤差(チャンネルA/チャンネルB)		-58/-57		dBm
勾配			51.6		mV/dB
インターセプト			-59.2		dBm
出力電圧(ハイパワー入力)	OUT $[A, B]$ ピン@ $P_{INH[A, B]} = -10 dBm$		2.54		V
出力電圧(ローパワー入力)	OUT $[A, B]$ ピン@P _{INH[A, B]} =-40dBm		0.99		V

パラメータ	条件	Min	Min Typ Max 🗎		単位
温度感度	OUT [A、B] からの偏差@25℃ -40℃ <t<sub>A<85℃; P_{INH[A, B]}=-10dBm -40℃<t<sub>A<85℃; P_{INH[A, B]}=-25dBm -40℃<t<sub>A<85℃; P_{INH[A, B]}=-40dBm</t<sub></t<sub></t<sub>		+0.5 +0.5 +0.5		dB dB dB
入力Aと入力B間の	OUTPとOUTN間の偏差@25℃ -40℃ <t<sub>A<85℃; $P_{INH[A, B]} = -10dBm, -25dBm$ -40℃<t<sub>A<85℃; $P_{INH[A, B]} = -25dBm, -25dBm$ -40℃<t<sub>A<85℃; $P_{INH[A, B]} = -40dBm, -25dBm$ バラン=Macom ETC1.6-4-2-3 (2チャンネルとも)</t<sub></t<sub></t<sub>		+0.1, -0.2 +0.1, -0.2 +0.1, -0.2 64		dB dB dB dB
アイソレーション 入力AとOUTB間の アイソレーション	$P_{INHB} = -50 dBm$, $OUTB = OUTB_{PINHB} \pm 1 dB$		35		dB
入力BとOUTA間の アイソレーション ²	$P_{INHA} = -50 dBm$, $OUTA = OUTA_{PINHA} \pm 1 dB$		35		dB
入力インピーダンス 入力リターン損失	INHA/INLA、INHB/INLB の差動駆動 推奨のバランを使用		200 0.3 -9		$\Omega pF dB$
計測モード、1,880MHz動作	ADJA=ADJB=0.75V、直線回帰を利用したベスト・フィット・ ライン基準の誤差@ $P_{INH[A, B]}$ =-40dBm、-20dBm、				
±1dBダイナミック・レンジ ¹	$\Gamma_A = 25 C$, ハノシー州田LDB181G8620C-110 OUT [A、B] ピン (チャンネルA/チャンネルB) $-40 C < T_A < 85 C$		69/61 60/50		dB dB
±0.5dBダイナミック・レンジ ¹	OUT [A、B] ピン(チャンネルA/チャンネルB) −40℃ <t<sub>A<85℃</t<sub>		62/51 58/51		dB dB
最大入力レベル 最小入力レベル 勾配	±1dB誤差(チャンネルA/チャンネルB) ±1dB誤差		11/3 -58 50		dBm dBm mV/dB
インターセノト 出力電圧 (ハイパワー入力) 出力電圧 (ローパワー入力) 温度感度	OUT [A、B] ピン@P _{INH[A、B]} = -10 dBm OUT [A、B] ピン@P _{INH[A、B]} = -40 dBm OUT [A、B] からの偏差@25℃		-62 2.49 0.98		U V V
	$\begin{array}{l} -40^{\circ}\mathbb{C} < T_{A} < 85^{\circ}\mathbb{C} ; P_{INH[A, B]} = -10 dBm \\ -40^{\circ}\mathbb{C} < T_{A} < 85^{\circ}\mathbb{C} ; P_{INH[A, B]} = -25 dBm \\ -40^{\circ}\mathbb{C} < T_{A} < 85^{\circ}\mathbb{C} ; P_{INH[A, B]} = -40 dBm \\ OUTP \geq OUTN 間の 偏差@25^{\circ}\mathbb{C} \end{array}$		+0.5, -0.2 +0.5, -0.2 +0.5, -0.2		dB dB dB
	$-40^{\circ}\mathbb{C} < T_{A} < 85^{\circ}\mathbb{C} ; P_{INH[A, B]} = -10dBm, -25dBm$ $-40^{\circ}\mathbb{C} < T_{A} < 85^{\circ}\mathbb{C} ; P_{INH[A, B]} = -25dBm, -25dBm$ $-40^{\circ}\mathbb{C} < T_{A} < 85^{\circ}\mathbb{C} : P_{INH[A, B]} = -40dBm, -25dBm$		${\pm}0.3 \\ {\pm}0.3 \\ {\pm}0.3$		dB dB dB
入力Aと入力B間の アイソレーション	バラン=Macom ETC1.6-4-2-3 (2チャンネルとも)		61		dB
入力AとOUTB間の アイソレーション	$P_{INHB} = -50 dBm, OUTB = OUTB_{PINHB} \pm 1 dB$		33		dB
入力BとOUTA間の アイソレーション ²	$P_{INHA} = -50 dBm$, $OUTA = OUTA_{PINHA} \pm 1 dB$		33		dB
入力インピーダンス 入力リターン損失	INHA/INLA、INHB/INLBの差動駆動 推奨のバランを使用		167 0.14 -8		Ω pF dB
計測モード、2.14GHz動作	ADJA=ADJB=1.02V、直線回帰を利用したベスト・フィット・ ライン基準の誤差@P _{INH [A, B]} =-40dBmおよび-20dBm、				
±1dBダイナミック・レンジ ¹	$I_A = 25 C$ 、ハラン=村田LDB212G1020C-001 OUT [A、B] ピン(チャンネルA/チャンネルB) $-40 C < T_A < 85 C$		66/57 58/40		dB dB
±0.5dBダイナミック・レンジ ¹	OUT [A, B] ピン (チャンネルA/チャンネルB) -40 $^{\circ}$ <7,<85 $^{\circ}$		62/54 30/30		dB dB
最大入力レベル 最小入力レベル	±1dB誤差(チャンネルA/チャンネルB) ±1dB誤差(チャンネルA/チャンネルB)		-2/-4 -57/-51		dBm dBm
勾配 インターセプト 出力電圧(ハイパワー入力)	チャンネルA/チャンネルB チャンネルA/チャンネルB OUT [A、B] ピン@P _{INH [A、B]} =-10dBm		49.5/52.1 -58.3/-57. 2.42	1	mV/dB dBm V

パラメータ	条件	Min	Тур	Max	単位
出力電圧 (ローパワー入力)	OUT $[A, B]$ ピン@ $P_{INH [A, B]} = -40 dBm$		0.90		v
温度感度	OUT [A、B] からの偏差@25℃				
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -10dBm$		+0.1, -0.4		dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -25 dBm$		+0.1, -0.4		dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -40 dBm$		+0.1, -0.4	-	dB
	OUTPとOUTN間の偏差@25℃				
	$-40^{\circ}C < T_A < 85^{\circ}C ; P_{INH[A, B]} = -10 dBm, -25 dBm$		+0.1, -0.4	-	dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -25 dBm, -25 dBm$		+0.2, -0.2		dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -40^{\circ}dBm, -25^{\circ}dBm$		+0.1, -0.2		dB
CW応答からの偏差	5.5dBのビーク対ms比(WCDMA Iチャンネル)		0.2		dB
	12dBのビーク対抗に (WCDMA 3ナヤノネル)		0.3		dB
「キャト」キャリの	I8dBのビーク対抗SE (WCDMA 4ナヤノネル)		0.3		dB
入力AC入力B间の マインレル・ション	N = Macom E1C1.0-4-2-3 (2 = 7 = 7 = 7)		38		aв
1 1) U = J = J	P = -50 dRm OUTR - OUTR + 1 dR		22		dB
アイソレーション	$\Gamma_{\rm INHB}$ = 500Din, 001D=001D _{PINHB} \pm 10D		55		uD
入力BとOUTA間の	$P_{mu} = -50 dBm$, $OUTA = OUTA_{mu} + 1 dB$		33		dB
アイソレーション2			55		u.D
入力インピーダンス	INHA/INLA、INHB/INLBの差動駆動		150 1.9		ΩpF
入力リターン損失	推奨のバランを使用		-10		dB
	ADIA=ADIB=1.14V、直線回帰を利用したベスト・フィット・				
	ライン基準の誤差(P_{PM}) A $n = -40$ dBmおよび-20dBm				
	T _A =25°C、バラン=村田LDB182G4520C-110				
±1dBダイナミック・レンジ ¹	OUT $[A, B]$ $\ell' \sim (\mp \tau \sim \lambda n A / \mp \tau \sim \lambda n B)$		69/63		dB
	$-40^{\circ} C < T_{*} < +85^{\circ} C$		58		dB
±0.5dBダイナミック・レンジ ¹	OUT [A, B] L (F + v + v + v + v + v + v + v + v + v +		55/50		dB
	$-40^{\circ}C < T_{A} < +85^{\circ}C$		25		dB
最大入力レベル	± 1 dB誤差(チャンネルA/チャンネルB)		17/11		dBm
最小入力レベル	±1dB誤差		-52		dBm
勾配			50		mV/dB
インターセプト			-52.7		dBm
出力電圧(ハイパワー入力)	OUT $[A, B]$ ピン@P _{INH [A, B]} =-10dBm		2.14		V
出力電圧 (ローパワー入力)	OUT $[A, B]$ ピン@P _{INH [A, B]} = -40dBm		0.65		V
温度感度	OUT [A、B] からの偏差@25℃				
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -10 dBm$		± 0.5		dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -25 dBm$		± 0.5		dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -40 dBm$		± 0.5		dB
	OUTPとOUTN間の偏差@25℃				
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -10 dBm_{\gamma} - 25 dBm$		± 0.3		dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -25 dBm_{\gamma} - 25 dBm$		± 0.3		dB
	$-40^{\circ}C < T_A < 85^{\circ}C$; $P_{INH[A, B]} = -40 dBm_{\gamma} - 25 dBm$		± 0.3		dB
入力Aと入力B間の	バラン=Macom ETC1.6-4-2-3(2チャンネルとも)		54		dB
アイソレーション					
入力AとOUTB間の	$P_{INHB} = -50 dBm$, $OUTB = OUTB_{PINHB} \pm 1 dB$		31		dB
アイソレーション					
人力BとOUTA間の	$P_{INHA} = -50 dBm$, $OUTA = OUTA_{PINHA} \pm 1 dB$		31		
ナイソレーンヨン~	NULA MUA NULD MUD の 关 斜 昭 科		150 11 7		Ollar
入力インヒータンス	INHA/INLA、INHB/INLBの定動駆動		150 1.7 -11.5		12∏pr ⊿D
			-11.3		ub
出力インターフェース	OUTAビンとOUTBビン				
最小電 上範囲	クラウンド間に $R_L \ge 200\Omega$ を接続		0.09		V
最大電圧範囲	クラウンド間に $R_L \ge 200\Omega$ を接続		$V_{s} = -0.15$		V .
ソース/シンク電流	OUTAとOUTBをV _s /2に保持、1%の変化まで		70		mA

パラメータ	条件	Min	Тур	Max	単位
セットポイント入力 電圧範囲 入力抵抗値 対数スケール係数 対数インターセプト	VSTAピンとVSTBピン 適合性誤差≤1dB $f=450MHz$ 、 -40 °C \leq T _A \leq +85°C $f=450MHz$ 、 -40 °C \leq T _A \leq +85°C、 50Ω を基準	0.5	68 50 -55	3.75	V kΩ mV/dB dBm
 チャンネル差分出力 最小電圧範囲 最大電圧範囲 ソース/シンク電流 	OUTPピンとOUTNピン グラウンド間に $R_L \ge 200\Omega$ を接続 グラウンド間に $R_L \ge 200\Omega$ を接続 OUTPとOUTNを $V_s/2$ に保持、1%の変化まで		0.1 V _s -0.15 70		V V mA
電圧差レベルの調整 電圧範囲 ³ OUT [P、N] 電圧範囲 入力抵抗値	$VLVL \mathcal{C} >$ OUT [P, N] =FBK [A, B] OUT [P, N] =FBK [A, B]	0 0	1	5 V _s - 0.15	V V kΩ
温度補償 入力電圧範囲 入力抵抗値	ADJAピンとADJBピン	0	>1	2.5	V ΜΩ
電圧リファレンス 出力電圧 温度感度 ソース/シンク電流制限値	VREFピン RF入力=-55dBm $-40℃ \le T_A \le +85℃$ 1%の変化		2.5 0.4 10/3		V mV/℃ mA
温度リファレンス 出力電圧 温度係数 ソース/シンク電流	TEMPピン $T_A=25$ ℃、 $R_L \ge 10k\Omega$ -40 ℃ $\le T_A \le +85$ ℃、 $R_L \ge 10k\Omega$ $T_A=25$ ℃、1%の変化まで		0.62 2 1.6/2		V mV/℃ mA
パワーダウン・インターフェース イネーブルのロジック・レベル ディスエーブルのロジック・レベル 入力電流 イネーブル時間	PWDNピン ロジック・ローでイネーブル ロジック・ハイでディスエーブル ロジック・ハイアディスエーブル ロジック・ハイPWDN=5V ロジック・ローPWDN=0V 最終値の100%でPWDNローからOUTA/OUTBまでの	3	95 <100 2	1	V V μΑ μΑ μs
ディスエーブル時間	時間、C _{LPA/B} =オープン、C _{HPA/B} =10nF、RF入力=0dBm 最終値の10%でPWDNハイからOUTA/OUTBまでの 時間、C _{LPA/B} =オープン、C _{HPA/B} =10nF、RF入力=0dBm		1.6		μs
電源インターフェース 電源電圧 無負荷静止電流	VPS [A、B] ピンとVPSRピン RF入力=-55dBm、V _s =5V -40 ℃ \leq T _A \leq +85℃	4.5	70	5.5 90	V mA mA
電源電流	PWDNをイネーブル、 $V_s=5V$ -40℃≤ T_A ≤+85℃		500	900	μΑ μΑ

最適適合直線、直線回帰
 ±1dB誤差の場合のアイソレーションの周波数特性プロットについては、図75を参照してください。
 VLVL+OUTA/2の合計電圧がVPSA-1.31Vの電圧を超えないようにしてください。同様にVLVL+OUTB/2の合計電圧もVPSB-1.31Vの電圧を超えないようにしてください。

絶対最大定格

表2

パラメータ	定格值
電源電圧VPSA、VPSB、VPSR	5.5V
PWDN, VSTA, VSTB, ADJA, ADJB,	0V、5.5V
FBKA、FBKBの各ピン上の電圧	
入力パワー (50Ωを基準)	23dBm
内部消費電力	600mW
θ_{JA}	39.8°C/W ^{1, 2}
$\theta_{\rm JC}$	3.9℃/W ²
$\theta_{\rm JB}$	22.8°C/W ²
Ψ_{JT}	0.4°C/W ¹ , ²
最大ジャンクション温度	125℃
動作温度範囲	$-40 \sim +85 \degree$ C
保存温度範囲	$-65 \sim +150$ °C

絶対最大定格を超えるストレスを加えると、デバイスに恒久的 な損傷を与えることがあります。この規定はストレス定格のみ を指定するものであり、この仕様の動作セクションに記載する 規定値以上でのデバイス動作を定めたものではありません。デ バイスを長時間絶対最大定格状態に置くと、デバイスの信頼性 に影響を与えることがあります。

1 自然空冷

コパエレ パッドをボードにハンダ付けし、サーマル・ビアをボードに装着する、標準的な4層 のJEDEC規格準拠テスト用ボードを使用して、すべての値をモデル化しています。

注意

ESD(静電放電)の影響を受けやすいデバイスです。人体や試験機器には4000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されることがあります。本製品は当社独自の ESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復 不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、 ESDに対する適切な予防措置を講じることをお勧めします。



ピン配置と機能説明



表3. ピン機能の説明

 ピン番号	名前	説明	等価回路
1	CHPB	 _ このピンとコモンの間にコンデンサを挿入し、チャンネルBの入力信号ハイパス・	
-		フィルタの3dBポイントを決定します。	
2, 23	DECB, DECA	INHA/INLAとINHB/INLB用のデカップリング端子。容量の大きい1本のコンデン	図52
		サを経由してコモンに接続し、完全な入力回路を構成します。	
3, 22, 29	COMB, COMA,	入力システムのコモン接続ポイント。ロー・インピーダンスの抵抗を経由してシ	
	COMR	ステム・コモンに接続します。	
4, 5	ADJB, ADJA	チャンネルBとチャンネルAの温度補償ピン。外部電圧を接続して温度ドリフトを	図68
		改善します。この電圧をVREFから生成できます(VREFとADJ [A、B] 間、	
		ADJ [A、B] とグラウンド間に抵抗を接続します)。これらの抵抗の値は、周波	
		数に応じて変更します。	
6	VREF	2.5Vの汎用リファレンス電圧出力	図54
7	VLVL	OUTPとOUTN用のリファレンス電圧レベル入力(通常は分圧器を経由してVREF	図58
		に接続するか、オーブンにします。)	
8, 17	CLPB, CLPA	ループ・フィルタ積分(半均化)コンデンサのチャンネルBとチャンネルAの接続	
		ビン。クラウンド基準のコンデンサをこのビンに接続します。1本の抵抗をこのコ	
0	VOTD	ノアノサと 国列に 接続して、 ルーノの 女正性 とい合時間 を 収書 できます。	WE C
9	VSIB	このビノに加える車圧によつし、ナヤノイルBに必安なKF人力車圧のナンヘル値 、 ジルウタルナナ 肌穴後はループ種八コンジンサーパン (CI DD) にあれて電気が	图20
		が設定されより。設定後はルーノ慎ガコンテンサ・ビン(CLPB)に流れる電流が ばロにたります	
10	OUTR	ゼロになりまり。 調羊アンプのチャンえルB出力 計測エードでは通骨 VSTBに声控控結します	図57
10	FRKR	$KC / V / V / V / V / V D D / 0 = 0 = 0 = 0 = 0 = 0 = 0 = 0 = 0 = 0$	
11	TDKD	「1820」に社口して、していて認知する「1歳のオペインノの貝爾加」にアイ	
12	OUTN	チャンネル差分オペアンプ出力。計測モードでは通常、このピンをFBKBに直接	図58
12	00111	接続します。OUTN=OUTA-OUTB+VLVLの式に従って出力が決定されます。	
13	OUTP	チャンネル差分オペアンプ出力。計測モードでは通常、このピンをFBKAに直接	図58
		接続します。OUTP=OUTA-OUTB+VLVLの式に従って出力が決定されます。	
14	FBKA	1kΩの抵抗を経由して、OUTPを駆動する内蔵のオペアンプの負側端子にフィード	
		バックするピンです。	
15	OUTA	誤差アンプのチャンネルA出力。計測モードでは通常、このピンをVSTAに直接接	図57
		続します。	
16	VSTA	このピンに加える電圧によって、チャンネルAに必要なRF入力電圧のデシベル値	図56
		が設定されます。設定後はループ積分コンデンサ・ピン(CLPA)に流れる電流が	
		ゼロになります。	
18, 20	ACOM	チャンネルAおよびB用のアナログ・コモン。ロー・インピーダンス抵抗を経由し	
		てコモンに接続します。	
21, 25, 32	VPSR, VPSA,	「チャンネルAおよいBの人刀ンステム電源。内部リファレンスの電源です。+5V	
10	VPSB	電源に接続します。 温度 トンサールサ	WE2
19		温度セノリー田刀 1本のコンズン共も奴由してコエンに協禁し チャンテルAの1 力信号ハイパフ	图33
24	СПРА	1年のコンサンサを柱田してコモンに按続し、サヤンホルAの人力信号パイパス・ フィルタの24Dポイントを決定します	
26 27		ノイルラのJuDホイマトで伝定しより。 チャンネルAのハイレベルおとびローレベル $\mathbf{P}\mathbf{F}$ 信号 λ 力端子	図52
28	PWDN	制御入力をディスエーブル / イネーブルにします。 ロジック・ハイ雷圧を印加す	図55
20		」 AD8364がシャットダウンします。	
30, 31	INLB, INHB	チャンネル B のローレベルおよびハイレベル RF 信号入力端子	図52
パッケージ	露出パドル	パッケージの下側にある露出パドルは、熱および電気的特性の低いグラウンド・	
の下部		プレーンにハンダ付けしてください。	

dB)

差 Sin and a sin a si

-065

5334-

(qB)

誤差

079

05334-003



代表的な性能特性











図11. 温度範囲における入力振幅 対 [OUTA-OUTB]
 電圧の分布(複数のロットから15個以上のデバイスを抽出、周波数=880MHz、ADJ [A、B]=0.5V、サイン波、差動駆動、バラン=JTX-4-10T)











 図14. 各種の振幅および位相平衡ポイントにおける入力 振幅 対 対数適合性(880MHz、代表的なデバイ ス、ADJ [A、B] =0.5V、サイン波、差動駆動)

-10-

2.5

2.0

1.5

1.0

0.5

-0.5

-1.0

-1.5

-2.0 **-2.5** 190-1

06334

20

2.5

2.0

1.5

1.0

0.5

0

(dB)

0) _0.5 嵤

-1.0

-1.5

-2.0

20

-2.5 👷

5334-005

0

0

10

+20DEG

30deg

0 5 10

+2dB

10

(qB) 0

誤差



図17. 温度範囲における入力振幅 対 [OUTA-OUTB] 電圧の分布(複数のロットから20個以上のデバ イスを抽出、周波数=1.88GHz、ADJ [A、 B] =0.65V、サイン波、差動駆動、バラン=村 ⊞LDB181G8820C-110)

図20. 各種の振幅および位相平衡ポイントにおける入力 振幅 対 対数適合性 (1.880GHz、代表的なデバイ ス、ADJ [A、B] =0.65V、サイン波、差動駆動)







図22. 入力振幅 対 周囲温度正規化後の温度範囲におけるOUT [A、B] 電圧および誤差の分布(複数のロットから3個以上のデバイスを抽出、周波数=
 2.14GHz、ADJ [A、B] =0.85V、サイン波、差動駆動、バラン=村田LDB212G1020C-001)



図23. 温度範囲における入力振幅 対 [OUTA-OUTB]
 電圧の分布(複数のロットから3個以上のデバイスを抽出、周波数=2.14GHz、ADJ [A、B] =
 0.85V、サイン波、差動駆動、バラン=村田LDB212G1020C-001)



 図24. 入力振幅 対 OUT [P、N] 電圧および対数適合 性、2.14GHz、B入力を-25dBmに保持し、A 入力は掃引、代表的なデバイス、ADJ [A、 B] =0.85V、サイン波、差動駆動、バラン=村 田LDB212G1020C-001 (OUTPとOUTNの誤 差曲線はオーバーラップしている。)







図26. 各種の振幅および位相平衡ポイントにおける入力 振幅 対 対数適合性(2.140GHz、代表的なデバイ ス、ADJ [A、B] =0.85V、サイン波、差動駆動)



-1.0 -1.5 1 -2.0 0 -2.5 78 -60 -50 -40 -30 -20 -10 0 10 20 入力振幅(dBm) 図28. 入力振幅 対 周囲温度正規化後の温度範囲におけ

ADAM A BI 電圧反したに後の画及単価にもいるの るOUT [A、B] 電圧および誤差の分布(複数の ロットから15個以上のデバイスを抽出、周波 数=2.5GHz、ADJ [A、B] =1.1V、サイン波、 差動駆動、バラン=村田LDB182G4520C-110)



図29. 温度範囲における入力振幅 対 [OUTA-OUTB]
 電圧の分布(複数のロットから15個以上のデバイスを抽出、周波数=2.5GHz、ADJ [A、B] =
 1.1V、サイン波、差動駆動、バラン=村田
 LDB182G4520C-110)







図31. 入力振幅 対 周囲温度正規化後の温度範囲における [OUTP-OUTN] 電圧および誤差の分布(複数のロットから15個以上のデバイスを抽出、周波数=2.5GHz、ADJ [A、B] =1.1V、サイン波、差動駆動、チャンネルBのP_{IN}=-25dBm、A入力は掃引)



図32. 各種の振幅および位相平衡ポイントにおける入力 振幅 対 対数適合性(2.500GHz、代表的なデバイ ス、ADJ [A、B] =1.1V、サイン波、差動駆動)



 図33. 各種波形の入力振幅 対 CWリニア・リファレン スからの出力誤差(CW、QPSK、256QAM、 WCDMAに適合する32 DPCHの1キャリア・テ スト・モデル1、CDMA2000、16キャリア、9 チャンネルのSR1周波数2.140GHz、CLP [A、 B] =1µF、バラン=村田LDB212G1020C-001)







図35. 各種波形の入力振幅 対 CWリニア・リファレン スからの出力電圧および誤差(CW、3キャリア CDMA2000 SR1、4キャリアWCDMA、64 DPCHのテスト・モデル1、周波数2.140GHz、 バラン=村田LDB212G1020C-001)







図37. 差動入力インピーダンス(S11)対 周波 数 (Z₀=50Ω)









図41. OUT [A、B] のノイズ・スペクトル密度 (CLP [A、B] =オープン)



図42. OUT [P、N] のノイズ・スペクトル密度 (CLP [A、B] =0.1µF、周波数= 2,140MHz)









概要と動作原理

AD8364は、計測範囲60dBの2チャンネル、2.7GHz、真のrms 応答ディテクタです。リファレンス回路を共有する2つの AD8362チャンネルを内蔵しています(詳細はAD8362のデー タシートを参照)。測定精度向上のために、AD8362コアには多 くの性能改善が行われています。たとえば、対数適合性のピー クtoピーク・リップル値を、ダイナミック・レンジの全域で± 0.2dB未満に抑えています。また、rms出力計測の温度安定性を 維持する独自の開発技術によって、-40~+85℃の仕様温度で の誤差は±0.5dB未満となっています。さらに、2つのチャンネ ルが良好にマッチングされ、温度の変化に対して非常に安定性 が高いチャンネル差分出力のOUTPとOUTNを供給します。IC の集積化によって、チャンネル間が高精度にマッチングされて いるため、rms計測出力のOUTAとOUTBが同じようにドリフ トします。OUTPをFBKAに短絡した場合、OUTPの関数を次 式で表すことができます。

 $OUTP = OUTA - OUTB + VLVL \tag{1}$

OUTNをFBKBに短絡した場合、OUTNの関数を次式で表すこ とができます。

 $OUTN = OUTB - OUTA + VLVL \tag{2}$

OUTAとOUTBの電圧差が打ち消されるため、OUTPとOUTN は一般的に発生するドリフトの影響を受けることがありません。

AD8364は数Hzから少なくとも2.7GHzまでの周波数信号で動 作する能力を備えた、完全にキャリブレーション済みのrms/ DCコンバータです。ログアンプとは異なり、その応答性が波 形に依存しません。ピーク対rms比(クレスト・ファクタ)の高 い信号波形を正確に測定します。ブロック図を図5に示します。

AD8364のシングル・チャンネルは、高性能のAGCループで構成されます。図51のように、このAGCループは広帯域幅の可変ゲイン・アンプ(VGA)、2乗ディテクタ、振幅ターゲット回路、出力ドライバで構成されます。機能ブロックに関する詳細は、AD8362のデータシートを参照してください。







図51. シングル・チャンネルの詳細回路図

2乗ディテクタと振幅ターゲット

 V_{SIG} と呼ばれるVGA出力をワイドバンドの2乗ディテクタに印加します。ディテクタはRF入力信号に対して、クレスト・ファクタが最大6の、波形に依存しない真のrms応答を行います。ディテクタ出力 I_{SQU} は、正の平均値をもつ変動電流です。 I_{SQU} と内部発生電流 I_{TGT} [A, B]間の電流差は、 C_F およびCLP [A, B]に接続されたコンデンサによって積分されます。 C_F はオンチップの25pFフィルタ用コンデンサです。CLP [A、B]を使用して平均化時間を延長できますが、そのトレードオフとして応答時間が遅くなります。AGCループが平衡状態のとき以下の式が成り立ちます。

$$MEAN(I_{SOU}) = I_{TGT[A, B]}$$
(3)

この平衡状態が発生するのは、以下の関係式が成り立つ場合に 限られます。

$$MEAN(V_{SIG}^2) = V_{TGT[A, B]}^2$$
(4)

ここで、 V_{TGT} はVREFが減衰した電圧です。

2乗ディテクタは電気的に同等であり、しかも良好にマッチン グされているため、プロセスと温度に依存する変動を効果的に 打ち消します。

VGAのセットポイントを変更して、上記の同一性を強制的に 設定すると、以下の関係式が成り立ちます。

$$RMS(V_{SIG}) = \sqrt{(MEAN(V_{SIG}^2))} = \sqrt{(V_{TGT}^2)} = V_{TGT}$$
(5)

V_{SIG}の値を代入すると、以下のようになります。

$$RMS(G0 \times RF_{IN} \exp(-VST[A, B]/V_{GNS})) = V_{TGT}$$
(6)

2乗ディテクタを計測デバイスとして接続すると、VST [A、 B] =OUT [A、B] となります。 RF_{IN} の関数としてOUT [A、 B] を求める式は以下のようになります。

$$OUT[A, B] = V_{SLOPE} \times \text{Log10}(RMS(RF_{IN})/V_Z)$$
(7)

ここで、 V_{SLOPE} は100MHzで1V/ディケード(=50mV/dB)に レーザ・トリミングされます。 $RMS(RF_{IN}) = V_Z$ のとき、Log 10 (1)=0となるため、 V_Z はインターセプト電圧です。必要に応じ て、OUT [A、B]から抵抗分圧器を使用してVST [A、B]を 駆動することによって、 V_{SLOPE} の実効値を変更できます。イン ターセプト電圧 V_Z も同様に、CW信号が100MHzのとき180 μ V (50 Ω に対して-62dBm)にレーザ・トリミングされます。差 動駆動ではOUT [A、B]が-55dBmを下回る入力に対して応 答しないため、この V_Z は外挿された値になります。

ほとんどのアプリケーションでは、AGCループはセットポイン ト・インターフェースのVST [A、B] を経由して閉じます。 計測モードでは、OUT [A、B] はそれぞれVST [A、B] に 接続されます。コントローラ・モードでは、制御電圧をVST [A、B] に印加します。OUT [A、B] の各ピンは、システム の制御入力を駆動します。各入力ピンのRF帰還信号は、VSTA またはVSTBに基づくrms値になるように強制設定されます。

RF入力インターフェース

AD8364のRF入力は、図52のように接続します。DEC [A、B] とINH [A、B] 間、DEC [A、B] とINL [A、B] 間には100 Ω の抵抗を接続しています。DEC [A、B] ピンのDCレベルは、 (7×VPS [A、B] +55×V_{BE}) /30に設定されます。5V電源の場 合、DEC [A、B] は約2.5Vです。

入力信号とINH [A、B] ピン、INL [A、B] ピンとの間に信 号カップリング・コンデンサを接続する必要があります。ハイ パス・コーナー周波数は以下の式から求めます。

$$f_{high-pass} = 1/(2 \times \pi \times 100 \times C) \tag{8}$$

デカップリング用コンデンサをDEC [A、B] とグラウンド間 に接続して、ミッドポイントの信号を減衰してください。 100pFと0.1µFのコンデンサをDEC [A、B] とグラウンド間に 接続し、さらに1.6MHzよりも高い信号を測定できるように 1nFのカップリング・コンデンサを外付けすることを推奨しま す。信号が1.6MHzよりも低い場合、通常は100倍ほどのカップ リング・コンデンサをDEC [A、B] に接続できます。



図52. AD8364のRF入力

オフセットの補償

VGAで発生する微小なDCオフセットに対処するために、オフ セット・ゼロ調整ループを使用します。このループのハイパ ス・コーナー周波数は、内蔵の25pF(1/(2×5K×25pF))のコ ンデンサを使用し、ほとんどのHFアプリケーションに対応で きるよう、約1MHzという低い値に内部でプリセットされてい ます。コンデンサをCHP[A、B]とグラウンド間に接続して、 このハイパス・コーナー周波数を低減できます。入力オフセッ ト電圧は、VGAの実際の動作ゲイン、すなわち入力信号振幅 に応じて変化します。そのコンデンサに極端に大きい値を使用 すると、オフセット補正プロセスがVGAゲインの目まぐるし い変化に追いつけず、一定の入力振幅に対してループが完全に セトリングするまでの所要時間が長くなります。

温度センサー・インターフェース

AD8364は、約1.6mAの電流を駆動できる温度センサー出力を 供給します。330Ωの等価内部抵抗がTEMPとCOMR間に接続 されており、電流シンクが可能です。出力電圧の温度スケーリ ング・ファクタは約2mV/℃です。25℃での絶対電圧の代表値 は約620mVです。



図53. TEMPインターフェースの簡略回路図

VREFインターフェース

VREFピンから内部電圧リファレンスを供給します。VREF電 圧は、約18mAの電流を駆動できる温度安定性の高い2.5Vのリ ファレンスです。830Ωの等価内部抵抗がVREFとACOM間に 接続されており、3mAの電流シンクが可能です。



図54. VREFインターフェースの簡略回路図

パワーダウン・インターフェース

25℃におけるAD8364の動作電流とスタンバイ電流は、それぞ れ約70mA、約500µAです。PWDNピンは、2本の42kΩ抵抗か らなる内部抵抗分圧器に接続されています。分圧器の電圧は NPNトランジスタのベースに印加され、これによってデバイス のアクティブ時にパワーダウン状態が強制的に設定されます。 通常は、PWDNが2Vよりも高い電圧に引き込まれると、デバ イスがパワーダウンします。図46と図47には、各種のRF入力 レベルでの代表的な応答時間を示します。出力は約1.6µsでそ の定常状態値の0.1dB以内に達します。リファレンス電圧は通 常よりも大幅に短い時間で最高精度まで到達できます。この ウェークアップ応答性は、入力カップリングの手段とCDEC [A、B]、CHP [A、B]、CLP [A、B] に接続するコンデンサ の容量に応じて変動します。



図55. PWDNインターフェースの簡略回路図

VST [A、B] インターフェース

VST [A、B] インターフェースは、72kΩの高い入力インピー ダンスを備えています。VST [A、B] の電圧は、VGAゲイン のステアリングに使用する内部電流に変換されます。VGAの 減衰制御は、20dB/Vに設定されています。



図56. VST [A、B] インターフェースの簡略回路図

OUT [A、B、P、N] 出力

AD8364で使用する出力ドライバは、AD8362の出力段とは異な ります。AD8364は、プルアップおよびプルダウン能力を備え るレールtoレールの出力ドライバを内蔵しています。出力ノイ ズは、100kHzで約40nV/√Hzです。OUT [A、B、P、N] 出力 は、70mAまでの電流をソースおよびシンクできます。OUTA およびOUTBとACOM間には2.5kΩの内部負荷もあります。



図57. OUT [A、B] インターフェースの簡略回路図



図58. OUT [P、N] インターフェースの簡略回路図

OUT [P、N] を使用した計測チャンネル 差分出力

AD8364は、チャンネル差分出力を供給するためのレールto レール出力機能を持った2個のオペアンプを内蔵しています。 OUT [A、B]の出力ドライバと同様、これらの出力段は 70mAの電流を駆動できます。出力ノイズは、100kHzで約 40nV/ \sqrt{Hz} です。OUTAとOUTBは、1k Ω の抵抗を経由して各 オペアンプの入力に内部的に接続されています。VLVLピンは 1k Ω の抵抗を経由して各オペアンプの正側端子に接続され、レ ベル・シフト動作を行います。1k Ω の抵抗を経由して負側の帰 還端子も利用できます。入力インピーダンスはVLVLで1k Ω 、 FBK [A、B]で2k Ω です。ピンの接続については、図59を参 照してください。



図59. オペアンプ接続(抵抗はすべて1kΩ±20%)

OUTPをFBKAに接続する場合、OUTPは以下の式から求めます。

 $OUTP = OUTA - OUTB + VLVL \tag{9}$

OUTNをFBKBに接続する場合、OUTNは以下の式から求めます。

OUTN = OUTB - OUTA + VLVL(10)

この設定では、OUT [A、B、P、N] の4つの計測出力をすべ て同時に利用できます。チャンネル差分出力はOUTP-OUTN から求められ、VLVLを使用してADC接続の同相レベルを調整 できます。

コントローラ・モード

チャンネル差分出力を利用してAD8364のRF入力の帰還ループ を制御できます。FBKAとOUTP間に接続された1本のコンデ ンサが積分器を構成しますが、オンチップの1kΩ帰還抵抗がゼ ロになる点に留意してください(オンチップ抵抗は、製造プロ セスの変動に応じて最大±20%まで誤差を持ちます)。チャン ネルAを駆動し、チャンネルBでOUTPからPAを経由して帰還 ループを形成する場合、OUTPは以下の式から求められる電圧 値に積分されます。

$$OUTB = (OUTA + VLVL)/2$$
(11)

OUTNからの出力値は、役に立たないこともありますが、以下 のように表されます。

$$OUTN=0V$$
 (12)

上の式は、VLVL<OUTA/3の場合です。

上記以外の場合は、以下の式になります。

$$OUTN = (3 \times VLVL - OUTA)/2 \tag{13}$$

VLVLをOUTAに接続すると、OUTBは帰還ループを経由して OUTAと等しくなるように強制設定されます。この柔軟性によ り、所定のパワー・レベルと周波数で動作する1つのチャンネ ルを測定すると同時に、もう一方のチャンネルを異なる周波数 で所望のパワー・レベルに強制設定できます。計測出力の温度 ドリフトを低く抑えるために、ADJAとADJBを異なる電圧レ ベルに設定してください。温度ドリフトは、チャンネルAと チャンネルBから発生するドリフトの統計合計値です。前述し たように、VLVLを利用すれば、スレーブ・チャンネルをもう 一方のチャンネルと異なるパワー・レベルで動作するように強 制設定できます。2つのチャンネルを強制的に異なるパワー・ レベルに設定した場合は、IC内部の金属配線間の電圧降下によ りスタティックなオフセットが発生します。

帰還ループで反転が必要な場合は、OUTNとOUTP間にコンデ ンサを接続する方法で、OUTNを積分器として使用できます。 これにともない、OUTBとOUTPを求める出力式が以下のよう になります。

$$OUTB = 2 \times OUTA - VLVL \tag{14}$$

VLVL<OUTA/2の場合は、以下のようになります。

$$OUTN=0V$$
 (15)

上記以外の場合は、以下の式になります。

$$OUTN = 2 \times VLVL - OUTA$$
 (16)

チャンネルAを駆動し、チャンネルBを帰還ループを経由する スレーブ・チャンネルとして使用するときは、上の式が有効で す。チャンネルBを駆動し、チャンネルAをスレーブ・チャン ネルとして使用するときは、上の式のOUTBをOUTA、OUTN をOUTPとします。

RF計測モードの基本接続

AD8364の動作には公称値5Vの単電源が必要です。この電源を VPSA、VPSB、VPSRの3本の電源ピンに接続します。図60に 示す値と等しいか近い容量のコンデンサを2本接続して、この 各ピンをデカップリングしてください。これらのコンデンサは 入力周波数の全範囲で低インピーダンスを維持する必要があ り、VPOSピンになるべく近接して配置します。異なる値の2 本のコンデンサを並列に接続することによって、グラウンドに 広帯域ACの短絡が行われます。

入力信号は差動で加えられます。AD8364のRF入力は、200Ω の差動入力インピーダンスを備えています。AD8364のRF入力 を50Ωの信号源から駆動するときは、4:1のバラン・トランス を使用して必要なインピーダンス変換を行うことを推奨しま す。入力をシングルエンドでも駆動できますが、そのときは rmsディテクタの計測範囲が狭くなります(「シングルエンド入 力動作」を参照)。

表4. AD8364の特性評価に使用するバラン

周波数	バラン
450MHz	MIA-COM ETK4-2T
880MHz	Mini-Circuits JTX-4-10T
1880MHz	村田LDB181G8820C-110
2140MHz	村田LDB212G1020C-001
2500MHz	村田LDB182G4520C-110

このデバイスを計測モードに設定するときは、OUTA、OUTB をVSTA、VSTBに接続します。この接続によってデバイス内 部のAGCループが閉じ、OUT [A、B] をVGA制御電圧とし て使用します。この電圧は、内部の2乗ディテクタの入力に正 しいrms電圧を印加するために必要です。

チャンネルAとチャンネルBの入力信号が、+10~-50dBmの 公称入力ダイナミック・レンジで掃引されるとき、出力振幅は 0~3.5Vになります。OUTAとOUTBの電圧も同様に、ゲイン が2のディファレンス・アンプに内部で印加されます。した がって、INAとINB間のdB差がおよそ-30~+30dBになると き、OUTPとOUTN上の差電圧の振幅は-3.5~+3.5Vとなり ます。INAとINBの絶対入力レベルが+10~-50dBmの範囲内 に入っている限り、±30dBよりも大きい入力レベル差を測定 できます。ただし、INAとINB間の大きいレベル差の計測は、 オンチップ信号の漏れ電流による影響を受けます(「チャンネ ル・アイソレーション | を参照)。OUTPとOUTNのコモン モード・レベルは、VLVLに印加される電圧によって設定され ます。VREFをVLVLに接続することにより、これらの出力を 2.5Vのコモンモード電圧まで容易にバイアスできます。ゲイ ン・レンジが掃引されると、OUTPの出力振幅は約1~4.5V、 OUTNの出力振幅は約4.5~1Vとなります。



図60. 計測モード動作の基本接続

コントローラ・モードの基本接続

AD8364は計測デバイスとして使用できるほか、rms信号レベルの計測・制御用に構成できます。AD8364には2つのコントローラ・モードがあります。2個のrmsログディテクタを別々に構成して、可変ゲイン・アンプ(VGA)や可変電圧減衰器(VVA)の出力パワー・レベルを設定し、制御できます。また、2個のrmsログディテクタを1つに構成して、アンプやシグナル・チェーンのゲインを計測し、制御できます。

自動パワー制御

図61は、デバイスを出力パワーの制御用に構成する方法を示し ます。

デバイスへのRF入力は前述したように構成されています。ディ レクショナル・カプラは、VGAが生成するパワーの一部を分 岐します(通常は10~20dBのカプラを使用します)。シグナ ル・チェーンの次の段から反射されるエネルギーを考慮する必 要がない場合は、ディレクショナル・カプラの代わりにパ ワー・スプリッタを使用できます。場合によっては、減衰器を 追加して、AD8364の最大入力信号を、動作周波数で最適な直 線性と温度安定性を維持する推奨最大入力レベルと等しい値に 設定する必要があります。 この回路では、VSTAとOUTA間は短絡していません。バイア スまたはゲイン制御電圧をOUTAからVGAに供給します。 VGAのゲイン制御センシングは、負の単調性すなわち電圧の増 加に応じてゲインが低下する必要があります。ただし、デバイ スのゲイン制御伝達関数の制御や高い直線性は必要ではありま せん。VGAのゲイン制御センシングが正の傾きの場合は、DC オフセットがシフトされる反転オペアンプ回路をAD8364と VGAの間に接続して、ゲイン制御電圧を0~5Vに維持できます。

VSTAはシステムのセットポイント入力になります。出力パ ワーの変化が予測されるときは、図61のようにDACから駆動 し、一定の出力パワーが要求されるときは、安定したリファレ ンス電圧から駆動できます。このDACの出力振幅は0~3.5Vと なります。AD7391とAD7393のシリアル/パラレル入力の10 ビットDACは、十分な分解能(4mV/ビット)と最大4.5Vの出 力振幅性能を備えています。

VSTAをある値に設定すると、AD8364はRF入力に存在する等 価入力パワーとこの値を比較します。2つの値が一致しない場 合、OUTAが増加または減少してシステムの平衡を維持します。 OUTAを駆動する誤差アンプ/積分器回路の優性極は、CLPA ピン上の容量によって設定されます。コンデンサの容量を選択 するときは、実験が必要になる場合があります。一般的には、 出力パワー制御の全範囲で安定したループ動作が得られるよう に、CLPAの値を選択してください。VGAのゲイン制御伝達関 数の勾配(1VあたりのdB)が一定でない場合、ゲイン制御の 勾配が最大値に達するとき安定したループが得られるような CLPAの容量を選択する必要があります。これとは別に、rms 演算が有効になるように、CLPAは内部の低レンジの2乗ディ テクタに対して十分な平均化を行う必要があります。CLPAの 容量を大きくすると、それにともなってループの応答性が低下 する傾向が見られます。

VSTAとRF入力との関係は、デバイスの計測モードでの動作特 性から得られます。たとえば、図9は880MHzでの計測モード の伝達関数を示しますが、入力パワーが-10dBmのとき、出力 電圧が2.5Vであることがわかります。したがって、コントロー ラ・モードではVSTAを2.5Vに設定してください。このとき AD8364の入力パワーは-10dBmになります。



図61. コントローラ・モードでの自動パワー制御動作

自動ゲイン制御(AGC)

図62は、AD8364を接続してアンプやシグナル・チェーンの自 動ゲイン制御を行う方法を示します。わかりやすくするために、 他のピンは省略しています。この回路構成では、2個のrmsディ テクタが計測モードで接続されており、適切なフィルタリング をCLP [A、B] 上で形成して両方のチャンネル上で有効なrms 演算結果が得られるようになっています。ただし、内蔵のディ ファレンス・アンプのVLVLピンにもOUTAが接続されていま す。さらに、ディファレンス・アンプのOUTP出力は可変ゲイ ン素子 (VVAまたはVGA)を駆動し、積分器として動作する ように、1本のコンデンサを経由してFBKA入力に帰還接続さ れています。

OUTAの値がOUTBよりも大幅に高いとします。OUTAは VLVLも駆動するため、この電圧はOUTPを駆動するオペアン プの非反転入力にも加えられます。その結果、正味電流が OUTPから積分コンデンサを経由してFBKA入力に流れます。 これにともなって、OUTP上の電圧が増加します。VVA/VGA のゲイン制御伝達関数が正の場合は、これによってゲインが増 加し、INHBの入力信号が増加します。積分器の出力電圧は、2 つの入力チャンネル上のパワーが等しくなるまで増加を続ける ため、シグナル・チェーンのゲインはユニティになります。

0dB以外のゲインが必要な場合は、図62のようにRF経路の1つ に減衰器を接続できます。また、パワー・スプリッタまたはさ まざまなカップリング係数のディレクショナル・カプラも利用 できます。便利なオプションとして、OUTA以外の電圧を VLVLに加える方法もあります。詳細は式11と「コントロー ラ・モード」を参照してください。

VGA/VVAのゲイン制御センシングが負の傾きの場合は、ディファレンス・アンプのOUTN出力を、FBKBに帰還接続する積分コンデンサとともに使用できます。

積分コンデンサの容量によって、AGCループの応答時間が左右 されます。この容量が小さければ応答時間は高速化しますが、 安定性が損われるおそれがあります。逆に容量を大きくすると、 応答時間が短くなります。このモードでは、rms平均化を実行 するCLPAおよびCLPB上のコンデンサを使用する必要があり ますが、これらのコンデンサはループの応答時間に悪影響を及 ぼすことがある点にも注意してください。



図62. コントローラ・モードでの自動ゲイン制御動作

05334-054

一定出力パワー動作

AD8364をコントローラ・モードで使用するときは、幅広い温 度/入力パワーにわたって出力パワーを一定のレベルに維持で きます。ハイパワーアンプ (HPA) を駆動する基地局の送信モ ジュールなどのように、パワー変動の影響を受けやすい複数の モジュールを相互に接続するシステムで活用できます。安定し た出力パワーが要求されるアプリケーションでは、カプラを使 用してRF出力をチャンネルBに接続し、VLVLをVREFに接続 するとともに、VSTBを使用してパワーを特定のレベルに設定 します。VSTBはDACまたはDC電圧を使用して制御できます。 さらに、OUTBを使用して負のゲイン法則適合性を持つアンプ (AD8367など)のゲイン制御を駆動し、ADJB(この例では 0Vに設定)を温度ドリフトの制御に使用します。この回路構成 では、AD8343を使用してRF入力信号を80MHzまでダウン変 換し、AD8367を使用して増幅します。次に信号を分離し、そ の一部をAD8364のチャンネルBにフィードバックし、セット ポイント電圧をVSTBに加えます。この電圧は、AD8364の勾 配によって決定される特定のパワー・レベルです。AD8364の 入力で検出したパワーをこの電圧と比較し、セットポイント電 圧と入力で検出したパワーが一致するように、OUTB上の電圧 を増減調整します。OUTB電圧は、VGAとして使用する AD8367のゲイン制御に接続し、AD8367のゲインを増減調整 するため、入力パワーの変動とは無関係に、出力パワーを一定 のレベルに維持できます。AD8367の入力パワーが変動する場 合も、AD8364はAD8367が出力するパワーを一定に維持でき ます。入力パワーは36dBの範囲で変化することがありますが、 出力パワーは一定のレベルを保ち、温度ドリフトは0.2dB未満 に抑えられます。

図64は、AD8364とAD8367 VGAを用いた一定出力パワー回路 を示します。この回路では、入力パワーを+3~-35dBmで掃 引し、-40~+85℃の複数の温度ポイントで出力パワーを測定 し、さらにパワーの変動を±0.07dB以下としています(図63)。



図63. AD8364の一定パワー性能



図64. 一定出力パワー回路

ゲイン安定性に優れたトランスミッタ/ レシーバ

高精度の温度安定性ゲインを備えたトランスミッタやレシーバ には、さまざまなアプリケーションがあります。たとえば、デ ジタル・プリディストーションを採用するマルチキャリア基地 局向けのハイパワーアンプ(HPA)は、パワー・ディテクタと 補助レシーバを備えています。補助レシーバで高精度の温度安 定性ゲインを設定できれば、パワー・ディテクタとその関連部 品のすべてが不要になります。設定ゲイン・レシーバを利用し て、補助レシーバに搭載するADCが送信パワー全体を測定でき るだけでなく、マルチキャリアHPAの各キャリアのパワーも測 定できます。

AD8364をコントローラ・モードで使用するときは、幅広い入 カパワー/温度にわたってレシーバのゲインを一定のレベルに 維持できます。このアプリケーションでは、チャンネル差分出 力を利用して、レシーバのゲインを一定のレベルに維持します。

19.1dBのカプラを使用してRF入力をINPAに接続し、ダウン変 換されたシグナル・チェーンからの出力を10.78dBのカプラを 経由してINPBに接続します。FBKAとOUTP間に0.1µFコンデ ンサを接続して、積分器を構成します。OUTAをVLVLに接続 し、OUTBがOUTAの値と等しくなるよう、OUTPでVGAの調 整が強制的に実行されます。回路のゲインは、入力および出力 カプラの結合値の差によって設定されます。前述のように、必 要に応じてゲインを増減調整し、AD8364の各入力におけるパ ワーの振幅を強制的に等しくするよう、OUTPを使用して ADL5330のゲイン制御を駆動します。異なる周波数で動作す るため、ADJ [A、B] ピンに適切な電圧を供給する必要があ ります。INPAは1,880MHzで動作するため、ADJAを0.75Vに 設定します。INPBは80MHzで動作するため、ADJBを0Vに設 定します。 カプラ値の差が8.32dBであるため、固定ゲインは-8.32dBと 予想されますが、実際には-13dBとなります。原因は、周波 数応答によるAD8364のインターセプト・シフト、出力カプラ の挿入損失、AD8364の入力で使用するバランの挿入損失差で す。この回路構成では、約33dBのゲイン制御レンジと0.5dBの 温度ドリフト性能が得られます。

図66は、AD8364を使用してADL5330 VGAとAD8343ミキサ を制御する、ゲイン安定性に優れたレシーバ・アンプ回路を示 します。入力パワーを+3~-35dBmで掃引して、出力パワー を測定し、-40~+85℃の複数の温度ポイントでゲインを計算 しました。この範囲におけるゲイン変化は±0.45dB以下でした (図65)。ゲイン変化の大部分は、異なる周波数での性能差によ るものです。



図65. ゲイン安定性に優れたレシーバの性能



図66. ゲイン安定性に優れたレシーバ回路

温度の補償調整

AD8364は、温度安定性のきわめて高い計測出力を備えていま す。しかし、RF入力の周波数が600MHzを超えるときは、ADJ [A、B]を使用して出力の温度ドリフトを補償し、性能を最適 化する必要があります。温度ドリフトの補償には、独自技術を 採用しています。補償の絶対値は、周波数、バランの選択、PC ボードの材料によって異なります。表5は、推奨のバランを使 用する場合、定格温度範囲の全域で温度ドリフト誤差を ±0.5dB(代表値)以下に抑えるためのADJ [A、B]の推奨電 圧です。

表5. ADJ [A、B] の推奨電圧

周波数 (MHz)	450	880	1880	2140	2500
ADJ[A, B](V)	0	0.5	0.65	0.85	1.10

ADJ [A、B] を使用してデバイスの温度ドリフトを補償する 場合、非常に高い柔軟性を得られます。所定の入力パワーまた はダイナミック・レンジで温度ドリフトを最小限に抑える必要 がある場合、ADJ [A、B] の電圧を掃引すると同時に、温度 変化に対してOUT [A、B] をモニタできます。図67は、 1,880MHzで推奨するバラン以外の広帯域のバランを使用して、 掃引・モニタを行った結果です。出力の移動が最小限に抑えら れたときのADJ [A、B] の値(図67の例では約0.77V)が、 特定のパワーと周波数で温度ドリフトをできる限り低く抑える ためのADJ [A、B] の推奨電圧です。



(ピン=-30dB、1.9GHz)

ADJ [A、B] 入力は、高い入力インピーダンスを備えていま す。必要に応じて、抵抗分圧器を使用してVREFの減衰値から 入力を駆動できます。 図68は、ADJ [A、B] インターフェースの簡略回路図です。



図68. ADJ [A、B] インターフェースの簡略回路図

デバイスのキャリブレーションと誤差の計算

2.14GHzで測定したAD8364の伝達関数を図69に示します。入 カパワー対出力電圧と入力パワー対計算誤差の両方をプロット しています。入力パワーが-50dBmから0dBmまで変動すると き、出力電圧は0.4Vから約2.8Vまで変化します。



図69. 2.14GHzでの伝達関数

勾配とインターセプトはデバイスによって異なるため、高い精 度を得るためには幅広いレベルのキャリブレーションが必要に なります。出力電圧を求める式は以下のとおりです。

 V_{OUT} =勾配×(P_{IN} -インターセプト)

ここで、勾配は出力電圧の変化をパワーの変化(dB)で除算した値であり、インターセプトは出力電圧が0Vのときのパワー計算値です(インターセプトは理論値であり、実際には出力電圧が0Vになることはありません)。

通常、キャリブレーションを行う場合は、2つの既知の信号レ ベルをAD8364の入力に加え、これに対応する出力電圧を測定 します。キャリブレーション・ポイントは一般的にデバイスの デシベル・リニアの動作範囲内で選択します(詳細は「仕様」 を参照してください)。

勾配とインターセプトの計算には、以下の式を用います。

勾配 = $(V_{OUT1} - V_{OUT2}) / (P_{IN1} - P_{IN2})$

インターセプト= P_{INI} -(V_{OUTI} /勾配)

勾配とインターセプトを算出したら、ディテクタの出力電圧に 基づいて入力パワーの計算を行うと以下の式が成立します。

 P_{IN} (未知) = ($V_{OUTI(i))$ 定値)/勾配) + インターセプト

計算されたパワーの対数適合性誤差は、以下の式から求めます。

誤差 $(dB) = (V_{OUT1(i)) \in (b)} - V_{OUT(i)})/勾配$

図69には、ログアンプのキャリブレーション温度である25℃で の誤差もプロットしています。この誤差はゼロではありません。 ログアンプは、動作範囲内であってもP_{IN}対V_{OUT}の理想式に 従って動作しないためです。ただし、キャリブレーション・ポ イント (この例では-43dBmと-23dBm) における誤差は、 当然ながらゼロとなります。

図69には、-40℃と+85℃での出力電圧の誤差もプロットして います。この誤差は、25℃での勾配とインターセプトを使用し て計算したものです。これは温度によるキャリブレーションが 実際的ではない大量生産環境におけるキャリブレーションに対 応しています。

入力レンジを下げて精度を改善するための キャリブレーション・ポイントの選択

アプリケーションによっては、ある1つのパワー・レベルまた は狭い入力レンジで非常に高い精度が要求されます。たとえば ワイヤレス・トランスミッタでは、最高またはそれに近いパ ワー・レベルのときのハイパワーアンプ(HPA)の精度が最も 重要となります。

図69と同じ測定データを図70に示します。精度は-10~ -25dBmで非常に高くなっています。キャリブレーション・ポ イントを-15dBmと-25dBmに変更したため、-45dBm近傍 では誤差が約-0.3dBに増加しています。 実際のアプリケーションに即してキャリブレーション・ポイン トを選択してください。ただし通常は、ログアンプの伝達関数 の非線形部分(この例では0dBm超または-50dBm未満の領域) からキャリブレーション・ポイントを選択しないでください。

図71は、キャリブレーション・ポイントの調整によって、ダイ ナミック・レンジが拡大し、それにともなって直線性が低下す ることを示しています。この例では、勾配とインターセプトの キャリブレーション・ポイントをそれぞれ-1dBmおよび -50dBmに設定しています。これらはデバイスの直線領域の両 端です。25℃でのキャリブレーション・ポイントにおける誤差 は0dBです。AD8364が誤差を±0.4dB未満に収めている範囲は、 25℃で57dBまで拡大されています。この手法の欠点として、 特に入力レンジの上限で直線性が劣化します。

図72は、ログアンプ・ディテクタの誤差関数を別の方法で示しています。この例では、周囲温度での出力電圧を基準にして+85℃時と-40℃でのdB誤差を計算しています。この方法は、 周囲温度での理想的な伝達関数を基準にしてすべての誤差を計算した前の2つのプロットと大きく異なります。

この手法では、当然ながら周囲温度での誤差はゼロとなります (図72を参照)。

デバイスの伝達関数がV_{OUT}=勾配×(P_{IN}-インターセプト)の理想式に完全に従うのであれば、この手法が有効です。しかし、実際にはrmsアンプがこの式に従って動作することはないため(特に直線動作範囲外において)、実際以上に直線性が改善されダイナミック・レンジが拡大したように見える傾向があります。したがって、誤差を除去できるキャリブレーション・ポイントを取り込む必要があります。このプロットは、周囲温度での(理想的ではない)出力電圧を基準とする、特定のパワー・レベルでの温度ドリフトを推定する手段として有効です。



図70. -15dBmと-25dBmの2ポイント・キャリブレーション 時のP_{IN}対出力電圧および誤差(2.14GHz)



図72. 25℃での出力電圧を基準とする温度 対 誤差 (2.14GHz。25℃での伝達関数の非直線性を考慮せず)



図71. 直線領域の両端近くにキャリブレーション・ポイントを 選択した場合のダイナミック・レンジの拡張(2.14GHz)

勾配の変更

これまでに説明した動作条件のいずれを変更しても、式7の対 数勾配 V_{SLOPE} に影響を及ぼすことはありません。しかし、VST [A、B] ピンでセットポイント・インターフェースにフィード バックされるOUT [A、B] の一部で制御することによって、 勾配を容易に変更できます。OUT [A、B] からのすべての信 号がVST [A、B] に印加されると、勾配の公称値は50mV/dB と想定されます。図73のように、分圧器をこの各ピンの間に挿 入すると、この値を大きくできます。VST [A、B] ピンの約 70k Ω の入力抵抗値によるスケーリング誤差を最小限に抑える ため、適度に低い抵抗値を使用してください。この抵抗ストリ ングも出力負荷となるため、値が低すぎても、負荷駆動能力が 低下することになる点に留意してください。抵抗値の計算には、 以下の式17を使用します。

$$R1 = R2' (S_D/50 - 1)$$
 (17)

ここで、

SDはmV/dB単位の目的の勾配、

R2'は70kΩの抵抗と並列に接続した抵抗R2の値です。

たとえば、R1=1.65kΩとR2=1.69kΩ(R2'=1.649kΩ)を使 用すると、勾配の公称値は100mV/dBに増加します。このス ケーリングは、出力をデジタル電圧計に加える場合に役に立ち ます。この場合、表示値をデシベル値として直接読み出すこと ができ、小数点が移動するだけです。

入力レンジの特定部分を詳細に計測する必要がある場合は、高 い勾配での動作が効果的です。60dBの計測範囲はこの勾配で はVOUTの6V変化に相当することになり、これは5V電源動作 時のAD8364の出力段の能力を超えます。これに対処するため には、目的の入力レンジ部分が0.1V≦VOUT≦4.8V、すなわ ち47dBの出力レンジに相当するウィンドウに入るように、イ ンターセプトの位置を変更する必要があります。

図74に示す回路構成を使用すれば、0.4Vの出力が目的の入力レ ンジの下限に、3.5Vが上限に相当することになり、各レンジの 端から3dBのマージンが得られます。公称レンジは-32~-1dBm、インターセプトは-35.6dBmです。R2はグラウンドで はなく、VREFに接続する点に注意してください。AD8364の リファレンス・バッファが確実に正しくロードされるようにす るため、R3が必要になります。

勾配を特定の係数で増加させるときは、安定性を確保し、選択 した平均化時間を維持するために、ループ・コンデンサCLP [A、B]の容量も同じ係数で増加させてください。標準的な手 法に従って、出力ピンの後に分圧器を接続すると、勾配を小さ くできます。



図73. 勾配を大きくするための外部ネットワーク



図74. 3~300mVの入力レンジでの動作で100mV/dBの勾配 を得るための回路構成

チャンネル・アイソレーション

AD8364の2つのチャンネルを同時に使用するときは、チャンネル間のアイソレーションを考慮する必要があります。考慮すべきアイソレーションは、各RFチャンネル入力間のアイソレーションと、1つのRFチャンネル入力ともう一方のチャンネル出力間のアイソレーションです。AD8364の両方のチャンネルを使用するときは、2つのRF入力を分離するようなレイアウトにしてください。PCボード上でのカップリングは、いずれのアイソレーションにも悪影響を及ぼします。

多くのアプリケーションで、さまざまな数値の温度安定性の高 いカプラと高精度の減衰器を使用して、AD8364の入力パワー を調整して設計できます。アイソレーションが問題となるとき は、入力パワーを調整して、予測される検出可能な最低パワー が、動作周波数でAD8364が検出可能な最低パワーと大幅に異 ならないようにするとよいでしょう。AD8364の検出可能な最 低パワー・ポイントは、デバイス間のばらつきがほとんどなく、 バランの影響も受けません。したがって、なるべく低いパ ワー・レベルで2つのチャンネルの信号が等化されるため、ア イソレーション全体に関する条件が緩和されます。また、場合 によってはデバイスのRF入力に減衰器を追加することにもな り、RFチャンネル入力のアイソレーションに関する条件も緩和 されます。

RFチャンネル入力間のアイソレーションの測定は非常に簡単で す。測定結果は図75のようになります。RF信号と直列に減衰 器を追加しているために、チャンネル入力間のアイソレーショ ンが減衰器の値だけ増加しています。

1つのRFチャンネル入力ともう一方のチャンネル出力間のアイ ソレーションの測定は、多少複雑になります。最悪時のアイソ レーションが発生するのは、1つのRFチャンネルのパワーが高 く、もう一方のRFチャンネルがその検出可能な最低パワーに設 定されているときではなく、パワーの低いチャンネルが図76で 示すような公称の低パワー・レベルになっている場合です。2 つのRFチャンネルの入力が同じ周波数であれば、アイソレ-ションはAD8364に入力されるRF信号間の位相シフトにも左右 されます。これを確認するには、1つのRFチャンネル入力にパ ワーの高い信号を加え、もう一方のRFチャンネルには周波数が わずかにオフセットされている別の信号 (パワーの低い信号) を加えます。パワーの低いチャンネルの出力をオシロスコープ で観察すれば、2つのチャンネル間の周波数差に等しい周波数 のサイン波を全波整流したようなリップル(すなわちビート) が見られます。このリップルの大きさが、特定の位相オフセッ トでのアイソレーションを反映し(周波数がわずかに異なる2 つの信号は、絶えず位相が変化する2つの信号と同じように動 作します)、そのリップル周波数は周波数オフセットに直接関 連しています。図76で測定されたデータは、最悪時の振幅と位 相オフセットを想定しています。チャンネルAとチャンネルB のRF信号の周波数が大幅に異なる場合は、AD8364の応答ロー ルオフ特性により、入力と出力間のアイソレーションは、CLP [A、B] とCHP [A、B] に接続されたコンデンサの容量と、2 つの信号の周波数オフセット(図77)に応じて増加します。



図75. RFチャンネル入力間のアイソレーション



図76. チャンネル間全体のクロス・カップリングによる測定 誤差



図77. 周波数セパレーションの増加による測定誤差の改善

CHP [A、B] とCLP [A、B] の最適値の選択 AD8364のVGAには、その伝達関数にハイパス・フィルタ効果 を導入するオフセット・キャンセル・ループがあります。入力 信号の振幅を正しく計測するために、このフィルタのコーナー 周波数f_HPは、目的の計測帯域幅周波数の最低入力信号のコー ナー周波数よりも低くしてください。外部コンデンサに必要な 容量は、以下の式から求められます。

$$CHP[A, B] = 200 \mu F / (2 \times \pi \times f_{HP}) (f_{HP} \text{ in Hz})$$
(18)

したがって、100kHzまでの低い周波数動作では、CHP [A、B] のコンデンサ容量を318pFとしてください。

計測モードでの標準接続では、VST [A、B] ピンをOUT [A、B] に接続します。入力振幅の変動が小さい(数デシベル程度) ときは、このループの時間軸応答性は本質的に線形となり、 3dBローパス・コーナー周波数の公称値は、 $f_{LP}=1/(2 \times \pi \times CLP [A, B] \times 1.1k\Omega)$ です。このローカル・ループ周辺の内 部時間遅延によって、このコンデンサの推奨最小値が約300pF に設定され、 $f_{LP}=482kHz$ となります。

もっと低い信号周波数動作の場合、または平均化時間をもっと 長くする必要がある場合は、以下の式を使用してください。

$$CHP[A, B] = 900\mu F/2 \times \pi \times f_{LP} (f_{LP} \text{ in Hz})$$
(19)

WCDMA信号などのように、入力信号のクレスト・ファクタが 大きいときは、CLP [A、B] のコンデンサ容量を当初必要と 思われる値よりもはるかに大きくしてください。これは、複雑 な疑似ランダム変調に顕著な低周波数成分が存在し、これに よってAD8364の出力に変動が生じるためです。

RFバースト応答時間

20dBを超えるパワー・バースト(800µs中約200µs)が発生す る可能性のあるシングル・キャリアEVDOなどのように、パ ワー・ステップの大きい変調信号については、RFバースト応答 時間が重要です。

AD8364がRFパワーの変化に対して迅速に応答できると、RF バーストをもった信号のパワーが高精度で検出されます。しか し、応答時間はCLP [A、B]、CHP [A、B]、DEC [A、B] の 各ピンに接続するコンデンサの容量によって制限を受けます。

DEC [A、B] ピンに接続するコンデンサは、応答時間に与え る影響が最も小さいため、「RF入力インターフェース」の説明 に従って容量を選択してください。CHP [A、B] とCLP [A、 B] の各ピンに接続するコンデンサは、「CHP [A、B] とCLP [A、B] の最適値の選択」に示した式に従って容量を選択し、 AD8364の応答時間を評価してください。バースト応答に従う うえで応答時間が十分に高速ではない場合は、CLP [A、B] のコンデンサ容量を小さくしてください。CLP [A、B] ピン に接続するコンデンサの容量は、立上がり時間と立下がり時間 に最も大きい影響を与えます。CHP [A、B] ピンに接続する コンデンサの容量は、応答の立上がりおよび立下がりコーナー (オーバーシュートまたはアンダーシュート) に影響を及ぼし ます。ただし、立下がりコーナーはCLP [A、B] のコンデン サ容量によって最も大きい影響を受ける可能性があります。

RFバーストに関する条件(コンデンサの許容誤差内)に AD8364が従うことができるように応答時間が設定されたら、 AD8364の出力をオシロスコープで評価してください。出力に リップル(変調信号によって発生)が存在する場合は、真の rms応答を達成するためにDSPで平均化する必要がある場合が あります。図44と図45を使用し、CLP [A、B]のコンデンサ の正しい容量を決定できます。

シングルエンド入力動作

最適な動作のためには、AD8364のRF入力を差動で駆動する必 要があります。ダイナミック・レンジは狭くなりますが、シン グルエンドの構成でも駆動できます。シングル・チャンネルの 推奨入力構成を図78に示します。

図79は、図78の回路構成で得られた性能です。シングルエンド 構成の場合は、RF入力の振幅と位相がもともと不平衡なため、 ダイナミック・レンジ性能が低下する点に注意してください。 しかし、低周波数では非常に良好なダイナミック・レンジを得 られるため、低い周波数信号またはベースバンド信号の検出を 行う場合は、これを選択肢の1つと考えてもよいでしょう。 450MHzよりも高い周波数では、ダイナミック・レンジが約 20dBまで減少し、多くのアプリケーションでAD8364の利点が 損われます。シングルエンド構成での性能は、PCボードのレイ アウト手法に左右されます(「PCボードに関する考慮事項」を 参照)。



図78. シングルエンド入力による駆動の推奨入力構成



図79. 図78の回路構成で得られたシングルエンド性能

PCボードに関する考慮事項

AD8364の各RF入力ピンには、対応するACグラウンドを基準 にして100Ωのインピーダンスが存在します。信号の完全性が PCボードによって大きく損われないようにするには、関連する 接続パターンでグラウンド・プレーンに対して適切な特性イン ピーダンスを実現する必要がありますが、これは適切なレイア ウトによって解決できます。インピーダンスを制御してRFパ ターンのレイアウトを行うときは、以下の点を考慮に入れてく ださい。

- RFラインのインピーダンスを計算するときは、その層のRF パターンとグラウンド間の間隔を考慮に入れてください。
- マイクロストリップ・ラインの幅を一定にし、ライン沿いにあるラインの連続性を遮断する部品用パッドなどの数は、なるべく少なくしてください。ライン幅が一定でないとライン・インピーダンスが不連続になり、不要な反射が発生します。
- シルクスクリーンは、ライン・インピーダンスを変化させる おそれがあるため、信号ラインに使用しないでください。
- RF入力のパターン長は、なるべく短くしてください。

図80にPCボードの断面図を示します。表6は、 ε_r =4.6のFR-4 ボード材料および ε_r =3.38のRodgers 4003ボード材料を使用す る場合に、100 Ω のライン・インピーダンスを維持できる2つの 寸法です。

表6. Z₀=100Ωのインピーダンスが可能なパターン寸法

寸法	FR-4 (ミル)	Rodgers 4003 (ミル)
W	22	6
Н	53	11
Т	2	0.7



図80. PCボードの断面図

パターンの真下の3倍のライン幅に相当する領域内にあるグラ ウンド・プレーンを取り除くことによって、50 Ω 以上の寸法で 設計したボード上で100 Ω に近いパターンを設計できます。た だし、グラウンド・プレーン間の距離を正確に設定すれば、 もっと確実な性能が得られます。1つのPCボード上に、50 Ω と 100 Ω の特性インピーダンスを備えた領域に使用する2つのグラ ウンド・プレーンを設計できます。100 Ω のプレーンを50 Ω プ レーンの下側に配置すれば、50 Ω プレーン上に開口部を設けて、 100 Ω のパターンで100 Ω のグラウンド・プレーンを基準にでき ます。2つのグラウンド・プレーンは、なるべく多数のビアを 使用して接続してください。 AD8364のディテクタの正確な計測レンジ(ダイナミック・レ ンジ)は、差動入力に加えられる信号の振幅と位相のマッチン グに左右されます。PCボードのレイアウトでは、これらのパラ メータを確実にマッチングし、さらにRF入力の寄生容量を最小 限に抑えるように、細心の注意を払ってください。各差動入力 に関連する2本のパターンはミラー・イメージ(複製)とする ことも推奨します。シングルエンド/平衡変換には、出力振幅 と位相の特性が既知の高品質バラン・トランスを使用するとよ いでしょう。入力の振幅と位相のマッチングをスキューするこ とによって、ダイナミック・レンジを改善できます。詳細は 「代表的な性能特性」を参照してください。

AD8364のRF回路には、安定したESRの低いコンデンサを使用 することが必要不可欠です。この条件は、INH [A、B]、INL [A、B]、DEC [A、B]、CHP [A、B] の各ピンに接続する コンデンサに当てはまります。ESRの高いコンデンサは、差動 入力間の振幅と位相のミスマッチを引き起こし、そのためにダ イナミック・レンジが小さくなります。温度サイクリングで経 時特性の劣るコンデンサは、AD8364の動作時に温度ドリフト 性能が一層低下します。SamsungのCL10シリーズ多層セラ ミック・コンデンサ(または同等品)をRF回路に使用すること を推奨します。

電源、グラウンド、入力に高いレベルのトランジェントおよび ノイズが乗らないように注意してください。そのためには、正 しい電源バイパスとデカップリングを行う必要があります。推 奨例については、「評価用ボード」を参照してください。

AD8364は、鉛フリーと有鉛のどちらの製品も用意しています ので、適切なハンダを選択してください。PCボードのハンダ付 け処理が完了したら、ボード上に付着しているフラックスやハ ンダ屑を完全に取り除くことが重要です。残留物が少しでも付 着していると浮遊の寄生容量として作用し、性能が劣化するお それがあります。

パッケージに関する留意事項

AD8364のパッケージは、コンパクトな32ピンLFCSPです。 パッケージ底面のサイズの大きい露出パドルは、優れた熱的性 能を備えるとともに、回路のグラウンド・パスのインダクタン スを低く抑えます。このパッケージング機能を正しく利用する には、なるべく多くのビアを使用して、PCボードのRF/DCの コモン・グラウンド基準ポイントがデバイスの真下で直接接触 するようにし、インダクタンスと熱抵抗を低く抑えてくださ い。

特性評価の説明

AD8364の特性評価で使用される一般的なハードウェア構成を 図81に示します。使用した信号源は、Rohde & Schwarzの SMIQ03BとAgilentのE4438Cです。入力マッチングのバラン を使用して、シングルエンドのRF信号を差動信号に変換します。 差動入力は振幅と位相のミスマッチによる影響を受けやすいた め、最高の性能が得られるよう特性評価周波数にはそれぞれ特 定のバランを使用しました。

図82と図83に、他の構成例を示します。



図81. 特性評価の一般的な回路構成



図82. 振幅および位相ミスマッチ特性評価用の回路構成

誤差計算の基本

勾配とインターセプトは、その中心動作範囲で収集したデータ に対して実行される線形回帰の係数を使用して求めます。誤差 は2つの形式、すなわち(1)CW波形に対する線形応答性から の誤差、および(2)25℃時の性能からの出力デルタで規定さ れます。

CW波形に対する線形応答性からの誤差は、変換ゲインと出力 リファレンスによって定義される理想的な出力からの出力デシ ベル偏差です。これは、CWと変調の両方の信号波形に対する デバイス応答の直線性を測定した値です。この誤差(dB単位) は以下の式から計算します。

誤差(dB) =
$$\frac{V_{OUT}$$
-勾配× $(P_{IN} - P_Z)$
勾配

ここで、 P_z はdBmを単位とするx軸のインターセプトです。このパラメータは、OVの出力が可能であれば、これを生成する入力振幅と類似しています。

CW波形に対する線形応答性からの誤差は、各デバイスの勾配 とインターセプトを使用して計算するため、絶対精度の測定値 ではありません。ただし、これによって直線性とデバイスの応 答性への変調の影響を検証できます。同様に、25℃時の性能か らの誤差については、基準として特定デバイスの25℃時の性能 と波形のタイプを使用しています。この誤差は、主として温度 変化にともなう出力変動を測定したものです。



図83. RFバースト測定用の回路構成

評価用ボードおよび特性評価回路ボードのレイ アウト

AD8364には、低周波数動作用(AD8364-EVAL-500)と 2,140MHz動作用(AD8364-EVAL-2140)の2種類の評価用 ボードがあります。各ボードは規定周波数レンジでの動作用に 適合したバランを搭載しています。本項では880MHzの特性評 価作業に使用する回路ボードのRF回路部のレイアウトを紹介 し、このPCボードで使用する推奨のバラン(Mini-Circuitsの JTX-4-10T)とパターン長のフットプリントを示します。実際 のレイアウト寸法や形式がこれらの図と異なる場合は、本デー タシート記載の性能を得られない場合があります。



図84. AD8364-EVAL-500評価用ボードのRF回路部のレイアウト



図85. AD8364-EVAL-2140評価用ボードのRF回路部のレイアウト



図86. 880MHz特性評価用ボードのRF回路部のレイアウト

表7. AD8364-EVAL-500評価用ボードの構成オプション(10~650MHz)

	機能/注記事項	部品番号	デフォルト値
T1, T2	AD8364のダイナミック・レンジは、デバイスにRF信号を 供給するバランの振幅と位相の平衡性に直接関連していま す。この評価用ボードは、ハンダ付けしたM/A-COM ETK4-2Tとハンダ付けしていない2個のM/A-COM ETC1.6-4-2-3を搭載しています。ETK4-2Tは、10~ 650MHzの周波数レンジでは良好な振幅と位相の平衡性を 備えていますが、650MHzよりも高い周波数ではバランに よって平衡性が徐々に劣化します。M/A-COM ETC1.6-4 2-3の広帯域バランのダイナミック・レンジの性能は、500 ~2,500MHzの間に制限されています。振幅および位相性 能の優れた狭帯域のバランを使用すれば、ダイナミック・ レンジが改善されます。	M/A-COM ETK4-2T	
C11, C13, C21	電源フィルタリング/デカップリング用コンデンサ		0.1µF
C10, C12, C20	電源フィルタリング/デカップリング用コンデンサ		100pF
C19	VREFフィルタリング/デカップリング用コンデンサ		0.1µF
C18	オブションのVLVLフィルタリング/デカップリング用 コンデンサ		オーフン
C15, C17	出力ローパス・フィルタ用コンデンサ (CLPA/B)		0.1µF
C14、C16	出力ローパス・フィルタ用コンデンサ。R6とR15のジャン パを外すとアクティブになります。		0.1µF
C23、C24	入力バイアス・ポイントのデカップリング用コンデンサ (DECA/B)	Samsung CL10B101KONC	100pF
C1、C8	入力バイアス・ポイントのデカップリング用コンデンサ (DECA/B)	Samsung CL10B104KONC	0.1µF
C2、C3、C4、C5、 C6、C7	AD8364のRF入力回路部には、安定したESRの低いコンデ ンサを使用することが必要不可欠です。この条件は、INH [A、B]、INL [A、B]、DEC [A、B]、CHP [A、B] の 各ピンに接続するコンデンサに適用されます。品質の劣る コンデンサは、差動入力間の振幅と位相のミスマッチを引 き起こし、そのためにダイナミック・レンジが小さくなり ます。温度サイクリングで経時特性の劣るコンデンサは、 AD8364の動作時に温度ドリフト性能が一層低下します。 SamsungのCL10シリーズ多層セラミック・コンデンサ (または同等品)をRF回路に使用することを推奨します。	Samsung CL10B104KONC	0.1µF
C9、C22	入力ハイパス・フィルタ用コンデンサ (CHPA/B)	Samsung CL10B104KONC	0.1µF
R17、R18、R19、R20	一般的にR17/R19はジャンパ配線し、R18/R20はオープン 状態にします。R17/R18用またはR19/R20用のパッドを使 用して分圧器を構成し、異なる周波数で温度補償を行うた めのADJA/B電圧を設定できます。		R17/R19=0Ω R18/R20= オープン
R12, R13	一般的にR12はジャンパ配線し、R13はオープン状態にし ますが、パッドを使用して、チャンネルBの勾配を調整す るための分圧器も構成できます。		R12=0Ω R13= オープン
DUT	AD8364	AD8364ACPZ	
R4、R5、R6、R9、 R15、R21、R24、R23	ジャンパ		Ω0
R10, R11	コントローラ・モード用のコンデンサを実装できます。		0Ω
R2, R16	オプションのプルダウン抵抗		10kΩ/ オープン
R1, R3	シングルエンドの信号源(未実装)からの入力カップリン グ時に追加する100Ω抵抗		オープン/ 100Ω
R14	勾配調整用に追加します(未実装)。		オープン
SW1	パワーダウン/イネーブルまたは外部パワーダウン・セレク タ。オープンはイネーブル (ポジションA、未実装)		
SW2, SW3	計測モード(ポジションA)/コントローラ・モード(ポ ジションB)のセレクタ		
SW4	VLVL VREF(ポジションA)/外部制御(ポジションB) のセレクタ		
SW5	ADJA VREF(ポジションA)/外部制御(ポジションB) のセレクタ		
SW6	ADJB VREF(ポジションB)/外部制御(ポジションA) のセレクタ		

表8. AD8364-EVAL-2140評価用ボードの構成オプション(2,140MHz)

	機能/注記事項	部品番号	デフォルト値	
T1, T2	AD8364のダイナミック・レンジは、デバイスにRF信号を供給するバランの振幅と位相の平衡性に直接関連しています。2,140MHzではナローバンドのバランが必要であることから、村田LDB212G1020C-001を使用しています。	村田LDB212G1020C-00		
C11、C13、C21	CV'より。 雷源フィルタリンゲ/デカップリング田コンデンサ		0.1µF	
C10, C12, C20	電源フィルタリング/デカップリング用コンデンサ		100pF	
C19	VREFフィルタリング/デカップリング用コンデンサ		0.1µF	
C18	オプションのVLVLフィルタリング/デカップリング 用コンデンサ		オープン	
C15, C17	出力ローパス・フィルタ用コンデンサ (CLPA/B)		0.1µF	
C14、C16	出力ローパス・フィルタ用コンデンサ。R6とR15の ジャンパを外すとアクティブになります。		0.1µF	
C23、C24	入力バイアス・ポイントのデカップリング用コンデンサ (DECA/B)	Samsung CL10B101KONC	100pF	
C1、C8	入力バイアス・ポイントのデカップリング用コンデンサ (DECA/B)	Samsung CL10B104KONC	0.1µF	
C2、C3、C4、C5、 C6、C7	AD8364のRF入力回路部には、安定したESRの低いコ ンデンサを使用することが必要不可欠です。この条件は、 INH [A、B]、INL [A、B]、DEC [A、B]、CHP [A、 B] の各ピンに接続するコンデンサに適用されます。品 質の劣るコンデンサは、差動入力間の振幅と位相のミス マッチを引き起こし、そのためにダイナミック・レンジ が損なわれます。温度サイクリングで経時特性の劣るコ ンデンサは、AD8364の動作時に温度ドリフト性能が一 層低下することがわかっています。SamsungのCL10シ リーズ多層セラミック・コンデンサ(または同等品)を RF回路に使用することを推奨します。	Samsung CL10B104KONC	0.1µF	
C9, C22	入力ハイパス・フィルタ用コンデンサ(CHPA/B)	Samsung CL10B104KONC	0.1µF	
R17、R18、R19、R20	一般的にR17/R19はジャンパ配線し、R18/R20はオープン状態にします。R17/R18用またはR19/R20用のパッドを使用して分圧器を構成し、異なる周波数で温度補償を行うためのADIA/B電圧を設定できます。		R17/R19=0Ω R18/R20= オープン	
DUT	AD8364	AD8364ACPZ		
R4、R5、R6、R9、R12、 R15、R21	ジャンパ		0Ω	
R10, R11	コントローラ・モード用のコンデンサを実装できます。		0Ω	
R24	オプションのTEMP用負荷抵抗です。		1kΩ	
R2, R16	オプションのプルダウン抵抗です。		オープン	
R14, R27	勾配調整用に追加します(未実装)。		オープン	
SW1	パワーダウン/イネーブルまたはまたは外部パワーダ ウン・セレクタ。オープンはイネーブル (ポジションA、 未実装)			
SW2, SW3	計測モード (ポジションA) /コントローラ・モード (ポジションB) のセレクタ			
SW4	VLVL VREF(ポジションA)/外部制御(ポジションB) のセレクタ			
SW5	ADJA VREF(ポジションA)/外部制御(ポジションB) のセレクタ			
SW6	ADJB VREF (ポジションB) /外部制御 (ポジションA) のセレクタ			

評価用ボード



図87. AD8364-EVAL-500評価用ボード



図88. AD8364-EVAL-2140評価用ボード

アセンブリ図



図89. AD8364-EVAL-500のアセンブリ図



図90. AD8364-EVAL-2140のアセンブリ図

外形寸法



図91. 32ピン・リードフレーム・チップスケール・パッケージ [LFCSP_VQ] 5mm×5mm、超薄型クワッド (CP-32-3)

寸法単位:mm

オーダー・ガイド

モデル	温度範囲	パッケージ	パッケージ・オプション	最低注文数
AD8364ACPZ-WP ^{1,2}	$-40\sim+85$ °C	32ピンのリードフレーム・チップスケール・	CP-32-3	36個
AD8364ACPZ-REEL71	$-40\sim$ $+85$ °C	バッケージ [LFCSP_VQ] 32ピンのリードフレーム・チップスケール・ パッケージ [LFCSP VO]	CP-32-3	1,500個
AD8364ACPZ-RL21	$-40\sim$ +85°C	32ピンのリードフレーム・チップスケール・	CP-32-3	250個
AD8364ACP-REEL7	$-40\sim+85$ °C	パッケージ [LFCSP_VQ] 32ピンのリードフレーム・チップスケール・ パッケージ [LFCSP_VQ]	CP-32-3	1,500個
AD8364-EVAL-500		評価用ボード、低周波数~500MHz		
AD8364-EVAL-2140		評価用ボード、2,140MHzのみ		

¹ Z=鉛フリー製品 ² WP=ワッフル・パック