

### 50Hz~2.7GHz、 60dBのTruPwr™検出器

### AD8362

#### 特長

完全にキャリブレーション済みの全機能内蔵型測定/制御システム
 50Hz~2.7GHzの高精度RMS/DC変換
 60dBを超える入力ダイナミックレンジ:50Ω時で-52dBm~+8dBm
 波形と変調に依存しない(GSM/CDMA/TDMAなど)
 デシベル・リニア出力、50mV/dBスケーリング
 法則適合性誤差:0.5dB
 温度および電源変動に対し、すべての機能が安定性を維持4.5V~5.5V電源動作(I=24mA)、温度レンジ:-40℃~+85℃
 消費電力を1.3mWに低減するパワーダウン機能

#### アプリケーション

パワー・アンプのリニアライゼーション/制御ループ トランスミッタ・パワー制御 トランスミッタ信号強度表示(TSSI) RF計装

#### 概要説明

AD8362は、60dBの測定レンジを備えた真のrms応答パワー検出器 です。各種の高周波数通信システム、および信号パワーに対する高精 度な応答性が要求される計装で使用されることを目的としています。非 常に使いやすく、動作に必要とされるのは5V単電源とわずかな数のコ ンデンサのみです。AD8362は任意の低周波数から2.7GHzまでの周波 数で動作し、クレスト・ファクタのピーク値が最大で6までとする、1mV から少なくとも1V rmsまでのrms値の入力を受け入れることができ、 CDMA信号の高精度測定に要求される仕様条件を上回っています。

入力信号は、可変ゲイン・アンプの入力段で構成される抵抗ラダー 減衰器に加えられます。独自技術の採用により12個のタップ・ポイント が円滑に補間されるため、連続的に可変できる減衰器が構成されま す。この減衰器は、VSETピンに印加される電圧によって制御されます。 その生成された信号は、高性能の広帯域アンプに送られます。その出 力は、高精度の二乗検波器セルによって測定されます。その役で、変 動出力がフィルタリングされ、同等の二乗器の出力と比較されます。こ の二乗器の入力はVTGTピンに加えられる固定のDC電圧であり、通常 はVREFピンから供給される1.25Vの高精度リファレンスです。

これらの二乗セルの出力差が高ゲイン誤差アンプに取り込まれ、レ ールtoレール能力を備えたVOUTピンから電圧として出力されます。コ ントローラ・モードでは、このロー・ノイズ出力を使用してホスト・システ ムのRFアンプのゲインを変更できるので、入力パワーに対してセットポ イントが平衡化されます。オプションとして、VSETの電圧をRF信号の



振幅変調の複製電圧とすることが可能で、この場合には全体的な効果 として、検出とローパス・フィルタリングが行われる前に変調成分が除 去されます。CLPFピンに1本のコンデンサを外付けすることで、平均化 フィルタのコーナー周波数を制限なく低減することが可能であり、 AD8362を使用して(または単に低周波数ms電圧計として)、複雑な低 周波数変調エンベロープをもつ高周波数信号の真のパワーを測定で きます。

電力測定デバイスとして使用するときには、VOUTピンをVSETに接続します。このとき、出力は入力のrms値の対数に比例します。すなわち、読み取り値は直接デシベル単位で表示されるので、都合よく1V/ディケード、つまり50mV/dBにスケーリングされます。これ以外の対数勾配も容易に設定されます。コントローラ・モードのときには、VSETに加えられる電圧によって、入力で要求されるパワー・レベルが決められ、セットポイントからの偏差がゼロに調整されます。出力バッファは、高い負荷電流能力を備えています。

PWDNピンにロジック・ハイ信号を加えることでAD8362はパワーダウンし、消費電力は約1.3mWまで低減されます。また、約20µs以内で20mA@25℃(nominal)の動作電流にパワーアップします。

AD8362は16ピンのTSSOPパッケージで提供され、−40℃~+85℃の 工業用温度レンジで動作します。評価ボードが用意されています。

アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、その情報の利用または利 用したことにより引き起こされる第3者の特許または権利の侵害に関して、当社はいっさいの責任を負いません。 さらに、アナログ・デバイセズ社の特許または特許の権利の使用を許諾するものでもありません。 \*日本語データシートは、REVISIONが古い場合があります。最新の内容については英語版をご参照ください。

アナログ・デバイセズ株式会社

本 社/東京都港区海岸1-16-1 電話03(5402)8200 〒105-6891 ニューピア竹芝サウスタワービル

大阪営業所/大阪府大阪市淀川区宮原3-5-36 電話06(6350)6868(代) 〒532-0003 新大阪MTビル2号

REV.0

## AD8362—仕様

(特に注記のない限)	$V_{\text{S}} = 5V_{\text{S}} T = 25^{\circ}C_{\text{S}} Z_0 = 50 \Omega$	、バラン・トランス <sup>1</sup> を経由し
て差動入力を駆動、	VTGTをV <sub>REF</sub> に接続、V <sub>OUT</sub> をV <sub>SET</sub> に	送接続)

パラメータ	条件	Min	Тур	Max	単位
全体機能					
最大入力周波数			2.7		GHz
入力パワーレンジ(差動)	50Ωのインピーダンス・レベルを基準とするdB、f≦2.7GHz、				
下限值(nominal)	1:4バラン・トランス <sup>1</sup> へ		-52		dBm
上限值(nominal)			+8		dBm
入力電圧レンジ(差動)	入力端子のRMS電圧、f≦2.7GHz、デバイスの入力へ				
下限值(nominal)			1.12		mV rms
上限值(nominal)			1.12		V rms
入力パワーレンジ(Sサイド)	シングルエンド駆動、CW入力、f≦2.7GHz、				
下限值(nominal)	入力抵抗ネットワーク2へ		-40		dBm
上限值(nominal)			0		dBm
人力電圧レンジ(Sサイド)	人刀端子のRMS電圧、f≦2.7GHz				
下限值(nominal)			2.23		mV rms
上限值(nominal)	ビール、ショート こうこう たませた		223		V rms
出力電圧レンン	クフワンド间にR <sub>L</sub> ≧200Ωを接続		100		
下限個(nominal)	る告けれ 0.11		+100		mV
上限値(nominal)	週常はV <sub>S</sub> −0.1V		+4.9		V
出月スケーリンク (対数勾配)			50		mV/dB
広則週 <b>行</b> 住訣左	中央の60dBレンン内、1≥2./GHZ		土0.5		dB
RF入力インターフェース	INHI及びINLOピン、AC結合				
入力抵抗值	シングルエンド駆動、DECL基準		100		Ω
	差動駆動		200		Ω
出力インターフェース	VOUT				
使用可能な出力レンジ	グラウンド間にR.≥2000を接続	0.5		49	V
絶対電圧レンジ	ノノノマー 向JVCIKL=20032 と jQ 前に	0.5		т.)	
下限值(nominal)	測定モード、f=900MHz、P <sub>N</sub> =-52dBm	0.32		0.48	v
上限值(nominal)	測定モード、 $f = 900 \text{MHz}$ 、 $P_{\text{IN}} = +8 \text{dBm}$	3.44		3.52	v
ソース/シンク電流	VOUTをVs/2に保持、1%の変化まで		48	0.02	mA
立ち上がりスルーレート	$C_{\rm I} = \dot{\pi} - \vec{\gamma} \dot{\nu}$		60		$V/\mu s$
立ち下がりスルーレート	$C_{I} = \dot{\tau} - \vec{\tau} \cdot \vec{\nu}$		5		V/us
立ち上がり時間、10%-90%	$0.2V \sim 1.8V$ , CLPF = 0		45		ns
立ち下がり時間、90%-10%	$1.8V \sim 0.2V$ , CLPF = 0		0.4		μs
広帯域幅ノイズ	$CLPF = 1000pF, f_{SPOT} \leq 100kHz$		70		$nV/\sqrt{Hz}$
VSETインターフェース	VSETEX				
入力電圧レンジ(nominal)	±1dB誤差に対して	0.5		3.75	V
入力抵抗值			68		kΩ
スケーリング(対数勾配)	f = 900 MHz	46	50	54	mV/dB
スケーリング(対数インターセプト)	f=900MHz、1:4バラン・トランスへ	-64	-60	-56	dBm
		-77	-73	-69	dBV
電圧リファレンス	VREFピン				
出力電圧	25℃時	1.225	1.25	1.275	V
温度感度3	$-40^{\circ}C \leq T_{A} \leq +85^{\circ}C$		0.08		mV/°C
入力抵抗值			8		Ω
RMSターゲット・インターフェース	VTGTピン				
入力電圧レンジ(nominal)	  測定レンジ=60dB +1dB誤差に対して	0.625		25	V
入力バイアス電流	VTGT = 1.25V	0.025	-28	2.3	
	VTGT = 0V		-52		
增分入力抵抗值			52		kΩ

パラメータ	条件	Min	Тур	Max	単位
パワーダウン・インターフェース イネーブル・ロジック・レベル電圧 ディスエーブル・ロジック・レベル電圧 入力電流 イネーブル時間 ディスエーブル時間	<ul> <li>PWDNピン</li> <li>ロジック・ロー・イネーブル</li> <li>ロジック・ハイ・ディスエーブル</li> <li>ロジック・ハイ</li> <li>ロジック・ロー</li> <li>最終値の10%以内でPWDNローからVOUTまでの時間、</li> <li>CLPF = 1000pF</li> <li>最終値の10%以内でPWDNハイからVOUTまでの時間、</li> <li>CLPF = 1000pF</li> </ul>	3	230 5 14.5 2.5	1	V V $\mu$ A $\mu$ A ns ns
電源インターフェース 電源電圧 無負荷時電流 電源電流	VPOSピン ディスエーブル時	4.5	5 20 0.2	5.5 22	V mA mA
900MHz ダイナミックレンジ 偏差の対温度特性 対数勾配 対数インターセプト CW応答からの偏差	最適適合直線(リニア回帰)基準の誤差 ±1dBの直線性、CW入力 ±0.5dBの直線性、CW入力 25℃時の出力からの偏差 $-40℃ < T_A < +85℃, P_{IN} = -45dBm$ $-40℃ < T_A < +85℃, P_{IN} = -20dBm$ $-40℃ < T_A < +85℃, P_{IN} = 5dBm$ 5.5dBピーク対RMS比(IS95リバース・リンク) 12dBピーク対RMS比(WCDMA 4チャンネル) 18dBピーク対RMS比(WCDMA 15チャンネル)	46 -64	$ \begin{array}{r} 65\\62\\-1.7\\-1.4\\-1\\50\\-60\\0.2\\0.2\\0.5\end{array} $	54 —56	dB dB dB dB dB mV/dB dBm dB dB dB
1.9GHz ダイナミックレンジ 偏差の対温度特性 対数勾配 対数インターセプト CW応答からの偏差	最適適合直線(リニア回帰)基準の誤差 ±1dBの直線性、CW入力 ±0.5dBの直線性、CW入力 25℃時の出力からの偏差 -40℃ < T <sub>A</sub> < +85℃、P <sub>IN</sub> = -45dBm -40℃ < T <sub>A</sub> < +85℃、P <sub>IN</sub> = -20dBm -40℃ < T <sub>A</sub> < +85℃、P <sub>IN</sub> = 5dBm 5.5dBピーク対RMS比(IS95リバース・リンク) 12dBピーク対RMS比(WCDMA 4チャンネル) 18dBピーク対RMS比(WCDMA 15チャンネル)		$ \begin{array}{r} 65\\62\\-0.6\\-0.5\\-0.3\\51\\-59\\0.2\\0.2\\0.5\end{array} $		dB dB dB dB dB mV/dB dBm dB dB dB
<ul> <li>2.2GHz ダイナミックレンジ</li> <li>偏差の対温度特性</li> <li>対数勾配</li> <li>対数インターセプト</li> <li>CW応答からの偏差</li> </ul>	最適適合直線(リニア回帰)基準の誤差 ±1dBの直線性、CW入力 ±0.5dBの直線性、CW入力 25℃時の出力からの偏差 $-40^{\circ}C < T_A < +85^{\circ}C, P_{IN} = -45dBm$ $-40^{\circ}C < T_A < +85^{\circ}C, P_{IN} = -20dBm$ $-40^{\circ}C < T_A < +85^{\circ}C, P_{IN} = 5dBm$ 5.5dBピーク対RMS比(IS95リバース・リンク) 12dBピーク対RMS比(WCDMA 4チャンネル) 18dBピーク対RMS比(WCDMA 15チャンネル)		$ \begin{array}{r} 65\\65\\-1.8\\-1.6\\-1.3\\50.5\\-61\\0.2\\0.2\\0.5\end{array} $		dB dB dB dB dB mV/dB dBm dB dB dB

パラメータ	条件	Min	Тур	Max	単位
2.7GHz					
ダイナミックレンジ	最適適合直線(リニア回帰)基準の誤差				
	±1dBの直線性、CW入力		63		dB
	±0.5dBの直線性、CW入力		62		dB
偏差の対温度特性	25℃時の出力からの偏差				
	$-40^{\circ}C < T_A < +85^{\circ}C$ , $P_{IN} = -40dBm$		-5.3		dB
	$-40^{\circ}C < T_A < +85^{\circ}C, P_{IN} = -15 dBm$		-5.5		dB
	$-40^{\circ}C < T_A < +85^{\circ}C$ , $P_{IN} = 15 dBm$		-4.8		dB
対数勾配			50.5		mV/dB
対数インターセプト			-58		dBm
CW応答からの偏差	5.5dBピーク対RMS比(IS95リバース・リンク)		0.2		dB
	12dBピーク対RMS比(WCDMA 4チャンネル)		0.2		dB
	18dBピーク対RMS比(WCDMA 15チャンネル)		0.4		dB

注

1:4バラン・トランス、M/A-COM ETC 1.6-4-2-3
 1: 抗抗ネットワークは、33Ωシャント抵抗と25Ω直列抵抗で構成されます。
 3: TPC 29を参照してください。

仕様は予告なく変更される場合があります。

絶対·	最大	定格	*
小口 へり・	蚁八	ᄯᅚ	

電源電圧V <sub>POS</sub> ······5.5V
入力パワー (デバイスの入力へ) ・・・・・13dBm
等価電圧 ······2V rms
内部ワット損・・・・・500mW
$\theta_{\rm JA} \cdots 125^{\circ} {\rm C/W}$
最大接合部温度 · · · · · · · · · · · · · · · · · · ·
動作温度レンジ・・・・・・ー40℃~+85℃
保管温度レンジ ・・・・・-65℃~+150℃
ピン温度レンジ (ハンダ付け、60秒) ・・・・・・300℃

\*上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあり ます。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作の節に記 載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大 定格状態に置くとデバイスの信頼性に影響を与えます。

ピン配置 16 ACOM COMM 1 • 15 VREF CHPF 2 DECL 3 14 VTGT INHI 4 AD8362 13 VPOS 上面図 INLO 5 12 VOUT (実寸では ありません) DECL 6 11 VSET PWDN 7 10 ACOM 9 CLPF COMM 8

オーダー・ガイド

モデル	温度レンジ	パッケージ・オプション
AD8362ARU	−40°C~+85°C	チューブ、16ピンTSSOP
AD8362ARU-REEL7		7インチのテープおよびリール
AD8362-EVAL		評価ボード

注意\_

ESD(静電放電)の影響を受けやすいデバイスです。4000Vにおよぶ高圧の静電気が人体やテスト装置に容易に帯 電し、検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高 エネルギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や 機能喪失を回避するために、適切なESD防止措置をとるようお奨めします。



#### ピン機能説明

ピン番号	記号	説明	等価回路
1,8	COMM	コモン接続ピン。ロー・インピーダンス抵抗を経由してシステム・コモンに接続します。	
2	CHPF	入力HPF。1本のコンデンサを経由してコモンに接続し、入力信号ハイパス・フィルタの3dBポイントを決定	
		します。	
3,6	DECL	INHIおよびINLO用のデカップリング端子。容量の大きい1本のコンデンサを経由してコモンに接続し、	
		入力回路を完全なものとします。	
4	INHI	ハイ信号入力端子。INLOとともに差動入力ポートの一部を構成します。	回路A
5	INLO	ロー信号入力端子。INHIとともに差動入力ポートの一部を構成します。	回路A
7	PWDN	制御入力をディスエーブル/イネーブルにします。ロジック・ハイ電圧を印加すると、AD8362がシャットダウン	
		します。	
9	CLPF	ループ・フィルタ積分(平均化)コンデンサの接続ピン。このコンデンサのもう一方のピンは通常、ループ安定	
		性と応答時間を改善するために、1本の抵抗を経由してグラウンドに接続します。	
10, 16	ACOM	出力アンプのアナログ・コモン接続ピン。	
11	VSET	このピンに加えられる電圧によって、動作に必要なRF入力電圧のデシベル値が設定されます。その結果と	回路B
		して、CLPFピン、すなわちループ積分コンデンサから出力される電流がゼロになります。	
12	VOUT	誤差アンプの出力。測定モード時には通常、VSETピンに直接接続します。	回路C
13	VPOS	5V電源に接続します。	
14	VTGT	対数インターセプト電圧は、このピンに印加される電圧に比例します。より低いターゲット電圧を使用すると、	回路D
		クレスト・ファクタ容量が増加します。	
15	VREF	1.25Vの汎用リファレンス電圧出力(通常はVTGTピンのみに接続)。	回路E

等価回路



## 代表的な性能特性-AD8362



TPC 1. 出力電圧(V<sub>OUT</sub>)対入力振幅(dBm)、周波数 100MHz、900MHz、1900MHz、2200MHz、2700MHz、 正弦波、差動駆動



TPC 2. 対数法則適合性対入力振幅、周波数100MHz、 900MHz、1900MHz、2200MHz、2700MHz、正弦波、 差動駆動





TPC 4. V<sub>OUT</sub>および法則適合性対入力振幅、周波数 1900MHz、正弦波、温度一40℃、+25℃および+85℃



TPC 5. V<sub>OUT</sub>および法則適合性対入力振幅、周波数 2200MHz、正弦波、温度-40℃、+25℃および+85℃



TPC 6. V<sub>OUT</sub>対差動波形入力振幅、CW、IS95逆リンク、 WCDMA 8チャンネル、WCDMA 15チャンネル、周波数 900MHz



TPC 7. CWリニア・リファレンスからの出力誤差対差動 波形入力振幅、CW、IS95逆リンク、WCDMA 8チャンネル、 WCDMA 15チャンネル、周波数900MHz



TPC 8. CWリニア・リファレンスからの出力誤差対差動 WCDMAチャンネル負荷入力振幅、4チャンネル、8チャン ネル、15チャンネル、周波数2200MHz



TPC 9. CWリニア・リファレンスからの出力誤差対入力振幅、 片側平均値に対する3シグマ、WCDMA 8チャンネル、WCDMA 15チャンネル、周波数1900MHz



TPC 10. CWリニア・リファレンスからの出力誤差対 入力振幅、片側平均値に対する3シグマ、WCDMA 8チ ャンネル、WCDMA 15チャンネル、周波数1900MHz



TPC 11. CWリニア・リファレンスからの出力誤差対 入力振幅、片側平均値に対する3シグマ、WCDMA 8チ ャンネル、WCDMA 15チャンネル、周波数2200MHz







TPC 13. Vout対入力振幅、片側平均値に対する3シグマ、 正弦波、周波数1900MHz、パーツ間変動



TPC 14. 対数法則適合性対入力振幅、片側平均値に対す る3シグマ、正弦波、周波数900MHz、温度-40℃、+25℃ および+85℃



シグマ、正弦波、周波数1900MHz、温度-40℃、+25℃およ び+85℃



TPC 16. 対数法則適合性対入力振幅、片側平均値に対 する3シグマ、正弦波、周波数2200MHz、温度-40℃、 +25℃および+85℃



TPC 17. 対数勾配対周波数特性、温度一40℃、+25℃ および+85℃



TPC 18. 対数インターセプト対周波数特性、 温度-40℃、+25℃および+85℃



TPC 19. 対数勾配の変化対温度特性、片側平均値に対 する3シグマ、周波数900MHz、1900MHz、2200MHz



TPC 20. 対数インターセプトの変化対温度特性、片側平 均値に対する3シグマ、周波数900MHz、1900MHz、 2200MHz





TPC 22. 対数インターセプトの分布、周波数900MHz



TPC 23. 各種のRF入力レベル時のRFバースト入力に 対する出力応答性、キャリア周波数900MHz、C<sub>LPF</sub> = 0



TPC 24. 各種のRF入力レベル時のRFバースト入力に 対する出力応答性、キャリア周波数900MHz、CLPF = 0.1 μF



TPC 25. 各種のRF入力レベル時にパワーダウン・モードを使用するときの出力応答性、キャリア周波数 900MHz、 $C_{LPF} = 0$ 



TPC 26. 各種のRF入力レベル時にパワーダウン・モード を使用するときの出力応答性、キャリア周波数900MHz、  $C_{LPF} = 0.1 \, \mu F$ 





TPC 28. 入力インピーダンス、Z<sub>o</sub> = 50Ω、差動駆動



TPC 29. V<sub>REF</sub>の変化対温度特性、片側平均値に対する 3シグマ



#### 特性評価のセットアップ 装置

AD8362特性評価で使用される一般的なハードウェア構成を図1に示 します。使用した信号源は、Rohde & Schwarz社のSMIQ03Bです。 1:4のバラン・トランスを使用して、シングルエンドのRF信号を差動信号 に変換しました。TPC 23とTPC 24に示す応答性の測定は図2の回路 構成を適用し、TPC 25とTPC 26には図3、TPC 27には図4の回路構成を それぞれ適用しました。



図1. 主要な特性評価セットアップ回路

#### 解析

勾配とインターセプトは、その中心動作レンジで収集されるデータに 対して実行されるリニア回帰の係数を利用して導出されます。誤差は 2つの形式、すなわちCW波形に対するリニア応答性からの誤差、およ び25℃時の性能からの出力デルタで規定されます。

CW波形に対するリニア応答性からの誤差は、変換ゲインと出力リ ファレンスによって定義される理想的な出力からの出力のデシベル偏 差です。これは、CW波形と変調波形両方に対するデバイス応答の直 線性を測定したものです。dB単位の誤差の計算は、理想的な電圧、 すなわち勾配と入力レベルを乗算した値にインターセプトを加算した数 値を実際の入力レベルから減算し、これを勾配で除算する方法で行 います。CW波形に対するリニア応答性からの誤差は、各デバイスの 勾配とインターセプトを使用して計算されるので、絶対精度の測定値で はありません。ただし、これは直線性およびデバイスの応答性への変 調の影響を検証します。25℃時の性能からの誤差については、基準 として特定デバイスの性能と波形のタイプが使用されます。これは主 として、温度変化に伴う出力変動を測定するものです。



図2. 変調パルスの応答測定セットアップ回路



図3. パワーダウン・ステップの応答測定セットアップ回路





#### 回路説明

AD8362は、完全にキャリブレーション済みで高精度のrms/dcコンバ ータです。60dBを超える測定レンジを備えており、わずか数Hzの低周 波数から少なくとも2.7GHzまでの信号による動作が可能です。従来型 のrms/dcコンバータとは異なり、応答帯域幅が信号振幅に依存すること がまったくありません。-3dBポイントは約3.5GHzで発生します。ピーク 対rms比(クレスト・ファクタ)の高い信号波形を高精度に測定するデバ イスの能力は、幅広い条件レンジで、信号周波数またはその絶対振幅 のどちらにも依存していません。

この独自の組み合わせにより、1,000,000:1を超える電力比に対応す るキャリブレーション済みのRF電力計、閉ループ・システムの電力コント ローラ、または汎用のrms応答電圧計として、さらに、その他数多くの低 周波数アプリケーションでも同様に、AD8362を容易に使用できます。



これは本質的に高性能AGCループの中心的要素であり(図5)、製造時に精密な許容レンジにレーザ・トリミングされていると同時に、100MHz のテスト周波数で完全に動作します。そのリニアで広帯域幅の可変ゲ イン・アンプ(VGA)は、一般的な電圧ゲインG<sub>SET</sub>の設定が可能で、これ はV<sub>SET</sub>電圧によって-25dB~+43dBの68dBレンジ全域にわたり高精度 な指数(dBリニア性)手法で制御されます。ただし、十分な保護周波数 帯を確保するため、-21dB~+39dBに相当する中央の60dBレンジのみ が一般的に使用されます。この基本レンジを上下にシフトし、さらに80dB 以上まで拡張できる方法を後で説明します。VGAゲインの計算式は、 以下のとおりです。

$$G_{SET} = G_{O} \exp\left(-V_{SET} / V_{GNS}\right)$$
(1)

ここで、Goは基本的な固定ゲイン、VGNSはゲインの勾配(1VあたりのdB 変動)を定義するスケーリング電圧です。ゲインはVSETに応じて減少する点に注意してください。VGA出力は、

$$V_{SIG} = G_{SET}V_{IN} = G_{O}V_{IN}exp(V_{SET}/V_{GNS})$$
<sup>(2)</sup>

ここで、V<sub>IN</sub>はAD8362の入力端子に印加されるAC電圧です。

後で詳細に説明するように、入力の駆動はシングルエンドまたは差動 が可能ですが、高い周波数で最適な性能が実現されるのは、差動入 力駆動を使用する場合に限られます。シングルエンド駆動を使用時の HF不平衡の影響は、低周波数(つまり、50Hz~500MHz)では比較的 顕著になりませんが、そのピーク入力電圧能力は常に差動動作の1/2ま で落ちてしまいます(「AD8362の使用方法」を参照)。

#### 二乗検波

可変ゲイン・アンプの出力Vsrgは、広帯域の二乗検波器に加えられ ます。検波器は、クレスト・ファクタが最大6までの波形には実質的に依 存しない、この交流信号に対して真のrms応答を行います。その出力 は、正の平均値をもつ変動電流Isquです。この電流は、チップ内蔵コン デンサCFによって積分されます。これは一般的に、平均化時間を拡張 するために外部コンデンサCLPFによって強化されます。その結果として 生成される電圧は、ゲイン5のDC結合アンプによってバッファされます。 アンプのレールtoレール出力Vourは測定または制御目的に使用できま す。

ほとんどのアプリケーションでAGCループは、VGAゲイン制御電圧 Vserが印加されるセットポイント・インターフェース・ピンVSETを介して閉 じられます。測定モードでは、単に出力ピンVOUTとVSETの接続によ って、この閉動作が直接的およびローカルに行われます。コントローラ・ モード時には、より規模の大きいシステムの周囲に帰還経路が設けられ ますが、その動作は基本的に同じです。

変動電流I<sub>sou</sub>は、電流モードの減算を用いて固定セットポイントのタ ーゲット電流I<sub>rcr</sub>に対して平衡化されます。コンデンサによる正確な積分 により、以下の条件でAGCループは平衡状態になります。

$$MEAN\left(I_{SQU}\right) = I_{TGT}$$
(3)

電流I<sub>rgr</sub>は、振幅ターゲット電EV<sub>Arg</sub>を入力とする2番目の「基準」二 乗セルによって供給されます。これは、VTGTビンでこの入力を受け入 れる特殊インターフェースに印加される電EV<sub>rgr</sub>のわずか一部分に過 ぎません。2個の二乗セルは電気的にまったく同等であり、細心の注意 を払ってIC内部に構成されているので、2つの二乗関数の詳細挙動に おけるプロセスおよび温度依存の変動はキャンセルされます。

したがって、Vrgr (および、その一部分であるVArg)によって、AGCル ープがセトリングするためにVGAから供給される必要のある出力が決 定されます。2個の二乗算器のスケーリング・パラメータは正確に一致す るので、以下の場合に限り、式(3)が満足されることになります。

$$MEAN\left(V_{SIG}^{2}\right) = V_{ATG}^{2}$$
(4)

正式な解式では、両側から二乗根を求めた上で、実効(rms)値として 明確な数値を得ます。ただし、VGAのゲインを変更することでこの同一 性を強制し、コンデンサで形成されるフィルタによって平均値を求めるこ とにより、システムは本来的に以下の関係を確立することが明白です。

$$\operatorname{rms}(V_{\rm SIG}) = V_{\rm ATG} \tag{5}$$

式2からVsigの値を代入すると、以下の式が展開されます。

$$\operatorname{rms} \left[ G_{O} V_{IN} \exp\left( -V_{SET} / V_{GNS} \right) \right] = V_{ATG}$$
(6)

測定デバイスとしてVINは未知の値ですが、その他のパラメータはすべて設計によって固定させることが可能です。式(6)を解くと、

$$\operatorname{rms}[G_{O}V_{IN}/V_{ATG}] = \exp(V_{SET}/V_{GNS})$$
(7)

したがって、

$$V_{SET} = V_{GNS} \log \left[ rms (V_{IN}) / V_Z \right]$$
(8)

rms ( $V_{IN}$ ) =  $V_Z$ のときに $V_{SET}$ はゼロであることが必要なので、 $V_Z$  =  $V_{ATG}/G_0$ に相当する数値はインターセプト電圧として定義されます。

測定デバイスとして接続するときには、バッファの出力がVSETに直 接接続され、これによってAGCループが閉じます。デシベル変換で必 要に応じてVour = Vserの置換を行い、対数の底を10に変更すると、

$$V_{OUT} = V_{SLP} \log_{10} \left[ rms(V_{IN}) / V_Z \right]$$
(9)

ここで、 $V_{SLP}$ は勾配電圧、すなわち入力振幅の各変化ディケードに 対する出力電圧の変動値です ( $V_{SLP} = V_{GNS} \log (10) = 2.303 V_{GNS}$ に変形 される点に注意してください)。AD8362では、 $V_{SLP}$ は100MHzのテスト 信号を使用して1Vにレーザ・トリミングされています。1ディケードは20dB に相当するので、この勾配は50mV/dBとして示すこともできます。 $V_{SLP}$ の実効値を変更する方法を、後で説明します。

インターセプトVzも同様に、316  $\mu$ V (-70dBV)にレーザ・トリミングさ れています。理想的なシステムでは、Vourはその値のrms入力に対して ゼロ・クロスします。単電源で関数を実行する場合には、グラウンドまで の低い電位でVourを動作させることは不可能であり、Vzは外挿値にな ります。測定モードでは出力は、VIN = 1mVの時の0.5Vから(入力を rms値、出力をDC値として表す)、それよりも60dB×50mV/dB = 3V高 い、VIN = 1V時の電圧、つまり3.5Vまでのレンジとなります。AD8362で スケーリングされた式9の理想的な関数特性を図6に示します。



#### インターセプト値に対する入力結合の影響

結合損失によるV<sub>IN</sub>の低下は、V<sub>Z</sub>に直接的な影響を与えます。高周波 数アプリケーションでは、ボードやパッケージの共振と減衰を含むいくつ かの要因によって、IC内部で信号源結合が発生します。入力インピーダ ンスに不確実性が存在すると、電力項で表されるインターセプトになりま す。すなわち、50Ωシステムの場合で公称-57dBmとなり、これはdBV (つまり、純粋な電圧)項で示す場合よりも低い精度で決定されます。こ れに対して、勾配電EV<sub>SLP</sub>はこのようなインピーダンスまたは結合の不確 実性による影響をまったく受けません。

#### オフセットの除去

可変ゲイン・アンプで発生する微小なDCオフセットに対処するため、オ フセット・ゼロ調整ループが使用されます。このループのハイパス・コーナ ー周波数は、ほとんどのHFアプリケーションに効果的なように、十分に低 い1MHzに内部プリセットされています。AD8362をLFアプリケーションで 使用する際には、必要に応じて公称値200 μ F/HzのコンデンサをCHPF ピンとグラウンド間に追加接続することで低くすることが可能です。たと えば、ハイパス・コーナー周波数を150Hzに下げるには、0.33 μ Fのコン デンサが必要です。オフセット電圧はVGAの実際の動作ゲイン、すなわ ち入力信号振幅に依存して変動します。

この種の基線変動はすべてのVGAに共通して見られますが、AD8362 はその実装方式によってそれがもっと明確で、オフセットは6.33dBの周期 をもつゲイン軸に沿ってリップルします。CHPFとして極端に大きい値を使 用すると、VGAのゲインを迅速に変更するときに、オフセット補正プロセ スによってこれが遅れる結果になり、ある一定の入力振幅に対してルー プが完全にセトリングするまでに要する時間が長くなってしまいます。

#### 電圧キャリブレーション対電力キャリブレーション

任意の低周波数からマイクロ波周波数までに対応する高精度ms電 圧計としてAD8362を使用できます。低周波数動作の場合、入力は一般 的にV ms、またはdBV(1V msに対応するデシベル値)の単位で規定さ れます。差動駆動時は、dBV単位の規定入力は-60dBV~0dBV(1mV ~1V ms)のレンジになります。これらの項で表されるインターセプト値 は-70dBVです。

高周波数時には、一般的に信号レベルは電力項で規定されます。この状況では、信号源および終端インピーダンスが全体的スケーリングにとって不可欠な要素となります。AD8362の入力インピーダンスを50Ωに設定するには、内部の200Ω差動入力インピーダンスの間に66.7Ωの抵抗を追加することが必要です。(これについては、後で詳述します)この条件のときに、インターセプトは-57dBmの(nominal)電力レベルで発生し、Vourは以下の式で表すことができます。

$$V_{\rm OUT} = (P_{\rm IN} + 57) \times 50 \text{ mV} / dB \tag{10}$$

ここで、P<sub>IN</sub>の単位はdBmです。たとえば、入力を-30dBmとすると、出力は1.35Vになります。

#### 信号波形の影響

ms応答デバイスの測定精度は、入力信号波形の影響を受けないこ とが理想的です。これは、広帯域CDMAシステムおよび、ベースバンド 周波数でRFキャリア振幅に非常に大きいランダム変動が発生する、そ の他数多くの変調モードなどに、非常に効果的な特性です。このような ケースに対応するAD8362の高い精度が、性能特性曲線と仕様のペー ジに記載されています。低周波数時には、システム特有の変調モードと してではなく、クレスト・ファクタσの関数として波形の影響による測定誤 差を仕様として規定することが通例である点に注意してください。

波形が高いにもかかわらずピーク値の小さい(すなわち、クレスト・ファ クタの高い)信号を測定する場合には、これらのピークが削除されるた め、被測定入力の見掛けの値が小さくなることがあります。この問題に ついては、入力システムの詳細な説明と関連して後で詳述します。

#### 低周波数時の動作

ジャンクション技術をベースとする従来型のrms/dcコンバータでは、実 質的な信号帯域幅は信号振幅に比例します。1MHzのrms/dcコンバー タの場合、これはフルスケール帯域幅に相当します。ただし、フルスケー ルよりも60dB低い入力の場合には、帯域幅は1kHzまで低くなる可能性 があります。これとは対照的に、AD8362のVGAの3.5GHz帯域幅はその ゲインと無関係です。このアンプは内部でDC結合されているので、シス テムを低周波数用の高精度rms電圧計として使用することも可能であり、 たとえば地震、オーディオ、ソナー計装などで温度安定性の高いデシベ ル・スケーリング出力が保持されます。

このようなケースでは、測定に含む必要がある信号の最小周波数成分の減衰が最低限に抑えられるように、十分に大きい容量の入力結合コンデンサを使用する必要があります。たとえば、1.5kHz時で3dBの減衰の場合には、1 $\mu$ Fのコンデンサが必要です。その理由は、各入力ピンの入力抵抗値が100 $\Omega$ で(差動では200 $\Omega$ )、1/(2 $\pi$ ×1.5k $\Omega$ ×100) = 1 $\mu$ Fの計算を適用するためです。さらに、VGAのハイパス・コーナー周波数を低くするには、200 $\mu$ F/HzのコンデンサをCHPFピンとグラウンド間に接続します。同様に1.5kHzのハイパス・コーナー周波数を確保するには、33nFのコンデンサを使用することが必要です。

#### 閉ループの時間領域応答性

二乗セルの出力に外付けするローパス平均化コンデンサCLFFは、変動 する検出信号が十分にフィルタリングされるように選択します。最適値は アプリケーションに応じて異なりますが、ガイドラインとして約900nF/Hzの 数値を推奨します。たとえば、容量を5 μ Fにすると、最低で180Hzまでの 十分なフィルタリングが可能です。正弦波入力で動作する二乗セルの準 DC出力の変動は、信号周波数の2倍で二乗余弦関数となるので、この フィルタリング機能が容易になる点に注目してください。

測定モードの標準接続では、VSETピンをVOUTに接続します。入力 振幅の変動が小さい場合(わずか数デシベル)、このループの時間領域 応答性は本質的にリニアで、3dBローパス・コーナー周波数の公称値は  $f_{LP} = 1/(C_{LPF} \times 1.1 k \Omega)$ です。このローカル・ループ周辺の内部遅延によ り、このコンデンサの最小推奨値は約300pFに設定されるので、 $f_{LP} =$ 3MHzになります。

入力振幅の変化が大きく急激な場合には、ループ応答性がノン・リニアになり、スルーレートの制限が見られます。さらに、AD8362で採用されているようなトランスコンダクタンス二乗セルを使用するシステムの基本特性によって、入力の増減によるスルーレートが非対称性になります。図7には、 $C_{LPF} = \ln Fe$ 使用するときの3つの $V_{IN}$ 値に対する $V_{OUT}$ の代表的な信号波形を示します。



スルーレートの制限を数量化するうえで最も満足のいく方法は、二乗 セルによって発生するピーク電流を考慮することです。入力レベルが迅 速に増加するときに積分(ループ・フィルタ)コンデンサC<sub>LFF</sub>に流れ込むピ ーク電流は、約2.5mAです。実際の値は、ステップのサイズやチップの 極限温度を含むいくつかの要因によって異なります。したがって、1nFコ ンデンサを通過する電圧は、公称値2.5V/µsの割合で増加します。出 力バッファのゲインが5なので、出力のスルーレートは12.5V/µsになりま す。このピーク・レートは最終値よりも10dB低いポイントまで持続し、それ 以降の応答性は上述のように、リニア・システムの応答性に徐々に収束 します。

これに対して、入力レベルが迅速に減少するときには、 $C_{LPF}$ のピーク 電流が反対(放電)方向で大幅に低下します(約25 $\mu$ A)。そのため、下 降方向の $V_{OUT}$ のスルーレートは $C_{LPF} = 1n$ F時にわずか約0.125 $V/\mu$ sと なります。3Vレンジ(入力の60dB減衰)の全域で放電を行うには、約24  $\mu$ sの時間が必要です。これらの数値は、図7に示した結果から検証さ れます。

#### 内部ターゲット電圧の変更

AD8362には、その汎用性を拡張する機能がいくつか内蔵されていま す。その1つは、「ターゲット」電圧を変更する能力です。すでに説明した ように、VGAの出力は基準二乗セルに印加される内部バイアス電圧 ( $V_{STP} = 0.06 \times V_{TGT}$ )によって設定される値に強制されます。VTGTを VREFピンの1.25Vリファレンス電圧に接続することによって、通常これは 75mV DCに設定されます。ただし、これをオプションで0Vから±0.24V (VTGTでは±4V)までのレンジ内で変化させることが可能です。この入 力の符号は、内部で二乗されるので重要ではない点に注意してください。

Vsprを小さくすると、マッチングのとれた2個の二乗セルの出力電流を 平衡化するために必要なVGAの出力も同様に低下します。これにより、 インターセプトが正確に同じ比率で低減されます。したがって、VTGTピ ンに印加される電圧を半分にすることによってセットポイント・ターゲット 電圧を半減すると、インターセプトは6.02dBだけ左側(入力レベルの小 さい方)に移動します。その結果として、測定システムの感度は実質的 に2倍になります。

さらに、二乗セルの駆動に必要な信号振幅が半減されるので、VGA の出力段のダイナミック余裕度(クリッピング前)が2倍に増加し、2倍の 大きさのクレスト・ファクタを持つ信号波形を取り扱うことが可能になりま す。図8には、VTGT = 0.3V、0.533V、0.949V、1.687V、3.0Vの例を 示した数値に対する全体的な応答性を示します。通常これは固定され たDC電圧ですが、時間変化のユニポーラまたはバイポーラ電圧とする ことも可能です。ただし、この場合には動作全体が非常に複雑になりま す。たとえば、V<sub>TGT</sub>をV<sub>OUT</sub>から引き出すと、80dB以上までダイナミックレ ンジを拡張できます。このような方法によるこの機能の使用例を後で紹 介します。



#### ダイナミックレンジの上限と下限における影響

すべてのAGCループでは入力の最小値と最大値が制限されており、 これを超えると、システムは正しく応答することができません。ただし、 良好に動作しているシステムの出力は、測定異常を回避しようとする方 法によって誤差が発生します。入力がその最小能力よりも低い場合、出 力が方向を変えて、もっと高い入力値を誤って示すことがあってはいけ ません。入力がその最大能力を超える場合には、出力が折り重なって、 もっと低い値に戻ることがあってはなりません。

このような条件下でのAD8362の実際の動作特性は、図8に示す一 連のプロットで確認することが可能で、下側のプロット図は勾配を 50mV/dBとする理想的な応答性からの偏差を示しています。VGAが最 大ゲインで動作するポイントに該当する特定のレベルよりも入力が低い 場合には、その出力はVrgrによって設定されたrms振幅ターゲットに適 合する能力を失ってしまうので、必要なゲインを追加するために、出力 はその最小値の方向に急速に移動します。Vrgrが変化すると、これに 対応する限界電圧は左右いずれかの方向に移動します。

これに対して、入力が特定の上限を超えて、VGAのゲインが最小ゲ インに駆動されている場合には、入力がさらに増大すると、その出力は ループの平衡化に必要なターゲット電圧を大きく上回ることになります。 その結果として、内部誤差信号が積分され、Vourが急激に上昇するこ とになります。いずれの場合も、この出力は安全な値をとり、どのような 条件下でも折り返されることはありません。

ダイナミックレンジ、つまりこれらの限界値間の「dB距離」は、基本的 にVTGTに依存しません。図8のプロットの真中の特性曲線(VTGT = 0.949V)は、0.5mV~1.5Vのレンジで±1%誤差ポイント間に直線を引い たもので、ダイナミックレンジは68dBを多少越えています。これ以外の V<sub>ror</sub>値は、この基本的な68dBレンジが左右いずれかの方向に移動し ているに過ぎません。



#### 入力保護

耐性の優れたすべてのICと同様に、AD8362では入力の高電圧トラ ンジェントに対する入力保護(ESD)が必要ですが、この目的のために一 般的に採用される技法、つまり入力ピンのINHIとINLOから電源ピンの VPOSとCOMMの間にブレークダウン・ダイオードを接続する技法をここ では利用することができません。その理由は、このダイオードの容量にフ ィードスルーが発生するので、周波数レンジの上限で内部ノードに過度 の信号結合が引き起こされるリスクが高くなるためです。パッケージのイ ンダクタンスが原因で、電源およびコモン・ラインを含むすべての内部ノ ードで大きなインピーダンスが外部グラウンド・プレーンに帰還します。ノ ードで発生する妨害が微小でも、異常動作が引き起こされることがあり ます。

AD8362のVGAのメイン・アンプ(最新のX-AMP®)はすべての条件 下でフル・ゲインで動作しますが、信号入力は不定に減衰されるので、こ のリスクが特に明確になります。この減衰量は最高で70dBまで到達する ことがあるので、0.5GHz~3GHzのレンジでの非常に小さなフィードスル ーでも、測定精度に顕著な影響を及ぼす可能性があります。

使用される保護方式を図9に示します。この回路では、背向式ペアで 構成される複数個のダイオードを使用し、入力ピン上の2本のDECLピン にクランプすることで電圧振幅を制限します。この2本のDECLピンは、2 本の外部コンデンサ経由で個別にグラウンド接続される減衰器に対して ロー・インピーダンスのコモンACノードを形成します。そのため、これらの ダイオード容量のHF電流は信号のゼロ・ポイントに直接シャントされます。

この方式の避けられない結果として、入力振幅が十分なレベルのとき にダイオードが順方向に伝導する点が挙げられます。もちろん、絶対的 な影響ではありませんが、信号の増加に従ってダイオードは入力を徐々 にシャントします。これらのダイオードの順方向降下電圧が最小となる高 温時に、この伝導が最も強くなります。全体的な結果として、程度に多少 の違いはありますが、高い振幅ピークがクランプされます。これに伴い、信 号波形のクレスト・ファクタが常に高くなるダイナミックレンジの上限で測定 精度に悪影響が出ます。当然ながら、これらの影響は全体の性能仕様 に含まれています。

#### パワー・イネーブル応答時間

27℃におけるAD8362の動作およびスタンバイ電流は、24mAおよび 275 µ Aです。パワーダウン・モードは、PWDNピンをロジックHIにする ことで起動されます。シャットダウン機能使用時、このピンをロジックLO に設定すると、比較的迅速に通常の動作状態に復帰します。

ミッドスケール信号 ( $V_{IN} = 50mV$ )の代表的な応答時間を図10に示 します。定常状態値の0.1dB以内に対する出力立ち上がり時間は約20  $\mu$ sです。リファレンス電圧はもっと大幅に短かい時間でその最高精度 まで到達できます。この「ウェークアップ」応答性は、入力結合手段とコ ンデンサC<sub>DEC</sub>、C<sub>HPF</sub>、C<sub>LPF</sub>の容量に応じて細部が変動します。以下の 結果は、0.8GHz~2GHzのレンジで測定システムを動作し、入力ポー トでバラン結合を行い、またCDEC = 1nF、CHPF = 0、CLPF = 1nFの条 件で得られたものです。



#### AD8362の使用方法

AD8362の動作には公称値5Vの単電源が必要で、規定仕様の適用 レンジである±10%までの変動による影響を、その性能は本質的に受け ません。最低で2.7Vまでの電源を使用できますが、その際には高入力 時および極限温度時の性能が多少劣化します。

PWDNピンをロジックHIにすることで、AD8362はディスエーブルに設定されますが、このピンを直接グラウンドに接続すると、27℃時の電源電流が公称値24mAのときに、電源電圧とは無関係に連続動作を行うようにすることが可能です。PWDNピンをロジックLOに設定してパワーダウン状態にすると、電源電流は約275 μ Aまで低減されます。

#### 基本的な接続

図11に示すデカップリング・ネットワークを使用して、電源はVPOSピン に接続されます。この回路で使用されるコンデンサは、入力周波数レン ジの全域でロー・インピーダンスを維持する必要があり、VPOSピンに可 能な限り近接して配置します。共振周波数の異なる2本の別個のコンデ ンサを並列に接続し、回路全体のインピーダンスを低減します。ただし、 高周波数信号経路は関連する入力ピンに閉じ込められるので、測定精 度が電源のデカップリングに大きく依存することはありません。INHIおよ びINLOの配線リード長、両方のDECLピンからグラウンド間に接続する デカップリング用コンデンサ、およびCOMMからグラウンド・プレーンまで の接続を可能な限り短い配線とすることが、もっと重要です。



#### 主要な動作モード

AD8362では、測定モードとコントローラ・モードの両方が可能です。 「RMS電圧計」モードとも呼ばれる測定モードの代表的な接続を図11に 示します。この出力Vourは、入力信号のrms振幅の対数値に比例しま す(すなわち、「dBリニア」応答)。正確に既知のシステム・インピーダン スで出力が使用される場合(ただし、そのときのみ)、出力は入力電圧 によって表されるパワーのスケーリングdB測定値になります。

コンデンサCCPL、CDEC、CHPF、CLPFの容量の選択は、測定スペクトルの 中に含まれる最小周波数に依存します。図に示すデフォルト値は、最低 で100Hzまでの動作をサポートします。この低い入力周波数で十分なフ ィルタリングを保証できるもっと大容量のCLPF (10 µ F)を使用すると、応 答時間はダイナミックレンジのほとんど全域で約20msになります。高周波 数アプリケーションでは、このコンデンサの容量はもっと小さくなり、通常 は良好な大信号応答性と一致して応答時間を最小化するように選択さ れます。この図では、ハイパス・コーナー周波数を約90Hzに低減するた めに、10 µ FのCHPFも使用しています。ただし、ハイパス・コーナー周波 数の内部設定値が約2MHzであるため、ほとんどのHFアプリケーション ではここにコンデンサを接続する必要はありません。

ここで図12に示すコントローラ・モードを簡単に比較すると、AD8362 の使用目的は可変ゲイン(または可変出力パワー)信号処理素子(ほと んどの場合はパワー・アンプ)の出力をモニターし、VSETの制御によっ て、その出力を目的のターゲット値(セットポイント)に調整することです。 このモードでは、機能はRFコンパレータと多少似通っています。VOUT からVSETまでの経路が切断されている場合、入力がその対応するセ ットポイントよりも大きいと、Vourは増加してその最大値(大まかに見ると ロジックHIと考えられる)まで近づきます。入力がセットポイントよりも小さ い場合、コントローラの出力はグラウンドに近いレベル(ロジックLO)まで 低下します。AD8362を単に閾値検出器として使用する場合には、この ような見方が役立ちますが、大部分のアプリケーションでは、これは過度 に簡略化されたものになります。VOUTとVSET間を接続するローカルな 方法(測定モードの場合)、または何らかのノン・リニア素子を外付けす るグローバルな方法(コントローラ・モードの場合)によって、AD8362は常 に制御ループを閉じた状態で動作します。



コントローラ・モード動作は、従来方式の比例/積分/微分(PID)ル ープの動作に非常に類似しています。セットポイントからのデシベル偏差 に対応する誤差は、偏差がゼロに調整されるまで、コンデンサ(内部お よび外部コンデンサCLPFの合計容量)に入力される電流によって積分さ れます。この動作は、ループ応答の基本的な比例部分に相当します(た だし、Vourはデシベル・スケーリングをもちます)。このシステムのQは、 CLPFと直列に抵抗を挿入し、標準PIDループの微分項を導出する送信 ゼロを生成する方法によって、ループの応答時間を可能な限り短くする ように調整可能です。

単純な例として、AD8362が50Ωで-20dBmの入力パワー・レベルで 動作すると仮定しましょう。測定モード接続の場合、これは2.00Vの VOUTを生成します(その理由は、この入力は-60dBmでのインターセ プトよりも40dB高く、50mV/dBにスケーリングされるためです)。コントロ ーラ・モードに置き換えると、正確にこの電圧が外部からVSETピンに印 加され、ループがVOUTを-20dBmのパワー・サンプルを供給するゲイ ン素子によって要求される制御電圧に強制設定します。

当然ながら、この種の制御ループが正しく動作するのは、外部ゲイン 素子によって実際に供給可能なパワー・レベル(または、このような小さ いサンプル)にVSETが対応する場合のみに限られます。パワー・アンプ の場合は、必要とされるRF減衰量を含むことによって、この条件が保証 されます。特定の計装では、AD8362の入力の前段に何らかのロー・ノ イズ・ゲインを用意しなければならないことがあります。

実際の留意事項に重点を置いて、この2つの主要な動作モードをさら に詳細に説明します。



#### 測定モード時の動作

図13には、AD8362をRFパワー検出器として動作させる場合、もっと 正確に言うと、高精度測定システムとして見た場合の一般的な接続を 示しています。特に非常に高い周波数(500MHzを超える)のとき、デバ イスの最高の潜在的性能が実現されるのは、入力が差動(平衡化)形 式でAD8362に加えられる場合に限られます。図に示す例では、入力に フラックス結合トランスが使用されています。1:4のインピーダンス比(1:2 の回転比)をもつAD8362の200Ω差動入力の抵抗値はトランスの入力 部で50Ωになり、トランスの出力をINHIとINLOに直接接続することが可 能です。センター・タップのトランスを使用する場合には、入力と同じ電 位(約3.6V)にバイアスされるDECLピンにタップを接続します。0.9GHz ~2.2GHzのレンジでは、後で説明するように伝送ライン・トランス(「バラ ン」)を利用できます。(評価ボードには、M/A-COM ETC1.6-4-2-3、 0.5GHz~2.5GHz、4:1バランが実装済み)

この動作モードの出力は、次式から得られる、約0.5V~3.5Vの連続 的なデシベル・スケーリング電圧です。

$$V_{OUT} = (P_{IN} P_Z) \times 50 \text{ mV} / dB \tag{11}$$

等価入力パワーP<sub>IN</sub>は、特定のシステム・インピーダンス(この場合は50  $\Omega$ )での(1mWを超えるデシベルの)dBm単位で表します。インターセプ トP<sub>z</sub>は、逆外挿された出力がゼロ・クロスするときの入力パワーです。こ れを電圧として表すと0.447mV rmsになり(100MHz時に-67dBVにレ ーザ・キャリブレーション)、200Ω時で-60dBmのP<sub>z</sub>に相当します。ただ し、トランスの1:2の回転比によって、必要な入力電圧が1/2になるので、 インターセプトは6dB減衰し、トランスの入力で0.224mV rms (-73dBV)に なります。

結合素子のインピーダンスのミスマッチと減衰が、インターセプト位置 に大きく影響します。この誤差は温度と時間の変動に対して安定してお り、特定システムのキャリプレーション時には除去することができます。 50mV/dBの対数勾配は、周波数の変化に対してわずかに変動します。 いくつかの一般的な周波数での補正値を「仕様」に記載しています。

#### 法則適合性誤差

実際のところ、応答性には式11で示唆される理想直線から多少の偏 差が見られます。この偏差を「法則適合性誤差」と呼びます。精度の高 い測定デバイスの性能を定義する際には、この誤差をプロットする方法 が一般的です。一般的には、ダイナミックレンジの実質領域および明確 に規定された条件下でリニア回帰を用いて、測定データに対する最良 直線を引き出す方法によって計算を行います。



図14には、全入力レンジに対する図13の回路の出力を示します。理 想的関数(法則適合性)との一致性も図示しています。この測定は、25℃ 時のデータについて伝達関数の中央部分(35mV~250mV rms)のデ ータ・ポイントをリニア回帰することによって実施しました。次に、実際の 出力から各入力信号レベルの理想的な出力電圧を減算し、この数値を 回帰式の勾配平均値で除算する方法で+25℃、-40℃および+85℃時 の誤差を計算し、デシベル単位(図14の右側軸でスケーリング)の誤差 測定を行いました。

この方法で作成された誤差曲線によって、公称温度時の理想的な伝 達関数からの偏差だけでなく、温度変化に起因する追加誤差のすべて も明確になります。インターセプト(誤差プロットの垂直位置)にわずかな 温度依存性が見られる点に注意してください。この変動は、ハイ・パワ ー時で0.5dB以内です。

図14ではさらに、適合性曲線に周期的なリップルが存在することが確認されます。これは、離散したタップ・ポイントだけでなく、その間の任意の場所で減衰器からの信号を選択するために利用される補間技法に伴って発生するので、連続的な減衰値が得られます。その後で、AD8362の残りのVGA段に配置される3.5GHz、40dBの固定ゲイン・アンプに選択信号を加えます。

AD8362の信号入力部の概略回路図を図15に示します。ラダー減衰 器は11個のセクション(12タップ)で構成され、この各セクションが入力信 号を連続的に6.33dBずつ減衰します。各タップは可変トランスコンダク タンス・セルに接続され、このバイアス電流によってそのタップに加えら れる信号のウェイトが決まります。補間器は、それぞれがガウス特性を 備えた個別のバイアス電流のセットを発生することによって、どの段がア クティブであるかを判別します。これらは左から右に移動するように設定 されており、Vser入力の制御によって69.3dBレンジでゲインが連続的に 低下するときに、入力信号に加えられる減衰量が決定されます。「仮想 タップ・ポイント」が減衰器に沿って移動するときに、隣接段のトランスコ ンダクタンスが変動する詳細な方法によって、適合性曲線で観察される リップルが引き起こされます。その大きさには多少の温度依存性があり ますが、周波数の変化によっても変動します(TPC 3~5を参照)。INHIお よびINLOの信号入力に対するシステムの応答性は、完全に独立した ものではありません。これらのピンは、完全に浮動の差動入力を構成し ません。



#### 入力結合の代替手段

AD8362の入力段は完全に平衡化された信号源から最適に駆動されるので、可能な限りこのような信号源を用意してください。減衰器の両側の半分のACロー・サイドがDECLピンに接続されるため、これがINHIとINLOの両方のRF信号ロー端子になります。多くのケースで、不平衡の信号源をこれらの2本のピンのいずれかに直接加えることができます。この駆動方式の主な欠点はダイナミックレンジが低減されることで、特に非常に高い周波数時に顕著です。



AD8362に信号源を結合する多くの方法の1つを、図16に示します。 入力ピンは約3.6V (Vs = 5Vの場合)にバイアスされるので、グラウンド に接続された信号源から駆動する際にはDC阻止コンデンサが必要で す。信号周波数が5MHzを超える場合には、1nFの容量で十分です。 INHIまたはINLOのいずれかを使用する場合、ここではINHIを選択し、 INLOは信号源のロー・サイドに接続します。100 $\Omega$ の終端抵抗が受け 入れ可能な場合には、抵抗RSHは必要ありません。これに対応するイ ンターセプトはー67dBV、すなわち447  $\mu$  V rmsを維持します。ただし、 100 $\Omega$ に対して電力項で規定する場合には、Pzは2nW、つまり-57dBm になります。

信号源の終端抵抗が50 $\Omega$ の場合には、INHIとDECL間の内部100  $\Omega$ 抵抗を100 $\Omega$ のチップ抵抗でシャントすることが必要です。高周波数 時には、入力側に減衰量の低いパッドを配置すると、VSWRが改善さ れます。たとえば、 $R_{SH} = 33\Omega$ の抵抗を使用し、信号源とINHIとの間 に25 $\Omega$ の抵抗を追加すると、6dBの減衰量で50 $\Omega$ の終端が行われ、イ ンターセプトが-48dBmまで増加します。

#### 狭帯域入力マッチングの使用法

トランスは単側/平衡化変換を行うための最も簡単な手法を提供し ますが、これに代わる適切な手法として、図17に示す入力マッチングも 行う特別に設計された狭帯域LCネットワークを利用する方法があります。 この基本的な手法を利用すると抵抗マッチングは50Ωとなり、入力コネ クタからAD8362までの電圧ゲインは1.5 (3.56dB)です。このネットワー クは、INHIとINLOで高レベルの振幅平衡を維持すると同時に、正確な フェーズ反転を行うように特別に設計されています。狭帯域入力マッチ ングによって周波数感度が効果的なレベルに維持され、必要とされる DC阻止を行う上でもコンデンサが役立っています。



LCの積を変更することによって、このネットワークを容易に別の周波 数にスケーリングすることが可能で、L/C比を一定に保つことで50Ωの 入力インピーダンスが維持されます。表Iにスポット値をいくつか記載し ますが、ここではAD8362の反応性Z<sub>IN</sub>を考慮に入れています。

周波数 (MHz)	L (nH)	C1 (pF)	C2 (pF)
1	21850	2230	2765
2	10925	1115	1383
5	4370	446	553
10	2185	223	276
20	1093	112	138
50	437	45	55
100	220	22	27
200	100	10	12
500	40	3.9	4.7

	表 I.	狭帯域50Ωマッチングに推奨される部品の値
--	------	-----------------------

1MHzの部品値を単に比例的に乗算するだけで、表Iに示す周波数よ りも大幅に低い周波数まで下げて、この結合方式を使用することが可能 です。500MHzを超えるAD8362の入力で反応性部品の効果を得るに は、推奨値の微調整が必要で、GHz領域では一般的に入力結合は、バ ランを用いてより効果的に実行されます。

#### R<sub>IN</sub>およびパワーキャリブレーションの不確実性

50Ω/200Ω変換が実行されるケースではすべて、電圧ゲインの公称 値はわずか2倍(6dB)です。この理想的な条件は、AD8362の入力抵抗 値が厳密ではないという事実、つまりロット間で±20%の変動性が予測さ れるという事実によって損なわれます。したがって、パワー・インターセプト Pzに正確な数値を規定しなければならない場合には、キャリブレーション 手順が必要になります。 差動駆動のときは、 $66.5\Omega$ の抵抗を用いてINHIとINLOとの間で200  $\Omega$ の抵抗値をシャントし、差動入力抵抗値を50 $\Omega$ に設定すると、 $4 \rightarrow 9 -$ セプト精度が大幅に改善されます。基本的な $R_{IN}$ の許容誤差を±20%、 チップ抵抗の許容誤差を±1%と仮定すれば、正味の入力抵抗値は± 2.5%の誤差を示すことになります。その結果として、 $P_z$ の誤差(つまり、絶 対パワー測定の誤差)は $-0.26dB \sim +0.21dB$ のレンジで変化します。

入力インピーダンスに関するこの注意事項は、低周波数時に多く見られるように、入力が電圧で加えられるとき、または信号源インピーダンスが200Ωよりも低いときには適用されません。たとえば、後掲の図24の例のように入力の前段にインピーダンス・バッファとして帰還型アンプを使用すると、中程度の周波数時にインターフェースで発生する損失は無視できます。

#### 正しい値のCHPFおよびCLPFの選択

AD8362の3.5GHz可変ゲイン・アンプには、その伝達関数にハイパス・フィルタ効果を導入するオフセット・キャンセル・ループが含まれています。 入力信号の振幅を正しく測定するには、このフィルタのコーナー周波数f<sub>HP</sub> は、目的の測定帯域幅周波数の中で最小の入力信号のコーナー周波 数よりも低いことが要求されます。外部コンデンサとして必要な値は、以下 の式から求められます。

$$C_{\rm HPF} = 200 \,\mu F \, \big/ \, f_{\rm HP} \, \left( \, f_{\rm HP} \, \text{ in } \, \text{Hz} \, \right) \tag{12}$$

したがって、100kHzまでの低い周波数動作では、C<sub>HPF</sub>の値は2nFとします。

測定モードの標準接続では、VSETピンをVOUTに接続します。入力 振幅の変動が小さい(わずか数デシベル)場合には、このループの時間 領域応答性は本質的にリニアとなり、3dBローパス・コーナー周波数の公 称値は $f_{LP} = 1/(C_{LPF} \times 1.1 k\Omega)$ です。このローカル・ループ周辺の内部時 間遅延によって、このコンデンサの推奨最小値が約300pFに設定され、 $f_{LP}$ = 3MHzが適用されます。

もっと低い信号周波数動作の場合、または平均化時間をもっと長くす る必要がある場合には、必ず以下の式を利用してください。

$$C_{LPF} = 0.9 \,\mu\text{F} \,/\,f_{LP} \,\left(f_{LP} \text{ in Hz}\right) \tag{13}$$

W-CDMA信号などのように入力信号が大きいクレスト・ファクタを示す 場合には、最初に必要と思われる値よりも大幅に大きい値のCLPFを使用 しなければならないでしょう。これは、AD8362の出力を変動させる、非常 に低い周波数成分が複雑な擬似ランダム変調の中に存在するためです。

#### 標準外のターゲット電圧の使用

VREFとVTGT間の外部接続によって、内部ターゲット電圧、すなわち AGC帰還ループを平衡化するためにVGAから供給される必要のあるrms 電圧が設定されます。デフォルト設定では、1.25VのV<sub>REF</sub>でこのターゲッ トが0.06×1.25V = 75mVに設定されます。ただし、原則として-4V~ +4Vのレンジ内の任意の電圧(符号は無視)でVTGTを駆動して、固定ま たはダイナミックの方法でこのターゲットを代替することが可能です。

たとえば、1kΩ:1kΩの単純な抵抗性減衰器を経由してVREFからこ のピンに電圧を供給する場合、VGAから要求される出力は1/2(37.5mV rms)になり、インターセプトの公称値は-73dBVに移動します。このような 条件のとき、二乗セルを駆動する信号経路の実質的な余裕度は2倍にな ります。

原則としてこれに伴い、システムによって処理されるクレスト・ファクタ のピーク値も2倍になります。

 $V_{TGT}$ を極端に小さくすると、インターセプトの精度と安定性が損なわれ ます。トランスコンダクタンス・モードの二乗セルによって発生する電流は、 比の二乗分だけ小さくなります。そのため、 $V_{TGT}$ を1/5にすると、二乗セ ルの信号電流は1/25に低減します。検出回路後段の小さなスタティック 誤差(オフセット)に対するシステムの感度を高くするのと同時に、このよ うなリダクションによってスルーレートのピーク値も小さくなり、ある特定の AGCループ帯域幅を維持するために $C_{LPF}$ の値を適切に調整する必要が あります。これに対して、ターゲット電圧を大きくすると、クレスト・ファクタ の低い信号に対するインターセプトの精度と安定性を改善することがで きます。したがって、 $V_{TGT}$  = 2.5Vを使用すると、二乗セルのピーク出力 電流は4倍になり、スルーレートのピーク値も4倍に増加します。AGCルー プで十分な安定性マージンを確保するには、CLPFの値を大きくします。

多くのアプリケーションでは、信号入力レンジの増減に対処するため に、標準外の値のVrgrを使用して、測定レンジを一定量シフトする方法 が役立ちます。このような変更に対して、ダイナミック・スパンは60dB以 上に維持されます。VTGTを大きくすることで感度が低下する可能性が ある場合、およびクレスト・ファクタの高い信号がほとんど期待されない ときに、この技法が特に効果的です。

#### インターセプトの調整

V<sub>TGT</sub>の効果を活用するもう1つの方法は、式14で電圧Vzで表される 対数インターセプトの調整のために導入することです。正式には、これを 修正のVz<sup>-</sup>に関して表すことができます。

$$V_{Z}' = V_{Z} V_{TGT} / 1.25 V$$
 (14)

Vrorを小さくすると測定システムの感度が効果的に増加し、これはインターセプトがより低い値に移動することを規定するもう1つの方法になります。図8のプロットですでに実証したように、これに伴ってすべての入力振幅でVourが増加します。したがって、アプリケーション全体の目標に適合するのであれば、DACの出力をVTGTピンに加える方法で、測定システムのインターセプトの制御を実行できます。

ほとんどの目的には、 $\pm 3$ dBのわずかな手動調整レンジで十分です。 これは、図18に示す回路構成で実行できます。この回路では、電源変 動に対する感度を最小限に抑えるために、 $V_{rer}$ の大部分が内蔵の電圧 リファレンスから供給されますが、調整ネットワークによって可変成分が 導入されています。5V電源の場合、VR1が中心にあるとき、この $V_{rer}$ の 追加成分はゼロになります。スライダをグラウンドに最も近接させたとき に、 $V_{rer}$ は366mV低下し、これはインターセプトの3dB低下に相当しま す。逆の条件では $V_{rer}$ が518mV増加し、インターセプトは3dB増加しま す。すなわち、 $V_{rer}$ は1.25V/ $\sqrt{2}$ から $\sqrt{2}$ ×1.25Vまでになります。

この例から、その他の調整レンジを容易に計算できます。VTGTピン の抵抗値は52kΩ(nominal)なので、これを留意して抵抗値を計算して ください。一部のケースでは、この制御インターフェースがプログラマブ ル信号源から駆動される場合があります。最も簡単なケースでも、1つの ロジック・レベルからたとえば10dB異なる2つのインターセプト値を得るこ とが可能なので、本質的に2つのスイッチ入力レンジが確保されます。

さらに、このようなインターセプトのシフトはAD8362の出力にDCオフセ

ットをかけることと多くの点で同じですが、主な相違点として、(1) V<sub>ror</sub>の変化に伴ってクレスト・ファクタの能力にある程度の影響が及ぶこと、 および、(2) この技法が利用可能な出力レンジをV<sub>our</sub>後の調整より効 果的に利用している点に留意することが重要です。



#### 勾配の変更

これまでに説明した動作条件のどれを変更しても、式9の対数勾配 V<sub>SLP</sub>に影響が及ぶことはありません。しかし、VSETピンでセットポイン ト・インターフェースにフィードバックされるV<sub>OUT</sub>の一部を制御することで、 これを容易に変更できます。VOUTからのすべての信号がVSETに印 加されるとき、勾配の公称値は50mV/dBと想定されます。図19に示す ように1個の減衰器をこの各ピンの間に挿入すると、この値を大きくする ことができます。VSETピンの70kΩの入力抵抗値によるスケーリング誤 差を最小限に抑えるため、適度に低い抵抗値を使用する必要がありま すが、この抵抗ストリングも同様に出力負荷となるので、非常に低い値 を使用すると、負荷駆動能力が低下する結果になる点に注意してくだ さい。抵抗値の計算には、以下の式を利用します。

$$R1 = R2'(S_D/50 - 1)$$
(15)

ここで、 $S_{D}$ はmV/dB単位の目的の勾配、そしてR2'は70kΩ抵抗と並列 な抵抗R2の値です。たとえば、R1 = 1.65kΩとR2 = 1.69kΩ(R2' = 1.649kΩ)を使用すると、勾配の公称値は100mV/dBに増加します。こ のスケーリングの選択は、出力をデジタル電圧計に加える場合に効果 的です。なぜなら、表示値が直接デシベル値として読み取られ、小数 点が移動するだけだからです。



特定の入力サブレンジを詳細に測定する必要があるときに、高い勾 配での動作が役立ちます。ただし、60dBの測定レンジはこの勾配では Vourの6V変化に相当するので、これは5V電源動作時のAD8362の出 力段の能力を超えることになります。そのため、目的のサブレンジが 0.2V≦Vour≦4.8V、つまり46dBの出力レンジに相当するウィンドウに入 るように、インターセプトの位置を変更する必要があります。

図20に示す回路構成を利用すると、0.5Vの出力が目的のサブレン ジの下限に相当し、4.5Vが上限に相当し、サブレンジの上限と下限で 3dBのマージンが得られます。その公称値は3mV rms~300mV rmsのレ ンジになり、インターセプトは1.9mV rmsです。R2はグラウンドではな く、VREFに接続される点に注意してください。微小な電流のみをシン クできるAD8362のリファレンス・バッファが正しくロードされることを保証 するために、R3が必要になります。

この方式に基づく可変減衰ファクタが勾配を手動調整できることは 明白ですが、これが効果的とされる状況はほとんどありません。勾配 を特定の係数で増加させる際には、安定性を確保し、さらに選択され た平均化時間を維持するために、ループ・コンデンサCLPFの容量も同じ 係数だけ大きくしてください。標準的な設計手法に従って、2本の抵抗 で構成される減衰器を出力ピンの後に配置すると、勾配を小さくする ことができます。



#### エンベロープ除去モード

VTGT入力を使用してRF信号上のAM変調エンベロープをトラッキン グする方法で、エンベロープを除去することが可能です。この場合には 変調波形が既知であり、サンプルはベースバンド電圧として用意するこ とが必要です。この電圧をV<sub>TGT</sub>として使用すると、二乗セルによって変 調が行われるときに、AD8362がこのエンベロープをトラッキングします。 したがって、メイン・アンプのエンベロープ出力がいくつかのインターバ ルでたとえば2倍になると仮定すれば、AGCループの基準を満足するタ ーゲット電圧も2倍になるので、その実質的な効果として、ループの平衡 を維持するためにアンプのゲインを変更する必要がありません。

これと同様に、ゲイン制御電圧Vserを変更する必要もありません。つ まり、出力の変動がまったくありません。測定モードでは、その電圧も出 力になるので、変調によって入力振幅が変動しても一定の値に維持され ます。VrgrをバッファするAD8362のDC結合アンプの帯域幅は高い周 波数(約300MHz)に維持されているので、高速のAM変調エンベロープ であっても高精度にトラッキングできます。 この回路構成を図21に示します。図22の一番上に示すようにAD8362 の入力は、別の純粋な正弦波によって100kHzで振幅変調される、純粋 で理想的な100MHzの正弦波キャリア信号です。適切にスケーリングさ れた変調電圧サンプルもVTGTピンに加えられます。この図に示す例で は、平均値が1.25V(Vrgrの通常のバイアス・レベル)で、振幅は0.75V です。したがって、Vrgrは0.5V~2Vのレンジとなり、これは各変調サイ クルでターゲット電圧が4倍(16dB)変化することに相当します。その結果 として生成されるVour信号波形は、図22に示すように約2.5Vで本質的 に一定の値になります。これは、1.25Vの固定Vrgrで大きく変動する出 力と比較されます。



#### コントローラ・モード時の動作

このセクションの説明を完全に理解するには、前述の測定モードの 説明を最初に読むことが大切です。両方のモードの動作と接続上の相 違点はほんのわずかなためです。

コントローラ・アプリケーションでAD8362を使用する際の基本的な目 的は、入力サンプルが極度に低いときに制御される信号が増加する方 向にその出力、ここではV<sub>APC</sub>が移動するように(この逆も適用される)、 AD8362をレベル・センシング素子として使用することです。一般的な 構成回路を図23に示します。



AD8362はセットポイントを基準とするすべての入力誤差を取り込み、 適切な時間間隔で理想的にこの誤差をすべてゼロ調整するので、V<sub>APC</sub> は非常に狭い入力レンジでレールtoレールの振幅を行います。実際に は、入力でわずか数ミリデシベルの振幅偏差が見られるだけで、完全 な出力電圧振幅が得られます。

これが発生する信号入力レベル(「セットポイント」)は、制御電圧Vser によって決定されます。この電圧によって、絶対入力振幅に対する AD8362の出力感度が最も高くなる狭帯域AC入力レンジが定義されま す。たとえば基地局では、Vserが「ランプDAC」から供給されることがよ くあり、各バーストのランプアップおよびランプダウンのインターバル中に セットポイントが急速に変化するシーケンス・レベルになると同時に、チャ ンネル間での出力パワー要求の変動が見られます。

すべてのVstr値は、その入力の特定のrms値に別個にマッピングされ ます。そのため、図23に示す主要ループでは、被制御システムSが正確 にこのレベルを(電圧の形、またはSのパワー出力サンプルとして)供給 するように強制設定されます。したがって、この動作モードは測定モード を拡張したもので、VSETピンでのスケーリング(勾配とインターセプト)が まったく同一になります。

図23の「システム」がRFパワー・アンプ(PA)の場合には、実際の回路 設計で細心の配慮が要求されます。ゲイン制御ピンに加えられる正電 圧の増加に対応して、ゲイン(つまり、出力パワー)が増加するように設 定される場合が、よくあります。しかし、AD8362の出力は、その入力が セットポイントに相当するレベルに達するときに増加する傾向があるので、 これによってPAの出力がさらに高くなります。言い換えると、フィードバッ ク極性が反転し、そのために制御ループはその極限パワーの1つに達 するときにラッチアップを余儀なくされます。

使用される傾向が高くなっているモジュール型PAは、制御電圧の増加に応じてパワー出力を低減する制御極性を特長としています。このPAはAD8362のVOUTピンから直接制御できます。これ以外の場合には、ロー・ノイズのバッファを使用して符号反転を行う必要があります。このアンプには、PAがその安全限界を超えて駆動されないことを保証する

機能も内蔵されている場合があります。このような制御システムの詳細 は数多くの要素に応じて異なるので、この例では設計の一般面のみの 紹介にとどめています。

#### 入力バランの使用

バラン(「平衡不平衡」トランス)は、差動のRF信号をシングルエンドに 変換するか、逆にシングルエンド信号を差動に変換するために使用され ます。標準的なバランは、長さの短い伝送線(サイズの小さい同軸ケー ブル、またはツイストペア線)でシンプルに構成され、信号は大きく劣化 することなく通過し、巻型(多くはフェライト)上の巻線によって、伝送線 の「スルーモード」インピーダンス(50Ωの場合が多い)と比較しても高い 反応性インピーダンスを備えた「直列モード」のインダクタを形成します。

この伝送線の入力に加えられる高周波数のコモン・モード電圧は、こ の直列リアクタンス間で持続し、伝送線の負荷側には現れません。これ に対して、「スルーモード」の帯域幅は非常に高く、この種の短い線で生 じる損失は些細なものです。

多少精巧な構造のバランはインピーダンス変換能力を備えており、た とえば4:1のように、一般的にそのインピーダンス比によって指定されま す。AD8362の駆動に望ましいとされるシングルエンド信号/平衡化信 号変換を実行し、同時に50Ωの入力インターフェースを行う場合には、 インピーダンス比は逆の1:4となります。

AD8362の評価ボードには、このような1:4バラン(部品番号M/A-COM ETC1.6-4-2-3)が実装されており、0.5GHz~2.5GHzの低損失結合、お よびボードの50Ω入力(SMAコネクタでの)からAD8362の200Ω差動入 力抵抗値までのインピーダンス変換を実行します。高周波数では、コネ クタの実際のインピーダンスはICの入力インピーダンスの反応性成分に よる影響を受けます。これに伴って入力電圧の振幅が変化する可能性 があるので、対数インターセプトを正確に規定できなくなります。ただし、 シフトには温度安定性があります。

ここで使用されるバランは、その4:1のインピーダンス比の二乗根によって信号電圧を増加(このケースでは2倍)する点に注意してください。したがって、トランスを使用して500Ωの信号源をAD8362の200Ω負荷にマッチングさせると、トランスの入力でdBVまたはdBm単位で規定されるか否かに関係なく、測定システムの実効感度が6dB向上します。

#### 一般的なアプリケーション

AD8362が備える優れた多様性によって、精度の高いms応答性を備 えた素子が必要とされるアプリケーションで数多くの新しい可能性が開 かれます。AD8362は最高で2.7GHzまでの高周波数で動作する通信シ ステムでの真のパワー測定ニーズに対応することを主目的として開発さ れていますが、これよりも大幅に低い周波数の計装アプリケーションの要 求仕様を満足する能力も備えています。すでに説明したように、AD8362 は信号振幅に関係なく完全に一定した帯域幅でms/dc変換を実行し、 さらにキャリブレーションされたdBリニア測定を行う、独自の機能性を備 えています。

注意:ここで紹介するアプリケーションは、例示目的のために掲載したものであり、ユーザーのシステムに直接組み込めるものではありません。 上記目的に対応することは、シミュレーション調査によって確認されています。

#### 100dBを超えるダイナミックレンジを備えるRMS電圧計

ゲイン制御入力をVOUTから直接的に引き出すプリアンプとして、ス タンドアロンのVGAを追加することによって、AD8362の60dBのレンジを 拡張することが可能です。この方法では、この2番目のアンプのゲイン 制御レンジ分だけダイナミックレンジを拡張できます。このVGAがdBリ ニア(指数)のゲイン制御機能も備えるときには、測定全体がデシベル 単位でリニア・スケーリングされる状態が維持されます。VGAゲインは AD8362のように、ゲイン・バイアスの増加に応じて減少する必要があり ます。5Vの単電源のみが必要で完全に平衡化された差動出力を生成 するVGAを選択すると便利です。AD8330は、このすべての要件を満 足します。図24にこの回路図を示します。各種の結合方式を利用して、 シングルエンドまたは差動の信号をAD8330に加えることができます(詳 細については、データシートを参照)。



AD8330の基本ゲインは、0dB~50dBで可変です。ここでは、AD8362 から供給される1.25VによってVMAGを駆動する方法で、ゲインが8dB 増加します。このとき、AD8330の1500のRout上にかかるAD8362の 2000負荷によって、全体のゲインは5dB低下します。そのため、ピー ク・ゲインは約53dBになります。(各IC内蔵の抵抗間のミスマッチが原因 で、最大で1.3dBのゲイン誤差が発生することがあります)

AD8330の反転ゲイン・モード(MODEピンをローに設定)を使用する と、ゲイン電圧(V<sub>DBS</sub>)が1.5Vのとき、ゲインは30mV/dBの勾配上で3dB の最小値まで低下します。V<sub>DBS</sub>はAD8362の出力の40%です。 $0.5V \sim$ 3.5Vの3Vレンジで、AD8330のゲインは( $0.4 \times 3V$ )/(30mV/dB)、すなわ ち40dBだけ変動します。これをAD8362の60dBのゲイン・スパンと組み 合わせると、VOUTの3dB変化に対して100dBの変動が起こる結果に なります。したがって、全体の対数勾配は30mV/dBになります。

AD8330の入力における最高ゲイン時のノイズ・スペクトル密度は5nV/  $\sqrt{\text{Hz}}$ で、その出力で2.2mV/ $\sqrt{\text{Hz}}$ に増加します(53dBの増加)。100dB の潜在能力をフルに実現するには、AD8362の入力ノイズを1mV rms よりも大幅に低くすることが必要です。そのためには、AD8330のノイズ 帯域幅を約100kHz( $e_N = 0.7$ mV rms時)までに制限する必要があります。 この動作は、CFLT = 18nFおよび86 $\Omega$ のネット差動抵抗(すなわち、 150 $\Omega$ !!200 $\Omega$ )で形成される結合インターフェースの単極ローパス・フィ ルタ部によって行われます。

より低い周波数での使用に最適化されている場合には、それに応じ てCFLTを大きくします。オーディオ・アプリケーションでは、0.1 µ Fを使 用します。キャリア周波数が既知のRF測定では、狭帯域のSAWフィル タを使用して、各IC間の結合と帯域幅制限が行えます。図25には、 AD8330とAD8362の組み合わせの出力および法則適合性誤差を示し ています。ダイナミックレンジは、このシミュレーションの0.5dB誤差ポイ ント間で5 µ V~0.5V rmsに拡張されます。



#### 80dBレンジのRF電力計

シミュレーションによると、入力レベルに応じて連続的に増加するタ ーゲット電圧V<sub>TGT</sub>を使用して、AD8362の基本的な測定レンジ60dBを 最大で20dB分拡張できます。最も簡単なケースでは、VTGTを VOUT/VSET出力に接続するだけでこれを達成できます。この接続方 法を図26に示します。説明目的のために、R1を省略し、R2を短絡して います。

信号入力が小さいとVourも小さくなり、ターゲット電圧は通常の75mV (1.25VをVTGTに印加する)を十分に下回ります。ターゲット電圧が低いことは、AD8362のVGA出力を通常ほど大きくする必要がないことを意味するので、入力の感度が高くなります。信号が大きくなると、これに応じてVourおよびターゲット電圧が増加するので、必要なVGA入力はより高いレベルに連続的にシフトします。



たとえば、V<sub>TGT</sub>の変化が0.35V~3.5Vで10:1の場合には、インターセ プトが20dBシフトします。これには、60dB以上から80dB以上まで測定 レンジを同じ量だけ拡張する効果があります。そのため、より大きい入 カレンジを同じ3.15Vで表すことになるので、勾配が約40mV/dBまで低 下します。図27に示すシミュレーション結果では、拡張されたレンジの 応答性と固定V<sub>TGT</sub>の応答性を比較しています。測定レンジの上限が 1.5Vから4V以上まで拡張されています(入力保護によって制限される)。

ただし、伝達関数が単純な対数法則ではなくなっていることが明らか です。さらに検討すると、修正された関数が非解析的であることが確認 されます。それにもかかわらず、この関数は信頼できるもので、ノーマル・ モード時と同様に、電源および温度変動に対して安定性を維持します。 良好な近似が以下の式によって得られます。

$$V_{OUT} = V_{SLP} \left[ \log_{10} (V_{IN} / V_Z) - 11.3 m \left[ \log_{10} (V_{IN}) \right]^3 \right]$$



ここで、修正された勾配電圧V<sub>SLP</sub>'は0.868V、すなわち43.4mV/dBで す。この式を利用すると、ダイナミックレンジは±0.5dBの誤差ポイント (0.2mV≦V<sub>IN</sub>≦4V)で86dBです。実際のレンジは、低入力時のAD8362 の入力換算ノイズの影響によって、これよりも小さくなります。60dB+と いう基本レンジが、特定のアプリケーションで要求されるレンジよりもわ ずかに小さい場合には、V<sub>OUT</sub>の一部分をVTGTピンに供給されるV<sub>REF</sub> の一部に加算することが可能です。このために、R1とR2が挿入されて います。出力は一般的に以下の公式に適合します。

$$\mathbf{V}_{\text{OUT}} = \mathbf{V}_{\text{SLP}} \left[ \log_{10} \left( \mathbf{V}_{\text{IN}} / \mathbf{V}_{Z} \right) - \mathbf{K}_{\text{C}} \left[ \log_{10} \left( \mathbf{V}_{\text{IN}} \right) \right]^{3} \right]$$
(17)

ここで、補正係数KCは法則適合性誤差を最小化するために必要なノン・リニア補正を導入します。表IIには、ダイナミックレンジを漸次に拡張していく方法の代表的なスポット値をいくつか記載しています。

表 II. 図23の回路方式に推奨される数値

R1	R2	VSLP'	VZ'	КС
(Ω)	(Ω)	(V/ディケード)	(mV)	(m)
O/C	S/C	0.868	0.334	11.3
1904	96	0.870	0.336	10.4
1346	654	0.890	0.333	6.5
872	1128	0.914	0.340	3.7
480	1520	0.942	0.355	1.5
200	1800	0.972	0.380	0.5

#### 狭いウィンドウでセンタリングされる勾配の高い検出器

システム・モニタリングでは、入力信号の変動が60Bよりも大幅に小さ く、また入力振幅の狭いウィンドウ内で可能な限り高い測定感度と精度 が要求される状況がよくあります。これにAD8362を適応させるには、勾 配の増加とインターセプト位置の変更が必要です。VOUTとVSET間に 1個の減衰器を使用すると、50mV/dBを超える勾配を実現できます。次 に、V<sub>REF</sub>(または外部リファレンス電圧)の一部を使用して、測定対象ダ イナミックレンジの特定領域を任意の目的位置に設定できます。このよ うな勾配の高いアプリケーションでは、AD8362のレールtoレール出力振 幅をフルに活用できます。



このモードの基本的な接続を図28に示します。インターセプト位置変 更電圧V<sub>SHIFT</sub>は、R1とR2の値を再計算してVREFとVSET間に3番目の 抵抗を追加するか、または電圧信号源を外付けする方法によって導入 できます。図29には、いくつかのサブレンジでの2ディケードのスパンで の対数勾配100mV/dB(2V/ディケード)のシミュレーション結果を示し、 図30には1ディケード・スパンのみでの対数勾配200mV/dB(4V/ディケ ード)の結果を示します。

(16)

非常に高い勾配の使用時に、高精度でレンジ(インターセプト)の位置変更を行うには、出力インピーダンスの低いDACを使用してV<sub>SHIFT</sub>を供給することができます。図31には、この手法を想定した対数勾配500mV/dB(10V/ディケード)のシミュレーション結果を示します。

いずれのケースも、対数適合性での固定パターン・リップルはdB項 で変化しない状態に維持されています。不十分な平均化による残留変 動(低周波数アプリケーション時)も同様に、その等価デシベル値では まったく影響しませんが、絶対電圧項では、より大きくなります。





#### AD8362評価ボード

AD8362評価ボードは、前述のモードの多くを含む数多くの各種動作 モードに対応します。図32に示すようにSW2を配置すると、測定モード が設定されます。LK1を取り除き、SW2をその代替位置にフリップし、  $V_{SET}$ コネクタにセットポイント電圧を印加すると、コントローラ・モード動 作が可能になります。

図32に示す位置にSW1を実装すると、内部電圧リファレンスがター ゲット電圧として使用されます。R4とR5を持つ分圧器を使用し、図に 示す位置にLK1を配置し、SW1をその代替位置にスイッチすると、オ プションでこの電圧を低減することが可能です。別の方法として、外部 ターゲット電圧の使用も可能です。この場合には、SW1をその代替位 置にスイッチし、LK1を取り除き、VTGTコネクタに外部ターゲット電圧 を印加します。

測定モードでは、本書ですでに説明したようにR17とR18の位置に適切な抵抗を実装した分圧器を使用して、VOUTの応答勾配を高くすることができます。

SW3を図32に示す位置に配置し、コネクタPWDNをオープンにする と、AD8362の動作がパワーアップします。パワーダウンに設定するとき は、SW3を図32に示す位置に配置してコネクタPWDNにロジックHI信 号を接続するか、またはSW3をその代替位置にスイッチします。

バラン・トランスT1を取り除き、図17に示すように2個のコンデンサと1 個のインダクタに置き換えるか、または2本の0Ω抵抗(リンク、サイズ 0402)に置き換えることができます。抵抗への置換えでは、1本をコンデ ンサC6とC10に直列に接続し、もう1本をC5に直列に接続し、100Ω抵 抗をR16の位置に実装して、図16に示す回路を構成します。



部品	機能	部品番号	デフォルト値
T1		ETC1.6-4-2-3	
C1	電源フィルタリング/デカップリング用コンデンサ		$0.1\mu\mathrm{F}$
C2	電源フィルタリング/デカップリング用コンデンサ		100pF
C3	出力ローパス・フィルタ用コンデンサ		$0.1\mu\mathrm{F}$
C9	出力ローパス・フィルタ用コンデンサ(通常は省略され、実装されない)		
C4、C7、C10	入力バイアス・ポイント・デカップリング用コンデンサ		1000pF
C5、C6	入力信号結合コンデンサ		100pF
C8	入力ハイパス・フィルタ用コンデンサ		1000pF
DUT	AD8362	AD8362ARU	
R1, R4, R6, R7,			0 Ω
R8, R10, R15			
R5, R9, R13	オプションのプルダウン抵抗		10k Ω
R16	(未実装、本文の説明を参照)		100 Ω
R17	勾配調整用(未実装、本文の説明を参照)		(本文の説明を参照)
RA	(未実装、本文の説明を参照)		25Ωまたは0Ω
RB	(未実装、本文の説明を参照)		33 Ω
RC	(未実装、本文の説明を参照)		ΟΩ
SW1	内部/外部ターゲット電圧の選択スイッチ		
SW2	測定モード/コントローラ・モードの選択スイッチ		
SW3	パワーダウン/イネーブルまたは外部パワーダウン選択スイッチ		



