

AD8305—仕様

(特に注記のない限り、 $V_P = 5V$ 、 $V_N = 0V$ 、 $T_A = 25^\circ C$ 、 $R_{REF} = 200k\Omega$ 、VRDZピンをVREFピンに接続)

パラメータ	条件	Min	Typ	Max	単位
入力インターフェース 規定電流レンジ、 I_{PD} 入力電流の最小/最大制限値 リファレンス電流 I_{REF} レンジ サミング・ノード電圧 温度ドリフト 入力オフセット電圧	4番のINPTピン、3番のIREFピン INPTピンの方向に流れる INPTピンの方向に流れる IREFピンの方向に流れる 内部で事前設定、ユーザーによる変更が可能 $-40^\circ C < T_A < +85^\circ C$ $V_{INPT} - V_{SUM}$ 、 $V_{IREF} - V_{SUM}$	10n		1m 10m 1m 0.54 0.015 +20	A A A V mV/°C mV
対数出力 対数勾配 対数インターセプト ¹ 法則適合性誤差 広帯域ノイズ ² 小信号帯域幅 ² 最大出力電圧 最小出力電圧 出力抵抗値	9番のVLOGピン $-40^\circ C < T_A < +85^\circ C$ $-40^\circ C < T_A < +85^\circ C$ 10nA < I_{PD} < 1mA $I_{PD} > 1\mu A$ $I_{PD} > 1\mu A$ $V_N = 0V$ によって制限	190 185 0.3 0.1	200 1 0.1	210 215 1.7 2.5 0.4 0.7 0.7 1.7 0.01 5.625	mV/ディケード mV/ディケード nA nA dB $\mu V/\sqrt{Hz}$ MHz V V k Ω
リファレンス出力 グラウンド基準電圧 最大出力電流 インクリメンタル出力抵抗値	2番のVREFピン $-40^\circ C < T_A < +85^\circ C$ ソーシング(グラウンド接続負荷) 負荷電流 < 10mA	2.435 2.4	2.5 20 2	2.565 2.6	V V mA Ω
出力バッファ 入力オフセット電圧 入力バイアス電流 インクリメンタル入力抵抗値 出力電圧レンジ インクリメンタル出力抵抗値 ピーク・ソース/シンク電流 小信号帯域幅 スルーレート	10番のBFINピン、11番のSCALピン、12番のVOUTピン 10番ピンまたは11番ピンから流れ出す $R_L = 1k\Omega$ をグラウンドに接続 負荷電流 < 10mA ゲイン = 1 0.2V~4.8Vの出力スイング	-20	0.4 35 $V_P - 0.1$ 0.5 25 15 15	+20	mV mA M Ω V Ω mA MHz V/ μs
電源 正の電源電圧 静止時電源電流 負の電源電圧(オプション)	8番のVPOSピン、6番および7番のVNEGピン ($V_P - V_N$) $\leq 12V$ ($V_P - V_N$) $\leq 12V$	3 -5.5	5 5.4 0	12 6.5	V mA V

注


- R_{REF} 値の調整によって、その他の対数インターセプト値を設定することが可能です。
- 出力ノイズとインクリメンタル帯域幅は入力電流の関数であり、ゲイン = 1の設定で接続した出力バッファを使用して測定しています。

仕様は予告なく変更されることがあります。

絶対最大定格¹

電源電圧 $V_P - V_N$	12V
入力電流	20mA
内部ワット損	500mW
θ_{JA}^2	30°C/W
最大接合部温度	125°C
動作温度レンジ	-40°C ~ +85°C
保存温度レンジ	-65°C ~ +150°C
ピン温度レンジ (ハンダ付け60秒)	300°C

- 上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。この規定はストレス定格の規定のみを目的とするものであり、この仕様の動作の節に記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。
- 9個のビアを含むサーマル・パッドにハンダ付けされたパッケージのダイ・パドルを内面と裏面の層に接続しています。



オーダー・ガイド

モデル	温度レンジ	パッケージ	パッケージ・オプション
AD8305ACP AD8305ACP-REEL7 AD8305-EVAL	-40°C ~ +85°C	16ピンLFCSP 7インチのテープおよびリールに装着 評価用ボード	CP-16

ピン機能説明

ピン番号	記号	機能
1	VRDZ	V_{LOG} をインターセプトの位置にオフセットする抵抗分圧器ネットワークの上部端子です。通常は V_{REF} ピンに接続しますが、バイポーラ出力の供給が必要な場合にはグラウンドに接続することも可能です。
2	VREF	2.5Vのリファレンス出力電圧
3	IREF	リファレンス電流 I_{REF} に対応します(シンクする)。
4	INPT	フォトダイオード電流 I_{PD} に対応します(シンクする)。通常は、フォトダイオード電流がINPTに流れ込むようにするために、フォトダイオードの陽極に接続します。
5	VSUM	ガード・ピン。INPT電流ラインをシールドし、INPTと I_{REF} のノード電位をオプションで調整するために使用します。
6、7	VNEG	オプションの負電源 V_N です。(通常、このピンはグラウンドに接続します。使用方法の詳細は、「アプリケーション」を参照してください)
8	VPOS	正の電源で、 $(V_P - V_N) \leq 12V$ です。
9	VLOG	対数フロントエンドの出力
10	BFIN	バッファアンプの非反転入力
11	SCAL	バッファアンプの反転入力
12	VOUT	バッファ出力
13-16	COMM	アナログ・グラウンド


注意

ESD (静電放電) の影響を受けやすいデバイスです。4000Vにおよぶ高圧の静電気が人体やテスト装置に容易に帯電し、検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネルギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪失を回避するために、適切なESD防止措置をとるようお奨めします。




AD8305 — 代表的な性能特性


(特に注記のない限り、 $V_P = 5V$ 、 $V_N = 0V$ 、 $R_{REF} = 200k\Omega$ 、 $T_A = 25^\circ C$)




TPC 1. 各種温度時の V_{LOG} 対 I_{PD} 特性




TPC 4. 各種温度時の法則適合性誤差対 I_{PD} 特性 ($I_{REF} = 10\mu A$ 時)、 $25^\circ C$ に正規化




TPC 2. 各種温度時の V_{LOG} 対 I_{REF} 特性




TPC 5. 各種温度時の法則適合性誤差対 I_{REF} 特性 ($I_{PD} = 10\mu A$ 時)、 $25^\circ C$ に正規化




TPC 3. 各種 I_{REF} 値での V_{LOG} 対 I_{PD} 特性 (10nA~1mAのディケード・ステップ)




TPC 6. 各種 I_{REF} 値での法則適合性誤差対 I_{PD} 特性 (10nA~1mAのディケード・ステップ)




TPC 7. 各種 I_{PD} 値での V_{LOG} 対 I_{REF} 特性
(10nA~1mAのディケード・ステップ)




TPC 10. 各種 I_{PD} 値での法則適合性誤差対 I_{REF} 特性
(10nA~1mAのディケード・ステップ)




TPC 8. 各種の電源条件における法則適合性誤差対 I_{PD} 特性
(注釈を参照)



TPC 11. パルス応答性 - I_{PD} 入力から V_{OUT} 出力 ($G = 1$)




TPC 9. $V_{INPT} - V_{SUM}$ 対 I_{PD} 特性




TPC 12. パルス応答性 - I_{REF} 入力から V_{OUT} 出力 ($G = 1$)


AD8305




TPC 13. I_{PD} 入力から V_{OUT} 出力 ($G = 1$)までの小信号AC応答性 (5%の正弦波変調)、 $I_{PD} = 10\text{nA} \sim 1\text{mA}$ のディケード・ステップ、 $I_{REF} = 10 \mu\text{A}$




TPC 16. 各種のクローズド・ループ・ゲイン設定時のバッファの小信号AC応答性 ($R_L = 1\text{k}\Omega$, $C_L < 2\text{pF}$)




TPC 14. I_{REF} 入力から V_{OUT} 出力 ($G = 1$)までの小信号AC応答性 (5%の正弦波変調)、 $I_{REF} = 10\text{nA} \sim 1\text{mA}$ のディケード・ステップ、 $I_{PD} = 10 \mu\text{A}$




TPC 17. バッファ入力オフセット・ドリフト対温度特性 (平均値の各側に 3σ を適用)




TPC 15. V_{OUT} ($G = 1$)のスポット・ノイズ・スペクトル密度対周波数特性、 $I_{PD} = 10\text{nA} \sim 1\text{mA}$ のディケード・ステップ




TPC 18. V_{OUT} のトータル広帯域ノイズ電圧対 I_{PD} 特性 ($G = 1$)




TPC 19. 法則適合性誤差の分布 (平均値の各側に 3σ を適用)




TPC 22. V_{REF} ドリフト対温度特性 (平均値の各側に 3σ を適用)




TPC 20. 法則適合性誤差の分布 (平均値の各側に 3σ を適用)




TPC 23. $V_{REF} - V_{IREF}$ ドリフト対温度特性 (平均値の各側に 3σ を適用)




TPC 21. 法則適合性誤差の分布 (平均値の各側に 3σ を適用)




TPC 24. V_{INPT} ドリフト対温度特性 (平均値の各側に 3σ を適用)




TPC 25. 勾配ドリフト対温度特性
(200mV/ディケードの平均値の各側に 3σ を適用)




TPC 28. 対数インターセプト ($R_{REF} = 200k\Omega \pm 0.1\%$ 時に1nA, nominal) の分布、サンプル個数 > 22,000




TPC 26. インターセプト・ドリフト対温度特性
(1nAの平均値の各側に 3σ を適用)



TPC 29. V_{REF} ($R_L = 100k\Omega$) の分布、サンプル個数 > 22,000



TPC 27. 対数勾配 (200mV/ディケード, nominal) の分布、サンプル個数 > 22,000



TPC 30. オフセット電圧 ($V_{INPT} - V_{SUM}$) の分布、サンプル個数 > 22,000

回路構成の概要

AD8305は光ファイバ監視システムのニーズを満足させる各種のインターフェース動作条件に対応しますが、光ファイバ以外の多くのアプリケーションでも同様に役立ちます。ここでは、トランスリニア対数アンプの独自の構造について説明します。図1は、主要な構成要素を示した簡略化回路図です。




図1. 簡略化回路図

フォトダイオード電流 I_{PD} は、INPTピンで受信されます。JFETオペアンプのオフセット電圧が低いので、このノードの電圧は2本の隣接するガード・ピンである V_{SUM} および I_{REF} の電圧と本質的に同等です。トランジスタ $Q1$ は、式1に示すように、入力電流 I_{PD} をその対応する対数電圧に変換します。通常の単電源電圧のケースでは $Q1$ のコレクタをバイアスするために、正の有限値 V_{SUM} が必要とされます。これは0.5V、すなわち V_{REF} ピンに現れる2.5Vのリファレンス電圧の1/5に等しい電圧に内部設定されます。 V_{SUM} ピンの抵抗値は16kΩ (nominal)です。このピンの電圧は、一般的なバイアス信号源として使用されることを目的としていません。

AD8305ではオプションとして、 V_{NEG} ピンから供給される負の電源電圧 V_N を使用することも可能です。 V_N が $-0.5V$ またはそれよりも大きい負電位の場合には、 V_{SUM} をグラウンドに接続できます。そのため、INPTと I_{REF} の各ピンはこの電位を受け入れます。したがって、一方または両方の入力に直列抵抗が含まれるので、電圧入力の対数コンバータとしての動作が可能になります。インターセプト値を維持するために、抵抗設定 I_{REF} の値を調整することが必要な点に注意してください。さらに、 $Q1$ と $Q2$ のコレクタ-エミッタ間電圧が V_N の最大値まで達し、自己発熱の影響によって大きな入力電流に誤差が引き起こされる点にも注意してください。

$Q1$ の入力依存電圧 V_{BE1} は、 I_{REF} で動作する2番目のトランジスタ $Q2$ のリファレンス電圧 V_{BE2} と比較されます。 I_{REF} は外部で生成され、推奨値は $10\mu A$ です。ただし、数デケードのレンジで、これ以外の電流値を使用できますが、法則適合性能が多少劣化します (TPC 1)。

理論

BJT (バイポーラ接合トランジスタ) のベース-エミッタ間電圧は以下の式によって表され、その基本的な対数特性が即座に示されます。

$$V_{BE} = kT/q \ln(I_C/I_S) \quad (1)$$

上の式で、 I_C はコレクタ電流、 I_S はわずかに $10-17A$ (typ) のスケール電流、そして kT/q は絶対温度比例 (PTAT) のサーマル電圧で、その値は $300K$ 時で $25.85mV$ です。電流 I_S は高精度に定義されたものではなく、非常に強い温度依存性を示し、 $-35^\circ C$ から $+85^\circ C$ までの温度レンジで約 10 億倍に及ぶ変動性があります。したがって、BJTを高精度の対数素子として利用するには、この両方の温度依存性を排除しなければなりません。

一方がフォトダイオード電流 I_{PD} で動作し、もう一方がリファレンス電流 I_{REF} で動作する、マッチングのとれたBJTペアのベース-エミッタ間電圧の差を、以下の式から求めることができます。

$$\begin{aligned} V_{BE1} - V_{BE2} &= kT/q \ln(I_C/I_S) - kT/q \ln(I_{REF}/I_S) \\ &= \ln(10)kT/q \log_{10}(I_{PD}/I_{REF}) \\ &= 59.5mV \log_{10}(I_{PD}/I_{REF}) \quad (T = 300K) \end{aligned} \quad (2)$$

式1で使用されている不確実で温度依存性の高い飽和電流 I_S は、これで排除されます。 kT/q の温度変動性を排除するために、この差分電圧は本質的にアナログ除算器である回路によって処理されます。実質的には、これによって式2に1つの変数が導入されます。電圧モードから電流モードへの変換も含むこのプロセスの出力は、中間的な温度補正電流となります。

$$I_{LOG} = I_Y \log_{10}(I_{PD}/I_{REF}) \quad (3)$$

上の式で、 I_Y は関数の傾き (1デケード当りの電流変化) を決定する、高精度で温度安定性の高いスケール電流です。AD8305では I_Y は $44\mu A$ なので、 I_{PD} および I_{REF} のすべての値に対して温度に依存しない傾きは $44\mu A$ /デケードになります。この電流はその後で、 $200mV$ /デケードにスケールされた元の電圧モード出力 V_{LOG} に変換されます。

この出力は $I_{PD} = I_{REF}$ のときにゼロであることが必要であり、また入力電流の値が小さいときに負電位にスイングする必要があることが明らかです。このような要件を回避するには、 I_{REF} が I_{PD} の最小値とまったく同じ小さい値であることが要求されます。しかし、 $1nA$ のような微小なリファレンス電流を実際に使用することはできません。そのため、VRDZピンが V_{REF} に直接接続されるときにオフセット電圧が V_{LOG} に追加され、 V_{LOG} の値が $0.8V$ だけ上方にシフトされます。この作用によって、インターセプト電流が左に4デケード、つまり $10\mu A$ から $1nA$ に移動します。

$$I_{LOG} = I_Y \log_{10}(I_{PD}/I_{INTC}) \quad (4)$$

上の式で、 I_{INTC} はインターセプト電流の動作値です。このオフセットをデイスエーブルにするには、VRDZピンをグラウンドに接続する必要があります。このように処置すると、インターセプト電流 I_{INTC} は単なる I_{REF} になります。 I_{PD} が I_{INTC} よりも小さい値では、 V_{LOG} が負の電位になります。このような状況に対処するには、十分な値の負電源が必要です (後述します)。

グラウンドに接続される $6.69k\Omega$ 抵抗とVRDZピンに接続される $14.2k\Omega$ 抵抗の並列構成によって形成される $4.55k\Omega$ の内部抵抗に I_{LOG} が加えられることにより、電圧 V_{LOG} が生成されます。 V_{LOG} ピンが無負荷で、またVRDZのグラウンド接続によってインターセプトの再ポジショニングがデイスエーブルになっているとき、出力電流 I_{LOG} は以下の式から計算される V_{LOG} ピン電圧を生成します。

$$\begin{aligned} V_{LOG} &= I_{LOG} \times 4.55k\Omega \\ &= 44\mu A \times 4.55k\Omega \times \log_{10}(I_{PD}/I_{REF}) \\ &= V_Y \log_{10}(I_{PD}/I_{REF}) \end{aligned} \quad (5)$$

上の式で V_Y は $200mV$ /デケード、すなわち $10mV/dB$ です。 V_{LOG} ピン上に抵抗性負荷がかかると、この傾きが低下するだけでなく、チップに内蔵された抵抗の変動性によってスケール全体に不確実性が発生する結果にもなる点に注意してください。したがって、この手法は推奨できません。

デュアル電源 (V_P と V_N) を使用するときにも同様に、 V_{LOG} はグラウンドよりも低い電位までの振幅動作が可能です。 V_N が $-0.5V$ またはそれよりも高い負電位の場合には、単に V_{SUM} をグラウンドに接続するだけで、INPTと I_{REF} の入力ピンをグラウンド・レベルにポジショニングすることができます。

AD8305

インターセプトと勾配の管理

単電源の使用時には、5デケードの入力電流レンジ全域での動作が可能になるように、VRDZピンをVREFピンに直接接続してください。すでに説明したように、この接続によって4デケードと等価な0.8Vの高精度オフセット電圧がVLOGピンに印加され、その結果として以下の式で表すことが可能な対数伝達関数が求められます。

$$\begin{aligned} V_{\text{LOG}} &= V_Y \log_{10} \left(10^4 \times I_{\text{PD}} / I_{\text{REF}} \right) \\ &= V_Y \log_{10} \left(I_{\text{PD}} / I_{\text{INTC}} \right) \end{aligned} \quad (6)$$

上の式で、 $I_{\text{INTC}} = I_{\text{REF}} / 10^4$ です。

したがって、インターセプト電流 I_{INTC} の実効値は I_{REF} のわずか1万分の1となり、 $I_{\text{REF}} = 10 \mu\text{A}$ という推奨値を使用時は、 1nA に相当します。

VLOGピンに抵抗を接続することで、勾配を小さくすることが可能です。この追加される抵抗値と、チップ上に内蔵されている抵抗の比率が正しくマッチングしないという事実を考慮すると、この方法を利用しないことが特に推奨されます。さらに、 10mV/dB の基本的な勾配を小さくする必要性はほとんどありません。これが必要となる場合には、バッファの低インピーダンス出力による効果を利用してください。このバッファ出力は、このような誤ったキャリブレーションを回避するだけでなく、より高い勾配の使用を可能にするために供給されます。

AD8305のバッファは本質的に多用途に対応するオペアンプで、レールtoレール出力スイング、良好な負荷駆動能力、および 12MHz を超えるユニティ・ゲイン帯域幅特性を備えています。このバッファはゲインの挿入設定が可能であることに加えて、標準のフィードバック・ネットワークを使用し、これによって勾配電圧 V_Y を高くすることが可能です。このバッファを利用して多極ローパス・フィルタや閾値検出器、さらにその他各種の機能を実行することができます。この詳細な説明は、AD8304のデータシートに掲載されています。

応答時間とノイズに対する考慮事項

AD8305の応答時間と出力ノイズは基本的に、信号電流 I_{PD} の関数として変化します。電流が小さい場合には、TPC 13に示すように帯域幅は I_{PD} に比例します。出力の低周波数電圧ノイズ・スペクトル密度は I_{PD} の関数となり(TPC 15)、これも同様に I_{REF} の値の減少に応じて増加します。トランスリニア対数アンプのノイズおよび帯域幅性能に関する詳細な説明は、AD8304のデータシートに掲載されています。

アプリケーション

AD8305は光ファイバ監視システムや、レンジの広い電流をそれと等価な対数値(dBの単位で表す)に変換することが要求される、同様なアプリケーションで使いやすいデバイスです。単一の電流入力を測定するための基本的な接続を図2に示しています。この回路図には、後述する、各種の必須ではない部品も含まれています。




図2. 固定インターセプト使用に対応する基本的な接続図

VREFとINPTのピン間における2Vの電圧差と、外付けの $200\text{k}\Omega$ 抵抗 R_{REF} の組み合わせによって、 I_{REF} ピンに $10 \mu\text{A}$ のリファレンス電流 I_{REF} が供給されます。VRDZピンとVREFピンを接続すると、VLOGピン上の電圧が 0.8V 増加し、これに伴ってインターセプト電流 I_{INTC} が実質的に104倍の割合で低下し、最終的に 1nA の値に位置決めされます。 I_{REF} の電流値として、 100nA 以下から 1mA 以上までの幅広いレンジの値を使用できます。このような変化の結果をTPC 3に図示しています。

インターセプトの安定性を評価する際には、 R_{REF} の温度変動性を考慮に入れることが必要です。さらに、非常に低い値の I_{REF} を使用するときには、回路全体のノイズが増加します。固定インターセプトのアプリケーションでは、大きなリファレンス電流を使用する利点はほとんどありません。その理由は、上の図に示す 5V などの単電源動作時には、ダイナミックレンジの下端電流のみが圧縮されるためです。VSUM上に乗るノイズを最小限に抑えるとともにクリーンなリファレンス電流の供給を助けるために、VSUMピンとグラウンド間にコンデンサの挿入が推奨されます。

VLOGの基本スケールが 0.2V/デケード なので、バッファ出力における 4V のスイングは20デケードに相当し、レールtoレール電圧レンジをより効果的に利用するのに、勾配を高くすることが役立ちます。例示目的のために、図2の回路では全体の勾配が 0.5V/デケード (25mV/dB)に設定されています。したがって、 $I_{\text{REF}} = 10 \mu\text{A}$ の使用時では、 V_{LOG} は 0.2V ($I_{\text{PD}} = 10\text{nA}$ 時)から 1.4V ($I_{\text{PD}} = 1\text{mA}$ 時)までで動作し、バッファ出力は $0.5\text{V} \sim 3.5\text{V}$ となります。これは、 120dB のダイナミックレンジ(電氣的レベル、すなわち 60dB の光パワー)に相当します。

VLOGピンとグラウンドとの間にオプションでコンデンサを接続すると、このピンの $4.55\text{k}\Omega$ 抵抗との組み合わせによって、1次のローパス・フィルタが形成されます。たとえば 10nF の C_{FLT} を使用すると、 -3dB コーナー周波数は 3.5kHz です。このようなフィルタリングは、特に I_{PD} が小さいときに出力ノイズを最小化するうえで効果的です。多極フィルタを利用すると、さらに効果的にトータル・ノイズを低減できます。この例については、AD8304

この入力システム全体のダイナミック応答性は、2つの入力 (INPT、IREF) とグラウンドとの間に接続される外部RCネットワークによって左右されます。これらは、全電流レンジで入力システムを安定化させるために必要です。極周波数は幅広く変動するので、帯域幅は入力電流の変化に応じて変動します。RCネットワークによって入力システムにゼロが追加され、これによって入力電流レベルの全範囲で安定性が保証されます。RCネットワークの値は、通常は図2に示す値で十分ですが、フォトダイオードの容量が高い場合には、試験的作業が必要になることがあります。

2つの電流入力は同じ様なものですが、リファレンス入力を極限電流 (< 100nA) および極限温度 (< 0°C) で動作させるときには注意が必要です。RCネットワークの値を4.7nFおよび2kΩに変更すると、10nA時に-40°Cまでの温度に対応する動作が可能です。対応する電流レベルでのIREFの変動に対するトランジェント応答性を検査することによって、受け入れ可能なセリングで高速の立ち上がりおよび立ち下がり時間が得られるように、コンデンサの容量を調整することができます。ネットワークをゼロに微調整するには、抵抗の値を調整する必要があります。

キャリブレーション

AD8305の勾配とインターセプトの公称値は、それぞれ200mV/ディケードおよび1nAです。これらの値はトリミングされておらず、勾配の変動は温度変化に伴って7.5%の高い値に達する場合があります。この理由から、高精度を得るために、簡単なキャリブレーションを実行することを推奨します。




図3. 測定精度を高めるための2点キャリブレーション

図3には、2点キャリブレーション方式による精度の改善を示しています。このキャリブレーションを実行するには、10nAから1mAまでのリニア動作レンジにある2つの既知電流 I_1 および I_2 を加えます。その結果として生成される出力の V_1 および V_2 をそれぞれ測定し、勾配 m とインターセプト b を計算します。

$$m = (V_1 - V_2) / [\log_{10}(I_1) - \log_{10}(I_2)] \quad (7)$$

$$b = V_1 - m \times \log_{10}(I_1) \quad (8)$$

2つの既知の光パワー P_1 および P_2 を使用して、同様のキャリブレーションを実行することが可能です。この方法によって測定システム全体のキャリブレーションが可能になると同時に、入射光パワーと V_{Log} 電圧の関係を簡単に表すことができます。

$$m = (V_1 - V_2) / (P_1 - P_2) \quad (9)$$

$$b = V_1 - m \times P_1 \quad (10)$$

図3の校正されていない誤差曲線は、測定された出力の勾配が実際には194mV/ディケードであったときに、それを200mV/ディケードであると仮定して作成しました。この不一致の補正によって、測定誤差は最大で3dB減少しています。

負電源の使用

AD8305のほとんどのアプリケーションでは、3.0V~5.5Vの単電源のみで十分です。ただし、さらに汎用性を必要とする場合には、図4に示すようにデュアル電源を利用できます。




図4. 負電源アプリケーション

負電源 V_{N} を使用すると、入力トランジスタ (図1のQ1) のエミッタ上に十分な負バイアスがかけられているときは常に、サミング・ノードをグラウンド・レベルに設定することが可能です。 $V_{\text{NEG}} = -0.5\text{V}$ のとき、Q1とQ2の V_{CE} は、VSUMがグラウンドに接続されるデフォルトのケースとまったく同じになります。このバイアスは高い精度である必要はないので、十分に定義されていない信号源の利用が可能です。ただし、この信号源は無負荷時電源電流と、INPTおよびIREF信号電流をサポートできる能力を備えていることが要求されます。たとえば、約0.7Vの順方向バイアス・ジャンクション電圧、または0.5Vを少し上回るショットキー・バリア電圧を利用するのに便利です。ダイナミックレンジと精度に対する電源の影響は、TPC 8に示しています。

サミング・ノードをグラウンド・レベルに設定すると、適切にスケールされた抵抗を電圧信号源と関連するピンの間に挿入することで、分子入力INPTまたは分母入力IREFのどちらかでAD8305を電圧入力対数アンプとして使用することが可能になります。小さな入力電圧に対する全体精度は、JFETオペアンプの入力の電圧オフセットによって制限されます。

負電源を使用すると、出力がグラウンドよりも低い電位までスイングする動作も可能になるので、インターセプトを I_{PD} のミッドレンジ値に対応させることができます。ただし、 V_{Log} 電圧はACOMピンを基準とした状態を維持し、デフォルトの動作条件では負電源電圧レンジまでスイングしませんが、自由にその動作状態を保ちます。したがって、VLOGピンと負電源の間に1本の抵抗を追加すれば、 V_{Log} のすべての値が低下し、これに伴ってインターセプトが増加します。この方式の欠点は、外部抵抗のシャントによって勾配が低下し、さらにチップ内蔵抵抗とチップ外部抵抗のマッチング比が十分に定義されていないために、勾配とインターセプトの両方で誤差が発生することです。

AD8305




図5. 光吸収度測定

対数比アプリケーション

たとえば、吸収度測定では、2つの電流の比を求めることが必要になる場合がよくあります。吸収度測定は一般的に、光ファイバや可変光減衰器などの受動光部品の変衰を評価するために実施されます。このようなアプリケーションでは、部品に入力される入射光パワーの測定にリファレンス検出器が使用されます。次に、2番目の検出器を用いて既存の光パワーが測定され、その比の計算によって減衰率が求められます。AD8305は基本的にレシオメトリック・デバイスであり、分子と分母 (I_{PD} と I_{REF}) の両方についてはほとんど同等のロギング・システムを備えているので、このような測定を大幅に簡略化することが可能です。

図5には、光吸収度測定におけるAD8305の対数比能力を示しています。この回路ではリファレンス検出器ダイオードを使用して、光の基準パワー・レベルに比例するリファレンス電流 I_{REF} を供給します。2番目の検出器は、 I_{PD} に比例する送信信号パワーを測定します。AD8305は、式11に示すようにこれら2つの電流の比の対数計算を行い、式11は式12のパワーの公式に変形されます。この両方の式には、VRDZピンを通して V_{LOG} に加えられる出力オフセットによって導入される10,000の内部係数が含まれます。式4に示す真(オフセットがかけられない)の対数比が望ましい場合には、VRDZピンのグラウンド接続によってオフセットを除去することが必要です。すでに説明したように、VNEGピンから供給される負電源を利用すると、 V_{LOG} およびバッファの両方の出力がグラウンドより低い電位までスイングする動作が可能になるだけでなく、INPTとIREFの各入力ピンをグラウンド電位に設定することもできます。したがって、AD8305を使用して2つの電圧の対数比を求めることも可能です。

図5には、2本のコンデンサと1本の抵抗を外付けして、2次のサレンキー・ローパス・フィルタを形成する方法も図示しています。この回路ではコーナー周波数が1kHzに設定されており、平坦性の最適化された(オーバーシュートがない)パルス応答性が得られるようにフィルタのQが選択されています。この周波数を上下にスケールするときには、適切な係数でコンデンサの容量をスケールするだけで十分です。このフィルタの構成に必要なとされる抵抗の1つは、VLOGピンに存在する4.55kΩの出力抵抗である点に注意してください。この比は外部抵抗と正確にマッチングされないために、フィルタのQが多少変更される場合がありますが、これによるパルス応答性への影響はほとんどの場合、無視できます。例示したフ

ィルタ設計では、バッファのゲイン(× 2.5)が必要不可欠な要素となり、これ以外のクロズド・ループ・ゲインを設定するときは、フィルタの設計変更になる点に注意してください。

光パワーで伝達特性を表すことができます。2個の検出器の応答性が同等と仮定すれば、以下の関係式が成り立ちます。

$$V_{OUT} = 0.5V \log_{10} \left(10^4 \times P_{SIG} / P_{REF} \right) \quad (11)$$

$\log_{10} (AB) = \log_{10} A + \log_{10} B$ の恒等式を利用し、減衰を $-10 \times \log_{10} (P_{SIG} / P_{REF})$ と定義すれば、全体の伝達特性を以下の式で表すことができます。

$$V_{OUT} = 2 - 50\text{mV/dB} \times \alpha \quad (12)$$

ここで、 $\alpha = -10 \times \log_{10} (P_{SIG} / P_{REF})$ です。

図6には、図5の回路の光吸収度と出力との線形関係をdB単位で表した特性図を示しています。




図6. 吸収度伝達関数の例

入力の極性反転

一部のアプリケーションでは、フォトダイオードの陰極側に接続するなど、電流をシンクするのではなく、電流をソースする回路とのインターフェース動作が必要になる場合があります。電流ミラー回路を使用するケースを図7に示しています。この回路では陰極で光パワーを、陽極でトランスインピーダンス・アンプを使用してデータ・リカバリ経路を、同時にモニタリングすることが可能です。このウィルソン・ミラー修正回路は、ユニティに非常に近い電流ゲインと高い出力抵抗値を提供します。図8には、この電流ミラー・インターフェースと組み合わせてAD8305を動作させた場合に測定された伝達関数および法則適合性能を図示しています。




図7. 陰極インターフェース用のウィルソン電流ミラー




図8. 種々の電源で電流ミラーを使用する場合の対数出力および誤差

特性評価方式

AD8305の特性評価では、弊社ではこのデバイスを高精度な電流入力対数コンバータとして扱いましたが、いくつかの理由から、フォトダイオードの発光によって高精度のフォト電流を発生することが難しく実用的ではありません。テスト電流の生成は、Keithley 236などの十分に校正された電流源を使用するか、または電圧源と入力ピンの間に値の高い抵抗を接続する方法によって行いました。非常に微小な入力電流を使用する際には、細心の注意が必要です。その例として、ガードをVSUMピンに接続した状態にして、電流発生器からの三軸出力接続を利用する方法があります。PCボード上の入力パターン配線は、隣接するパターン配線をVSUMピンに接続することによって保護しました。

このような措置は、漏れ電流経路が形成される危険性を最小限にとどめるために必要とされます。INPTピン上のバイアス電圧は0.5V (nominal)と規定されており、このピンとグラウンド間に存在する漏れ経路抵抗値が1GΩの場合には、入力から0.5nAが差し引かれ、その結果としてソース電流が10nAのときに-0.44dBの誤差が発生することになります。これに加えて特性評価時には一般的に、非常に高い出力抵抗値が入力ピンに要求され、しかも長いケーブルの使用が必要になるので、60HzおよびRF放射が起因して大きな測定誤差も発生します。このようなスプリアス信号のピックアップを少なくするために、細心の注意を払って設計されたガード技術が必要不可欠です。




図9. 基本的な特性評価セットアップ回路

図9に示す基本的な特性評価セットアップ回路を使用して、VREF、スタティック(DC)性能、対数適合性、勾配とインターセプト、VSUM、INPT、IREFの各ピン上に現れる電圧、そして温度変化に伴うバッファのオフセットおよびVREFドリフトを測定します。IREFの電流レンジ全域および極限温度での安定した動作を保証するために、C1 = 4.7nFおよびR13 = 2kΩの部品をIREFピンとグラウンドとの間に接続して、フィルタを形成しています。一部のケースでは、高精度電流源の代わりとして、VREFとIREFの各ピン間に固定抵抗を使用しました。ノイズや帯域幅の測定を含むダイナミック・テストの場合には、もっと特殊化されたセットアップが必要です。




図10. バッファ・アンプの帯域幅測定用の構成

AD8305

図10には、バッファ・アンプの帯域幅測定用として使用される構成を示しています。AD8138評価用ボードには、バッファ入力でV_{LOG}をオフセットする用意が施されているので、単電源動作によるI_{PD}のフルレンジの測定が可能です。ネットワーク・アナライザの入力インピーダンスは、1MΩに設定されています。




図11. 対数アンプの帯域幅測定用の構成

図11に示すセットアップ回路は、対数アンプ部の周波数応答測定に使用されたものです。AD8138の出力は1.5V DCにオフセットされ、周波数の5%の深さまで変調されます。R1は、I_{PD}を供給するように(最大で1.0GΩまでの幅広い数値レンジで)選択しています。バッファは、測定システムからVLOGの負荷を排除するために使用しました。




図12. ノイズ・スペクトル密度測定用の構成

図12に示す構成は、ノイズ性能の測定に使用されます。スプリアス・ノイズの発生とグラウンド・ループの影響を最小限に抑えるために、電源電圧と入力電流の両方をバッテリーから供給しています。電流設定抵抗を含む評価システム全体は、外部のノイズ発生源に対するシールドを強化するために、密閉されたアルミ製エンクロージャの中に実装されています。




図13. 対数アンプのパルス応答測定用の構成

図13には、パルス応答測定に使用されるセットアップ回路を示しています。帯域幅測定と同様に、VLOGピンがBFINピンに直接接続され、バッファ・アンプはユニティ・ゲイン動作用に設定されています。バッファの出力は、入力インピーダンスが1MΩに設定されたTDS5104オシロスコープに短いケーブルで接続されます。ある特定のR1の値に対する初期ベダスタル電流を発生するためにLeGrooyの出力がオフセットされ、その後でパルスが1デイクードの電流ステップを生成します。

評価用ボード

AD8305には評価用ボードが用意されており、その回路図を図16に示しています。各種の試験を幅広く実施できるように設定できます。バッファのゲインは、工場出荷時にユニティに設定済みで、勾配は200mV/デイクード、インターセプトは1nAに設定されています。各種の設定オプションを表Iで説明しています。

表 1. 評価用ボードの設定オプション

部品	機能	デフォルト条件
P1	電源インターフェース。VNEG、COMMおよびVPOSの各電源ピンにアクセスできます。	P1 = 実装済み
P2、R8、R9、R10、R11、R17、R18	モニター・インターフェース。R8、R9、R10、R11、R17、R18に0Ω抵抗を追加することにより、ハイインピーダンスのプロンプを使用して、VRDZ、VREF、VSUM、VOUT、VLOGの各ピンの電圧をモニターすることができます。	P2 = 非実装、 R8 = R9 = R10 = オープン(サイズ0603)、 R17 = R18 = オープン(サイズ0603)
R2、R3、R4、R6、R14、C2、C7、C9、C10	バッファアンプ/出力インターフェース。バッファのゲイン設定抵抗R2およびR3を使用して、AD8305の対数勾配を変更できます。R4、R14およびC2を使用して、バッファ負荷の変更が可能です。R6、C7、C9およびC10は、各種のフィルタリング・アプリケーション向けに用意されたものです。	R2 = R6 = 0Ω(サイズ0603)、 R3 = R4 = オープン(サイズ0603)、 R11 = R14 = 0Ω(サイズ0603)、 C2 = C7 = オープン(サイズ0603)、 C9 = C10 = オープン(サイズ0603)、 VLOG = VOUT = 実装済み
R1、R7、R19、R20	インターセプト調整。抵抗R1を通過して降下した電圧がインターセプト・リファレンス電流を決定し、これは200kΩ、1%抵抗を使用して10μA(nominal)に設定されます。R7とR19を使用して、VLOG出力の出力オフセット電圧を調整できます。	R1 = 200kΩ(サイズ0603)、 R7 = R19 = 0Ω(サイズ0603)、 R20 = オープン(サイズ0603)
R12、R15、C3、C4、C5、C6	電源デカップリング	C3 = C4 = 0.01μF(サイズ0603)、 C5 = C6 = 0.1μF(サイズ0603)、 R12 = R15 = 0Ω(サイズ0603)
C11	VSUMデカップリング・コンデンサ	C11 = 1nF(サイズ0603)
R13、R16、C1、C8	入力補償。INPTとIREFの各入力ピンで必要とされる基本的なHF補償を行います。	R13 = R16 = 1kΩ(サイズ0603)、 C1 = C8 = 1nF(サイズ0603)
IREF、INPT、PD、LK1、R5	入力インターフェース。テスト用ボードは、INPTと表記されるSMAコネクタを通して電流を受け入れるように設定されます。光インターフェース用としてINPT SMAの代わりに、SCスタイル・パッケージのフォトダイオードを使用できます。R1を取り外し、R5に0Ωの短絡抵抗を追加することによって、対数比アプリケーションでAD8305を評価できるように、別の電流をIREF入力(SMAにも)に加えることが可能です。	IREF = INPT = 実装済み、 PD = 非実装、 LK1 = 実装済み、 R5 = オープン(サイズ0603)
J1	SCスタイル・パッケージのフォトダイオード。SCスタイル・パッケージのフォトダイオードを直接実装することができます。	J1 = 非実装




図14. 部品面のレイアウト




図15. 部品面のシルクスクリーン

AD8305




図16. 評価用ボードの回路図

外形寸法

16ピン・フレームチップスケール・パッケージ[LFCSP]

3mm × 3mmボディ

(CP-16)

寸法はミリメートルで示します。

