

特長

210°C 動作用にデザイン 低ノイズ 入力ノイズ: 1 nV/√Hz 出力ノイズ: 45 nV/√Hz 高い CMRR G = 100 での最小 CMRR: 126 dB G = 1、5 kHz までの最小 CMRR: 80 dB 優れた AC 仕様 帯域幅: 15 MHz (G = 1) 帯域幅: 1.2 MHz (G = 100) スルーレート: 22 V/µs THD: 130 dB (1 kHz, G = 1) 汎用性 両電源動作: ±4 V~±17 V 1本の抵抗でゲイン設定(G=1~1000) 温度範囲: -40°C~+210°C

アプリケーション ダウンホール計装 厳しい環境でのデータ・アクイジション 排気ガス測定 振動解析

概要

AD8229 は、大きな同相モード電圧と高温の中で小さい信号を 計測するためにデザインされた超低ノイズ計装アンプです。

AD8229 は、高温動作向けにデザインされています。製造プロ セスは、高温でのリーク電流を防止する絶縁体アイソレーショ ンを採用しています。デザイン・アーキテクチャは、高温での V_{BE} 電圧低下を補償するように選択されています。長時間信頼 性を強化するため、パッケージ内のワイヤー・ボンディングは、 高温での合金吸収をなくするようにデザインされています。

AD8229 は、小さい信号の識別に優れています。このデバイス は、業界をリードする1 nV/\Hzの入力ノイズ性能を提供します。 AD8229 は高い CMRR を持つため、不要な信号によりアクイジ ションが妨害されるのを防止します。ゲインが高いほど CMRR が大きくなるため、最も必要とされる場合に高い除去比が得ら れます。

1nV/√Hz 低ノイズ 210°C計装アンプ

AD8229

機能ブロック図





図 2.入力オフセット(typ)の温度特性(G = 100)

AD8229は販売されている最高速計装アンプの1つです。このデ バイスの電流帰還アーキテクチャでは、高いゲインでも非常に 広い帯域幅を提供しています。例えば、G=100で1.2 MHzです。 広い帯域幅から優れた歪み性能が得られるため、振動解析など の厳しいアプリケーションでの使用が可能になっています。

ゲインは、1本の抵抗で 1~1000 の範囲で設定できます。REF ピンを使うと、出力電圧をオフセットさせることができます。 この機能は、A/D コンバータとインターフェースさせる際に便 利です。

AD8229 は、8 ピン・セラミック DIP パッケージを採用していま す。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に 関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、 アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様 は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。 ※日本語データシートは REVISION が古い場合があります。最新の内容については、英語版をご参照ください。 ©2011 Analog Devices, Inc. All rights reserved.

アナログ・デバイセズ株式会社

本 社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 電話 03 (5402) 8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06 (6350) 6868

目次

特長	1
アプリケーション	1
概要	1
機能ブロック図	1
改訂履歴	2
仕様	3
絶対最大定格	6
熱抵抗	6
E SD の注意	6
ピン配置およびピン機能説明	7
代表的な性能特性	8
動作原理	17
アーキテクチャ	17

ゲインの選択	17
REFピン	17
入力電圧範囲	18
レイアウト	18
入力バイアス電流のリターン・パス	19
入力保護	19
無線周波数干涉(RFI)	19
入力ステージ・ノイズの計算	20
形寸法	21
オーダー・ガイド	21
	ゲインの選択

改訂履歴

1/11—Revision 0: Initial Version

仕様

特に指定がない限り、+V_S=15 V、-V_S=-15 V、V_{REF}=0 V、T_A=25°C、G=1、R_L=10 kΩ。

表 1.

		DIP package		e	
Parameter	Test Conditions	Min	Тур	Max	Unit
COMMON-MODE REJECTION RATIO (CMRR)					
CMRR DC to 60 Hz with 1 kΩ Source Imbalance	$V_{CM} = \pm 10 V$				
G = 1		86			dB
Temperature Drift	$T_A = -40^{\circ}C$ to $+210^{\circ}C$			300	nV/V/°C
G = 10		106			dB
Temperature Drift	$T_A = -40^{\circ}C$ to $+210^{\circ}C$			30	nV/V/°C
G = 100		126			dB
Temperature Drift	$T_A = -40^{\circ}C$ to $+210^{\circ}C$			3	nV/V/°C
G = 1000	$T_{\rm A} = -40^{\circ}$ C to $+210^{\circ}$ C	134			dB
CMRR at 5 kHz	$V_{CM} = \pm 10 V$				
G = 1		80			dB
G = 10		90			dB
G = 100		90			dB
G = 1000		90			dB
VOLTAGE NOISE	$V_{IN}+, V_{IN}-=0 V$				
Spectral Density ¹ : 1 kHz					
Input Voltage Noise, e _{ni}			1	1.1	nV/√Hz
Output Voltage Noise, e _{no}			45	50	nV/√Hz
Peak to Peak: 0.1 Hz to 10 Hz					
G = 1			2		μV p-p
G = 1000			100		nV p-p
CURRENT NOISE					
Spectral Density: 1 kHz			1.5		pA/√Hz
Peak to Peak: 0.1 Hz to 10 Hz			100		рА р-р
VOLTAGE OFFSET	$V_{\rm OS} = V_{\rm OSI} + V_{\rm OSO}/G$				
Input Offset, V _{OSI}				100	μV
Average TC	-40°C to +210°C		0.1	1	μV/°C
Output Offset, V _{OSO}				1000	μV
Average TC	-40°C to +210°C		3	10	μV/°C
Offset RTI vs. Supply (PSR)	$V_s = \pm 5 V$ to $\pm 15 V$				
G = 1	-40°C to +210°C	86			dB
G = 10	-40°C to +210°C	106			dB
G = 100	-40°C to +210°C	126			dB
G = 1000	-40°C to +210°C	130			dB
INPUT CURRENT					
Input Bias Current				70	nA
High Temperature	$T_{A} = 210^{\circ}C$			200	nA
Input Offset Current				35	nA
High Temperature	$T_{A} = 210^{\circ}C$			50	nA

			DIP packag	e	
Parameter	Test Conditions	Min	Тур	Max	Unit
DYNAMIC RESPONSE					
Small Signal Bandwidth – 3 dB					
G = 1			15		MHz
G = 10			4		MHz
G = 100			1.2		MHz
G = 1000			0.15		MHz
Settling Time 0.01%	10 V step				
G = 1			0.75		μs
G = 10			0.65		μs
G = 100			0.85		μs
G = 1000			5		μs
Settling Time 0.001%	10 V step				
G = 1			0.9		μs
G = 10			0.9		μs
G = 100			1.2		μs
G = 1000			7		us
Slew Rate					1
G = 1 to 100			22		V/us
GAIN ²	$G = 1 + (6 \text{ kO/R}_{c})$				
Gain Range	0 1 (0 11-1 (0)	1		1000	V/V
Gain Error	$V_{OUT} = +10 V$	-		1000	
G = 1	1001 -10 1		0.01	0.03	0/0
G = 10			0.05	0.3	%
G = 100			0.05	0.3	/0 0/0
G = 100			0.05	0.3	70 0/
Gain Nonlinearity	$V = -10 V t_0 + 10 V$		0.1	0.5	/0
$C = 1.4 \pm 1000$	$v_{OUT} = -10 v_{IO} + 10 v_{IO}$		2		
G = 1 10 1000	$K_L = 10 K\Omega 2$		2		ppm
Gain vs. Temperature	4000 4 121000		2	-	/00
G = I	-40° C to $+210^{\circ}$ C		2	5	ppm/°C
G > 10	-40°C to +210°C			-100	ppm/°C
INPUT					
Impedance (Pin to Ground) ³			1.5 3		GΩ∥pF
Input Operating Voltage Range ⁴	$V_s = \pm 5 V \text{ to } \pm 18 V$	$-V_{s}+2.8$		$+V_{s}-2.5$	V
Over Temperature	-40° C to $+210^{\circ}$ C	$-V_{c} + 2.8$		$+V_{c} - 25$	V
	40 C 10 + 210 C	VS + 2.0		15 2.5	•
Output Swing	$\mathbf{R}_{i} = 2 k \mathbf{O}$	$-V_{z} + 1.9$		$+V_{8} - 1.5$	V
Output Swing	$K_{\rm L} = 2 K \Sigma$	vs + 1.9		1 1 5 1.5	v
High Temperature	$T_{\rm e} = 210^{\circ}C$	$-V_{c} + 1.1$		$+V_{8} - 1 1$	V
Output Swing	$P_{\rm A} = 10 \mathrm{kO}$	$-V_{s} + 1.8$		$+V_{s} = 1.2$	V
High Tomporature	$K_{\rm L} = 10 \text{ Ks2}$ T = 210°C	$V_{S} + 1.8$		$+V_{3} = 1.1$	V
Short Circuit Current	$I_{\rm A} = 210$ C	$-v_{S} + 1.1$	25	+vs - 1.1	v mA
			35		IIIA
REFERENCE INPUT			10		10
κ _{IN}			10		K12
	$v_{IN}+, v_{IN}-=0 V$		/0		μΑ
Voltage Range		$-V_S$		$+V_{S}$	V
Reference Gain to Output			1		V/V
Reference Gain Error			0.01		%

- 4/21 -

			DIP package	;	
Parameter	Test Conditions	Min	Тур	Max	Unit
POWER SUPPLY					
Operating Range		±4		±17	V
Quiescent Current			6.7	7	mA
High Temperature	$T = 210^{\circ}C$			12	mA
TEMPERATURE RANGE					
For Specified Performance ⁵		-40		+210	°C

 1 総合電圧ノイズ=√(en² + (en/G)²)+ eRG²)。詳細については、動作原理のセクションを参照してください。
² これらの規定値には、外付けゲイン設定抵抗 R_Gの偏差は含まれません。G>1の場合、R_G 誤差をこの表の規定値に加算する必要があります。
³ 差動および同相モード入力インピーダンスは、ピン・インピーダンス Z_{DIFF} = 2(Z_{PIN})、Z_{CM} = Z_{PIN}/2 から計算することができます。
⁴ AD8229 入力ステージのみの入力電圧範囲。入力範囲は、同相モード電圧、差動電圧、ゲイン、リファレンス電圧に依存します。詳細については、入力電圧範囲の セクションを参照してください。

⁵210°Cでの性能は、1000時間保証します。

絶対最大定格

表 2.

Parameter	Rating
Supply Voltage	±17 V
Output Short-Circuit Current Duration	Indefinite
Maximum Voltage at –IN, +IN ¹	$\pm V_S$
Differential Input Voltage ¹	
$Gain \le 4$	$\pm V_S$
4 > Gain > 50	±50 V/Gain
$Gain \ge 50$	±1 V
Maximum Voltage at REF	$\pm V_S$
Storage Temperature Range	
CERDIP	-65°C to +150°C
Specified Temperature Range	
CERDIP	-40°C to +210°C
Maximum Junction Temperature	
CERDIP	245°C

¹これらの規定値を超える電圧に対しては、入力保護抵抗を使用してください。 詳細については、アプリケーションのセクションを参照してください。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクシ ョンに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバ イスの信頼性に影響を与えます。

熱抵抗

θ_{JA}は、自然空冷のデバイスで規定。

表 3.

Package	θ_{JA}	Unit
8-Lead, Size Brazed, CERDIP, 4-Layer JEDEC Board	100	°C/W

ESDの注意



ESD(静電放電)の影響を受けやすいデバイスで す。電荷を帯びたデバイスや回路ボードは、検知さ れないまま放電することがあります。本製品は当社 独自の特許技術である ESD保護回路を内蔵してはい ますが、デバイスが高エネルギーの静電放電を被っ た場合、損傷を生じる可能性があります。したがっ て、性能劣化や機能低下を防止するため、ESDに対 する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能説明



表 4.ピン機能の説明

ピン番号	記号	説明
1	-IN	負の入力ピン。
2, 3	R _G	ゲイン設定ピン。 R_G ピンに抵抗を接続してゲインを設定します。 $G=1+(6 k\Omega/R_G)_o$
4	+IN	正の入力ピン。
5	$-V_{S}$	負の電源ピン。
6	REF	リファレンス電圧ピン。このピンを低インピーダンス電圧源で駆動して出力をレベルシフトさせます。
7	V _{OUT}	出力ピン。
8	$+V_{S}$	正の電源ピン。

代表的な性能特性

特に指定がない限り、T=25°C、 V_S =±15V、 V_{REF} =0、 R_L =2k Ω_o



図 6.入力バイアス電流の分布



図 9.ゲイン誤差(Typ)の分布、G=1







図 15.出力電圧対入力同相モード電圧 両電源、Vs = ±15 V、G = 100





図 22.ウォームアップ時間対入力オフセット電圧(Vosi)変化



図 23.入力バイアス電流と入力オフセット電流の温度特性



図 24.ゲイン誤差の温度特性、G = 1、25°C で正規化











図 27.短絡電流の温度特性、G=1





図 34.出力電流対出力電圧振幅







図 36.ゲイン非直線性、G = 1000、RL = 10 kΩ



図 37.電圧ノイズ・スペクトル密度の周波数特性



図 38.0.1 Hz~10 Hz での RTI 電圧ノイズ G = 1、G = 1000



図 39.電流ノイズ・スペクトル密度の周波数特性



図 40.1 Hz~10 Hz での電流ノイズ



図 41.大信号周波数応答



図 42.大信号パルス応答とセトリング・タイム G=1、10Vステップ、V_S=±15V



図 43.大信号パルス応答とセトリング・タイム G=10、10 V ステップ、Vs=±15 V



図 44.小信号応答、G = 1、RL = 10 kΩ、CL = 100 pF



図 45.小信号応答、G = 10、 R_L = 10 k Ω 、 C_L = 100 pF



図 46.小信号応答、G = 100、RL = 10 kΩ、CL = 100 pF



図 47.小信号応答、G = 1000、R_L = 10 kΩ、C_L = 100 pF















図 51.3 次高調波歪みの周波数特性、G=1

09412-100

100k



図 52.2 次高調波歪みの周波数特性、G = 1000



図 53.3 次高調波歪みの周波数特性、G = 1000



1

0.1

0.01

0.001

0.0001

0.00001 L 10

THD (%)

 $V_{OUT} = 10V p-p$ $R_L \ge 2k\Omega$

100

GAIN = 1000

GAIN = 10 _____ GAIN = 1

++++

1k

FREQUENCY (Hz)

図 54.各周波数での THD

++++

GAIN = 100

10k

動作原理



図 55.簡略化した回路図

アーキテクチャ

AD8229は従来型3オペアンプ構成を採用しています。この構成 は、差動増幅用のプリアンプと、それに続く同相モード電圧を 除去しゲインを追加するディファレンス・アンプの2ステージ から構成されています。図55に、AD8229の簡略化した回路図 を示します。

最初のステージは次のように動作します。2 つの入力の一致を 維持させるため、アンプ A1 は Q1 のコレクタ電圧を一定に維持 する必要があります。これは、RG-を-IN からの正確なダイオ ード電圧降下に一致させ、同様に A2 により RG+を+IN からの 一定ダイオード電圧降下に一致させることにより実現されてい ます。このため、ゲイン設定抵抗 R_Gの両端に差動入力電圧と等 しい電圧が加えられます。この抵抗を流れる電流は抵抗 R1 と R2 にも流れるため、A2 出力と A1 出力との間に増幅された差動 信号が現れます。

2 段目ステージは、アンプ A3 と R3~R6 の抵抗で構成された G = 1のディファレンス・アンプです。このステージでは、増幅された差動信号から同相モード信号を除去します。

AD8229の伝達関数は次式で表されます。

 $V_{OUT} = G \times (V_{IN+} - V_{IN-}) + V_{REF}$

ここで、

$$G = 1 + \frac{6 \text{ k}\Omega}{R_G}$$

ゲインの選択

 R_G ピン間に抵抗を接続すると、AD8229のゲインが設定されます。ゲインは、表 5 からまたは次式を使って求めることができます。

$$R_G = \frac{6 \,\mathrm{k}\Omega}{G - 1}$$

表 5.1%抵抗を使った場合のゲイン

1% Standard Table Value of $R_G(\Omega)$	Calculated Gain
6.04 k	1.993
1.5 k	5.000
665	10.02
316	19.99
121	50.59
60.4	100.34
30.1	200.34
12.1	496.9
6.04	994.4
3.01	1994.355

ゲイン抵抗を使わない場合は、AD8229 は G = 1(デフォルト)に 設定されます。システムの総合ゲイン精度を求めるときは、 R_G 抵抗の偏差とゲイン・ドリフトを AD8229 の仕様に加算してくだ さい。ゲイン抵抗を使用しない場合は、ゲイン誤差とゲイン・ ドリフトが小さくなります。

R_Gの消費電力

AD8229 は、入力の差動電圧を R_G 抵抗の両端に再生します。 R_G の抵抗サイズは、予想消費電力を処理できるように選択する必要があります。

REFピン

AD8229 の出力電圧は、REF ピンの電位を基準にして発生され ます。これは、出力信号を正確に電源の中心レベルにオフセッ トさせる必要がある場合に便利です。例えば、電圧源を REF ピ ンに接続して、AD8229 から単電源 ADC を駆動できるように、 出力をレベル・シフトさせることができます。REF ピンは ESD ダイオードで保護されているため、+Vsまたは-Vsを 0.3 V 以上 超えることはできません。 最適性能を得るためには、REFピンへ接続するソース・インピーダンスを1 Ω 以下にする必要があります。図 55 に示すように、REFピンは 5 kΩ抵抗の片側端子に接続されています。REFピンにインピーダンスを追加接続すると、この 5 kΩの抵抗に加算されるため、正入力に接続された信号が増幅されます。R_{REF}の追加によるゲインは、次のように計算することができます。

$2(5 \text{ k}\Omega + R_{REF})/(10 \text{ k}\Omega + R_{REF})$

正信号パスのみが増幅されて、負信号パスは影響を受けません。 増幅率が平坦でない場合、CMRRが低下します。



図 56.REF ピンの駆動

入力電圧範囲

図 10 ~図 15 に、種々の出力電圧と電源電圧に対する同相モー ド入力の許容電圧範囲を示します。AD8229 の 3 オペアンプ・ア ーキテクチャは、ディファレンス・アンプで同相モード電圧が 除去される前に、初段ステージのゲインに適用されます。初段 ステージと 2 段目ステージの間の内部ノード(図 55 のノード 1 と ノード 2)には、増幅された信号、同相モード信号、ダイオード 電圧降下の組み合わせが加わります。個々の入力信号と出力信 号が制限されていない場合でも、この組み合わせの信号が電圧 電源により制限されることがあります。

レイアウト

PCB レベルで AD8229 の最適性能を確保するためには、ボード・レイアウトのデザインに注意が必要です。AD8229 のピンは、このために論理的に配置されています。



図 57.ピン配置図

全周波数での同相モード除去比

レイアウトが正しくないと、同相モード信号が差動信号に変換 されて計装アンプに到達することがあります。このような変換 は、入力パス相互の周波数応答が異なる場合に発生します。周 波数に対して CMRR を高く維持するためには、各パスの入力ソ ース・インピーダンスと容量が一致している必要があります。 入力パスへソース抵抗(例えば入力保護)を追加するときは、計 装アンプ入力の近くに接続して、PCB パターンの寄生容量との 相互作用を小さくする必要があります。

ゲイン設定ピンの寄生容量も、周波数に対する CMRR に影響を 与えます。ボード・デザインでゲイン設定ピンに部品(例えばス イッチまたはジャンパ)を接続する場合は、できるだけ寄生容量 の小さい部品を選ぶ必要があります。

電源

安定なDC電圧を使って、計装アンプに電源を供給する必要があります。電源ピンのノイズは性能に悪影響を与えることがあります。PSRR性能カーブの詳細については、図 19と図 20のセクションを参照してください。

0.1 μFのコンデンサを各電源ピンのできるだけ近くに配置する 必要があります。図 58 に示すように、10μFのタンタル・コンデ ンサをデバイスから離れたところに接続することができます。 多くの場合、このコンデンサは他の高精度ICと共用することが できます。



図 58.電源デカップリング、REF、ローカル・グラウンド基準の出力

REFピン

AD8229 の出力電圧は、REF ピンの電位を基準にして発生され ます。REF を適切な最寄りのグラウンドに接続するように注意 してください。

Rev. 0

入力バイアス電流のリターン・パス

AD8229 の入力バイアス電流には、グラウンドへのリターン・ パスが必要です。熱電対のように信号源にリターン電流パスが ない場合には、図 59 に示すように設ける必要があります。



図 59.入力バイアス電流リターン・パスの追加

入力保護

AD8229 の入力は、このデータシートの 絶対最大定格のセクションで規定する定格値以内に維持する必要があります。そのままでは規定値を超えてしまう場合には、AD8229 の前に保護回路を設けて入力電流を最大電流I_{MAX}に制限することができます。

電源レールを超える入力電圧

電源レールを超える電圧が予想される場合には、外付け抵抗を 各入力に直列に接続して、過負荷時の電流を制限する必要があり ます。入力の制限抵抗は次式で計算できます。

$$R_{PROTECT} \ge \frac{|V_{IN} - V_{SUPPLY}|}{I_{MAX}}$$

ノイズに敏感なアプリケーションでは、保護抵抗を小さくするこ とが必要となる場合があります。BAV199のような低リーク・ダ イオード・クランプを入力に使って AD8229入力から電流を側路 させることにより、保護抵抗値を小さくすることができます。電 流が主に外付け保護ダイオードを流れるようにするため、ダイオ ードと AD8229の間に 33 Ωのような小さい値抵抗を接続します。



図 60.電源レールを超える電圧に対する保護

高ゲインでの大きな差動入力電圧

高ゲインで大きな差動電圧が予想される場合には、外付け抵抗 を各入力に直列に接続して、過負荷時の電流を制限する必要があ ります。各入力の制限抵抗は次式で計算できます。

$$R_{PROTECT} \ge \frac{1}{2} \left(\frac{|V_{DIFF}| - 1V}{I_{MAX}} - R_G \right)$$

ノイズに敏感なアプリケーションでは、保護抵抗を小さくすることが必要となる場合があります。BAV199のような低リーク・ダイオード・クランプを入力間に使って AD8229入力から電流を側路させることにより、保護抵抗値を小さくすることができます。



図 61.大きな差動電圧に対する保護

IMAX

AD8229 入力の最大電流 I_{MAX} は時間と温度に依存します。デバ イスは、室温で 10 mA の電流に対して少なくとも 1 日間耐える ことができます。この時間は、デバイスの寿命中に累積されま す。210℃では、電流は同じ時間の間 2 mA に制限する必要があ ります。デバイスは 210℃ で 5 mA に 1 時間耐えることができ、 デバイスの寿命中に累積されます。

無線周波数干渉(RFI)

アンプが強いRF信号が存在するアプリケーションで使われる場 合には、RFの整流がしばしば問題になります。外乱が小さい DCオフセット電圧として現れることがあります。高周波信号は、 図 62 に示すように計装アンプの入力に接続されたローパスRC 回路で除去することができます。このフィルタは、次式の関係 を使って入力信号の帯域幅を制限します。

$$FilterFrequency_{DIFF} = \frac{1}{2\pi R(2C_D + C_C)}$$
$$FilterFrequency_{CM} = \frac{1}{2\pi RC_C}$$

ここで、 $C_D \ge 10 C_{C\circ}$



図 62.RFI の除去

 C_D は差動信号に有効で、 C_c は同相モード信号に有効です。 $R \ge C_c$ の値は、RFI を小さくするように選択する必要があります。 正入力の $R \times C_c \ge$ 負入力の $R \times C_c \ge$ の不一致は、AD8229 の CMRR 性能を低下させます。 C_c の値より 1 桁大きい C_D の値を 使うと、不一致の影響は小さくなるので、性能が改善されます。 抵抗によりノイズが増えるので、選択する抵抗値とコンデンサ 値は、ノイズ、高周波での入力インピーダンス、RFI 耐性の間 でトレードオフする必要があります。RFI フィルタに使用する 抵抗は、入力保護に使用する抵抗と同じにすることができます

入力ステージ・ノイズの計算



図 63.センサーのソース抵抗と保護抵抗を持つ AD8229

アンプ・フロント・エンドの総合ノイズは、このデータシートの1nV/Hzのヘッドライン規定値より遥かに大きく依存しています。総合ノイズは、ソース抵抗、計装アンプの電圧ノイズ、計装アンプの電流ノイズの3つの要因に依存します。

次の計算では、ノイズは入力換算です(RTI)。言い換えると、す べてがアンプ入力に存在するかのように計算されます。アンプ 出力換算(RTO)のノイズを計算するときは、RTIノイズに計装ア ンプのゲインを乗算します。

ソース抵抗ノイズ

AD8229 に接続されるすべてのセンサーには出力抵抗があります。 過電圧または無線周波の干渉から保護するため入力に直列に抵 抗が接続されていることもあります。この組み合わせ抵抗は、 図 63 ではR1 とR2 で表してあります。いかなる抵抗でも、最小 レベルのノイズが発生します。このノイズは、抵抗値の平方根 に比例します。室温で、この値は4 nV/√Hz × √(kΩ抵抗値)にほ ぼ等しくなります。

例えば、正の入力でのセンサーと保護抵抗の組み合わせを 4 k Ω とし、負の入力では 1 k Ω とすると、抵抗の総合ノイズは次のようになります。

$$\sqrt{(4 \times \sqrt{4})^2 + (4 \times \sqrt{1})^2} = \sqrt{64 + 16} = 8.9 \text{ nV}/\sqrt{Hz}$$

計装アンプの電圧ノイズ

計装アンプの電圧ノイズは、デバイス入力ノイズ、出力ノイズ、 Rg 抵抗ノイズの 3 つのパラメータを使って計算されます。次の ように計算されます。

総合電圧ノイズ=

$$\sqrt{(Output Noise/G)^2 + (Input Noise)^2 + (Noise of Rg Resistor)^2}$$

例えば、ゲイン= 100、ゲイン抵抗= 60.4 Ωとすると、計装アンプの電圧ノイズは次のようになります。

 $\sqrt{(43/100)^2 + 1^2 + (4 \times \sqrt{0.0604})^2} = 1.5 \text{ nV}/\sqrt{Hz}$

計装アンプの電流ノイズ

電流ノイズは、ソース抵抗に電流ノイズを乗算して計算されま す。

例えば、図 63のR1 ソース抵抗を 4 kΩとし、R2 ソース抵抗を 1 k Ωとすると、電流ノイズの総合効果は次のように計算されます。

 $\sqrt{((4 \times 1.5)^2 + (1 \times 1.5)^2)} = 6.2 \text{ nV}/\sqrt{Hz}$

総合ノイズの計算

計装アンプの入力換算総合ノイズを求めるときは、ソース抵抗 ノイズ、電圧ノイズ、電流ノイズの各成分の2乗和の平方根を とります。

例えば、図 63 のR1 ソース抵抗を 4 kΩとし、R2 ソース抵抗を 1 k Ωとし、計装アンプのゲインを 100 とすると、入力換算総合ノ イズは次のように計算されます。

$$\sqrt{8.9^2 + 1.5^2 + 6.2^2}$$
 = 11.0 nV/ \sqrt{Hz}

外形寸法



オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option
AD8229HDZ	-40°C to +210°C	Ceramic Dual In-Line Package [SBDIP]	D-8-1

¹Z=RoHS 準拠製品