

高ゲイン帯域幅 高精度Fast FET[™]オペアンプ

AD8067

特長

FET入力アンプ:0.6pAの入力バイアス電流 ゲイン≧8で安定 高速 54MHz、--3dB带域幅(G=+10) 640V/usスルーレート ローノイズ 6.6nV/_√Hz 0.6fA/√Hz 低オフセット電圧(最大1.0mV) 広い電源電圧範囲:5~24V 位相反転なし 低入力容量 単電源とレールtoレール出力 優れた歪み仕様:1MHzでSFDR 95dBc 高いコモン・モード除去比:-106dB 低消費電力:電源電流6.5mA(代表值) 低価格 小型パッケージ:SOT-23-5

アプリケーション

フォトダイオード・プリアンプ 精密な高ゲイン・アンプ 高ゲイン、高帯域幅の複合アンプ

概要

AD8067 Fast FETTMアンプは、FET入力の電圧帰還型アンプで、 広い帯域幅 (G = +10で54MHz) と高いスルーレート (640V/ μ s)を提供します。AD8067は、当社独自の誘電体絶縁 された高速相補型バイポーラ (XFCB) プロセスを採用、高速 かつ低消費電力の高性能なFET入力アンプを実現します。

AD8067は、高速フォトダイオード・プリアンプなど、高速性 と低入力バイアス電流を必要とするアプリケーション用に設計 されています。フォトダイオード・アプリケーションに求めら れる条件に合うようにレーザー・トリミングしたAD8067は、 優れたDC電圧オフセット(最大1.0mV)とドリフト(最大 15μV/℃)を備えています。

接続図



FET入力バイアス電流(最大5pA)と低電圧ノイズ(6.6nV/ √Hz)も、精密アプリケーションでの利用に適した特長です。 AD8067の広い電源電圧範囲(5~24V)とレールtoレール出力 によって、広いダイナミックレンジと低い歪みが必要とされる さまざまなアプリケーションに最適のデバイスとなっていま す。

AD8067は、わずか6.5mAの電源電流しか消費しませんが、 30mAの負荷電流を供給し、100pFの容量性負荷を駆動するこ とができます。SOT-23-5パッケージを採用し、-40~+85℃ の工業用温度範囲で動作するよう設計されています。



アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の 利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いま せん。また、アナログ・デバイセズ社の特許または特許の権利の使用を暗示的または明示的に許諾するもので もありません。 ※日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。

REV.0

本 社/〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03(5402)8200

大阪営業所/〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06(6350)6868(代)

アナログ・デバイセズ株式会社

目次

AD8067 — ±5V用の仕様4
AD8067 — +5V用の仕様5
AD8067―±12V用の仕様6
絶対最大定格7
最大消費電力7
代表的な性能特性8
テスト回路13
動作原理15
基本的な周波数応答15
広帯域動作のための抵抗の選択16
入/出力の過負荷現象17

表

表I. R _G とR _F の推奨値		15
---	--	----

入力保護18
容量性負荷の駆動18
レイアウト、接地、バイパスのポイント18
アプリケーション
広帯域フォトダイオード・プリアンプ
ゲイン8未満でAD8067を使用する場合
単電源動作
高ゲイン、高帯域幅の複合アンプ22
外形寸法
オーダー・ガイド24

改定履歴

リビジョン0:初期バージョン

目次 (続き)

_

N N	
図1.	接続図 (上面図)1
図2.	小信号周波数応答1
図3.	4層基板での最大消費電力と温度の関係7
図4.	さまざまなゲインに対する小信号周波数応答8
図5.	さまざまな電源に対する小信号周波数応答8
図6.	さまざまな電源に対する大信号周波数応答8
図7.	0.1dB平坦性の周波数応答8
図8.	さまざまなC _{LOAD} に対する小信号周波数応答8
図9.	さまざまな出力振幅に対する周波数応答8
図10.	さまざまなR _F に対する小信号周波数応答9
図11.	さまざまな負荷に対する歪みと周波数の関係9
図12.	さまざまな振幅に対する歪みと周波数の関係9
図13.	オープンループ・ゲインと位相9
図14.	さまざまな電源に対する歪みと周波数の関係9
図15.	さまざまな負荷に対する歪みと出力振幅の関係9
図16.	小信号過渡応答、5V電源10
図17.	出力オーバードライブ回復10
図18.	長期セトリング時間10
図19.	小信号過渡応答、±5V電源10
図20.	大信号過渡応答10
図21.	0.1%のセトリング時間10
図22.	入力バイアス電流と温度11
図23.	入力オフセット電圧のヒストグラム11
図24.	電圧ノイズ11
図25.	入力バイアス電流とコモン・モード電圧11
図26.	入力オフセット電圧とコモン・モード電圧11
図27.	CMRRと周波数11
図28.	出力インピーダンスと周波数12
図29.	出力飽和電圧と出力負荷電流12
図30.	PSRRと周波数12
図31.	さまざまな電源電圧に対する静止電流と温度の関係12

図32.	出力飽和電圧と温度	12
図33.	さまざまな電源に対する	
	オープンループ・ゲインと負荷電流	12
図34.	標準のテスト回路	13
図35.	オープンループ・ゲインのテスト回路	13
図36.	容量性負荷のテスト回路	13
図37.	CMRRのテスト回路	14
図38.	正PSRRのテスト回路	14
図39.	出力インピーダンスのテスト回路	14
図40.	非反転ゲイン構成	15
図41.	オープンループ周波数応答	15
図42.	反転ゲイン構成	15
図43.	入力容量と基板容量	16
図44.	オペアンプのDC誤差源	17
図45.	簡略化した入力回路図	17
図46.	電流制限抵抗	18
図47.	ガード・リングの構成	18
図48.	ガード・リングのレイアウト、SOT-23-5	18
図49.	広帯域フォトダイオード・プリアンプ	20
図50.	フォトダイオードの電圧ノイズ寄与	20
図51.	フォトダイオード・プリアンプ	21
図52.	フォトダイオード・プリアンプの周波数応答	21
図53.	フォトダイオード・プリアンプのパルス応答	21
図54.	ゲインが2未満の回路図	21
図55.	ゲイン2のパルス応答	22
図56.	単電源動作の回路図	22
図57.	AD8067/AD8009複合アンプ	23
図58.	同複合アンプのゲイン帯域幅応答	23
図59.	同複合アンプの大信号応答	23
図60.	同複合アンプの小信号応答	23

AD8067 — 土5V用の仕様 $V_s=\pm 5V$ (特に指定のない限り、T_A=+25°、G=+10、 $R_F=R_L=1k\Omega$)

パラメータ	条件	最小	標準	最大	単位
ダイナミック性能 	V _o =0.2Vp-p	39	54		MHz
平坦性0.1dBでの帯域幅 出力オーバードライブ回復時間(正/負)	$V_0 = 2Vp-p$ $V_0 = 0.2Vp-p$ $V_1 = \pm 0.6V$		54 8 115/190		MHZ MHZ ns
スルーレート 0.1%までのセトリング時間	$V_0 = 5Vステップ$ $V_0 = 5Vステップ$	500	640 27		V/µs ns
スプリアス・フリー・ ダイナミックレンジ(SFDR)	$f_c = 1$ MHz, 2Vp-p $f_c = 1$ MHz, 8Vp-p		95 84		dBc dBc
	$f_c = 5MHz$, 2Vp-p $f_c = 1MHz$, 2Vp-p, $R_c = 1500$		82 72		dBc
入力電圧ノイズ	f = 10 kHz		6.6		nV/√Hz
入力電流ノイズ	f=10kHz		0.6		fA/\sqrt{Hz}
DC性能					
入力オフセット電圧			0.2	1.0	mV
入力オフセット電圧ドリフト			1	15	µV/℃
入力バイアス電流			0.6	5	pA
	$T_{MIN} \sim T_{MAX}$		25		pA
人力オノセット電流	T T		0.2	1	pA
オープンループ・ゲイン	$V_{O} = \pm 3V$	103	1 119		pA dB
入力特性					
コモン・モード入力インピーダンス			1000 1.5		GΩ∥pF
差動入力インピーダンス			1000 2.5		GΩ∥pF
入力コモン・モード電圧範囲		-5.0	10.5	2.0	V
コモン・モード除去比(CMRR)	$V_{CM} = -1 \sim +1V$	-85	-106		dB
出力特性					
出力電圧振幅	$R_L = 1k\Omega$	$-4.86 \sim +4.83$	$-4.92 \sim +4.92$		V
	$R_L = 150\Omega$		$-4.67 \sim +4.72$		V .
出刀電流	SFDR > 60 dBc, $f = 1 MHz$		30		mA
因給電流			105		mA E
谷里 江 只 何 恥 期	JU%A -//- ジュート		120		рг
電源		_			
動作範囲		5	<i></i>	24	V .
靜止電流 電源於土比(PCPP)		00	0.5	6.8	mA
电源际去比(PSKR)		-90	-109		dВ

AD8067 — +5V用の仕様 $V_s = +5V$ (特に指定のない限り、 $T_A = +25$ °、G=+10、 $R_F = R_L = 1 k_\Omega$)

パラメータ	条件	最小	標準	最大	単位
-3dB带域幅	$V_0 = 0.2 V_p - p$	36	54		MHz
	$V_0 = 2V_{p-p}$		54		MHz
平坦性0.1dBでの帯域幅	$V_0 = 0.2 \text{Vp-p}$		8		MHz
出力オーバードライブ回復時間(正/負)	$V_{I} = +0.6V$		150/200		ns
スルーレート	$V_0 = 3V \lambda \overline{\tau} \vee \mathcal{T}$	390	490		V/µs
0.1%までのセトリング時間	$V_0=2Vステップ$		25		ns
スプリアス・フリー・	f _c =1MHz, 2Vp-p		86		dBc
ダイナミックレンジ(SFDR)	f _c =1MHz, 4Vp-p		74		dBc
	f _c =5MHz、2Vp-p		60		dBc
	$f_{\rm C}=1$ MHz, 2Vp-p, $R_{\rm L}=150\Omega$		72		dBc
人力電圧ノイス	f = 10 kHz		6.6		nV/√Hz
人力電流ノイス	f=10kHz		0.6		tA/√Hz
DC性能					
入力オフセット電圧			0.2	1.0	mV
入力オフセット電圧ドリフト			1	15	μV/°C
人刀パイアス電流	ТТ		0.5	5	pA
入力オフセット雪法	$\Gamma_{\rm MIN} \sim \Gamma_{\rm MAX}$		23	1	pA nA
八月オノモノト电流	T.m.~T		0.1	1	pA nA
オープンループ・ゲイン	$V_0 = 0.5 \sim 4.5 V$	100	117		dB
コモン・モード入力インピーダンス			1000 2.3		GΩ∥pF
差動入力インピーダンス			1000 2.5		GΩ∥pF
入力コモン・モード電圧範囲		0		2.0	V
コモン・モード除去比(CMRR)	$V_{CM} = 0.5 \sim 1.5 V$	-81	-98		dB
出力電圧振幅	$R_{\rm L} = 1 k \Omega$	0.07~4.89	$0.03 \sim 4.94$		V
	$R_{\rm L} = 150\Omega$		$0.08 {\sim} 4.83$		V
出力電流	SFDR>60dBc, f=1MHz		22		mA
短絡電流			95		mA
容量性負荷駆動	30%オーバーシュート		120		pF
電源					
動作範囲		5		24	V
静止電流			6.4	6.7	mA
電源除去比(PSRR)		-87	-103		dB

AD8067 — 土12V用の仕様 $V_{s}=\pm 12V$ (特に指定のない限り、 $T_{A}=+25$ °、G=+10、 $R_{F}=R_{L}=1k\Omega$)

パラメータ	条件	最小	標準	最大	単位
-3dB帯域幅	V _o =0.2Vp-p	39	54		MHz
	V _o =2Vp-p		53		MHz
平坦性0.1dBでの帯域幅	V _o =0.2Vp-p		8		MHz
出力オーバードライブ回復時間(正/負)	$V_I = \pm 1.5 V$		75/180		ns
スルーレート	$V_0 = 5V$ ステップ	500	640		V/µs
0.1%までのセトリング時間	$V_0 = 5V $ ステップ		27		ns
ノイズ/歪み性能					
スプリアス・フリー・	f _c =1MHz、2Vp-p		92		dBc
ダイナミックレンジ(SFDR)	f _C =1MHz、20Vp-p		84		dBc
	f _c =5MHz、2Vp-p		74		dBc
	$f_C = 1MHz$, $2Vp-p$, $R_L = 150\Omega$		72		dBc
入力電圧ノイズ	f=10kHz		6.6		nV/\sqrt{Hz}
入力電流ノイズ	f=10kHz		0.6		fA/√Hz
DC性能					
入力オフセット電圧			0.2	1.0	mV
入力オフセット電圧ドリフト			1	15	µV/℃
入力バイアス電流			1.0	5	pА
	$T_{MIN} \sim T_{MAX}$		25		pА
入力オフセット電流			0.2	1	pА
	$T_{MIN} \sim T_{MAX}$				pА
オープンループ・ゲイン	$V_0 = \pm 10V$	107	119		dB
入力特性					
コモン・モード入力インピーダンス			1000 1.5		GΩ∥pF
差動入力インピーダンス			1000 2.5		GΩ∥pF
入力コモン・モード電圧範囲		-12.0		9.0	V
コモン・モード除去比 (CMRR)	$V_{CM} = -1 \sim +1V$	-89	-108		dB
出力特性					
出力電圧振幅	$R_L = 1k\Omega$	$-11.70 \sim +11.70$	$-11.85 \sim +11.84$		V
	$R_{L}=500\Omega$		$-11.31 \sim +11.73$		V
出力電流	SFDR>60dBc, f=1MHz		26		mA
短絡電流			125		mA
容量性負荷駆動	30%オーバーシュート		120		pF
電源					
動作範囲		5		24	V
静止電流			6.6	7.0	mA
電源除去比(PSRR)		-86	-97		dB

絶対最大定格

電源電圧
消費電力図3を参照
コモン・モード入力電圧 V_{EE} -0.5V \sim V _{CC} +0.5V
差動入力電圧1.8V
保存温度65~+125℃
動作温度範囲40~+85℃
ピン温度範囲 (ハンダ付け10秒)
接合温度
上記の絶対最大定格リストを超えるストレスを加えると、デバイスに永久的な損傷
を与えることがあります。この定格はストレス定格のみを規定するものであり、こ
れらの規定値あるいはこの仕様書の動作セクションに記載した規定値を超える条件
で、デバイスが機能的に動作することを意味するものではありません。長期間にわ
たって絶対最大定格条件で放置すると、デバイスの信頼性に影響を与えるおそれが
あります。

最大消費電力

AD8067パッケージにおける安全な最大消費電力は、動作に 伴ってチップ上の接合温度(T_J)が上昇することによって制約 を受けます。ガラス転移温度である約150℃になると、プラス チックの特性が変化します。この温度限界を一時的にでも超え ると、パッケージがチップに及ぼすストレスが変化して、 AD8067のパラメータ性能が永久的に変化してしまうことがあ ります。175℃の接合温度を長時間にわたって超過した場合に は、シリコン・デバイスが変化して、障害が生じることがあり ます。

パッケージが消費する電力 (P_D) は、静止消費電力と、負荷の 駆動によってパッケージ内で消費される電力との合計です。静 止電力は、電源ピン間の電圧 (V_S) に静止電流 (I_S) を乗算し た値です。負荷 (R_L) の基準を電源電圧の半分と想定すると、 合計駆動電力は $V_S/2 \times I_{OUT}$ になり、その一部はパッケージ内や 負荷で消費 $(V_{OUT} \times I_{OUT})$ されます。合計駆動電力と負荷電力 との差が、パッケージで消費する駆動電力です。RMS出力電圧 を考慮してください。

$$P_D = (V_S \times I_S) + \left(\frac{V_S}{2} \times \frac{V_{OUT}}{R_L}\right) - \frac{V_{OUT}^2}{R_L}$$

単電源動作のように R_L が V_s を基準にする場合は、合計駆動電力 は $V_s \times I_{out}$ です。

RMSの信号レベルが不定の場合には、最悪の条件を考えます。 電源電圧の半分を基準とする R_L に対して $V_{our}=V_S/4$ の場合、次のようになります。

$$P_D = (V_S \times I_S) + \frac{(V_S/4)^2}{R_L}$$

 R_L が V_s を基準にする単電源動作では、最悪の条件は $V_{our} = V_s/2$ の場合です。

空気流によって放熱の効果が増大すると、 θ_{JA} が減少します。さらに、メタル・パターン、スルー・ホール、グラウンド、電源プレーンからパッケージのピンに直接触れる金属が多いと、 θ_{JA} が減ります。

図3に、JEDEC規格の4層基板に搭載したSOT-23-5(180℃/W) パッケージに関して、パッケージの最大安全消費電力と周囲温 度の関係を示します。 θ_{1a} の値は近似値です。

温度が10℃上昇するごとに、I_Bはおよそ2倍になります(図22 を参照)。



代表的な性能特性



デフォルト条件V_s=±5V(特に指定のない限り、 T_A =+25°、G=+10、 R_L = R_F =1k Ω)









80

80

35

40

- 12 -

テスト回路



図34. 標準のテスト回路



図35. オープンループ・ゲインのテスト回路



図36. 容量性負荷のテスト回路



図37. CMRRのテスト回路



図38. 正PSRRのテスト回路



図39. 出力インピーダンスのテスト回路

動作原理

AD8067は、高性能JFET入力段とアナログ・デバイセズの誘電 体絶縁された高速相補型バイポーラ (XFCB) プロセスBJTを 組み合わせた、ローノイズ、広帯域の電圧帰還型オペアンプで、 5~24Vの電源電圧範囲で動作します。特許取得済みのレールto レール出力段によって、30mAのソース電流またはシンク電流 を供給しながら、電源レールの0.25V以内まで駆動できます。 Nチャンネル・デバイスで構成されるJFET入力のコモン・モー ド入力範囲は負電源レールから、正電源-3Vまで対応します。 さらに、電源内の入力電圧であれば、位相反転現象をおこしま せん。

ローノイズ、DC精度、高帯域幅を兼ね備えたAD8067は、広帯 域で、入力インピーダンスがきわめて高く、高ゲイン・バッ ファのアプリケーションに最適です。また、フォトダイオー ド・インターフェースなど、きわめて低い入力電流と優れた DC精度が必要な広帯域トランスインピーダンス・アプリケー ションにも適しています。

基本的な周波数応答

AD8067の代表的なオープンループ応答(図41を参照)に は、+10のゲインで60°の位相余裕があります。図40と図42に、 非反転と反転の電圧ゲイン・アプリケーション用の代表的な構 成を示します。

基本的な非反転ゲイン構成のクローズド・ループ周波数応答 は、次の式を使用して概算することができます。

クローズド・ループー3dB周波数=(*GBP*)×
$$\frac{R_G}{(R_F+R_G)}$$

DCゲイン= $\frac{R_F}{R_G}$ +1

GBP (Gain Bandwidth Product) はアンプのゲイン帯域幅積で す。AD8067の代表的なGBPは300MHzです。R_GとR_Fの推奨値 については、表Iを参照してください。





図41. オープンループ周波数応答

この帯域幅の式は、アプリケーションの位相余裕が90°に近づ いたときに成立します。これは高ゲインの構成になります。 G=+10のバッファで使用するAD8067の帯域幅は54MHzで、 クローズド・ループの-3dBの周波数の式で予測される30MHz よりもかなり高速になります。帯域幅がこのように広がるのは、 位相余裕が90°ではなく60°になるためです。図4に示すよう に、+10より低いゲインではピーキングの量が増加します。 +7未満のゲインの場合には、ユニティ・ゲイン帯域幅 145MHzの安定したユニティ・ゲインを有するJFET入力オペア ンプのAD8065を使用します。ゲイン2でAD8067を使用する場 合は、アプリケーションのセクションを参照してください。

表I. R_GとR_Fの推奨値

ゲイン	$R_{G}(\Omega)$	$R_{F}~(k\Omega)$	BW (MHz)
10	110	1	54
20	49.9	1	15
50	20	1	6
100	10	1	3

抵抗は、入手性を考慮して、1%の標準値抵抗を使用しているため、ゲインに多少の エラーが生じる場合があります。



最高の性能を得るには、R_X = (R_S + R_G) || R_Fに設定します

図42. 反転ゲイン構成

反転電圧ゲインのアプリケーションでは、入力信号のソース・ インピーダンスを考慮する必要があります。これによって、ア プリケーションのノイズ・ゲインと見掛けのクローズド・ルー プ・ゲインが設定されることになります。反転アプリケーショ ンの基本的な周波数を表す式は次のようになります。

クローズド・ループー3dB周波数=(*GBP*)×
$$\frac{R_G+R_S}{R_F+R_G+R_S}$$

DCゲイン=
$$\frac{R_F}{R_G + R_S}$$

GBPはアンプのゲイン帯域幅積、Rsは信号源抵抗です。

反転構成のノイズ・ゲイン=
$$\frac{R_F + R_G + R_S}{R_G + R_S}$$

安定性のために、反転アプリケーションのノイズ・ゲインを6 より大きくすることが大切です。インバータを駆動している信 号源として別のアンプを使用している場合は、AD8067の期待 されるクローズド・ループ帯域幅の周波数スパン全体で、駆動 アンプの出力インピーダンスが低くなるようにしてください。

広帯域動作のための抵抗の選択

電圧帰還型アンプでは、広範な抵抗値を使用してゲインを設定 します。アプリケーションのフィードバック・ネットワークを 正しく設計するには、以下の点を考慮する必要があります。

- アンプの入力端子での抵抗とアンプの入力容量によって形成 されるポール
- ・ソース・インピーダンスの不整合の影響
- ・抵抗値がアプリケーションの出力電圧ノイズに及ぼす影響
- ・アンプの負荷効果

AD8067には、1.5pFのコモン・モード入力容量 (C_{M}) と、 2.5pFの差動入力容量 (C_{D}) があります。これを図43に示しま す。非反転バッファの正入力を駆動するソース・インピーダン スが、主としてアンプのコモン・モード入力容量と、基板のレ イアウトに基づく寄生容量 (C_{PAR}) によってポールを形成しま す。これによって、獲得可能な帯域幅が制限されます。G=+10のバッファでは、ソース・インピーダンス>1kΩで帯域幅の 制限が明白になります。



図43. 入力容量と基板容量

アンプの負入力 (\mathbf{R}_{c} || \mathbf{R}_{r}) に見られるソース・インピーダンス とアンプの差動入力容量、コモン・モード入力容量、基板の寄 生容量の合計によって、帰還ループ応答にポールが生じます。 これによってループの位相余裕が減少し、安定性の問題(つま り、応答において許容できないピーキングとリンギング)が生 じることがあります。この問題を回避するには、すべての広帯 域電圧ゲイン・アプリケーションで、AD8067の負入力での抵 抗を200Ω未満に保持することをお勧めします。

広帯域電圧ゲイン・アプリケーションでは、AD8067の入力で インピーダンスを整合させることもお勧めします。これによっ て、セトリング時間と歪み性能を大幅に低下させる、非線形の コモン・モード容量の影響を最小限に抑えます。

AD8067の入力電圧ノイズは6.6nV/√Hzという低い値です。入 力端子に500Ωを超えるソース抵抗があると、アプリケーショ ンの見掛けの入力換算(RTI)電圧ノイズが大幅に増えます。

アンプは、負荷だけではなく、そのフィードバック・ネット ワークにも出力電流を供給する必要があります。たとえば、図 40のアンプに供給される負荷抵抗は $R_{LOAD}||(R_F+R_G)$ です。 $100\Omega OR_{LOAD}$ 、 $1k\Omega OR_F$ 、 $100\Omega OR_G$ で、アンプはおよそ92 Ω の合計負荷抵抗を駆動します。これは、 R_F の値が減少するにつ れて問題になります。AD8067は、30mAの低歪み出力電流を 提供するよう定格されています。出力駆動条件が厳しくなると デバイスの消費電力も増大するため、この点も考慮してください。

DC誤差の計算

図44に、電圧帰還型アンプに関連する主なDC誤差を示します。 反転構成にも非反転構成にも、次の式が成立します。

$$V_{os}$$
による出力電圧誤差= $V_{os}\left(\frac{R_G + R_F}{R_G}\right)$

$$I_B$$
による出力電圧誤差= I_{B+} × $R_S\left(\frac{R_F+R_G}{R_G}\right)$ - I_{B-} × R_F

合計誤差は、この2つの合計となります。

次の式で合計 V_{os} をモデル化して、DCコモン・モードと電源の 効果を追加できます。

$$V_{OS}(tot) = V_{OS}(nom) + \frac{\Delta V_S}{PSR} + \frac{\Delta V_{CM}}{CMR}$$

 $V_{os}(nom)$ は、公称条件で規定されたオフセット電圧です(最大1mV)。 ΔV_s は、公称条件からの電源電圧の変化です。PSRは電源除去比です(最小90dB)。 ΔV_{CM} は、公称のテスト条件からのコモン・モード電圧の変化です。CMRはコモン・モード除去です(AD8067では最小85dB)。



図44. オペアンプのDC誤差源

入/出力の過負荷時の現象

図45に、AD8067入力段の簡略化した回路図を示します。ここでは、カスコードされたNチャンネルJFET入力ペア、ESDやその他の保護ダイオード、位相反転現象を防止する補助NPN入力段が示されています。

アンプへのコモン・モード入力電圧が正電源の約3V以内に駆動 されると、入力JFETのバイアス電流がオフになり、NPNペア のバイアスがオンになって、アンプの制御を引き継ぎます。こ こで、NPN差動ペアがアンプのオフセットを設定し、入力バイ アス電流が数十µAの範囲になります。この現象を図25と図26 に示します。通常の動作を再開するのは、コモン・モード電圧 が正電源スレッショールドから3V下になったときです。

出力トランジスタには、出力がオーバードライブされたときに、 その飽和の程度を制限する回路があります。これによって、出 力回復時間を短縮します。図17に、G=+10のバッファとして 使用するAD8067の出力回復時間のプロットを示します。



図45. 簡略化した入力回路図

入力保護

AD8067の入力は、入力端子間にそれぞれ配置したダイオード や、電源のESDダイオードによって保護されています。これに より、入力段はピコ・アンペアの入力電流となり、劣化を生じ ることなく2kVのESD(人体モデル)に耐えられるようにして います。

保護デバイスによる消費電力が大きくなりすぎると、アンプの 破壊や性能の低下を招きます。差動電圧が0.7Vより大きくなる と、入力電流はおよそ($|V_+ - V_-| - 0.7V$)/($R_l + R_G$)になります。 ここで、 $R_l \ge R_G$ は抵抗です(図46を参照)。入力電圧が正電源 を超える場合、入力電流はおよそ($V_l - V_{CC} - 0.7V$)/ R_l になり、 負電源を超える場合、およそ($V_l - V_{EE} + 0.7V$)/ R_l になります。こ れらの条件のいずれについても、入力電流を50mA以下に制限 するように R_l の値を選択してください。



図46. 電流制限抵抗

容量性負荷の駆動

アンプの出力インピーダンスが有限であるために、容量性負荷 によってアンプのループ応答にポールを生じます。このために、 応答に過剰なピーキングとリンギングが発生することがありま す。ゲインが+10のAD8067なら、過剰なピーキングを発生す ることなく30pFまでの容量性負荷を処理します(図8を参照)。 これより大きな容量性負荷の駆動が必要な場合には、負荷と直 列に小さな抵抗を挿入することを考えてください(最初は 24.9Ωをお勧めします)。容量性負荷の駆動能力は、アンプのゲ インが増加するにつれて増大します。

レイアウト、接地、バイパスのポイント

レイアウト

入力バイアス電流がきわめて低いアンプ・アプリケーションで は、浮遊リーク電流経路を最小限にする必要があります。アン プ入力と周辺のパターンとの間に電圧差があると、PCBを通じ てリーク経路が生じます。アンプの入力に、グラウンドまでの 100GΩと1V信号が存在するとします。結果として生じるリー ク電流は10pAです。これは、アンプの入力バイアス電流の10 倍です。PCBレイアウトの不良、汚れ、基板材料によって大き なリーク電流が生じることもあります。基板上によくある汚染 物質としては、皮膚の油脂、水分、ハンダ用フラックス、洗浄 剤があります。AD8067の低入力バイアス電流をフルに活用す るには、基板を十分にきれいにし、基板表面に汚染物質がない ようにする必要があります。

リーク経路を大幅に減らすために、入力の周辺にガード・リン グ/シールドを使用してください。入力ピンを囲むガード・リ ングは、入力信号と同じ電位に駆動されるため、ピン間の電位 差を減らします。ガード・リングの効果を十分に発揮させるに は、比較的低いインピーダンス・ソースで駆動するほか、多層 基板を使用して入力ピンの全側面、上、下を完全に囲む必要が あります(図47を参照)。SOT-23-5パッケージの場合、リーク 経路を最小限にするのは難しくなります。ピンの間隔が非常に 狭いため、ガード・リングを設計するときには特に注意する必 要があります(ガード・リングの推奨レイアウトについては図 48を参照)。



図47. ガード・リングの構成



図48. ガード・リングのレイアウト、SOT-23-5

接地

密度を高くして実装した高速の基板でグランド・ループと寄生 インダクタンスを最小限に抑えるには、グランド・プレーン層 が重要です。高速回路設計の実装では、回路内のどこに電流が 流れるかを把握しておくことが重要です。電流経路の長さは、 寄生インダクタンスの大きさに正比例するため、その経路の高 周波数インピーダンスにも正比例することになります。グラン ド・リターンの経路のインダクタンス成分に流れる高速に変化 する電流によって、望ましくないノイズとリンギングが発生し ます。

高周波数バイパス・コンデンサのリード長が重要です。バイパ ス・グランド経路内の寄生インダクタンスが、バイパス・コン デンサから生じる低インピーダンスに逆らって作用します。グ ランドだけでなく電源からも負荷電流が流れるため、バイパ ス・コンデンサのグランドと物理的に同じ長さの位置に負荷を 配置する必要があります。低周波数での効果を目的とした大き な値のコンデンサの場合は、電流のリターンパスの長さはあま り重要ではありません。

電源のバイパス

電源ピンは実際には入力であるため、これらの入力には、ク リーンでローノイズのDC電圧源を用いるよう注意してくださ い。バイパス・コンデンサには2つの機能があります。

- 不要な周波数に対して電源入力からグランドまで低イン ピーダンスの経路にして、電源ラインに対するノイズの影響を減らします。
- 局部的に電荷蓄積を行います。このためには、通常大きな 電解コンデンサを使用します。

すべての周波数でバイパス・インピーダンスを最小限に抑える デカップリング方式に設計します。グランドに対してコンデン サを並列に入れて実現します。上質のセラミック・チップ・コ ンデンサ(X7RまたはNPO)を使用し、必ずアンプ・パッケー ジの近くに入れます。0.1µFのセラミックと10µFの電解との並 列組み合わせによって、不要ノイズを広範囲に除去することが できます。高周波数のバイパスでは、10µFコンデンサはそれほ ど重要ではありません。ほとんどの場合、電源ラインごとに1 個で十分です。 **アプリケーション** 広帯域フォトダイオード・プリアンプ



図49. 広帯域フォトダイオード・プリアンプ

図49に、フォトダイオードを用いたI/Vコンバータ例を示しま す。

基本伝達関数は次のとおりです。

$$V_{OUT} = \frac{I_{PHOTO} \times R_F}{1 + {}_{\mathrm{s}}C_F R_F}$$

ここで、 I_{PHOTO} はフォトダイオードの出力電流で、 $R_F \ge C_F$ の並列組み合わせによって信号の帯域幅を設定します。

このプリアンプで実現可能な安定帯域幅は、 R_F 、アンプのゲイン帯域幅積、 C_S にアンプの入力容量を含めたアンプの加算接合部における全容量との関数です。 R_F と合計容量によってアンプのループ伝達内にポールが生じ、ピーキングや不安定性をもたらすことがあります。 C_F を追加すると、ループ伝達内にゼロが生じ、ポールの影響を相殺し、信号帯域幅を減少させます。 45°の位相余裕 ($f_{(45)}$)をもたらす信号帯域幅は、次の式で表されます。

$$f_{(45)} = \sqrt{\frac{GBP}{2\pi \times R_F \times C_S}}$$

GBPはゲイン帯域幅積、R_Fはフィードバック抵抗、C_sはアンプの加算接合部における全容量です(アンプ+フォトダイオード+基板の寄生容量)。

 $f_{(45)}$ を生成する C_F の値は、次の式で表すことができます。

$$C_F = \sqrt{\frac{C_S}{2\pi \times R_F \times GBP}}$$

この場合の周波数応答では、約2dBのピーキングと15%のオーバーシュートが見られます。 C_F を2倍にして帯域幅を半分にカットすると、約5%のオーバーシュートを持つ平坦な周波数応答になります。

図50に、周波数全体にわたるプリアンプの出力ノイズを示します。

表II. フォトダイオード・プリアンプのRMSノイズ寄与分

要因	式	RMS ノイズ (μV) ¹
$R_F \times 2$	$\sqrt{2 \times 4kT \times R_F \times f2 \times 1.57}$	152
Amp~f1	$V_{noise} imes \sqrt{f1}$	4.3
Amp(f2~f1)	$V_{noise} \times \sqrt{\frac{(C_{S} + C_{M} + C_{F} + 2C_{D})}{C_{F}}} \times \sqrt{f2 - f1}$	96
Amp(f2~)	$V_{noise} \times \frac{(C_{S} + C_{M} + C_{F} + 2C_{D})}{C_{F}} \times \sqrt{f3 \times 1.57}$	684
	RSS 合計	708

¹ R_F =50k Ω 、 C_S =0.67pF、 C_F =0.33pF、 C_M =1.5pF、 C_D =2.5pFでのRMSノイズ



図50. フォトダイオードの電圧ノイズ寄与

図51に、トランスインピーダンス・フォトダイオード・アンプ として構成されたAD8067を示します。JDS Uniphaseフォトダ イオード検出器と組み合わせて、アンプを使用します。図52に 示すように、このアンプの帯域幅は9.6MHzで、図50に示す設 計式で確認できます。



図52と図53に、プリアンプのテスト・データを示します。







図53. フォトダイオード・プリアンプのパルス応答

ゲイン8未満でAD8067を使用する場合

位相補正のないアンプを安定させるためには、一般に、信号ゲ インにかかわらず、ノイズ・ゲインを増やす方法が用いられま す。アンプのノイズ・ゲインを少なくとも推奨最小信号ゲイン の8に設定すれば、AD8067を8未満の信号ゲインでも使用する ことができます(図54を参照)。

非反転アンプ用の信号とノイズ・ゲインの式は、以下のとおり です。

信号ゲイン=1+
$$\frac{R3}{R1}$$

マイズ・ゲイン=1+ $\frac{R3}{R1}$

抵抗R2を追加すると、下に示すように、ノイズ・ゲインの式が 変化しますが、信号ゲインの式は変わりません。



図54. ゲインが2未満の回路図

この方法で、8未満のゲイン構成の設計でAD8067を使用できま す。このタイプの補償の欠点は、ノイズ・ゲインの値によって、 入力ノイズとオフセット電圧も増幅されてしまうことです。そ のほか、歪み性能も低下します。容量性負荷を駆動するときの 過剰なオーバーシュートとリンギングを回避するため、小さな 直列抵抗によってAD8067をバッファリングしてください。こ こでは、51Ωの抵抗を使用しています。



単電源動作

AD8067は、NチャンネルJFET入力段とレールtoレール出力段 を備えているため、低電圧の単電源アプリケーションに特に適 しています。AD8067は、5V電源に完全に対応した仕様になっ ています。単電源アプリケーションを成功させるには、アンプ の入/出力ヘッドルーム限界内に信号電圧を保持することが重 要です。入力段のヘッドルームは、5V電源で1.7V(最小)ま で、入力範囲の中心は0.85Vです。出力ヘッドルームのハード 制限は、出力飽和限界で決まります。この限界は、図29に示す ように、アンプがソースまたはシンクしている電流の量に依存 します。

グランドをリファレンスにした入力ネットワークによってオフ セット電圧が発生します。これによって、出力がDCリファレ ンス・ポイント(一般に電源電圧の半分)を中心に変動するこ とになります。アンプにどのくらいヘッドルームが必要か十分 に注意してください。この場合、正電源からの必要なヘッド ルームは3Vです。したがって、リファレンスに1.5Vを選択し、 入力では100mVの信号を使用できます。図56に、1.5Vのリ ファレンス電圧で5V電源動作で構成したAD8067を示します。 コンデンサC1とC5で信号をAC結合し、入/出力の帯域幅を決 定します。

$$V_{INPUT}$$
-3dB帯域幅= $\frac{1}{2\pi R1C1}$

$$V_{OUTPUT}$$
-3dB带域幅=12\pi R_{L}C5

抵抗R2とR3で、出力信号の変化の中心となる1.5Vの出力バイ アス・ポイントに設定します。リファレンス電圧に優れたAC グランドを提供するには、十分なバイパス処理が大切です。一 般に、リファレンス・ネットワーク(R2、R3、C2)の帯域幅 を入力帯域幅の10分の1にします。これによって、入力帯域幅 より下の周波数がリファレンス・ネットワークを通ってアンプ に入って来ないようになります。 リファレンス・ネットワーク

$$V_{+REF}$$
-3dB帯域幅= $\frac{1}{2\pi (R2 \parallel R3) C2}$

抵抗R4とR1で、ゲインを設定します。この場合、10の反転ゲ インを選択しています。このアプリケーションでは、入/出力 帯域幅を約10Hzに設定し、リファレンス・ネットワークは約 1Hz、入/出力帯域幅の10分の1に設定してあります。



高ゲイン、高帯域幅の複合アンプ

複合アンプの利点は、通常のシングル・アンプでは両立しない 主要パラメータを組み合わせることができることです。たとえ ば、大部分の精密アンプには優れたDC特性がありますが、高 速のAC特性を欠いています。複合アンプでは、両方のアンプ の最も良い面を合わせ、シングル・オペアンプより優れた性能 を実現します。AD8067とAD8009は複合アンプ回路に非常に 適しており、DC精度とともに高ゲインと高帯域幅を実現しま す。回路は、約20mAの動作電流で±5V電源から動作します。 この複合アンプは、約40dBのゲインで、<1pAの入力電流、 6.1GHzのゲイン帯域幅積、630V/µsのスルーレートを実現しま す。



図57. AD8067/AD8009複合アンプ、 A_v=100、GBWP=6.1GHz

この複合アンプは100のゲインで設定されています。全体のゲ インは、次の式で設定できます。

$$\frac{V_o}{V_I} = \frac{R2}{R1} + 1$$

出力段は+10のゲインに設定します。したがって、AD8067の 実効ゲインは+10になり、55MHzを超える帯域幅を維持でき ます。

この回路はさまざまなゲイン値に合わせて調整できます。比率 をほぼ同じにすれば、帯域幅をきちんと維持できます。基板の レイアウトによっては、出力でのリンギングを減らすためにコ ンデンサC5が必要になります。図58、図59、図60に、ゲイン 帯域幅とパルス応答を示します。

この回路のレイアウトでは、フィードバック・パスの配線の仕 方と長さに注意してください。浮遊容量を最小限に抑えるため に、フィードバック・パスをできるだけ短くします。







図60. 同複合アンプの小信号応答

外形寸法

5ピン・プラスチック表面実装パッケージ[SOT-23] (RT-5)



注意

ESD(静電放電)の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静 電気が容易に蓄積され、検知されないまま放電されます。本製品は当社独自のESD保護回路を 内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、回復不能の損傷を生 じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切 な予防措置を講じることをお勧めします。



モデル	温度範囲	パッケージ	パッケージ外形	ブランド・コード
AD8067ART-REEL	$-40\sim+85$ °C	5ピンSOT-23	RT-5	HAB
AD8067ART-REEL7	$-40 \sim +85$ °C	5ピンSOT-23	RT-5	НАВ
AD8067ART-R2	−40~+85°C	5ピンSOT-23	RT-5	НАВ

オーダー・ガイド