

## AD7927

### 特長

高速スループット・レート : 200kSPS

$AV_{DD}$ 仕様 : 2.7~5.25V

低消費電力 :

3V電源、200kSPSで最大3.6mW

5V電源、200kSPSで最大7.5mW

シーケンサ付きの8入力（シングルエンド）

広入力帯域幅:

50kHzの入力周波数で最小70dBのS/N比

柔軟な電力／シリアル・クロック速度管理

パイプライン遅延なし

高速シリアル・インターフェース

SPI<sup>TM</sup>/QSPI<sup>TM</sup>/MICROWIRE<sup>TM</sup>/DSPコンパチブル

シャットダウン・モード : 最大0.5μA

20ピンTSSOPパッケージ

### 概要

AD7927は、12ビット、高速、低消費電力、8チャンネルの逐次比較型ADCです。2.7~5.25Vの単電源で動作し、スループット・レートは最大200kSPSになります。AD7927の持つローノイズ、広帯域幅のトラック・アンド・ホールド・アンプは、8MHzを超える入力周波数を処理できます。


$\overline{CS}$ とシリアル・クロック信号を使用して変換プロセスとデータ・アクイジョンを制御するため、マイクロプロセッサやDSPと容易にインターフェースをとることができます。 $\overline{CS}$ の立ち下がりエッジで入力信号をサンプリングし、変換もこの時点で開始します。AD7927に関するパイプライン遅延はありません。

AD7927では、最大スループット・レートで消費電力を非常に低く抑えるために、高度な設計技法を使用しています。最大スループット・レートにおける消費電力は、3V電源で最大1.2mA、5V電源で最大1.5mAです。

AD7927では、コントロール・レジスタの設定でアナログ入力範囲を選択し、0V~REF<sub>IN</sub>または0V~2×REF<sub>IN</sub>にすることができ、ストレート・バイナリまたは2の補数出力コーディングが可能です。AD7927には、チャンネル・シーケンサ付きの4つのシングルエンド・アナログ入力があり、連続的に変換するチャンネルを事前にプログラム選択できます。

AD7927での変換時間は、SCLK周波数によって決定されます。これは、SCLK周波数が変換を制御するマスター・クロックとしても使用されるためです。変換時間は、20MHzのSCLKでわずか800nsになります。

### 機能ブロック図



### 製品のハイライト

#### 1. 低消費電力で高スループット

AD7927は、最大200kSPSのスループット・レートを提供します。3V電源での最大スループット・レートで、AD7927の最大消費電力はわずか3.6mWです。

#### 2. チャンネル・シーケンサ付きの8つのシングルエンド入力

ADCが反復して変換する、チャンネル・シーケンスを選択できます。

#### 3. V<sub>DRIVE</sub>機能による单電源動作

AD7927は、2.7~5.25Vの单電源で動作します。V<sub>DRIVE</sub>機能によって、AV<sub>DD</sub>とは無関係に、シリアル・インターフェースを3Vまたは5Vのプロセッサ・システムに直接接続できます。

#### 4. 柔軟な電力／シリアル・クロック速度管理

シリアル・クロックで変換レートが決まるため、シリアル・クロック速度を上げることによって、変換時間を短縮できます。低いスループット・レートで電力効率を最大にするために、さまざまなシャットダウン・モードもあります。フル・シャットダウンでの最大消費電流は0.5μAです。

#### 5. パイプライン遅延なし

AD7927は、標準的な逐次比較型ADCを備えており、 $\overline{CS}$ 入力の立ち下がりで変換を開始し、サンプリングのタイミングを正確に制御します。

# AD7927 — 仕様

(特に指定のない限り、 $AV_{DD}=V_{DRIVE}=2.7\sim5.25V$ 、 $REF_{IN}=2.5V$ 、 $f_{SCLK}=20MHz$ 、 $T_A=T_{MIN}\sim T_{MAX}$ )

パラメータ	Bバージョン <sup>1</sup>	単位	テスト条件／備考
ダイナミック性能			
信号対（ノイズ+歪み）（SINAD） <sup>2</sup>	70 69	dB (min) dB (min)	$f_{IN}=50kHz$ のサイン波、 $f_{SCLK}=20MHz$ 5Vの場合 3Vの場合。一般に70dB
S/N比（SNR） <sup>2</sup>	70	dB (min)	5Vの場合。一般に-84dB
全高調波歪み（THD） <sup>2</sup>	-77 -73	dB (max) dB (max)	3Vの場合。一般に-77dB 5Vの場合。一般に-86dB
ピーカ高調波またはスプリアス・ノイズ（SFDR） <sup>2</sup>	-78 -76	dB (max) dB (max)	3Vの場合。一般に-80dB $f_a=40.1kHz$ 、 $f_b=41.5kHz$
相互変調歪み（IMD） <sup>2</sup>			
2次項	-90	dB (typ)	
3次項	-90	dB (typ)	
アパー・チャ・遅延	10	ns (typ)	
アパー・チャ・ジッター	50	ps (typ)	
チャンネル間絶縁 <sup>2</sup>	-82	dB (typ)	$f_{IN}=400kHz$
フル・パワー帯域幅	8.2 1.6	MHz (typ) MHz (typ)	3dBの場合 0.1dBの場合
DC精度 <sup>2</sup>			
分解能	12	ビット	
積分非直線性	$\pm 1$	LSB (max)	12ビットまでノーミスコード保証
微分非直線性	$-0.9/+1.5$	LSB (max)	ストレート・バイナリの出力コーディング
0V～REF <sub>IN</sub> の入力範囲			一般に $\pm 0.5LSB$
オフセット誤差	$\pm 8$	LSB (max)	
オフセット誤差マッチング	$\pm 0.5$	LSB (max)	
ゲイン誤差	$\pm 1.5$	LSB (max)	
ゲイン誤差マッチング	$\pm 0.5$	LSB (max)	
0V～ $2\times REF_{IN}$ の入力範囲			2の補数出力コーディングでREF <sub>IN</sub> についてバイアスされた-REF <sub>IN</sub> ～+REF <sub>IN</sub>
正のゲイン誤差	$\pm 1.5$	LSB (max)	
正のゲイン誤差マッチング	$\pm 0.5$	LSB (max)	
ゼロ・コード誤差	$\pm 8$	LSB (max)	一般に $\pm 0.8LSB$
ゼロ・コード誤差マッチング	$\pm 0.5$	LSB (max)	
負のゲイン誤差	$\pm 1$	LSB (max)	
負のゲイン誤差マッチング	$\pm 0.5$	LSB (max)	
アナログ入力			
入力電圧範囲	0～REF <sub>IN</sub> 0～ $2\times REF_{IN}$	V V	RANGEビットを1に設定 RANGEビットを0に設定、 $AV_{DD}/V_{DRIVE}=4.75\sim5.25V$
DCリーク電流	$\pm 1$	$\mu A$ (max)	
入力容量	20	pF (typ)	$f_{SAMPLE}=200kSPS$
リファレンス入力			
REF <sub>IN</sub> 入力電圧	2.5	V	仕様性能を得るには $\pm 1\%$
DCリーク電流	$\pm 1$	$\mu A$ (max)	
REF <sub>IN</sub> 入力インピーダンス	36	k $\Omega$ (typ)	
ロジック入力			
ハイレベル入力電圧、V <sub>INH</sub>	$0.7\times V_{DRIVE}$	V (min)	
ローレベル入力電圧、V <sub>INL</sub>	$0.3\times V_{DRIVE}$	V (max)	
入力電流、I <sub>IN</sub>	$\pm 1$	$\mu A$ (max)	一般に10nA、V <sub>IN</sub> =0VまたはV <sub>DRIVE</sub>
入力容量、C <sub>IN</sub> <sup>3</sup>	10	pF (max)	
ロジック出力			
ハイレベル出力電圧、V <sub>OH</sub>	$V_{DRIVE}-0.2$	V (min)	$I_{SOURCE}=200\mu A$ 、 $AV_{DD}=2.7\sim5.25V$
ローレベル出力電圧、V <sub>OL</sub>	0.4	V (max)	$I_{SINK}=200\mu A$
フロー・ティング状態リーク電流	$\pm 1$	$\mu A$ (max)	
フロー・ティング状態出力容量 <sup>3</sup>	10	pF (max)	
出力コーディング	ストレート・バイナリ 2の補数		コーディング・ビットを1に設定 コーディング・ビットを0に設定

パラメータ	Bバージョン <sup>1</sup>	単位	テスト条件／備考
変換レート			
変換時間	800	ns (max)	20MHzのSCLKで16 SCLKサイクル
トラック・アンド・ホールド・アクイジション時間	300	ns (max)	サイン波入力
スループット・レート	300 200	ns (max) kSPS (max)	フルスケール・ステップ入力 シリアル・インターフェースのセクションを参照
電源条件			
AV <sub>DD</sub>	2.7/5.25	V (min/max)	
V <sub>DRIVE</sub>	2.7/5.25	V (min/max)	
I <sub>DD</sub> <sup>4</sup>			デジタルI/P=0VまたはV <sub>DRIVE</sub>
変換時	2.7 2.0	mA (max) mA (max)	AV <sub>DD</sub> =4.75~5.25V、f <sub>SCLK</sub> =20MHz AV <sub>DD</sub> =2.7~3.6V、f <sub>SCLK</sub> =20MHz
ノーマル・モード (静止時)	600	μA (typ)	AV <sub>DD</sub> =2.7~5.25V、SCLKオンまたはオフ
ノーマル・モード (動作時) f <sub>SAMPLE</sub> =200kSPS	1.5 1.2	mA (max) mA (max)	AV <sub>DD</sub> =4.75~5.25V、f <sub>SCLK</sub> =20MHz AV <sub>DD</sub> =2.7~3.6V、f <sub>SCLK</sub> =20MHz
自動シャットダウン・モードを使用 f <sub>SAMPLE</sub> =200kSPS	900 650	μA (typ) μA (typ)	AV <sub>DD</sub> =4.75~5.25V、f <sub>SCLK</sub> =20MHz AV <sub>DD</sub> =2.7~3.6V、f <sub>SCLK</sub> =20MHz
自動シャットダウン (静止時)	0.5	μA (max)	SCLKオンまたはオフ [20nA (typ)]
フル・シャットダウン・モード	0.5	μA (max)	SCLKオンまたはオフ [20nA (typ)]
消費電力 <sup>4</sup>			
ノーマル・モード (動作時)	7.5 3.6	mW (max) mW (max)	AV <sub>DD</sub> =5V、f <sub>SCLK</sub> =20MHz AV <sub>DD</sub> =3V、f <sub>SCLK</sub> =20MHz
自動シャットダウン (静止時)	2.5 1.5	μW (max) μW (max)	AV <sub>DD</sub> =5V AV <sub>DD</sub> =3V
フル・シャットダウン・モード	2.5 1.5	μW (max) μW (max)	AV <sub>DD</sub> =5V AV <sub>DD</sub> =3V

## 注

<sup>1</sup> 溫度範囲 (Bバージョン) : -40~+85°C<sup>2</sup> 用語集のセクションを参照してください。<sup>3</sup> 適合性を保証するために25°Cでサンプル・テスト済み。<sup>4</sup> 電力とスループット・レートの関係のセクションを参照してください。

仕様は予告なく変更されることがあります。

# AD7927

## タイミング仕様<sup>1</sup> (特に指定のない限り、AV<sub>DD</sub>=2.7~5.25V、V<sub>DRIVE</sub>≤AV<sub>DD</sub>、REF<sub>IN</sub>=2.5V、T<sub>A</sub>=T<sub>MIN</sub>~T<sub>MAX</sub>)

パラメータ	AD7927における限界T <sub>MIN</sub> 、T <sub>MAX</sub>			説明
	AV <sub>DD</sub> =3V	AV <sub>DD</sub> =5V	単位	
f <sub>SCLK</sub> <sup>2</sup>	10 20	10 20	kHz (min) MHz (max)	
t <sub>CONVERT</sub>	16×t <sub>SCLK</sub>	16×t <sub>SCLK</sub>		
t <sub>QUIET</sub>	50	50	ns (min)	CS立ち上がりエッジと次の変換の開始までに必要な最小静止時間
t <sub>2</sub>	10	10	ns (min)	CSからSCLKまでのセットアップ・タイム
t <sub>3</sub> <sup>3</sup>	35	30	ns (max)	CSからDOUTのスリーステート・ディスエーブルまでの遅延
t <sub>4</sub> <sup>3</sup>	40	40	ns (max)	SCLK立ち下がりエッジ後のデータ・アクセス時間
t <sub>5</sub>	0.4×t <sub>SCLK</sub>	0.4×t <sub>SCLK</sub>	ns (min)	SCLKロー・パルス幅
t <sub>6</sub>	0.4×t <sub>SCLK</sub>	0.4×t <sub>SCLK</sub>	ns (min)	SCLKハイ・パルス幅
t <sub>7</sub>	10	10	ns (min)	SCLKからDOUT有効までのホールド・タイム
t <sub>8</sub> <sup>4</sup>	15/45	15/35	ns (min/max)	SCLK立ち下がりエッジからDOUT高インピーダンスまで
t <sub>9</sub>	10	10	ns (min)	SCLK立ち下がりエッジ前のDINセットアップ・タイム
t <sub>10</sub>	5	5	ns (min)	SCLK立ち下がりエッジ後のDINホールド・タイム
t <sub>11</sub>	20	20	ns (min)	16番目のSCLK立ち下がりエッジからCSがハイになるまで
t <sub>12</sub>	1	1	μs (max)	フル・パワードウン／自動シャットダウン・モードからのパワーアップ時間

注

<sup>1</sup> 適合性を保証するために25°Cでサンプル・テスト済み。すべての入力信号は、t<sub>R</sub>=t<sub>F</sub>=5ns (AV<sub>DD</sub>の10~90%) で規定され、1.6Vの電圧レベルからタイミングをとっています。  
図1を参照してください。3Vの動作範囲は2.7~3.6V、5Vの動作範囲は4.75~5.25Vです。

<sup>2</sup> SCLK入力のマーク／スペース比率は、40/60~60/40です。

<sup>3</sup> 図1の負荷回路で測定され、出力が0.4Vまたは0.7×V<sub>DRIVE</sub>を超えるために必要な時間と定義されます。

<sup>4</sup> t<sub>8</sub>は、図1の回路に負荷を与えたときに、データ出力が0.5V変化するためにかかる時間の測定値から得られます。この測定値を外挿して、50pFコンデンサの充／放電による影響を除去します。つまり、タイミング特性t<sub>8</sub>で示される時間は、デバイスの真のバス解放時間で、バス負荷とは無関係です。

仕様は予告なく変更されることがあります。




図1. デジタル出力タイミング仕様の負荷回路

**絶対最大定格<sup>1</sup>**(特に指定のない限り、 $T_A=25^\circ\text{C}$ )

$\text{AV}_{\text{DD}} \sim \text{AGND}$	$-0.3 \sim +7\text{V}$
$\text{V}_{\text{DRIVE}} \sim \text{AGND}$	$-0.3\text{V} \sim \text{AV}_{\text{DD}} + 0.3\text{V}$
アナログ入力電圧 $\sim \text{AGND}$	$-0.3\text{V} \sim \text{AV}_{\text{DD}} + 0.3\text{V}$
デジタル入力電圧 $\sim \text{AGND}$	$-0.3 \sim +7\text{V}$
デジタル出力電圧 $\sim \text{AGND}$	$-0.3\text{V} \sim \text{AV}_{\text{DD}} + 0.3\text{V}$
$\text{REF}_{\text{IN}} \sim \text{AGND}$	$-0.3\text{V} \sim \text{AV}_{\text{DD}} + 0.3\text{V}$
電源以外のピンへの入力電流 <sup>2</sup>	$\pm 10\text{mA}$
動作温度範囲	
商業用 (Bバージョン)	$-40 \sim +85^\circ\text{C}$
保管温度範囲	$-65 \sim +150^\circ\text{C}$
ジャンクション温度	$150^\circ\text{C}$

TSSOPパッケージ、消費電力 ..... 450mW

 $\theta_{JA}$ 熱抵抗 ..... 143°C/W (TSSOP) $\theta_{JC}$ 熱抵抗 ..... 45°C/W (TSSOP)

ピン温度、ハンダ付け

気相 (60秒) ..... 215°C

赤外線 (15秒) ..... 220°C

ESD ..... 2kV

注

<sup>1</sup> 上記の絶対最大定格リストを超えるストレスを加えると、デバイスに永久的な損傷を与えることがあります。この定格はストレス定格のみを規定するものであり、これらの規定値あるいはこの仕様書の動作セクションに記載した規定値を超える条件で、デバイスが機能的に動作することを意味するものではありません。長期間にわたって絶対最大定格条件で放置すると、デバイスの信頼性に影響を与えるおそれがあります。

<sup>2</sup> 100mAまでの過渡電流では、SCRラッチアップは発生しません。

**オーダー・ガイド**

モデル	温度範囲	直線性誤差 (LSB) <sup>1</sup>	パッケージ・オプション	パッケージ
AD7927BRU	$-40 \sim +85^\circ\text{C}$	$\pm 1$	RU-20	TSSOP
EVAL-AD7927CB <sup>2</sup>				評価ボード
EVAL-CONTROL BRD2 <sup>3</sup>				コントローラ・ボード

注

<sup>1</sup> ここで直線性誤差は、積分直線性誤差をいいます。<sup>2</sup> これは、スタンダードアロンの評価ボードとして使用したり、評価／デモンストレーション用の評価コントローラ・ボードと組み合わせて使用できます。<sup>3</sup> このボードは完成ユニットであり、末尾番号CBが付くすべてのアナログ・デバイセズ評価ボードに対しPCによる制御と通信ができます。完全な評価キットを発注するには、特定のADC評価ボード（たとえば、EVAL-AD7927CB、EVAL-CONTROL BRD2、12V ACトランス）を注文する必要があります。詳細については、関連する評価ボードのアプリケーション・ノートを参照してください。**注意**

ESD（静電放電）の影響を受けやすいデバイスです。人体や試験機器には4,000Vもの高圧の静電気が容易に蓄積され、検知されないまま放電されます。D7927は当社独自のESD保護回路を内蔵していますが、デバイスが高エネルギーの静電放電を被った場合、回復不能の損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。



# AD7927

ピン配置  
20ピンTSSOP



## ピン機能説明

ピン番号	記号	機能
1	SCLK	シリアル・クロック ロジック入力。SCLKは、デバイスのデータにアクセスするためのシリアル・クロックを提供します。このクロック入力は、AD7927変換プロセスのクロック・ソースとしても使用されます。
2	DIN	データ入力 ロジック入力。AD7927のコントロール・レジスタに書き込まれるデータが与えられ、SCLKの立ち下がりエッジでレジスタにクロック入力されます(コントロール・レジスタのセクションを参照)。
3	CS	チップ・セレクト アクティブ・ローのロジック入力。AD7927での変換開始と、シリアル・データ転送のフレーミングという2つの機能を提供します。
4、8、17、20	AGND	アナログ・グラウンド AD7927上のすべてのアナログ回路のグラウンド・リファレンス・ポイントです。このAGND電圧をすべてのアナログ入力信号と外部リファレンス信号の基準としてください。すべてのAGNDピンを互いに接続してください。
5、6	AV <sub>DD</sub>	アナログ電源入力 AD7927のAV <sub>DD</sub> レンジは、2.7~5.25Vです。 0V~2×REF <sub>IN</sub> レンジでは、AV <sub>DD</sub> を4.75~5.25Vにしてください。
7	REF <sub>IN</sub>	AD7927のリファレンス入力 この入力には外部リファレンスが必要です。仕様性能を得るには、外部リファレンスの電圧範囲を2.5V±1%にしてください。
16~9	V <sub>IN</sub> 0~V <sub>IN</sub> 7	アナログ入力0~アナログ入力7 内蔵トラック・アンド・ホールドにマルチプレクサ入力される8本のシングルエンド・アナログ入力チャンネル。変換するアナログ入力チャンネルを選択するには、コントロール・レジスタのアドレス・ビットADD2~ADD0を使用します。これらのアドレス・ビットにSEQビットとSHADOWビットを組み合わせて、シーケンサをプログラムできます。すべての入力チャンネルの入力範囲は0V~REF <sub>IN</sub> または0V~2×REF <sub>IN</sub> で、コントロール・レジスタのRANGEビットで選択します。
18	DOUT	ノイズの混入を避けるため、未使用的入力チャンネルはAGNDに接続してください。
19	V <sub>DRIVE</sub>	データ出力 ロジック出力。AD7927の変換結果は、シリアル・データ・ストリームとしてこの出力に与えられます。SCLK入力の立ち下がりエッジで各ビットをクロック出力します。AD7927からのデータ・ストリームは、1つの先行ゼロ、変換結果に対応するチャンネルを示す3つのアドレス・ビット、そして12ビットの変換データ(MSBファースト)で構成されます。コントロール・レジスタのCODINGビットによって、ストレート・バイナリまたは2の補数の出力コーディングを選択できます。
		ロジック電源入力 AD7927のシリアル・インターフェースが動作する電圧は、このピンに供給される電圧によって決まります。

## 用語集

### 積分非直線性

ADC伝達関数の両端を結ぶ直線からの最大偏差です。伝達関数の両端とは、最初のコード遷移より1LSB下のゼロ・スケールと、最後のコード遷移より1LSB上のフルスケールになります。

### 微分非直線性

ADCの2つの隣接したコード間での1LSB変化の測定値と理想値との差です。

### オフセット誤差

最初のコード遷移（00....000から00....001）と理想的な遷移（AGND+1LSB）との偏差です。

### オフセット誤差整合

2つのチャンネル間のオフセット誤差の差です。

### ゲイン誤差

オフセット誤差を調整した後の最後のコード遷移（111...110から111...111）と理想的な遷移（REF<sub>IN</sub>-1LSB）との偏差です。

### ゲイン誤差整合

2つのチャンネル間のゲイン誤差の差です。

### ゼロ・コード誤差

2の補数の出力コーディング・オプションを使用するとき、特に、REF<sub>IN</sub>ポイントについてバイアスされた-REF<sub>IN</sub>～+REF<sub>IN</sub>による2×REF<sub>IN</sub>の入力範囲に適用されます。これは、ミッドスケール遷移（オール0からオール1）と理想的なV<sub>IN</sub>電圧（REF<sub>IN</sub>-1LSB）との偏差になります。

### ゼロ・コード誤差整合

2つのチャンネル間のゼロ・コード誤差の差です。

### 正のゲイン誤差

2の補数の出力コーディング・オプションを使用するとき、特に、REF<sub>IN</sub>ポイントについてバイアスされた-REF<sub>IN</sub>～+REF<sub>IN</sub>による2×REF<sub>IN</sub>の入力範囲に適用されます。これは、ゼロ・コード誤差を調整した後の最後のコード遷移（011...110から011...111）と理想的な遷移（+REF<sub>IN</sub>-1LSB）との偏差になります。

### 正のゲイン誤差整合

2つのチャンネル間の正のゲイン誤差の差です。

### 負のゲイン誤差

2の補数の出力コーディング・オプションを使用するとき、特に、REF<sub>IN</sub>ポイントについてバイアスされた-REF<sub>IN</sub>～+REF<sub>IN</sub>による2×REF<sub>IN</sub>の入力範囲に適用されます。これは、ゼロ・コード誤差を調整した後の最初のコード遷移（100...000から100...001）と理想的な遷移（-REF<sub>IN</sub>+1LSB）との偏差になります。

### 負のゲイン誤差整合

2つのチャンネル間の負のゲイン誤差の差です。

### チャンネル間絶縁

チャンネル間絶縁とは、チャンネル間のクロストーク・レベルの測定値です。これを測定するには、7本の非選択入力チャンネルのすべてにフルスケールの400kHzサイン波信号を印加し、その信号の減衰量を50kHz信号で選択されたチャンネルで調べます。この数値は、AD7927の全8チャンネル間での最悪ケースになります。

### PSR（電源除去比）

電源の変動はフルスケール遷移に影響を与えますが、コンバータの直線性には影響しません。電源除去比は、電源電圧のノミナル値からの変化による、フルスケール遷移点の最大変化です。代表的な性能曲線を参照してください。

### トラック・アンド・ホールド・アクイジション時間

トラック・アンド・ホールド・アンプは、変換の最後にトラック・モードに戻ります。トラック・アンド・ホールド・アクイジション時間とは、変換後にトラック・アンド・ホールド・アンプの出力が±1LSB以内のその最終値に到達するために必要な時間のことです。

### 信号対（ノイズ+歪み）比

A/Dコンバータの出力で測定される信号と（ノイズ+歪み）の比です。信号は基本波のrms振幅です。ノイズは、DCを除いて、サンプリング周波数の半分 (f<sub>s</sub>/2) までのすべての非基本信号の合計です。この比は、デジタル化プロセスでの量子化レベルの数に依存します。レベルの数が多いほど、量子化ノイズは小さくなります。サイン波入力を持つ理想的なNビット・コンバータの理論的な信号対（ノイズ+歪み）比は、次の式で求めます。

$$\text{信号対（ノイズ+歪み）} = (6.02N + 1.76) \text{ dB}$$

これにより、この値は12ビットのコンバータで74dBになります。

### 全高調波歪み（THD）

全高調波歪み（THD）は、高調波のrms合計の基本波に対する比です。AD7927では、THDは次のように定義されます。

$$THD(dB) = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + V_5^2 + V_6^2}}{V_1}$$

ここで、V<sub>1</sub>は基本波のrms振幅であり、V<sub>2</sub>、V<sub>3</sub>、V<sub>4</sub>、V<sub>5</sub>、V<sub>6</sub>は、2次～6次の高調波のrms振幅です。

# AD7927 — 一般的な性能特性



## 性能曲線

TPC 1に、200kSPSのサンプル・レートと50kHzの入力周波数におけるAD7927の代表的なFFTプロットを示します。TPC 2には、20MHzのSCLKによって200kSPSでサンプリングした場合の、さまざまな電源電圧に対する入力周波数と信号対（ノイズ+歪み）比性能を示します。

TPC 3には、デカッピングを使用しないときのAD7927の電源リップル周波数と電源除去比の関係を示します。電源除去比とは、フルスケール周波数f<sub>S</sub>におけるADC出力内の電力と、周波数f<sub>S</sub>のADC AV<sub>DD</sub>電源に印加される200mV p-pサイン波の電力との比と定義されます。




$$PSRR(dB) = 10 \log(P_f/P_{f_s})$$


P<sub>f</sub>は、ADC出力内の周波数fの電力です。P<sub>f<sub>s</sub></sub>は、ADC AV<sub>DD</sub>電源にカッピングされる周波数f<sub>S</sub>での電力です。ここで、200mV p-pサイン波はAV<sub>DD</sub>電源にカッピングされます。




TPC 4には、さまざまな電源電圧に対するアナログ入力周波数と全高調波歪みのグラフを示します。TPC 5には、さまざまなソース・インピーダンスに対するアナログ入力周波数と全高調波歪みのグラフを示します。アナログ入力のセクションを参照してください。

TPC 6とTPC 7には、AD7927に対する代表的なINLとDNLのプロットを示します。





TPC 6. 代表的なINL



TPC 7. 代表的なDNL

### コントロール・レジスタ

AD7927のコントロール・レジスタは、12ビットの書き込み専用レジスタです。SCLKの立ち下がりエッジで、AD7927のDINピンからデータをロードします。変換結果がデバイスから読み出されるのと同時に、データがDINラインに転送されます。DINラインに転送されるデータは、次の変換のためのAD7927の設定に対応します。これには、データ転送ごとに16シリアル・クロックが必要です。最初の12のクロック立ち下がりエッジ (CS立ち下がりエッジの後) で提供される情報だけが、コントロール・レジスタにロードされます。MSBでデータ・ストリームの最初のビットを示します。ビットの機能を表Iに示します。

表I. コントロール・レジスタのビットの機能

MSB		LSB									
WRITE	SEQ	DONTC	ADD2	ADD1	ADD0	PM1	PM0	SHADOW	DONTC	RANGE	CODING
11	WRITE	コントロール・レジスタのこのビットに書き込まれた値で、後続の11ビットをコントロール・レジスタにロードするかどうかを決定します。このビットが1の場合には、後続の11ビットはコントロール・レジスタに書き込まれます。これが0の場合には、残りの11ビットはコントロール・レジスタにロードされず、そのまま変化しません。									
10	SEQ	コントロール・レジスタのSEQビットはSHADOWビットと組み合わせて使用し、シーケンサの機能の使用やシャドウ・レジスタのアクセスを制御します（表IVを参照）。									
9	DONTC	don't care (0または1)									
8~6	ADD2~ADD0	この3つのアドレス・ビットを現在の変換の最後にロードし、次のシリアル転送で変換するアナログ入力チャンネルを選択するか、あるいは、表IVで説明するように、これらのビットで連続したシーケンスの最終チャンネルを選択します。選択された入力チャンネルは、表IIに示すようにデコードされます。変換結果に対応するアドレス・ビットも、12ビットのデータの前にDOUTに出力されます（シリアル・インターフェースのセクションを参照）。次に変換するチャンネルは、14番目のSCLK立ち下がりエッジでマルチプレクサによって選択されます。									
5, 4	PM1、PM0	パワー・マネジメント・ビット。この2つのビットで、表IIIに示すように、AD7927の動作モードをデコードします。									
3	SHADOW	コントロール・レジスタのSHADOWビットをSEQビットと組み合わせて使用し、シーケンサの機能の使用やシャドウ・レジスタのアクセスを制御します（表IVを参照）。									
2	DONTC	don't care (0または1)									
1	RANGE	このビットで、AD7927で（次の変換に対して）使用するアナログ入力範囲を選択します。0に設定すると、アナログ入力範囲は0V~2×REF <sub>IN</sub> 、1に設定すると、0V~REF <sub>IN</sub> になります。0V~2×REF <sub>IN</sub> の範囲では、AV <sub>DD</sub> =4.75~5.25Vでなければなりません。									
0	CODING	このビットで、AD7927が（次の変換に対して）変換結果に使用する出力コーディングのタイプを選択します。このビットを0に設定すると、デバイスの出力コーディングは2の補数、1に設定すると、ストレート・バイナリになります。									

# AD7927

表II. チャンネル選択

ADD2	ADD1	ADD0	アナログ入力チャンネル
0	0	0	V <sub>IN</sub> 0
0	0	1	V <sub>IN</sub> 1
0	1	0	V <sub>IN</sub> 2
0	1	1	V <sub>IN</sub> 3
1	0	0	V <sub>IN</sub> 4
1	0	1	V <sub>IN</sub> 5
1	1	0	V <sub>IN</sub> 6
1	1	1	V <sub>IN</sub> 7

表III. 電力モードの選択

PM1	PM0	モード
1	1	ノーマル このモードで、ロジック入力のステータスに関わらず、AD7927はフル・パワー・モードのままになります。このモードにおいて、AD7927の最大のスループット・レートが得られます。
1	0	フル・シャットダウン このモードで、すべての回路をパワーダウンして、AD7927はフル・シャットダウン・モードになります。フル・シャットダウン中、コントロール・レジスタ内の情報は保持されます。デバイスは、これらのビットが変更されるまで、フル・シャットダウン状態のままでです。
0	1	自動シャットダウン このモードでは、コントロール・レジスタが更新されると、AD7927は各変換の最後に自動的にフル・シャットダウン・モードに入ります。フル・シャットダウンからのウェイクアップ時間は1μsです。このモードにあるデバイスでは、有効な変換を実行する前に1μsが経過したことを確認してください。
0	0	無効な選択 この設定はできません。

## シーケンサの動作

ユーザーは、コントロール・レジスタのSEQビットとSHADOWビットの設定によって、シーケンサの機能の特定の動作モードを選択できます。表IVに、シーケンサの4つの動作モードを示します。

表IV. シーケンスの選択

SEQ	SHADOW	シーケンス・タイプ
0	0	この設定は、シーケンス機能を使用しないことを意味します。個々の変換に対して選択されるアナログ入力チャンネルは、直前の書き込み動作でのチャンネル・アドレス・ビットADD0～ADD2の内容によって決まります。この動作モードは、マルチチャンネルADCの伝統的な動作を反映するもので、シーケンサの機能を使用しないで、次に変換するチャンネルをAD7927への各書き込みによって選択することになります（図2を参照）。
0	1	この設定によってプログラミング用のシャドウ・レジスタを選択します。次の書き込み動作でシャドウ・レジスタの内容をロードします。これによって、連続する有効なCS立ち下がりエッジのそれぞれで連続的に変換されるチャンネル・シーケンスをプログラムします（シャドウ・レジスタ、表V、図3を参照）。選択するチャンネルは、連続している必要はありません。
1	0	SEQビットとSHADOWビットをこのように設定した場合には、書き込み動作の完了時にシーケンス機能が中断しません。これによって、サイクルを終了させることなく、1つのシーケンスでの変換と変換の間に、コントロール・レジスタ内の他のビットを変更できます。
1	1	この設定は、チャンネル・アドレス・ビットADD2～ADD0と組み合わせて使用します。これによって、チャンネル0から、コントロール・レジスタのチャンネル・アドレス・ビットで決定する最終選択チャンネルまで、連続したチャンネルのシーケンスで連続した変換をプログラムします（図4を参照）。

## シャドウ・レジスタ

AD7927のシャドウ・レジスタは、16ビットの書き込み専用レジスタです。SCLKの立ち下がりエッジでAD7927のDINピンからデータをロードします。このデータは、デバイスから変換結果が読み出されるのと同時に、転送されます。データ転送には、シリアル・クロックの16の立ち下がりエッジが必要です。コントロール・レジスタへの直前の書き込みでSEQビットとSHADOWビットがそれぞれ0と1に設定された場合は、この情報はシャドウ・レジスタにクロック入力されます。MSBがデータ・ストリームの最初のビットです。各ビットは、チャンネル0～チャンネル7のアナログ入力を表わします。シャドウ・レジスタのプログラミングにより、2つのチャンネル・シーケンスを選択できます。このシーケンスで、シャドウ・

レジスタへの書き込み後、AD7927が連続した各変換でサイクル動作を行います。最初にシーケンス1、次にシーケンス2を実行します。ユーザーが2番目のシーケンス・オプションを実行たくない場合には、シャドウ・レジスタの最後の8つの LSB にオール0を書き込む必要があります。チャンネル・シーケンスを選択するには、アナログ入力に対応するチャンネル・ビットをセットする必要があります。AD7927は、最小番号のチャンネルから番号の昇順に、選択したチャンネルを連続的に切り替え、SEQビットとSHADOWビットが1、0以外に設定されて書き込み動作が行われる（すなわち、WRITEビットが1に設定される）までサイクルを続けます（表IVを参照）。ビット機能を表Vに示します。

表V. シャドウ・レジスタのビット機能

MSB								LSB							
V <sub>IN</sub> 0	V <sub>IN</sub> 1	V <sub>IN</sub> 2	V <sub>IN</sub> 3	V <sub>IN</sub> 4	V <sub>IN</sub> 5	V <sub>IN</sub> 6	V <sub>IN</sub> 7	V <sub>IN</sub> 0	V <sub>IN</sub> 1	V <sub>IN</sub> 2	V <sub>IN</sub> 3	V <sub>IN</sub> 4	V <sub>IN</sub> 5	V <sub>IN</sub> 6	V <sub>IN</sub> 7
-----シーケンス1-----								-----シーケンス2-----							




図2. SEQビット=0、SHADOW=0の場合のフローチャート

図2は、マルチチャンネルADCの伝統的な動作を示しており、各シリアル転送で次に変換するチャンネルを選択します。この動作モードでは、シーケンサの機能は使用しません。

図3には、AD7927を特定のチャンネル・シーケンスで連続的に変換するようにプログラムする方法を示します。この動作モードを終了して、マルチチャンネルADCの伝統的な動作モード（図2に示すもの）に戻るには、次のシリアル転送でWRITEビット=1、SEQ=SHADOW=0にします。図4に、シャドウ・レジスタをプログラムしたり各シリアル転送でデバイスに書き込んだりすることなく、連続したチャンネルのシーケンスで変換する方法を示します。ここでも、この動作モードを終了して、マルチチャンネルADCの伝統的な動作モード（図2に示すもの）に戻るには、次のシリアル転送でWRITEビット=1、SEQ=SHADOW=0にします。




図3. SEQビット=0、SHADOWビット=1のフローチャート

# AD7927




図4. SEQビット=1、SHADOWビット=1の場合のフローチャート

## 回路説明

AD7927は、12ビットの高速な8チャンネル单電源A/Dコンバータです。2.7~5.25Vの電源で動作します。5Vまたは3Vの電源から動作する場合、200kSPSのスループット・レートが可能です。20MHzのクロックが供給されると、変換時間はわずか800nsになります。

AD7927では、トラック・アンド・ホールド、A/Dコンバータ、シリアル・インターフェースを20ピンのTSSOPパッケージに内蔵しています。チャンネル・シーケンサ付きの8本のシングルエンド入力チャンネルを備えているため、ユーザーは、CSの連続した各立ち下がりエッジでADCがサイクル動作するチャンネル・シーケンスを選択できます。シリアル・クロック入力で、デバイスからのデータにアクセスし、ADCに書き込むデータの転送を制御し、逐次比較型A/Dコンバータにクロック・ソースを提供します。AD7927のアナログ入力範囲は、コントロール・レジスタのビット1のステータスに応じて、0V~REF<sub>IN</sub>または0V~2×REF<sub>IN</sub>です。0~2×REF<sub>IN</sub>の範囲では、4.75~5.25Vの電源が必要です。

AD7927の柔軟なパワー・マネジメント・オプションによって、与えられたスループット・レートに対して最適な電力性能を実現できます。オプションを選択するには、コントロール・レジスタのパワー・マネジメント・ビットのPM1とPM0をプログラムします。

## コンバータの動作

AD7927は、容量性DACをベースにした12ビットの逐次比較型A/Dコンバータです。0V~REF<sub>IN</sub>または0V~2×REF<sub>IN</sub>の範囲で、アナログ入力信号を変換できます。図5と図6に、ADCの簡略化した回路図を示します。このADCは、コントロール・ロジック、SAR、容量性DACで構成されます。これらを使用してサンプリング・コンデンサの電荷を一定量だけ増加／減少させることによって、コンパレータをバランス状態に戻します。図5に、アクイジョン位相にあるADCを示します。SW2が閉じ、SW1はポジションBにあります。コンパレータがバランス状態に保持され、サンプリング・コンデンサは、選択されたV<sub>IN</sub>チャンネルから信号を取得します。




図5. ADCのアクイジョン位相

ADCが変換を開始すると（図6を参照）、SW2が開き、SW1はポジションBに移動するため、コンパレータはバランスを失います。コントロール・ロジックと容量性DACを使用してサンプリング・コンデンサの電荷を一定量だけ増加／減少させることによって、コンパレータをバランス状態に戻します。コンパレータが再びバランス状態になると、変換が完了します。コントロール・ロジックは、ADC出力コードを生成します。図8と図9に、ADC伝達関数を示します。




図6. ADCの変換位相

## アナログ入力

図7に、AD7927のアナログ入力構造の等価回路を示します。D1とD2の2つのダイオードで、アナログ入力のESD保護を提供します。アナログ入力信号が両側の電源レールを300mV以上超えないように注意する必要があります。これを超えると、ダイオードが順方向にバイアスされて、電流がサブストレートに流れます。デバイスに回復不可能な損傷を与える前にダイオードに流せる電流は、10mAまでです。図7のコンデンサC1は一般におよそ4pFであり、主にピン容量によって決まります。抵抗R1はトラック・アンド・ホールド・スイッチのオン抵抗から成る集中要素であり、入力マルチプレクサのオン抵抗も含まれます。合計の抵抗は、一般におよそ400Ωです。コンデンサC2はADCサンプリング・コンデンサで、一般に30pFの容量があります。ACアプリケーションの場合には、該当するアナログ入力ピンにRCローパス・フィルタを使用して、アナログ入力信号から高周波成分を除去することをお勧めします。高調波歪みとS/N比が重視されるアプリケーションでは、アナログ入力を低インピーダンスのソースから駆動してください。大きなソース・インピーダンスは、ADCのAC性能に大きく影響します。このため、入力バッファ・アンプが必要になることもあります。適切なオペ・アンプは、アプリケーションによって異なります。

アナログ入力を駆動するアンプを使用しないときには、ソース・インピーダンスを低い値に制限してください。最大ソース・インピーダンスは、許容される全高調波歪み（THD）の量に依存します。ソース・インピーダンスが大きくなると、THDが増加し、性能が低下します（TPC 5を参照）。




図7. 等価なアナログ入力回路

## ADC伝達関数

AD7927の出力コーディングは、コントロール・レジスタの LSB のステータスに応じて、ストレート・バイナリまたは 2 の補数になります。連続した LSB 値 (1LSB、2LSB など) で、設計されたコード遷移が行われます。LSB の大きさは、




図8. ストレート・バイナリの伝達特性

REF<sub>IN</sub>/4096 です。図8に、ストレート・バイナリ・コーディングを選択した場合のAD7927の理想的な伝達特性を示します。図9には、2の補数コーディングを選択した場合の理想的な伝達特性を示します。




図9. REF<sub>IN</sub>±REF<sub>IN</sub>の入力範囲における2の補数の伝達特性




図10. バイポーラ信号の処理


## バイポーラ入力信号の処理

図10に、バイポーラ入力信号の処理に、2×REF<sub>IN</sub> の入力範囲と2の補数出力コーディング方式を組み合わせると便利なことを示します。バイポーラ入力信号がREF<sub>IN</sub>についてバイアスされ、2の補数出力コーディングを選択している場合には、2×REF<sub>IN</sub> のダイナミック・レンジで、REF<sub>IN</sub> がゼロ・コード・ポイント、-REF<sub>IN</sub> が負のフル・スケール、+REF<sub>IN</sub> が正のフル・スケールになります。

## 代表的な接続図

図11に、AD7927の代表的な接続図を示します。この設定では、AGNDピンをシステムのアナログ・グラウンド・プレーンに接続しています。図11では、REF<sub>IN</sub>はリファレンス・ソースであるAD780のデカップリングされた2.5V電源に接続されており、提供されるアナログ入力範囲は、RANGEビットが1の場合0~2.5V、RANGEビットが0の場合0~5Vです。AD7927は5VのAV<sub>DD</sub>に接続していますが、シリアル・インターフェースは3Vのマイクロプロセッサに接続されています。AD7927のV<sub>DRIVE</sub>ピンもマイクロプロセッサと同じ3V電源に接続されているので、3Vのロジック・インターフェースが可能になります（デジタル入力のセクションを参照）。変換結果は、16ビット・ワードで出力されます。この16ビットのデータ・ストリームは、

1つの先行ゼロ、変換結果の対応するチャンネルを示す3つのアドレス・ビット、そして12ビットの変換データで構成されます。消費電力に配慮しなければならないアプリケーションでは、変換と変換の間や複数の変換が連続する場合パワーダウン・モードを使用して、電力性能を改善してください（動作モードのセクションを参照）。



注：使用しない入力チャンネルはすべてAGNDに接続してください。

図11. 代表的な接続図

# AD7927

## アナログ入力の選択

8本のアナログ入力チャンネルのいずれかを変換用に選択するには、コントロール・レジスタのアドレス・ビットADD2～ADD0でマルチプレクサをプログラムします。チャンネル設定を表IIに示します。

AD7927では、選択された複数のチャンネルを自動的に切り替えるように設定することも可能です。シーケンサの機能は、コントロール・レジスタのSEQビットとSHADOWビットを利用してできます（表IVを参照）。AD7927は、選択したチャンネルで昇順に連続的な変換を行うようにプログラムできます。変換するアナログ入力チャンネルを選択するには、シャドウ・レジスタの該当するビットをプログラムします（表Vを参照）。次のシリアル転送は、選択したチャンネルのうち最小の番号を持つチャンネルで変換を実行することで、プログラムされたシーケンスで行われます。次のシリアル転送では、シーケンス内の次に大きい番号のチャンネルで変換が行われ、このようにして順番に変換を続けます。

シーケンサの動作が開始されたら、コントロール・レジスタに再度書き込む必要はありません。コントロール・レジスタが誤って上書きされないように、WRITEビットにゼロを設定したり、DINラインをローに接続する必要があります。コントロール・レジスタが上書きされると、シーケンス動作が中断します。シーケンス内のどこかでコントロール・レジスタに書き込みが行われた場合には、SEQビットとSHADOWビットを1、0に設定して、自動的な変換シーケンスが中断されないようします。このパターンは、AD7927に書き込みが行われ、SEQビットとSHADOWビットが1、0以外の組み合わせに設定されてシーケンスが終了するまで、継続します。このシーケンスが完了すると、AD7927のシーケンサはシャドウ・レジスタで選択された最初のチャンネルに戻り、シーケンスを再び開始します。

特定のチャンネル・シーケンスを選択する代わりに、コントロール・レジスタだけで、チャンネル0から始まる複数の連続したチャンネルをプログラムし、シャドウ・レジスタへの書き込みを必要としない方法もあります。これは、SEQビットとSHADOWビットが1、1に設定された場合に可能です。連続するシーケンスでの最終チャンネルは、チャンネル・アドレス・ビットADD2～ADD0によって決まります。次の変換はチャンネル0で行われ、その次はチャンネル1といった具合に、アドレス・ビットADD2～ADD0で選択されたチャンネルに到達するまで変換を続けます。WRITEビットがローに設定されている場合、またはWRITEビットがハイであってもSEQビットとSHADOWビットが1、0に設定されている場合には、次のシリアル転送でサイクルを再び開始します。ADCは、あらかじめプログラムされた自動シーケンスを中断なしに続行することになります。

どのチャンネル選択方法が使用された場合でも、各変換中にAD7927が出力する16ビット・ワードには、1つの先行ゼロ、変換結果に対応する3つのチャンネル・アドレス・ビット、そして12ビットの変換結果が常に含まれています（シリアル・インターフェースのセクションを参照）。

## デジタル入力

AD7927に与えられるデジタル入力は、アナログ入力を制限する最大定格によって制限されません。デジタル入力の場合は7Vまで許容され、アナログ入力のようなAV<sub>DD</sub>+0.3Vの制限もありません。

SCLK、DIN、CSにAV<sub>DD</sub>+0.3Vの制限がないことから得られるもう1つの利点は、電源シーケンスの問題を回避できることです。AV<sub>DD</sub>よりも前に、CS、DIN、またはSCLKが印加された場合でも、ラッチ・アップの危険はありません。アナログ入力の場合は、AV<sub>DD</sub>よりも前に0.3Vを超える信号が印加されるとラッチ・アップの可能性があります。

## V<sub>DRIVE</sub>

AD7927には、V<sub>DRIVE</sub>機能もあります。V<sub>DRIVE</sub>は、シリアル・インターフェースが動作する電圧を制御します。V<sub>DRIVE</sub>によって、ADCは、3Vプロセッサと5Vプロセッサの両方に簡単にインターフェースをとることができます。たとえば、AD7927が5VのAV<sub>DD</sub>で動作している場合に、V<sub>DRIVE</sub>ピンに3Vの電源を供給できます。AD7927は5VのAV<sub>DD</sub>で広いダイナミックレンジを利用できますが、V<sub>DRIVE</sub>に3Vを与えて3Vプロセッサにインターフェースをとることも可能です。V<sub>DRIVE</sub>がAV<sub>DD</sub>より0.3V以上大きくならないように注意する必要があります（絶対最大定格のセクションを参照）。

## リファレンス

AD7927に2.5Vのリファレンスを供給するには、外部のリファレンス・ソースを使用してください。リファレンス・ソースに誤差があると、AD7927の伝達関数にゲイン誤差が生じ、デバイスのフルスケール誤差が大きくなります。REF<sub>IN</sub>ピンには、0.1μF以上のコンデンサを設置してください。AD7927に適合するリファレンス・ソースとしては、AD780、REF192、AD1582があります。

REF<sub>IN</sub>ピンに2.5Vを印加した場合には、コントロール・レジスタのRANGEビットの設定に応じて、アナログ入力範囲は0～2.5Vまたは0～5Vになります。

## 動作モード


AD7927にはさまざまな動作モードがあり、柔軟なパワー・マネジメント・オプションを提供するよう設計されています。これらのオプションを選択すれば、さまざまなアプリケーション条件に合わせて、消費電力／スループット・レート比を最適化することができます。AD7927の動作モードは、表IIIに示すように、コントロール・レジスタのパワー・マネジメント・ビットPM1とPM0によって制御します。AD7927に初めて電源を投入するときは、デバイスが必要な動作モードになっていることを確認してください（AD7927のパワーアップのセクションを参照）。

### ノーマル・モード（PM1=PM0=1）

このモードは、最速のスループット・レート性能を実現するためのものです。AD7927は常時フルパワー状態にあるため、ユーザーはパワーアップ時間を気にする必要がありません。図12に、このモードでのAD7927の動作の概略図を示します。

シリアル・インターフェースのセクションで説明するように、CSの立ち下がりエッジで変換を開始し、トラック・アンド・ホールドがホールド・モードになります。データ転送の最初の12クロック・サイクルの間にAD7927のDINラインに供給されたデータが、コントロール・レジスタにロードされます（WRITEビットが1に設定されている場合）。データがシャドウ・レジスタに書き込まれる場合（直前の書き込みでSEQ=0、SHADOW=1）には、最初の16 SCLKサイクルの間にDINラインに供給されたデータが、シャドウ・レジスタにロードされます。その変換中の書き込み転送でPM1とPM0が1に設定されている限り、変換の最後に、デバイスはノーマル・モードで完全にパワーアップされた状態を維持します。ノーマル・モードで連続動作を行うようにするには、すべてのデータ転送でPM1とPM0に1をロードしてください。変換を完了して変換結果にアクセスするには、16シリアル・クロック・サイクルが必要です。トラック・アンド・ホールドは、14番目のSCLK立ち下がりエッジでトラックに戻ります。CSは、次の変換までハイのアイドル状態になるか、次の変換の少し前までローのアイドル状態になります（実質的に、CSはローのアイドル状態）。

仕様性能を得るには、スループット・レートが200kSPSを超えてはいけません。つまり、変換時には、CSの連続した立ち下がりエッジの間隔を5μs以上にしてください。この5μsのCSの立ち上がりの間隔によるサイクル中で、実際にはSCLKの周波数が変換完了までの時間を決めます。ただし、変換が完了してCSがハイレベルになってから、再びCSをローレベルにして別の変換を開始するまでに、最小の静止時間t<sub>QUIET</sub>が経過する必要があります。



注  
1. コントロール・レジスタのデータは、最初の12 SCLKサイクルでロードします。  
2. シャドウ・レジスタのデータは、最初の16 SCLKサイクルでロードします。

図12. ノーマル・モードの動作

## フル・シャットダウン (PM1=1, PM0=0)

このモードでは、AD7927のすべての内部回路がパワーダウンします。フル・シャットダウンの間、デバイスはコントロール・レジスタ内の情報を保持します。コントロール・レジスタ内のパワー・マネジメント・ビットPM1とPM0が変更されるまで、AD7927はフル・シャットダウン状態のままでです。

デバイスがフル・シャットダウン状態のときに、コントロール・レジスタへの書き込みが行われ、パワー・マネジメント・ビットがノーマル・モードのPM0=PM1=1に変更された場合には、デバイスはCSの立ち上がりエッジでパワーアップを開始します。デバイスがフル・シャットダウンの間にホールド状態になっていたトラック・アンド・ホールドは、14番目のSCLK立ち下がりエッジでトラック状態に戻ります。コントロール・レジスタの内容を更新するには、16 SCLK転送が完全に行われる必要があります。ただし、このウェイクアップ転送中に、DOUTラインは駆動されません。

デバイスを完全にパワーアップするためには、CSの次の立ち下がりエッジの前に、 $t_{POWER\ UP}$ が経過する必要があります。これ

より前に変換が開始された場合には、無効なデータが読み出されます。図13に、このシーケンスの概要を示します。

## 自動シャットダウン (PM1=0, PM0=1)

このモードでは、コントロール・レジスタが更新されるとき、AD7927が各変換の最後に自動的にシャットダウンに入ります。デバイスがシャットダウン状態のとき、トラック・アンド・ホールドはホールド・モードになります。図14に、このモードでのAD7927の動作の概要を示します。シャットダウン・モードでは、AD7927のすべての内部回路がパワーダウンします。シャットダウンの間、デバイスはコントロール・レジスタ内の情報を保持します。AD7927は、CSの次の立ち下がりエッジを受信するまで、シャットダウン状態のままでです。このCSの立ち下がりエッジで、デバイスのシャットダウン時にホールド状態にあったトラック・アンド・ホールドがトラック状態に戻ります。自動シャットダウンからのウェイクアップ時間は最大1μsです。1μsが経過してから、有効な変換を行うようにしてください。AD7927を20MHzのクロックで実行するとき、デバイスが完全にパワーアップするためには、16 SCLKのダミー転送1つで十分です。ダミー転送の間、コントロール・レジスタの内容を変更することはできません。したがって、DINラインでWRITEビットは0になります。

使用するSCLK周波数によって、このダミー転送がデバイスのスループット・レートに影響を与えることはありますが、他のすべてのデータ転送は有効な変換結果になります。たとえば、20MHzの最大SCLK周波数を使用する場合には、スループット・レートにまったく影響を与えることなく、自動シャットダウン・モードを200kSPSのフル・スループット・レートで使用できます。ウェイクアップ用のダミー転送と変換時間に必要な時間は、サイクル時間の一部だけです。




図13. フル・シャットダウン・モードの動作




図14. 自動シャットダウン・モードの動作

# AD7927




図15. 電源が供給された後、AD7927を必要な動作モードにする

このモードでは、デバイスが各変換の最後にシャットダウン状態に入るため、消費電力を大幅に低減できます。コントロール・レジスタが自動シャットダウン・モードに移行するようプログラムされているときは、変換の最後に移行が行われます。ADCを低消費電力状態にするかどうかは、CS信号によって制御します。

## AD7927のパワーアップ

AD7927に初めて電源を供給するとき、ADCはデバイスの任意の動作モードでパワーアップします。デバイスを確実に必要な動作モードにするには、図15に示すダミー・サイクル動作を実行してください。

デバイスを自動シャットダウン・モードにするには、図15に示す3つのダミー変換動作を実行する必要があります。このダミー・サイクル動作の最初の2つの変換は、ハイに接続したDINラインで実行します。ダミー・サイクル動作の3番目の変換では、デバイスを自動シャットダウン・モードにするために、AD7927に必要なコントロール・レジスタ設定を書き込んでください。電源が供給された後の3番目のCS立ち上がりエッジで、コントロール・レジスタに正しい情報が入り、次の変換から有効なデータが得られるようになります。

このように、AD7927に電源が初めて供給されたとき、デバイスを正しい動作モードにするには、ユーザーは、まず、DINラインをハイに接続した状態で2つのシリアル書き込み動作を実行する必要があります。また、3番目の変換サイクルで、コントロール・レジスタに書き込みを行うことによって、デバイスを任意の動作モードにすることができます。コントロール・レジスタが正しいデータを格納するように、ADCに電源が供給されてから4番目の変換サイクルまで、シャドウ・レジスタへの書き込みは行わないでください。

ユーザーがデバイスをノーマル・モードかフル・シャットダウン・モードにしたい場合には、図15に示す3つのダミー変換動作のうち、DINをハイに接続している2番目のダミー・サイクルを省略できます。

## 電力とスループット・レートの関係

自動シャットダウン・モードでは、ADCの平均消費電力が特定のスループット・レートで減少することがあります。電力の低減は、使用するSCLK周波数、すなわち変換時間によって異なります。変換時間がサイクル時間の大部分を占める場合には、パワーダウン・モードを活用するためにスループット・レートを減らす必要があります。20MHzのSCLKを使用すれば変換時間は800nsですが、サンプリング・レートが最大の200kSPSの場合、サイクル時間は5μsになります。残りのサイクル時間中、AD7927がシャットダウン・モードになっている場合には、デバイスをノーマル・モードのままにする場合に比べて、すべてのサイクルで平均消費電力が大幅に低下します。さらに、図16

には、スループット・レートが減少するにつれて、デバイスがシャットダウン・モードに長くとどまるため、平均消費電力が時間の経過とともに低下する様子を示します。

たとえば、AD7927が連続サンプリング・モードで動作し、スループット・レートが200kSPS、SCLKが20MHz ( $AV_{DD}=5V$ ) で、デバイスが自動シャットダウン・モード ( $PM1=0$  で  $PM0=1$ ) の場合には、消費電力は次のように計算されます。

変換時の最大消費電力は  $13.5mW$  ( $I_{DD}=2.7mA$ ,  $AV_{DD}=5V$ ) です。自動シャットダウンからのパワーアップ時間が1ダミー・サイクル ( $1\mu s$ ) で、残りの変換時間がもう1つのサイクル (800ns) の場合には、AD7927は各変換サイクルで  $1.8\mu s$  の間に  $13.5mW$  を消費することになります。残りの変換サイクル ( $3.2\mu s$ ) の間、デバイスはシャットダウンしています。残り  $3.2\mu s$  の変換サイクルの間には、AD7927は  $2.5\mu W$  を消費します。スループット・レートが200kSPSの場合には、サイクル時間は  $5\mu s$  で、各サイクルでの平均消費電力は、 $(1.8/5) \times (13.5mW) + (3.2/5) \times (2.5\mu W) = 4.8616mW$  になります。

図16に、5Vと3Vの電源で自動シャットダウン・モードを使用する場合の最大電力とスループット・レートの関係を示します。




図16. 電力とスループット・レートの関係

## シリアル・インターフェース

図17に、AD7927へのシリアル・インターフェースの詳細なタイミング図を示します。シリアル・クロックで変換クロックを提供するとともに、変換時にAD7927との間でやり取りする情報の転送も制御します。

CS信号で、データ転送と変換プロセスを開始します。CSの立ち下がりエッジでトラック・アンド・ホールドがホールド・モードになり、バスがスリーステート状態を終了し、この時点でアナログ入力をサンプリングします。このとき、変換も開始します。変換が完了するには、16 SCLKサイクルが必要です。図17のポイントBで示すように、トラック・アンド・ホールドは、14番目のSCLK立ち下がりエッジでトラックに戻ります。ただし、シャドウ・レジスタに対する書き込みがある場合はこれと異なり、 $\overline{\text{CS}}$ の立ち上がりエッジ（図18のポイントC）までトラック・アンド・ホールドがトラックに戻りません。16番目のSCLK立ち下がりエッジで、DOUTラインはスリーステートに戻ります。16 SCLKが経過する前にCSの立ち上がりエッジが発生した場合には、変換が終了し、DOUTラインはスリーステート状態に戻り、コントロール・レジスタは更新されません。それ以外の場合には、図17に示すように、16番目のSCLK立ち下がりエッジでDOUTがスリーステート状態に戻ります。変換プロセスを実行し、AD7927からのデータにアクセスするには、16のシリアル・クロック・サイクルが必要です。AD7927では、12ビットのデータの前に、先行ゼロと、結果に対応するチャンネルを識別する3つのチャンネル・アドレス・ビットADD2～ADD0があります。 $\overline{\text{CS}}$ がローになることによって、マイクロコントローラやDSPが読み出す先行ゼロが与えられます。残りの3つのアドレス・ビットとデータ・ビットは、その後のSCLK立ち下がりエッジで最初のアドレス・ビットADD2を先頭にしてクロック出力されるため、シリアル・クロックでの最初の立ち下がりクロック・エッジで先行ゼロが与えられ、アドレス・ビットADD2もクロック出力されることになります。データ転送の最終ビットは16番目の立ち下がりエッジで有効になり、直前（15番目）の立ち下がりエッジでクロック出力されます。




図17. シリアル・インターフェースのタイミング図




図18 シャドウ・レジスタへの書き込みのタイミング図

MSB（WRITEビット）が1に設定されているとすると、コントロール・レジスタへの情報の書き込みは、データ転送でのSCLKの最初の12個の立ち下がりエッジで行われます。コントロール・レジスタがシャドウ・レジスタを使用するようにプログラムされている場合には、図18のAD7927の例に示すように、シャドウ・レジスタへの情報の書き込みは、次のシリアル転送において16 SCLK立ち下がりエッジのすべてで行われます。シャドウ・レジスタでは、2つのシーケンス・オプションをプログラムできます。ユーザーが2番目のシーケンスをプログラムしたくない場合には、8つのLSBをゼロで埋めてください。シャドウ・レジスタは $\overline{\text{CS}}$ の立ち上りエッジで更新され、トラック・アンド・ホールドはシーケンスで選択された最初のチャンネルの追跡を始めます。

AD7927から読み出される16ビット・ワードには、常に先行ゼロ、変換結果に対応する3つのチャンネル・アドレス・ビット、そして12ビットの変換結果が入っています。

## 変換と変換の間の書き込み

動作モードのセクションで述べたように、連続した有効な変換と変換の間には5μs以上を確保してください。ただし、 $\overline{\text{CS}}$ の立ち下がりエッジ間で、必ずしも5μs以上確保しなくてもよい場合もあります。有効な変換の前に、AD7927に書き込みを行ってシャットダウン状態からパワーアップする場合を考えてみましょう。正しい変換を行うためには、AD7927に書き込みを行って、パワーアップするよう指示しなければなりません。パワーアップのためのシリアル書き込みが完了した後、変換のために $\overline{\text{CS}}$ がロー・レベルになるまでさらに5μsを待たずに、できるだけ早く変換をしたい場合があります。その場合、それぞれの有効な変換の間隔が5μs以上であれば、パワーアップの書き込みの最後にある $\overline{\text{CS}}$ 立ち上がりエッジと、有効な変換のための次の $\overline{\text{CS}}$ 立ち下がりエッジとの間の静止時間の条件だけを満たす必要があります。図19に、このポイントを示します。なお、このような有効な変換と変換の間にAD7927に書き込む場合、追加の書き込み操作中にDOUTラインは駆動されません。

# AD7927




図19. 一般的なタイミング図


AD7927がシーケンス機能を実行しているときには、有効な変換と変換の間に上述の追加の書き込み操作を行わないようにする事が重要です。というのは、追加の書き込みのCSの立ち下がりエッジで、マルチプレクサがシーケンスの次のチャンネルに移動してしまうからです。その場合、次の有効な変換が行われるとき、チャンネル結果が失われることになります。

## マイクロプロセッサとのインターフェース

AD7927のシリアル・インターフェースによって、デバイスをさまざまなマイクロプロセッサに直接接続できます。ここでは、代表的なマイクロコントローラやDSPのシリアル・インターフェース・プロトコルとインターフェースをとる方法について説明します。

## AD7927とTMS320C541とのインターフェース

TMS320C541のシリアル・インターフェースは、連続的なシリアル・クロックとフレーム同期信号を使用して、AD7927などの周辺デバイスとのデータ転送動作を同期させています。CS入力によって簡単にインターフェースをとることができます。TMS320C541とAD7927の間にグルー・ロジックは必要ありません。TMS320C541のシリアル・ポートは、内部のCLKX0（シリアル・ポート0のTxシリアル・クロック）とFSX0（シリアル・ポート0からのTxフレーム同期）によってバースト・モードで動作するよう設定されています。シリアル・ポート・コントロール・レジスタ（SPC）では、FO=0、FSM=1、MCM=1、TXM=1に設定する必要があります。図20に接続図を示します。信号処理のアプリケーションでは、TMS320C541からのフレーム同期信号によって等間隔のサンプリングにする必要があります。AD7927のV<sub>DRIVE</sub>ピンをTMS320C541と同じ電源電圧に接続します。これによって、必要な場合は、ADCがシリアル・インターフェースのTMS320C541よりも高い電圧で動作することが可能になります。



\* 分かりやすくするために他のピンは省略してあります。

図20. TMS320C541へのインターフェース


## AD7927とADSP-21xxとのインターフェース

DSPのADSP-21xxファミリーはAD7927に直接インターフェースをとることができ、グルー・ロジックは必要ありません。AD7927のV<sub>DRIVE</sub>ピンは、ADSP-218xと同じ電源電圧に接続します。これによって、必要な場合は、ADCがシリアル・インターフェースのADSP-218xよりも高い電圧で動作することが可能になります。

SPORT0コントロール・レジスタは、次のように設定してください。

TFSW=RFSW=1、オルタネート・フレーミング  
INVRFS=INVTFS=1、アクティブ・ローのフレーム信号  
DTYPE=00、右寄せデータ  
SLEN=1111、16ビットのデータ・ワード  
ISCLK=1、内部シリアル・クロック  
TFSR=RFSR=1、すべてのワードをフレーム化  
IRFS=0  
ITFS=1

図21に、接続図を示します。ADSP-218xでは、SPORTのTFSとRFSを接続し、TFSを出力、RFSを入力に設定してあります。DSPは交番フレーミング・モードで動作し、SPORTコントロール・レジスタは説明の通りに設定されています。TFSで生成されるフレーム同期信号はCSに接続され、すべての信号処理アプリケーションでそうであるように等間隔のサンプリングが必要です。ただし、この例では、ADCのサンプリング・レートの制御にタイマー割り込みを使用しており、場合によっては等間隔のサンプリングが不可能になります。



\* 分かりやすくするために他のピンは省略してあります。

図21. ADSP-218xへのインターフェース

タイマー・レジスタには、たとえば、必要なサンプル間隔で割り込みを提供する値をロードします。割り込みを受信すると、値をTFS/DT (ADCの制御ワード)とともに送信します。RFSの制御に使用するTFSで、データの読み出しを制御します。シリアル・クロックの周波数は、SCLKDIVレジスタで設定します。TFSとともに送信する命令が与えられると (AX0=TX0)、SCLKの状態がチェックされます。DSPは、SCLKがハイになります。ローになってから、再びハイになるまで待ち、その後送信を開始します。SCLKの立ち上がりエッジまたはその近くで送信命令が出るようタイマーとSCLKの値を選択している場合には、データは送信されるか、または次のクロック・エッジまで待つことになります。

たとえば、ADSP-2189で20MHzの水晶発振器を使用し、マスター・クロック周波数が40MHzの場合は、マスター・サイクル時間が25nsとなります。SCLKDIVレジスタに値3がロードされた場合には、5MHzのSCLKが得られ、1 SCLK周期ごとに8つのマスター・クロック周期が経過します。選択したスループット・レートによっては、タイマー・レジスタに値803がロードされた場合、割り込みの間隔、およびその後の送信命令の間隔は、SCLK周期で100.5個分になります。この状態では、送信命令がSCLKのエッジで出現するため、不等間隔のサンプリングになります。割り込みと割り込みの間のSCLKの数が整数値Nの場合は、DSPが等間隔のサンプリングを実行します。

#### AD7927とDSP563xxとのインターフェース

図22の接続図に、モトローラ社のDSP563xxファミリーのESSI(同期シリアル・インターフェース)にAD7927を接続する方法を示します。各ESSI(ボードに2つ)は、TxとRxに対して内部で生成したワード長フレーム同期(CRBのビットFSL1=0、FSL0=0)によって、同期モード(CRBのSYNビット=1)で動作します。ESSIの通常動作を選択するには、CRBでMOD=0にします。CRAでビットWL1=1、WL0=0に設定して、ワード長を16に設定します。フレーム同期が負になるように、CRBのFSPビットは1に設定してください。信号処理アプリケーションでは、DSP563xxからのフレーム同期信号で等間隔のサンプリングを行う必要があります。

図22に示す例では、シリアル・クロックがESSIから得られるため、SCK0ピンを出力に設定する必要があります(SCKD=1)。AD7927のV<sub>DRIVE</sub>ピンは、DSP563xxと同じ電源電圧に接続してください。これによって、必要な場合は、ADCがシリアル・インターフェースのDSP563xxよりも高い電圧で動作することが可能になります。




図22. DSP563xxへのインターフェース

#### アプリケーションのヒント

##### グラウンドとレイアウト

PSRRと電源リップル周波数のプロット(TPC 3)に示すように、AD7927は電源のノイズに対して非常に優れた耐性がありますが、グラウンドとレイアウトについては注意が必要です。

AD7927を実装するプリント回路ボードは、アナログ部分とデジタル部分を分離して、ボードの特定の領域にまとめるように設計してください。これによって、簡単に分離できるグラウンド・プレーンを使用できるようになります。最善のシールド効果を得るために、グラウンド・プレーンに対するエッチングは原則として最小限に抑えます。AD7927の3本のAGNDピンは、すべてAGNDプレーンに接続します。デジタルとアナログのグラウンド・プレーンは、1箇所だけで結合してください。複数のデバイスがAGND～DGND接続を必要とするシステムでAD7927を使用する場合には、AD7927のできるだけ近くで、星形グラウンド・ポイント1箇所だけで接続してください。

ノイズがチップに混入するので、デバイスの真下をデジタル・ラインが通らないようにしてください。アナログ・グラウンド・プレーンについては、ノイズ混入を防止するために、AD7927の下を通すことは可能です。AD7927への電源ラインはできるだけ太いパターンにしてインピーダンスを下げ、電源ライン上のグリッチによる影響を低減します。クロックなどの高速スイッチング信号は、デジタル・グラウンドでシールドしてボードの他の部分にノイズが放射しないようにします。また、クロック信号をアナログ入力の近くに通さないようにします。デジタル信号とアナログ信号のクロスオーバーを避けます。基板の反対側のトレースは、互いに直角になるようにします。これによって、基板を通るフィードスルーの影響が減ります。マイクロストリップ技術は格段に優れていますが、両面ボードでは対応できない場合もあります。この方式では、基板のコンポーネント側はグラウンド・プレーン専用にし、信号はハンダ側に配線します。

優れたデカップリングも重要です。すべてのアナログ電源とAGNDの間に10 $\mu$ Fタンタル・コンデンサと0.1 $\mu$ Fのコンデンサを並列接続してデカップリングしてください。これらのデカップリング部品から最高の性能を引き出すには、できるだけデバイスの近く、理想的にはデバイスの隣に配置します。0.1 $\mu$ Fコンデンサは、直列実効抵抗(ESR)と直列実効インダクタンス(ESI)が低いものにしてください。つまり、一般的なセラミック型や表面実装型などを使用して、高周波数でのグラウンドへの低インピーダンス・パスを提供し、内部ロジック・スイッチングによる過渡電流を処理します。

#### AD7927の性能評価

AD7927の推奨レイアウトは、AD7927の評価ボードに示しています。評価ボード・パッケージには、組み立ておよびテスト済みの評価ボード、ドキュメント、そしてEval-Board Controllerを介してPCからボードを制御するためのソフトウェアが入っています。Eval-Board ControllerをAD7927の評価ボードや、末尾番号CBが付く他の多くのアナログ・デバイセズの評価ボードと組み合わせて使用すれば、AD7927のAC性能とDC性能を実証／評価することができます。


このソフトウェアを使用すれば、ユーザーはAD7927でACテスト(高速フーリエ変換)とDCテスト(コードのヒストグラム)を実行することができます。ソフトウェアとドキュメントは、評価ボードに付属のCDにあります。

# AD7927

## 外形寸法

20ピン薄型シュリンク・スモール・アウトライン・パッケージ [TSSOP]  
(RU-16)

寸法はミリメートルで表示



JEDEC規格MO-153ABに準拠

C03088-0-1/03(0)

PRINTED IN JAPAN