

3V/5V、入力範囲 ± 10V、1mW 3チャンネル、16ビット、シグマ・デルタA/Dコンバータ

AD7707

特長

チャージバランスA/Dコンバータ 16ビット・ノーミス・コード

0.003%非直線性

高レベル(\pm 10 \lor)と低レベル(\pm 10 \lor 0の入力チャンネルチャージポンプなしで、低レベル入力チャンネルで真のバ

イポーラ±100mV性能

プログラマブル・ゲイン・フロントエンド

ゲイン範囲:1~128

3線式シリアル・インターフェース

SPI™/QSPI™/MICROWIRE™/DSP互換

SCLKはSchmittトリガ入力

アナログ入力をバッファ可能

動作範囲:2.7~3.3V、4.75~5.25V

低消費電力: 1mW max@3V スタンパイ電流: 8 µ A max 20ピンSOIC / TSSOPパッケージ

概要


AD7707は、低周波数測定用の、完全なアナログ・フロントエンドです。トランスデューサからの低レベル入力信号の直接入力、または高レベル(±10V)信号を受け取って、シリアル・デジタル出力を生成する、3チャンネルのA/Dコンバータです。シグマ・デルタ変換技術を用いて、最大16ビットのノーミス・コード性能を実現しています。選択した入力信号は、アナログ・モジュレータ周辺の専用プログラマブル・ゲイン・フロントエンドに加えられます。モジュレータ出力は内部デジタル・フィルタで処理されます。このデジタル・フィルタの最初のノッチは、内蔵の制御レジスタ経由でプログラムできるので、フィルタ・カットオフと出力アップデート・レートを調整できます。

AD7707は、単電源2.7~3.3Vまたは4.75~5.25Vで動作します。低レベル疑似差動アナログ入力チャンネル×2、高レベル入力チャンネル×1、差動リファレンス入力を備えています。V_{DD} = 5V、2.5Vリファレンスで動作した場合、低レベル入力チャンネル両方で、0~+20mV、0~+2.5Vの入力信号範囲が可能です。また、LCOM入力を基準として、±20mV~±2.5Vの範囲のバイポーラ信号も入力できます。3V電源、1.225Vリファレンスでは、0~+10mVから0~+1.225Vのユニポーラ入力信号範囲を実現。同じ条件のバイポーラ入力信号範囲は±10mV~±1.225Vです。高レベル入力チャンネルでは、±10V、±5V、0~+10Vと、0~+5Vの入力信号範囲が可能です。このようにAD7707は、3チャンネル・システムでのあらゆる信号調整と変換を実行できます。AD7707は、スマート、マイクロコントローラ、DSPなどをベースとし

SPI、QSPIはMotorola, Inc.の商標です。

MICROWIRE は National Semiconductor Corporationの商標です。

REV.0



たシステムでの使用に理想的です。3線式動作可能なシリアル・インターフェースを備えています。ゲイン設定、信号極性、アップデート・レート設定は、入力シリアル・ポート経由でソフトウェア設定可能です。セルフ・キャリブレーション、システムのゲイン誤差とオフセット誤差を除去するシステム・キャリブレーションのオプションを内蔵しています。

CMOS構造は、極めて低消費電力を実現し、パワーダウン・モードでは、スタンバイ消費電力を 20μ W maxに低減します。 AD7707は、20ピン広体SOIC(0.3インチ幅)、薄型20ピンTSSOP パッケージで供給されます。

製品のハイライト

- 1. AD7707は、3V電源と1MHzマスター・クロックで、消費電力 1mW未満なので、低電力システムでの使用に最適です。スタンバイ電流は8 μ A未満です。
- 2. 内部の薄膜抵抗により、±10V、±5V、0~+10V、0~+5Vまでの高レベル入力信号を、スプリット電源やチャージポンプを使わず、アナログ入力に入力できます。
- 3. 低レベル入力チャンネルでは、歪みゲージやトランスデューサから 直接入力信号を受け取るので、信号調整を大幅に減らせます。
- 4. 16ビット、ノーミス・コード、±0.003%精度、ローrms ノイズなど、優れたスタティック性能を備えています。エンドポイント誤差と、温度ドリフトの影響は、ゼロ・スケールとフル・スケールの誤差を除く内部のキャリブレーションによって除去できます。

アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、その情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特許または特許の権利の使用を許諾するものでもありません。

本 社/東京都港区海岸1-16-1 電話03(5402)8400 〒105-6891 ニューピア竹芝サウスタワービル

大阪営業所 / 大阪市淀川区宮原3-5-36 電話00(6350)6860(代) 〒532-0003 新大阪第二森ビル

AD7707 一仕様 (特に指定しない場合、 $AV_{DD} = DV_{DD} = +3V/5V$ 、REFIN(+) = +1.225V ($AV_{DD} = 3V$ 時)、または +2.5V ($AV_{DD} = 5V$ 時)。REFIN(-) = GND、VBIAS = REFIN(+) MCLKIN = 2.4576MHz。T_{MAX} ~ T_{MIN}で全仕様を規定)

パラメータ	Bバージョン ¹	単位	テスト条件/備考
スタティック性能		· -	
低レベル入力チャンネル(AIN1、AIN2)			
ノーミス・コード	16	ビット min	│ │設計により保証。フィルタ・ノッチ<60Hz
ァーニハーコート 出力ノイズ	表Ⅰ、表Ⅲ参照	C 9 1 111111	フィルタ・カットオフと選択ゲインに依存
面別がする 積分非直線性 ²	± 0.003	FSRの% max	フィルタ・ノッチ < 60Hz。 ± 0.0003% typ
^{預力・正直縁に} ユニポーラ・オフセット誤差	注3参照	1 SINO 70 IIIAX	J 1 10 J 1 J 3 J 1 00112,
ユニポーラ・オフセット・ドリフト4		11.\// tvn	
バイポーラ・ゼロ誤差	i.5 注3参照	μV/ typ	
バイポーラ・ゼロ・ドリフト⁴	0.5	μV/ typ	ゲイン1、2、4の場合
ハイホーク・ピロ・トラント	0.1	μV/ typ	ゲイン8、16、32、64、128の場合
正のフルスケール誤差5	0.1 注3参照	μν/ ιγρ	7 1 7 0、10、32、04、12000場日
フルスケール・ドリフト4.6	0.5	μV/ typ	
ブルスケール・1-りフト ^{**} ゲイン誤差 ⁷		μν/ ιγρ	
ゲイン・ドリフト ^{4、8}	注3参照 0.5	ECD/ tun Onnm	
バイポーラ負のフルスケール誤差 ²		FSR/ typのppm	. 0.00070/, tup
		FSRの%typ	± 0.0007% typ
バイポーラ負のフルスケール・ドリフト⁴		μV/ typ	ゲイン1~4の場合
-1 AU 1 + - 1 + U (1 WA)	0.6	μ V/ typ	ゲイン8~128の場合
高レベル入力チャンネル(AIN3)			 ±8±1 10./5±7 11.5
ノーミス・コード	16	ビットmin	設計により保証。フィルタ・ノッチ < 60Hz
出力ノイズ	表IV、表VI参照		フィルタ・カットオフと選択ゲインに依存
積分非直線性 ²	± 0.003	FSRの% max	フィルタ・ノッチ<60Hz。 ± 0.0003% typ
ユニポーラ・オフセット誤差 ⁹	± 10	mV max	± 1.5mV以内 typ
ユニポーラ・オフセット・ドリフト	4	μV/ typ	
バイポーラ・ゼロ誤差 [。]	± 10	mV max	± 1.5mV以内typ
バイポーラ・ゼロ・ドリフト	4	μV/ typ	ゲイン1、2、4の場合
	1	μV/ typ	ゲイン8、16、32、64、128の場合
ゲイン誤差	± 0.2	% typ	± 0.05%以内 typ
ゲイン・ドリフト	0.5	FSR/ typのppm	313 34
う・・・・・・・ 負のフルスケール誤差 ²	± 0.0012	FSRØ% typ	
低レベルアナログ入力/リファレンス			注記しない場合、AINとREFINの仕様
入力コモン・モード除去比(CMR) ²			低レベル入力チャンネル、AIN1とAIN2
AV _{DD} = 5V			100 00000000000000000000000000000000000
ゲイン=1	100	dB typ	
ゲイン=2	105	dB typ	
ゲイン=4	110	dB typ	
ゲイン=8~128	130	dB typ	
AVDD = 3V	130	ив тур	
ゲイン = 1	105	dD tun	
ゲイン=2	105 110	dB typ	
		dB typ	
ゲイン = 4	120	dB typ	
ゲイン = 8 ~ 128	130	dB typ	II 5
通常モード50Hz除去比 ²	98	dB typ	フィルタ・ノッチ10Hz、25Hz、50Hz、±0.02×f _{NOTCH} の場合
通常モード60Hz除去比 ²	98	dB typ	フィルタ・ノッチ10Hz、20Hz、60Hz、±0.02×f _{NOTCH} の場合
コモン・モード50Hz除去比 ²	150	dB typ	フィルタ・ノッチ10Hz、25Hz、50Hz、±0.02×f _{NOTCH} の場合
コモン・モード60Hz除去比 ²	150	dB typ	フィルタ・ノッチ10Hz、20Hz、60Hz、±0.02×f _{NOTCH} の場合
絶対 / コモン・モードREFIN電圧 ²	AGND ~ AV _{DD}	V min ~ V max	
絶対 / コモン・モ <i>ー</i> ドAIN電圧 ^{2、10}	AGND - 100mV	V min	セットアップ・レジスタのBUFビット=0
	AV _{DD} + 30mV	V max	
	AGND + 50mV	V min	セットアップレジスタのBUFビット=1
	AV _{DD} - 1.5V	V max	
AIN DC入力電流 ²	1	nA max	
AIN サンプリング容量 2	10	pF max	BUF = 0
AIN差動電圧範囲 ¹¹	0 ~ + V _{REF} /GAIN ¹²	nom	ユニポーラ入力範囲(セットアップ・レジスタのB/Uビット = 1)
	± V _{REF} /GAIN	nom	バイポーラ入力範囲(セットアップ・レジスタのB/Uビット=0)
AIN入力サンプリング速度、fs	GAIN × fclkin/64		ゲイン1~4の場合
	f _{CLKIN} /8		ゲイン8~128の場合
リファレンス入力範囲	32		
REF IN(+) - REF IN(-)電圧	1/1.75	V min/max	 AV _{DD} = 2.7~3.3V、V _{REF} = 1.225V ± 1%で仕様の性能を実現
REF IN(+) - REF IN(-)電圧	1/3.5	V min/max	AV _{DD} = 2.7 ~ 3.3 V、V _{REF} = 1.223 V ± 1 % C 仕様の性能を実現
REFIN入力サンプリング速度、fs	f _{CLKIN} /64	v IIIIII/IIIaA	T. T. O. Z.O V 、 V REF - Z.O V エ 1 /0 C IL 1水のI工配で 夫坑
<u>REFIN人</u>	I CLKIN/ UT		 低レベル入力チャンネル(AIN1、AIN2)
エロリロスノノノオの日			低レヘルベルテャンネル(AINI、AIN2) ゲイン=16、バッファなしモード
INIL 2	. 0.003	ESDO 04 mass	
INL ² 入力コエン、エード®全土トヒ/ CMD シ	± 0.003	FSRの% max	フィルタ・ノッチ<60Hz
入力コモン・モード除去比(CMR) ²	80	dB typ	
電源除去比(PSR) ²	90	dB typ	

パラメータ	B バージョン 1	単位	テスト条件/備考
高レベル・アナログ入力チャンネル(AIN3)			HICOMに関するAIN3
AIN3電圧範囲	+ 10	V max	
	- 10	V min	
通常モード50Hz除去比	78	dB typ	フィルタ・ノッチ10Hz、25Hz、50Hz、±0.02×f _{NOTCH} の場合
通常モード60Hz除去比	78	dB typ	フィルタ・ノッチ10Hz、20Hz、60Hz、±0.02×f _{NOTCH} の場合
AIN3入力サンプリング速度、fs	GAIN × f _{CLKIN} /64		ゲイン1~4の場合
	f _{CLKIN} /8		ゲイン8~128の場合
AIN3入力インピーダンス ²	27	k min	30k ± 10%typ、抵抗温度係数typ値は - 30ppm/
$AIN3$ サンプリング容量 2	10	pF max	
VBIAS入力範囲	0V/AV _{DD}	V min/max	typ = REFIN(+) = 2.5V
ロジック入力			
入力電流			
MCLKIN以外の全入力	±1	μ A max	± 20nA typ
MCLK	± 10	μ A max	±2μA typ
SCLKとMCLKIN以外の全入力			
V _{INL} 、入力ロー電圧	0.8	V max	$DV_{DD} = 5V$
	0.4	V max	$DV_{DD} = 3V$
V _{INH} 、入力ハイ電圧	2.0	V min	$DV_{DD} = 3V/5V$
SCLKのみ(シュミット・トリガ入力)			DV _{DD} = 公称5V
V_{T+}	1.4/3	V min/V max	
V _T .	0.8/1.4	V min/V max	
V_{T+} - V_{T-}	0.4/0.8	V min/V max	
SCLKのみ(シュミット・トリガ入力)			DV _{DD} = 公称3V
V_{T+}	1/2.5	V min/V max	
V _T .	0.4/1.1	V min/V max	
$V_{T+} - V_{T-}$	0.375/0.8	V min/V max	
MCLKINのみ			DV _{DD} = 公称5V
V _{INL} 、入力ロー電圧	0.8	V max	
V _{INH} 、入力八イ電圧	3.5	V min	
MCLKINのみ			DV _{DD} = 公称3V
V _{INL} 、入力ロー電圧	0.4	V max	
V _{INH} 、入力八イ電圧	2.5	V min	
ロジック出力(MCLKOUT出力を含む)			
Vol、出力ロー電圧	0.4	V max	I _{SINK} = 800 µ A(MCLKOUTを除いて)¹³。 DV _{DD} = 5V
	0.4	V max	I _{SINK} = 100 µ A(MCLKOUTを除いて)¹³。 DV _{DD} = 3V
Vон、出力ハイ電圧	4	V min	I _{SOURCE} = 200 μ A (MCLKOUTを除いて) ¹³ 。DV _{DD} = 5V
	DV _{DD} - 0.6	V min	$I_{SOURCE} = 100 \mu A (MCLKOUTを除いて)$ ¹³ 。DV _{DD} = 3V
フロート状態リーク電流	± 10	μ A max	
フロート状態出力容量14	9	pF typ	
データ出力コーディング	バイナリ		ユニポーラ・モード
	オフセット・バイナリ		バイポーラ・モード
システム・キャリブレーション			
低レベル入力チャンネル(AIN1、AIN2)			
正のフルスケール・キャリブレーション・リミット15	(1.05 x V _{REF})/ ゲイン		ゲインはPGAで選択 (1~128)
負のフルスケール・キャリブレーション・リミット15	-(1.05 x V _{REF})/ ゲイン		ゲインはPGAで選択(1~128)
オフセット・キャリブレーション・リミットჼ	-(1.05 x V _{REF})/ ゲイン		ゲインはPGAで選択(1~128)
入力スパン16	(0.8 x V _{REF})/ ゲイン		ゲインはPGAで選択(1~128)
	(2.1 x V _{REF})/ ゲイン	V max	ゲインはPGAで選択(1~128)
高レベル入力チャンネル(AIN3)			
正のフルスケール・キャリブレーション・リミット15	(8.4 x V _{REF})/ ゲイン	V max	ゲインはPGAで選択(1~128)
負のフルスケール・キャリブレーション・リミット15	-(8.4 x V _{REF})/ ゲイン	V max	ゲインはPGAで選択(1~128)
オフセット・キャリブレーション・リミット16	-(8.4 x V _{REF})/ ゲイン	V max	ゲインはPGAで選択(1~128)
入力スパン ¹⁶	(6.4 x V _{REF})/ ゲイン	V min	ゲインはPGAで選択(1~128)
	(16.8 × V _{REF})/ ゲイン	V max	ゲインはPGAで選択(1~128)
電源要件			
電源電圧			
AV _{DD} 電圧	+2.7~+3.3、または	V	規定の性能が得られる範囲
	+ 4.75 ~ + 5.25		
DVD電圧	+ 2.7 ~ + 5.25	V	規定の性能が得られる範囲
電源電流			
AV _{DD} 電流			AV _{DD} =3Vまたは5V、ゲイン=1~4
	0.27	mA max	0.22mA typ、BUF = 0、f _{CLKIN} = 1MHz、または2.4576MHz
	0.6	mA max	0.45 mA typ、BUF = 1、 f_{CLKIN} = 1MHz、または2.4576MHz、
			AV _{DD} =3Vまたは5V、ゲイン=8~128
	0.5	mA max	0.38mA typ、BUF = 0、f _{CLKIN} = 2.4576MHz
	0.0		71,

パラメータ	B バージョン 1	単位	テスト条件 / 備考
電源要件(つづき)			
DV _{DD} 電流 ¹⁷			デジタルI/P = 0VまたはDV _{DD} 。外部MCLKIN
	0.080	mA max	0.06 mA typ, $DV_{DD} = 3V$, $f_{CLKIN} = 1$ MHz
	0.15	mA max	0.13mA typ, $DV_{DD} = 5V$, $f_{CLKIN} = 1MHz$
	0.18	mA max	0.15mA typ, $DV_{DD} = 3V$, $f_{CLKIN} = 2.4576MHz$
	0.35	mA max	0.3mA typ, $DV_{DD} = 5V$, $f_{CLKIN} = 2.4576MHz$
電源除去比19	注20参照	dB typ	
通常モード消費電力17			$AV_{DD} = DV_{DD} = +3V$ 。デジタルI/P = $0V$ または DV_{DD} 、
			AIN3の損失を除き、外部MCLKIN減衰器
	1.05	mW max	0.84mW typ、BUF = 0、f _{CLKIN} = 1MHz、全ゲイン
	2.04	mW max	1.53mW typ、BUF = 1、f _{CLKIN} = 1MHz、全ゲイン
	1.35	mW max	1.11mW typ、BUF = 0、f _{CLKIN} = 2.4576MHz、ゲイン = 1 ~ 4
	2.34	mW max	1.9mW typ、BUF = 1、f _{CLKIN} = 2.4576MHz、ゲイン = 1 ~ 4
通常モード消費電力17			AV _{DD} = DV _{DD} = +5V、デジタルI/P = 0VまたはDV _{DD} 、外部MCLKIN
	2.1	mW max	1.75mW typ、BUF = 0、f _{CLKIN} = 1MHz、全ゲイン
	3.75	mW max	2.9mW typ、BUF = 1、f _{CLKIN} = 1MHz、全ゲイン
	3.1	mW max	2.6mW typ、BUF = 0、 f _{CLKIN} = 2.4576MHz
	4.75	mW max	3.75mW typ, BUF = 1, $f_{CLKIN} = 2.4576MHz$
スタンバイ(パワーダウン)電流¹ଃ	18	μ A max	外部MCLKININ=0VまたはDV _{DD} 、4 µ A typ、AV _{DD} = +5V
	8	μ A max	外部MCLKIN IN = 0VまたはDV _{DD} 、4 µ A typ、AV _{DD} = +3V

注

- 1. 温度範囲は以下の通り:Bバージョン、-40~+85。
- 2. これらの数字は、最初の製品リリース時の特性決定、または設計で確定。
- 3. キャリブレーションは、実際は変換なので、これらの誤差は、低レベル入力チャンネルAIN1とAIN2において、表I、IIIに表示した変換ノイズの大きさにあたる。これは、対象となる温度で、キャリブレート後に適用します。
- 4. 任意の温度での再キャリブレートによって、これらのドリフト誤差を除去できます。
- 5. 正のフルスケール誤差はゼロスケール誤差を含み(ユニボーラ・オフセット誤差またはバイボーラ・ゼロ誤差)、ユニボーラとバイボーラ両入力範囲に適用されます。
- 6. フルスケール・ドリフトはゼロスケール誤差を含み(ユニポーラ・オフセット・ドリフトまたはパイポーラ・ゼロ・ドリフト)ユニポーラとパイポーラ両入力範囲に適用されます。
- 7. ゲイン誤差はゼロスケールを含まない。ユニポーラ範囲では、フルスケール、誤差ユニポーラ・オフセットとして計算され、バイポーラ範囲では、フルスケール誤差、バイポーラ・ゼロ誤差として計算されます。
- 8. ゲイン誤差ドリフトは、ユニポーラ・オフセット・ドリフト / バイポーラ・ゼロドリフトを含まない。ゼロスケール・キャリブレーションのみを行うと、事実上製品のドリフトです
- 9. システム・キャリプレーションの後、誤差は除去される。
- 10. このコモン・モード電圧範囲は、アナログ入力の入力電圧がAV_{DD} + 30mV以上になるか、 AGND 100mV以下にならない限り許容されます。製品は最低AGND 200mVの電圧まで機能できますが、 高温ではリーク電流が増えます。
- 11. AIN(+)の入力電圧範囲は、低レベル入力チャンネル(AIN1、AIN2)では、LCOMの電圧に関連して決定し、高レベル入力チャンネルAIN3ではHCOMの電圧に関連して決定します。仕様の性能を得るには、低レベル・アナログ入力の絶対電圧は、AV_{DD} + 100mV以上、またはGND 100mV以下にならないようにします。入力電圧はAGND 200mVまで可能ですが、高温ではリーク電流が増えます。
- 12. V_{REF} = REFIN (+) REFIN ()
- 13. これらのロジック出力レベルは、CMOS負荷1つを設けている場合のみ、MCLKOUTに適用します。
- 14. 正確な結果を得るため、サンプルを + 25 でテストしています
- 15. キャリブレーション後、アナログ入力が正のフルスケールを超えると、コンパータの出力はすべて1になります。アナログ入力が負のフルスケールを下回ると、出力はすべて0になります。
- 16. これらのキャリブレーションとスパンのリミットは、アナログ入力の絶対電圧が、AV₀₀ + 30mVを超えず、AGND 30mVを下回らない場合に適用します。オフセット・キャリブレーション・リミットは、ユニポーラ・ゼロポイントとバイポーラ・ゼロポイント両方に適用します。
- 17. デバイスのクロックソースとして、MCLKピン経由でクリスタルまたはセラミック共振器を用いる場合、DV_{DD}電流と消費電力は、クリスタルまたは共振器のタイプに応じて変わります(クロックと発振器回路の項参照)。
- 18. 外部マスター・クロックをスタンパイ・モードに動作させると、スタンパイ電流は、5Vで150 μ A typまで、3Vで75 μ Aまで増加します。クロックソースとして、MCLKビン経由でクリスタルまたはセラミック共振器を用いる場合、内部オシレータはスタンパイ・モードで動作し、消費電力はクリスタルまたは共振器のタイプに応じて変わります(スタンパイ・モードの項参照)。

4

19. DCで測定し、選択した通過帯域で適用。50HzのPSRRは、フィルタ・ノッチ25Hzまたは50Hzで、120dBを超えます。60HzでのPSRRは、フィルタ・ノッチ20Hzまたは60Hzで、120dBを超えます。20. PSRRは、ゲインとAV_{bo}両方によって決定します。

低レベル入力チャンネル、AIN1、AIN2

ゲイン	1	2	4	8~128
$AV_{DD} = 3V$	86	78	85	93
$AV_{DD} = 5V$	90	78	84	91

仕様は予告なく変更することがあります。

高レベル入力チャンネル、AIN3


ゲイン	1	2	4	8~128	
$AV_{DD} = 3V$	68	60	67	75	
$AV_{DD} = 5V$	72	60	66	73	

タイミング特性1、2 (特に指定しない限り、AV_{DD} = DV_{DD} = +2.7~ +5.25V、AGND = DGND = 0V、 f_{CLKIN} = 2.4576MHz、入力ロジック = 0、ロジック1 = DV_{DD})

	T _{MIN} 、T _{MAX} における		
パラメータ	リミット (Bバージョン)	単位	テスト条件/備考
f _{CLKIN} 3、4	400	kHz min	マスター・クロック周波数
	5	MHz max	(仕様の性能を得るには、クリスタル・オシレータまたは外部供給を使用)
t _{CLKIN LO}	$0.4 \times t_{CLKIN}$	ns min	マスター・クロック入力ロー時間、t _{CLKIN} = 1/f _{CLKIN}
t _{CLKIN HI}	$0.4 \times t_{CLKIN}$	ns min	マスター・クロック入力ハイ時間
t_1	500 x t _{CLKIN}	ns nom	DRDY八イ時間
t_2	100	ns min	RESETパルス幅
読み出し動作			
t_3	0	ns min	DRDY ~ CSのセットアップ時間
t_4	120	ns min	CS立ち下がりエッジからSCLK立ち上がりエッジのセットアップ時間
t ₅ ⁵	0	ns min	SCLK立ち下がりエッジからデータ有効までの遅延
	80	ns max	$DV_{DD} = +5V$
	100	ns max	$DV_{DD} = +3.0V$
t ₆	100	ns min	SCLK高パルス幅
t ₇	100	ns min	SCLK低パルス幅
t ₈	0	ns min	CS立ち上がりエッジからSCLK立ち上がりエッジのホールド時間
t ₉ ⁶	10	ns min	SCLK立ち上がリエッジ後のバス解放時間
	60	ns max	$DV_{DD} = +5V$
	100	ns max	$DV_{DD} = +3.0V$
t ₁₀	100	ns max	SCLK立ち下がりエッジからDRDYハイ ⁷
書き込み動作			
t ₁₁	120	ns min	CS立ち下がりエッジからSCLK立ち上がりエッジのセットアップ時間
t ₁₂	30	ns min	データ有効から、SCLK立ち上がりエッジのセットアップ時間
t ₁₃	20	ns min	データ有効からSCLK立ち上がりエッジのホールド時間
t ₁₄	100	ns min	SCLKハイ・パルス幅
t ₁₅	100	ns min	SCLKロー・パルス幅
t ₁₆	0	ns min	CS立ち上がりエッジからSCLK立ち上がりエッジのホールド時間

注:

- 1. 正確な結果を得るため、サンプルを+25 でテスト。全入力信号は、tr=tf=5ns(DVppの10~90%)に規定され、電圧レベル1.6Vから時間測定しています。
- 2. 図16、17参照。
- 3.fcLKINデューティ・サイクルは、45~55%。AD7707がスタンパイ・モードでないときは、必ずfcLKINを供給してください。クロック供給がない場合、仕様より高い電流を引き出すことができ、非キャリブレート状態となります。
- 4. AD7707は、fclkin=2.4576MHzとして生産テストされています(looテストの一部では1MHz)。特性により、400kHzで動作することが保証されています。
- 5. これらの数値は図1の負荷回路で測定し、出力が V_{OL} または V_{OH} の限度を超えるのに必要な時間として定義されています。
- 6. これらの数値は、図1の回路に負荷を加えたときに、データ出力が0.5V変化するのにかかる測定時間から引き出します。次に、測定した数字を外挿して、50pFコンデンサの充/放電による影響を除去します。つまり、タイミング特性を表す時間は、デバイスの真のバス解放時間であり、外部バス負荷容量の影響を受けていません。
- 7. DRDYは、出力アップデートの後で、デバイスから最初の読み出しをしてからハイに戻ります。必要なら同じデータの読み出しも可能ですが、DRDYがハイになっている間、次の出力アップデートの近くで次の読み出しが起こらないように注意してください。



絶対最大定格*

(とくに指定しない場合、T _A = +25)		工業用(Bバージョン)
$AV_{DD} \sim AGND$	- 0.3 ~ +7V	保管温度範囲
AV _{DD} ~ DGND	- 0.3 ~ + 7V	接合温度
DV _{DD} ~ AGND	- 0.3 ~ + 7V	SOICパッケージ、ワット損
DV _{DD} ~ DGND	- 0.3 ~ + 7V	JA熱インピーダンス
DV _{DD} ~ AGND	$-0.3V \sim AV_{DD} + 0.3V$	ピン温度(ハンダ付け)
DGND ~ AGND	- 0.3 ~ + 0.3V	蒸着(60秒)
AIN1、AIN2入力電圧~LOCOM	$-0.3V \sim AV_{DD} + 0.3V$	赤外線(15秒)
AIN3~HICOM入力電圧	- 11 ~ + 30V	TSSOPパッケージ、ワット損
V _{BIAS} ~ AGND	$-0.3V \sim AV_{DD} + 0.3V$	JA熱インピーダンス
HICOM、LOCOM~AGND	$-0.3V \sim AV_{DD} + 0.3V$	ピン温度(ハンダ付け)
REF(+) REF(-)~ AGND	$-0.3V \sim DV_{DD} + 0.3V$	蒸着(60秒)
DGNDへのデジタル入力電圧	$-0.3V \sim DV_{DD} + 0.3V$	赤外線(15秒)
DGNDへのデジタル出力電圧	$-0.3V \sim DV_{DD} + 0.3V$	ESD定格

*上記の絶対最大定格を超えるストレスを加えると、デバイスに永久的な損傷を与えることがあります。この定格はストレス定格の規定のみを目的とするものであり、この仕様の動作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長期間絶対最大定格条件に置くと、デバイスの信頼度に影響を与えることがあります。

オーダー・ガイド

動作温度範囲

モデル	V _{DD} 電源	温度範囲	パッケージ	パッケージ・オプション
AD7707BR	2.7 ~ 5.25V	- 40 ~ + 85	SOIC	R-20
AD7707BRU	2.7 ~ 5.25V	- 40 ~ + 85	TSSOP	RU-20
EVAL-AD7707EB		評価ボード		

6

注意


ESD(静電放電)の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、 検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネル ギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪 失を回避するために、適切なESD予防措置をとるようお奨めします。



- 40 ~ + 85 - 65 ~ + 150 + 150 450mW 75 /W

> + 215 + 220 450mW 139 /W

+ 215 + 220 3kV



ピン機能の説明

ピン番号	記号	機能
1	SCLK	シリアルクロック。シュミット・トリガ・ロジック入力。AD7707からシリアルデータにアクセスするために、外部シリアルクロックをこの入力に適用します。このシリアルクロックは、全データを連続パルス列で送信する、連続クロックとすることも、小さいバッチデータでAD7707に情報を送信する、非連続クロックとすることもできます。
2	MCLK IN	デバイスのマスター・クロック信号。これは、クリスタル/共振器または外部クロックから供給されます。 クリスタル/共振器は、MCLKINとMCLKOUTピンにまたがって接続されます。別の方法として、 MCLKINピンを、CMOS対応クロックとMCLKOUTを非接続にして、ドライブすることも可能です。 AD7707は、500kHz~5MHzのクロック周波数で動作できます。
3	MCLK OUT	デバイスのマスター・クロックがクリスタル/共振器の場合、クリスタル/共振器をMCLKINとMCLK-OUTの間に接続します。外部クロックをMCLKINに適用した場合、MCLKOUTからは反転クロック信号が供給されます。このクロックは、外部回路へのクロックソース供給に使用でき、1つのCMOS負荷をドライブできます。不要な場合、MCLKOUTは、クロック・レジスタのCLKDISビットを介してオフにできます。これにより、MCLKOUTでの不要な容量性負荷駆動による電力浪費をなくせます。
4	CS	チップ選択。AD7707を選択するのに用いるアクティブ・ロー・ロジック入力。この入力をローにハード設定してあると、AD7707は、デバイスにインターフェースするのに用いられる、SCLK、DIN、DOUTによる3線式インターフェース・モードで動作できます。CSは、シリアルバスに複数のデバイスを接続したシステムでデバイスを選択するのに用いたり、AD7707と通信する際のフレーム同期信号として用いたりできます。
5	RESET	ロジック入力。部品のコントロール・ロジック、インターフェース・ロジック、キャリブレーション係数、 デジタル・フィルタ、アナログ・モジュレータを、電源オンの状態にリセットする、アクティブ・ロー入力。
6	AV _{DD}	アナログ電源電圧、 + 2.7 ~ + 5.25Vで動作。
7	AIN1	低レベル・アナログ入力チャンネル1。LOCOMに対する疑似差動入力として使用します。
8	LOCOM	低レベル・入力チャンネルのCOMMON入力。AIN1、AIN2のアナログ入力はこの入力を基準とします。
9	AIN2	低レベル・アナログ入力チャンネル2。LOCOMに対する疑似差動入力として使用します。
10	AIN3	HICOMに対するシングルエンド高レベル・アナログ入力チャンネル。
11	нісом	高レベル入力チャンネルのCOMMON入力。AIN3のアナログ入力はこの入力を基準とします。
12	VBIAS	VBIASは、ハイ・レベル入力チャンネル信号のレベル・シフトに使用します。この信号は、内部モジュレータに見られるAIN(+)とAIN(-)信号が、コモン・モード範囲に入るように使用します。VBIASは、通常、AV _{DD} = 5Vのとき2.5V、AV _{DD} = 3Vのとき1.225Vに接続します。
13	REF IN (+)	リファレンス入力。AD7707の差動リファレンス入力の正の入力。リファレンス入力は、REFIN (+) が REFIN (-) より大きくなければならないという前提で、区別されます。REFIN (-) は、 AV_{DD} とAGND の間の、任意の場所が可能です。

ピン番号	記号	機能
14	REF IN (-)	リファレンス入力。AD7707の差動リファレンス入力の負の入力。REFIN(-)は、REFIN(+)がREFIN(-) より大きければ、AV _{DD} とAGNDの間の任意の地点が可能です。
15	AGND	AD7707の内部アナログ回路のグラウンド・リファレンス・ポイント。
16	DRDY	ロジック出力。この出力がロジック・ローの場合、AD7707データ・レジスタから新たな出力ワードが得られることを示します。DRDYピンは、フル出力ワードの読み出し動作終了時にハイに戻ります。出力アップデート中にデータ読み出しが行われないと、DRDYラインは、次の出力アップデートの500×tclkinサイクル前に、ハイに戻ります。DRDYがハイの間は、アップデートされているデータ・レジスタからの読み出しを防ぐため、読み出し動作を試みたり、開始しないようにしてください。DRDYラインは、アップデートが発生した場合、再びローに戻ります。DRDYは、AD7707が内部キャリブレーション・シーケンスを終えた時間の表示にも使用します。
17	DOUT	出力シフト・レジスタからシリアルデータを読み出すシリアル・データ出力。この出力シフト・レジスタは、通信レジスタのレジスタ選択ビットに応じて、セットアップレジスタ、通信レジスタ、クロック・レジスタ、データ・レジスタの情報を収集できます。
18	DIN	入力シフト・レジスタに、シリアル・データを書き込むシリアルデータ入力。この入力のデータは、通信レジスタのレジスタ選択ビットに応じて、セットアップ・レジスタ、クロック・レジスタ、通信レジスタに伝送されます。
19	DV _{DD}	デジタル電源電圧、 + 2.7~ + 5.25Vで動作。
20	DGND	AD7707の内部デジタル回路のグラウンド・リファレンス・ポイント。

低レベル入力チャンネルの出力ノイズ(5/動作)

表Iは、非バッファ・モードでの選択ノッチと - 3dB周波数における、AD7707の出力rmsノイズと、ピークtoピーク分解能を示します。ノッチはクロック・レジスタのFS0、FS1、FS2によって選択されます。数値は、 V_{REF} = +2.5V、 AV_{DD} = 5Vにおけるバイポーラ入力範囲です。これらの数値はtyp値で、アナログ入力電圧0Vで生成されています。表IIは、非バッファ・モード動作時の、rmsノイズとピークtoピーク分解能を表します。ピークtoピークの数値が、コード・フリッカーのない分解能を表していることに注意してください。これらは、rmsノイズではなく、ピークtoピーク・ノイズに基づいて、計算されています。これは V_{REF} = +2.5Vのバイポーラ入力範囲の数値です。これらの数値はtyp値で、最も近いLSBに丸め込みされています。数値は、0に設定されたクロック・レジスタのCLKDIVビットに適用されます。出力ノイズは、2つのノイズ源から発生します。第1は、モジュレータの実現に使用する、半導体デバイスの電気ノイズ(デバイス・ノイズ)。第2に、アナログ入力がデジタル領域に変換される時の定量化ノイズが加わります。デバイス・ノイズは低レベルで、周波数と無関係です。定量化ノイズはさらに低いレベルで始まりますが、周波数の増大に伴って急激に上昇して、主要なノイズ源となります。表の数値は、バイポーラ入力範囲についてです。ユニポーラ範囲については、rmsノイズ数値はバイポーラ範囲と同じになりますが、ピークtoピーク分解能は信号範囲の半分に基づくので、事実上、分解能1ビットを失うことになります。

表I. 出力RMSノイズ / ピーク to ピーク分解能 対 ゲインと出力アップデート・レート (+5 V) (AIN 1、AIN 2 非パッファ・モード時のみ)

フィルタ第1			μ V 単位の出力 RMS ノイズ typ 値(ピーク to ピーク分解能、ビット)							
ノッチと O/P	- 3dB	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	
データ速度	周波数	1	2	4	8	16	3 2	6 4	128	
MCLK IN = 2.4	1576MHz									
10Hz	2.62Hz	1.2 (16)	0.7 (16)	0.7 (16)	0.54 (16)	0.28 (16)	0.28 (16)	0.28 (15.5)	0.27 (14.5)	
50Hz	13.1Hz	3.6 (16)	2.1 (16)	1.25 (16)	0.89 (16)	0.62 (16)	0.60 (15)	0.56 (14.5)	0.56 (13.5)	
60Hz	15.72Hz	4.7 (16)	2.6 (16)	1.5 (16)	0.94 (16)	0.73 (16)	0.68 (15)	0.66 (14)	0.63 (13)	
250Hz	65.5Hz	95 (13)	65 (13)	23.4 (13)	11.6 (13)	6.5 (13)	3.4 (13)	2.1 (13)	1.5 (12.5)	
500Hz	131Hz	600 (10.5)	316 (10.5)	138 (10.5)	71 (10.5)	38 (10.5)	18 (10.5)	10 (10)	5.7 (10)	
MCLK IN = 1	MHz									
4.05Hz	1.06Hz	1.26 (16)	0.716 (16)	0.703 (16)	0.653 (16)	0.3 (16)	0.3 (16)	0.28 (15.5)	0.27 (14.5)	
20Hz	5.24Hz	1.76 (16)	0.95 (16)	0.61 (16)	0.46 (16)	0.29 (16)	0.29 (16)	0.29 (15.5)	0.28 (14.5)	
25Hz	6.55Hz	2.5 (16)	1.3 (16)	0.74 (16)	0.51 (16)	0.35 (16)	0.33 (16)	0.32 (15)	0.32 (14)	
100Hz	26.2Hz	43 (14)	26.4 (14)	12.2 (14)	5.8 (14)	3.2 (14)	1.7 (14)	1.06 (13.5)	0.78 (13)	
200Hz	52.4Hz	267 (11.5)	151 (11.5)	72 (11.5)	33 (11.5)	15.4 (11.5)	9 (11.5)	4.8 (11.5)	2.9 (11.5)	

8

表II. 出力RMSノイズ / ピークtoピーク分解能 対 ゲインと出力アップデート・レート (+5 V時) (AIN 1、AIN 2 パッファ・モード時のみ)

フィルタ第1			μ V 単位の出 力RMS ノイズ typ 値(ピーク to ピーク分解能、ビット)							
ノッチと O/P	- 3dB	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	
データ速度	周波数	1	2	4	8	16	32	6 4	128	
MCLK IN = 2.4	576MHz									
10Hz	2.62Hz	1.47 (16)	0.95 (16)	0.88 (16)	0.55 (16)	0.42 (16)	0.42 (16)	0.42 (14)	0.41 (14)	
50Hz	13.1Hz	4.2 (16)	2.6 (16)	1.6 (16)	1 (16)	0.89 (15.5)	0.94 (14.5)	0.9 (14)	0.9 (13)	
60Hz	15.72Hz	4.9 (16)	3 (16)	1.8 (16)	1.1 (16)	1 (15.5)	1 (14.5)	0.94 (14)	0.94 (13)	
250Hz	65.5Hz	104 (13)	52 (13)	26 (13)	14 (13)	6.5 (13)	4.1 (12.5)	2.7 (12)	2.3 (11)	
500Hz	131Hz	572 (10.5)	293 (10.5)	125 (10.5)	69 (10.5)	40 (10)	19 (10)	10 (10)	5.9 (10)	
MCLK IN = 1	MHz									
4.05Hz	1.06Hz	1.35 (16)	0.967 (16)	0.83 (16)	0.66 (16)	0.45 (16)	0.43 (16)	0.43 (15)	0.43 (14)	
20Hz	5.24Hz	2.27 (16)	1.41 (16)	1 (16)	0.8 (16)	0.49 (16)	0.46 (16)	0.45 (14.5)	0.45 (13.5)	
25Hz	6.55Hz	2.82 (16)	1.79 (16)	1.18 (16)	0.9 (16)	0.56 (16)	0.56 (15.5)	0.49 (14.5)	0.49 (13.5)	
100Hz	26.2Hz	51 (14)	26 (14)	11 (14)	6.5 (14)	3.48 (13.5)	1.9 (13.5)	1.35 (13)	1.1 (12.5)	
200Hz	52.4Hz	254 (11.5)	132 (11.5)	60 (11.5)	34 (11.5)	16.5 (11.5)	8.7 (11.5)	4.9 (11)	2.8 (11)	

低レベル入力チャンネルの出力ノイズ(3/動作)

表IIIは、非バッファ・モード時での選択ノッチと - 3dB周波数における、AD7707の出力rmsノイズと、ピークtoピーク分解能を示します。ノッチはクロック・レジスタのFSO、FS1、FS2によって選択されます。数値は、 V_{REF} = +1.225V、AVDD = 3Vにおけるバイポーラ入力範囲です。これらの数値はtyp値で、アナログ入力電圧0Vで生成されています。表IVは、非バッファ・モード動作時の、rmsノイズとピークtoピーク分解能を表します。ピークtoピークの数値が、コード・フリッカーのない分解能を表していることに注意してください。これらは、rmsノイズではなく、ピークtoピークノイズに基づいて計算されます。数値は V_{REF} = +1.225Vのバイポーラ入力範囲のもので、バッファ・モード、非バッファ・モード両方のものです。これらの数値はtyp値で、最も近いLSBに丸め込みされます。数値は、0に設定されたクロック・レジスタのCLKDIVビットに適用されます。出力ノイズには2つのノイズ源があります。第1は、モジュレータの実現に使用する、半導体デバイスの電気ノイズ(デバイス・ノイズ)。第2に、アナログ入力がデジタル領域に変換される時の定量化ノイズが加わります。デバイスノイズは低レベルで、周波数と無関係です。定量化ノイズはさらに低いレベルで始まりますが、周波数増大に伴って急激に上昇して、主要なノイズ源となります。表の数値は、バイポーラ入力範囲についてです。ユニポーラ範囲については、rmsノイズ数値はバイポーラ範囲と同じになりますが、ピークtoピーク分解能は信号範囲の半分に基づくので、事実上、分解能1ビットを失うことになります。

表III. 出力RMS Jイズ / ピーク to ピーク分解能 対 ゲインと出力アップデート・レート (+3 V) (AIN 1、AIN 2 非パッファ・モードのみ)

フィルタ第1			μV	単位の出力 RI	MS ノイズ ty _l	p 値(ピーク t	○ピーク分解値	能、ビット)	
ノッチと O/P	- 3dB	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン
データ速度	周波数	1	2	4	8	16	3 2	6 4	128
MCLK IN = 2.4	576MHz								
10Hz	2.62Hz	1.60 (16)	0.8 (16)	0.48 (16)	0.29 (16)	0.29 (16)	0.27 (15.5)	0.26 (14.5)	0.26 (13.5)
50Hz	13.1Hz	3.8 (16)	1.9 (16)	1.1 (16)	0.64 (16)	0.60 (15)	0.6 (14)	0.6 (13)	0.6 (12)
60Hz	15.72Hz	4.4 (16)	2.2 (16)	1.35 (16)	0.78 (16)	0.7 (15)	0.68 (14)	0.64 (13)	0.64 (12)
250Hz	65.5Hz	53 (13)	24 (13)	15 (12.5)	6.8 (13.5)	3.6 (12.5)	2.1 (12.5)	1.5 (12)	1.3 (11)
500Hz	131Hz	300 (10.5)	138 (10.5)	80 (10.5)	34 (10.5)	18 (10.5)	8.7 (10.5)	4.8 (10)	3.4 (10)
MCLK IN = 1	MHz								
4.05Hz	1.06Hz	1.45 (16)	0.713 (16)	0.494 (16)	0.273 (16)	0.252 (16)	0.30 (15)	0.24 (15)	0.24 (14)
20Hz	5.24Hz	1.98 (16)	1.04 (16)	0.56 (16)	0.33 (16)	0.3 (16)	0.3 (15)	0.3 (14)	0.3 (13)
25Hz	6.55Hz	2.3 (16)	1.2 (16)	0.66 (16)	0.41 (16)	0.34 (16)	0.33 (15)	0.32 (14)	0.32 (13)
100Hz	26.2Hz	24.6 (14)	14 (14)	6.4 (14)	3.3 (14)	1.63 (14)	1 (13.5)	0.8 (13)	0.65 (12)
200Hz	52.4Hz	136 (11.5)	67 (11.5)	32.5 (11.5)	17.3 (11.5)	8.9 (11.5)	4.4 (11.5)	2.3 (11.5)	1.6 (11)

表IV. 出力RMSノイズ / ピークtoピーク分解能 対 ゲインと出力アップデート・レート (+3V) (AIN1、AIN2パッファ・モードのみ)

フィルタ第1			μV	単位の出力 R	MS ノイズ ty	p 値(ピーク t	o ピーク分解 ℓ	兆、ビット)	
ノッチと O/P	- 3dB	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン
データ速度	周波数	1	2	4	8	16	32	6 4	128
MCLK IN = 2.4	576MHz								
10Hz	2.62Hz	1.80 (16)	1 (16)	0.7 (16)	0.41 (16)	0.41 (16)	0.41 (15)	0.41 (14)	0.41 (13)
50Hz	13.1Hz	4.1 (16)	2.4 (16)	1.5 (16)	1 (15.5)	0.91 (14.5)	0.89 (13.5)	0.86 (12.5)	0.83 (12)
60Hz	15.72Hz	5.1 (16)	3 (16)	1.8 (16)	1.1 (15.5)	0.94 (14.5)	0.94 (13.5)	0.99 (12.5)	0.99 (11.5)
250Hz	65.5Hz	50 (13)	27 (13)	12.3 (13)	6.4 (13)	4 (12.5)	2.7 (12)	2.2 (11.5)	1.8 (11)
500Hz	131Hz	275 (10.5)	125 (10.5)	80 (10.5)	39 (10.5)	16 (10.5)	8.9 (10.5)	5.2 (10)	4.2 (9.5)
MCLK IN = 1	MHz								
4.05Hz	1.06Hz	7.72 (16)	1.3 (16)	0.73 (16)	0.41 (16)	0.41 (16)	0.41 (15)	0.41 (14)	0.41 (13)
20Hz	5.24Hz	2.14 (16)	1.22 (16)	0.71 (16)	0.5 (16)	0.47 (15.5)	0.47 (14.5)	0.45 (13.5)	0.42 (13)
25Hz	6.55Hz	2.5 (16)	1.4 (16)	0.88 (16)	0.54 (16)	0.53 (15.5)	0.50 (14.5)	0.50 (13.5)	0.50 (12.5)
100Hz	26.2Hz	24.5 (14)	12.6 (14)	6.3 (14)	3.1 (14)	1.87 (13.5)	1.2 (13)	1.1 (12.5)	1 (11.5)
200Hz	52.4Hz	133 (11.5)	70 (11.5)	37 (11.5)	18 (11.5)	8.4 (11.5)	4.2 (11.5)	2.4 (11)	2.1 (10.5)

高レベル入力チャンネルAIN3の出力ノイズ(5V動作)

表Vは、非バッファ・モード時での選択ノッチと - 3dB周波数におけるAD7707の出力rmsノイズと、ピークtoピーク分解能を示しています。ノッチはクロックレジスタのFS0、FS1、FS2で選別します。数値は、 V_{REF} = +2.5V、HBIAS = 2.5V、HICOM = AGND、AV_{DD} = 5Vで、 \pm 10V、 \pm 5V、0 \sim 5V、0 \sim +10Vの範囲でのものです。これらの数値はtyp値で、アナログ入力電圧0Vで生成されています。一方、表VIは、バッファ・モードにおける、出力rmsノイズとピークtoピーク分解能を示しています。ピークtoピーク数値が、コード・フリッカーのない分解能を表していることに注意してください。これらは、rmsノイズではなく、ピークtoピーク・ノイズに基づいて計算されます。バイポーラ・モードで、ゲイン2で高レベル・チャンネルを動作させると、 \pm 10Vの動作範囲が得られます。ユニポーラ・モードで、ゲイン2で動作させると、0 \sim +10Vの動作範囲が得られます。バイポーラ・モードで、ゲイン4で高レベル・チャンネルを動作させると、 \pm 5Vの動作範囲が得られます。ユニポーラ・モードで、ゲイン4で動作させると、0 \sim 5Vの動作範囲が得られます。すべての入力範囲でのノイズは、付属書1に掲載されています。出力ノイズは、2つのノイズ源から発生します。第1は、モジュレータの実現に使用する、半導体デバイスの電気ノイズ(デバイス・ノイズ)。第2に、アナログ入力がデジタル領域に変換される時の定量化ノイズが加わります。デバイス・ノイズは低レベルで、周波数と無関係です。定量化ノイズはさらに低いレベルで始まりますが、周波数の増大に伴って急激に上昇して、主要なノイズ源となります。表の数値は、バイポーラ入力範囲についてです。ユニポーラ範囲については、rmsノイズ数値はバイポーラ範囲と同じになりますが、ピークtoピーク分解能は信号範囲の半分に基づくので、事実上、分解能1ビットを失うことになります。

表 \lor . 出力RMSノイズ/ピークtoピーク分解能 対 ゲインと出力アップデート・レート (+ 5 \lor) (AIN 3 非パッファ・モードのみ)


フィルタ第1		± 1 0	∨範囲	± 5\	/範囲	0 ~ + 1	0 V範囲	0 ~ +	5 V 範囲
ノッチとO/P	- 3dB	RMSノイズ	P-P(ビット)	RMSノイズ	P-P(ビット)	RMSノイズ	P-P(ビット)	RMSノイズ	P-P(ビット)
データ速度	周波数	(µ∨)	分解能	(μV)	分解能	(µV)	分解能	(μV)	分解能
MCLK IN = 2.4	4576MHz								_
10Hz	2.62Hz	5.10	16	3.52	16	5.10	16	3.52	16
50Hz	13.1Hz	15.82	16	9.77	16	15.82	16	9.77	16
60Hz	15.72Hz	20.36	16	12.29	16	20.36	16	12.29	16
250Hz	65.5Hz	430	13	212	13	430	12	212	12
500Hz	131Hz	2350	10	1287	10	2350	9	1287	9
MCLK IN = 1	MHz								
4.05Hz	1.06Hz	5.13	16	3.53	16	5.13	16	3.53	16
20Hz	5.24Hz	18.9	16	13.25	16	18.9	16	13.25	16
25Hz	6.55Hz	23.7	16	15.3	16	23.7	16	15.3	15.5
100Hz	26.2Hz	406	13	174	13	406	12	174	12
200Hz	52.4Hz	2184	10.5	1144	10.5	2184	9.5	1144	9.5


フィルタ第1		± 1 0	V 範囲	± 5\	/範囲	0 ~ + 1	0 V 範囲	0 ~ + 5	5 V 範囲
ノッチと O/P	- 3dB	RMSノイズ	P-P(ビット)	RMSノイズ	P-P(Ľット)	RMSノイズ	P-P(ビット)	RMSノイズ	P-P(ビット)
データ速度	周波数	(µV)	分解能	(µV)	分解能	(µV)	分解能	(µV)	分解能
MCLK IN = 2.4	576MHz								_
10Hz	2.62Hz	7.4	16	5.2	16	7.4	16	5.2	16
50Hz	3.1Hz	22.2	16	14.3	16	22.2	16	14.3	16
60Hz	15.72Hz	26.6	16	15.85	16	26.6	16	15.85	16
250Hz	65.5Hz	475	13	187	13	475	12	18	12
500Hz	131Hz	2423	10.5	1097	10.5	2423	9.5	1097	9.5
MCLK IN = 1	MHz								
4.05Hz	1.06Hz	7.63	16	5.45	16	7.63	16	5.45	16
20Hz	5.24Hz	20.25	16	13.3	16	20.25	16	13.3	16
25Hz	6.55Hz	23.5	16	14.6	16	23.5	16	14.6	15.5
100Hz	26.2Hz	377	13	210	13	377	12	210	12
200Hz	52.4Hz	2226	10.5	1132	10.5	2226	9.5	1132	9.5

高レベル入力チャンネルAIN3の出力ノイズ(5V動作)

表VIIは、選択ノッチと - 3dB周波数におけるAD7707の出力rmsノイズと、ピークtoピーク分解能を示しています。ノッチはクロック・レジスタのFS0、FS1、FS2で選別します。数値は、 V_{REF} = +1.225V、HBIAS = 1.225V、HICOM = AGND、AVDD = 3Vで、 \pm 5V、0~+5V、0~+10Vの範囲でのものです。これらの数値はtyp値で、非バッファ・モード動作のアナログ入力電圧0Vで生成されています。上述の動作範囲は、入力アンプのコモン・モードの制限のため、3V動作の場合、非バッファ・モードでのみで実現できます。ピークtoピーク数値が、コード・フリッカーのない分解能を表していることに注意してください。これらは、rmsノイズではなく、ピークtoピーク かノイズに基づいて計算されます。ユニポーラ・モードで、ゲイン1で動作させると、0~+10Vの動作範囲が得られます。バイポーラ・モードで、ゲイン2で高レベル・チャンネルを動作させると、 \pm 5Vの動作範囲が得られます。コニポーラ・モードで、ゲイン2で動作させると、0~+5Vの動作範囲が得られます。出力ノイズは、2つのノイズ源から発生します。第1は、モジュレータの実現に使用する、半導体デバイスの電気ノイズ(デバイス・ノイズ)。第2に、アナログ入力がデジタル領域に変換される時の定量化ノイズが加わります。デバイス・ノイズは低レベルで、周波数と無関係です。定量化ノイズはさらに低いレベルで始まりますが、周波数の増大に伴って急激に上昇して、主要なノイズ源となります。表の数値は、バイポーラ入力範囲についてです。ユニポーラ範囲については、rmsノイズ数値は、バイポーラ範囲と同じになりますが、ピークtoピーク分解能は信号範囲の半分に基づくので、事実上、分解能1ビットを失うことになります。

フィルタ第1		0 ~ +	10V 範囲	±	5 V 範囲	0 ~	+ 5 V 範囲
ノッチと O/P	- 3dB	RMSノイズ	P-P(ビット)	RMSノイズ	P-P(ビット)	RMSノイズ	P-P(ビット)
データ速度	周波数	(μV)	分解能	(μV)	分解能	(µV)	分解能
MCLK IN = 2.4	1576MHz						
10Hz	2.62Hz	12.4	16	7.02	16	7.02	16
50Hz	13.1Hz	30.35	16	16.4	16	16.4	15.5
60Hz	15.72Hz	34.55	16	19.13	16	19.13	15
250Hz	65.5Hz	498	12.5	204	13	204	12
500Hz	131Hz	2266	10.5	1151	10.5	1151	9.5
MCLK IN = 1	MHz						
4.05Hz	1.06Hz	13.9	16	7.3	16	7.3	16
20Hz	5.24Hz	32.2	16	17.4	16	17.4	15
25Hz	6.55Hz	33.4	16	18.57	16	18.57	15
100Hz	26.2Hz	430	13	200	13	200	12
200Hz	52.4Hz	2207	10.5	1048	10.5	1048	9.5





内部レジスタ

AD7707は、シリアル・ポート経由でアクセスできる、8個のレジスタを内蔵しています。第1はチャンネル選択を制御する通信レジスタで、次の動作が読み出し / 書き込みのどちらかを決定し、どのレジスタに次の読み出し / 書き込み動作がアクセスするかを決定します。AD7707へのすべての通信は、通信レジスタへの書き込み動作から始まります。電源オンまたはRESETの後、デバイスは通信レジスタへの書き込みを予想します。このレジスタに書き込まれたデータによって、次の動作が書き込み / 読み出しのどちらかが決定され、また、どのレジスタにこの読み出し / 書き込み動作が発生するかも決定します。従って、AD7707の他のレジスタへの書き込みアクセスは、通信レジスタへの書き込みで始まり、その後に選択したレジスタへの書き込みが行われます。また、他のレジスタからの読み出し動作(通信レジスタ自体と、出力データ・レジスタを含む)は、通信レジスタへの書き込み動作で始まり、その後に選択したレジスタからの読み出し動作が行われます。通信レジスタはまた、スタンバイ・モードとチャンネル選択を制御し、通信レジスタからの読み出しによって DRDY 状態も得られます。第2のレジスタはキャリブレーション・モード、ゲイン設定、バイポーラ / ユニポーラ動作、バッファ・モードを判定する、セットアップ・レジスタです。第3のレジスタは、クロック・レジスタと呼ばれ、フィルタ選択ビットとクロック制御ビットを内蔵しています。第4のレジスタは、AD7707の出力データにアクセスできる、データ・レジスタです。最後のレジスタは、チャンネル・キャリブレーション・データを保存する、キャリブレーション・レジスタです。レジスタについては、次項で詳しく扱います。

通信レジスタ(RS2、RS1、RS0=0、0、0)

通信レジスタは、データの読み出し/書き込みができる、8ビットレジスタです。AD7707とのすべての通信は、通信レジスタへの書き込み動作から始めなければなりません。通信レジスタに書き込まれるデータによって、次の動作が読み出し/書き込みのどちらかと、どのレジスタで動作が発生するかが決定します。選択したレジスタへの、次の読み出し/書き込み動作が終了すると、インターフェースは通信レジスタへの書き込み動作を予想する場所へ戻ります。これはインターフェースのデフォルト状態で、AD7707は電源オン時やRESET後にこのデフォルト状態になり、通信レジスタへの書き込み動作を待ちます。インターフェース・シーケンスが失われている状態で、DINハイで、十分な長さの書き込み動作、最低32シリアル・クロック・サイクルが発生すると、AD7707がこのデフォルト状態に戻ります。表VIIIは、通信レジスタのビット指定を表しています。

表 / III. 通信レジスタ

0/DRDY (0)	RS2 (0)	RS1 (0)	RS0 (0)	R/W (0)	STBY(0)	CH1 (0)	CH0 (0)
	1			1			

0/DRDY 書き込み動作では、通信レジスタへの書き込み動作を発生させるために、このビットに「0」を書き込む必要があります。このビットに「1」を書き込むと、AD7707はレジスタの後続ビットへクロック・オンしません。このビットに「0」が書き込まれるまで、このビット位置に留まります。このビットに「0」が書き込まれると、次の7つのビットが通信レジスタにロードされます。読み出し動作では、このビットは、DRDYフラグの状態を提供します。このビットの状態は、DRDY出力ピンと同じです。

RS2~RS0 レジスタ選択ビット。これら3ビットは、8個の内蔵レジスタの内、どれに次の読み出し/書き込み動作が行われるかを、表IX の通りレジスタ・サイズに従って選択します。選択したレジスタの読み出し/書き込み動作が終わると、AD7707は通信レジスタへの書き込み動作を待っている状態に戻ります。AD7707は、レジスタにアクセスし続ける状態には留まりません。

表IX. レジスタ選択

RS2	RS1	RS0	レジスタ	レジスタ・サイズ
0	0	0	通信レジスタ	8ビット
0	0	1	セットアップ・レジスタ	8ビット
0	1	0	クロック・レジスタ	8ビット
0	1	1	データ・レジスタ	16ビット
1	0	0	テスト・レジスタ	8ビット
1	0	1	動作なし	
1	1	0	オフセット・レジスタ	24ビット
1	1	1	ゲイン・レジスタ	24ビット

- Read/Write選択。このビットは、選択したレジスタの次の動作が読み出し/書き込み動作のどちらかを選択します。「0」は、該当レジスタの次の動作の書き込みサイクルを表し、「1」は、該当レジスタの読み出し動作を表します。
- STBY スタンバイ。このビットに「1」を書き込むと、AD7707はスタンバイまたはパワーダウン・モードになります。このモードでのAD7707の消費電力は、わずか8 μ Aです。AD7707は、スタンバイ状態でもキャリブレーション係数と制御ワード情報を保持します。このビットに「0」を書き込むと、AD7707は通常動作モードに入ります。AD7707のシリアル・インターフェースは、STBYモードでも動作できます。
- CH1~CH0 チャンネル選択。これら2つのビットは、表Xの通り、変換または、キャリブレーション係数にアクセスするチャンネルを選択します。チャンネルのキャリブレーションの後、キャリブレーション係数を保存するために3対のキャリブレーション・レジスタを使用します。これらは表VIIに掲載され、どのチャンネル組み合せが、独立のキャリブレーション係数を備えているかを示します。CH1をロジック1、CH0をロジック0にすると、AD7707はそれ自体に内部ショートされたLOCOM入力を調べます。これは、外部ノイズ源のない状態で部品のノイズ性能を評価する試験法として用いられます。このモードでは、LOCOM入力をAD7707の許容コモン・モード範囲内の外部電源に接続します。

表X. AD7707のチャンネル選択

CH1	CH0	AIN	リファレンス	キャリプレーション・レジスタ・ペア
0	0	AIN1	LOCOM	レジスタ・ペア0
0	1	AIN2	LOCOM	レジスタ・ペア1
1	0	LOCOM	LOCOM	レジスタ・ペア0
1	1	AIN3	HICOM	レジスタ・ペア2

セットアップ・レジスタ(RS2、RS1、RS0=0、0、1);電源オン/リセット状態:01Hex

セットアップ・レジスタは、データを読み出し/書き込みできる、8ビット・レジスタです。表XIは、セットアップレジスタのビット指定を示します。

表XI セットアップ・レジスタ

MD1 (0) MD0 (0) G2 (0) G1 (0) G0 (0) B/U (0) BUF (0) FSYNC
--

MD1	MD0	動作モード
0	0	通常モード:これは、デバイスが通常の変換を実行している、デバイス動作の通常モードです。
0	1	セルフ・キャリブレーション:これは、通信レジスタのCH1とCH0が選択したチャンネルで、セルフ・キャリブレーションを起動します。ワンステップのキャリブレーション・シーケンスなので、完了すると部品は通常モードに戻り、MD1とMD0はそれぞれ0に戻ります。DRDY出力またはビットは、キャリブレーションが始まるとハイになり、キャリブレーションが終わるとローに戻り、データ・レジスタに新たに有効ワードが印加できます。ゼロスケール・キャリブレーションは、内部短絡(ゼロ)入力の選択ゲインで行われ、フルスケール・キャリブレーションは、内部生成のV _{REF} /選択ゲインの選択ゲインで実行します。
1	0	ゼロスケール・システム・キャリブレーション。通信レジスタのCH1とCH0が選択するチャンネルで、ゼロスケール・システム・キャリブレーションを起動します。このキャリブレーション・シーケンス中、アナログ入力の入力電圧の選択ゲインで、キャリブレーションを実行します。入力電圧はキャリブレーションの期間中、安定していることが必要です。DRDY出力またはビットは、キャリブレーションが始まるとハイになり、ゼロスケール・キャリブレーションが終わるとローに戻り、データ・レジスタに新たに有効ワードが印加できます。キャリブレーションが完了すると部品は通常モードに戻り、MD1とMD2はそれぞれ0に戻ります。
1	1	フルスケール・システム・キャリブレーション:選択した入力チャンネルで、フルスケール・システム・キャリブレーションを起動します。このキャリブレーション・シーケンス中、アナログ入力の入力電圧の選択ゲインで、キャリブレーションを行います。キャリブレーション期間中、この入力電圧は、安定していること。同じく、DRDY出力またはビットは、キャリブレーションが始まると、ハイになり、フルスケール・システム・キャリブレーションが終わると、ローに戻り、データ・レジスタに新たに有効ワードが印加できます。キャリブレーションが完了すると部品は通常モードに戻り、MD1とMD2はそれぞれ0に戻ります。

G2~G0 ゲイン選択ビット。表XIIの通り、これらのビットは、内蔵PGAのゲイン設定を選択します。

表XII. ゲイン選択

			•
G2	G1	G0	ゲイン設定
0	0	0	1
0	0	1	2
0	1	0	4
0	1	1	8
1	0	0	16
1	0	1	32
1	1	0	64
1	1	1	128

Bipolar/Unipolar動作。このビットが「0」の場合、Bipolar動作を選びます。このビットが「1」の場合、ユニポーラ動作を選びます。

BUF バッファ制御。このビットが「0」では、アナログ入力のオンチップ・バッファがショートします。バッファがショートすると、Vppラインを流れる電流が減ります。このビットがハイの場合、内蔵バッファがアナログ入力と直列になり、入力がより高い電源インピーダンスを扱えます。

FSYNC フィルタ同期。このビットが八イの場合、デジタル・フィルタのノード、フィルタ制御ロジック、キャリブレーション制御ロジックはリセット状態に保持され、アナログ・モジュレータもリセット状態に保持されます。このビットがローになると、モジュレータとフィルタがデータ処理を開始し、有効なワードは、3×1/(出力アップデート・レート)、すなわちフィルタのセトリング・タイムで使用できます。FSYNCビットは、デジタル・インターフェースに影響せず、もしローなら、DRDY出力をリセットしません。

クロック・レジスタ (RS2、RS1、RS0=0、1、0);電源オン/リセット状態:05Hex

クロック・レジスタは、データを読み出し/書き込みできる8ビット・レジスタです。XIIIは、クロック・レジスタのビット指定を示します。

表XIII. クロック・レジスタ

ZERO (0) ZERO (0) CLKDIS (0) CLKDIS (0) CLK (1) FS2 (0) FS1 (0) FS0

ZERO ゼロ。AD7707の正しい動作を保証するために、これらのビットにゼロを書き込む必要があります。これをしないと、デバイスが仕様外の動作を行います。

CLKDIS マスター・クロック・ディスエーブル・ビット。このビットがロジック1の場合、マスター・クロックは MCLKOUTピンに現れません。MCLKOUTピンは、ディスエーブルの時、強制的にローになります。この機能により、MCLKOUTをシステムの他のデバイスのクロック・ソースとして使う柔軟性が得られ、また MCLKOUTをオフにして電力削減も可能です。MCLKINピンを外部マスター・クロックとして使う場合、AD7707は、内部クロックを保持し、通常CLKDISビットをアクティブにして変換します。MCKLINとMCLK-OUTピンの間にクリスタル・オシレータかセラミック共振器を使用すると、AD7707のクロックは停止し、CLKDISビットがアクティブの時も変換は起こりません。

CLKDIV クロック分割ビット。このクロックがロジック1の場合、MCLKINに現れるクロック周波数は、AD7707が内部で使用する前に二分されます。例えば、このビットを1に設定すると、MCLKINとMCLKOUTの間に4.9152MHzクリスタルを配置でき、AD7707は内部で規定の2.4576MHzで動作します。このビットがロジックの場合、MCLKINピンに現れるクロック周波数は、部品内部で用いる周波数になります。

CLK クロック・ビット。このビットは、AD7707の動作周波数に従って設定する必要があります。デバイスが、マスター・クロック周波数2.4576MHz(CLKDIV = 0)または4.9152MHz(CLKDIV = 1)を備える場合、このビットは「1」に設定します。デバイスのマスター・クロック周波数が1MHz(CLKDIV = 0)か、2MHz(CLKDIV = 1)の場合、このビットは「0」に設定します。このビットは、任意の動作周波数で適切にスケールされた電流を設定し、(FS2、FS1、FS0とともに)デバイスの出力アップデート・レートを選択します。このビットをデバイスのマスター・クロック周波数に基づいて正しく設定しないと、AD7707が仕様の通りに動作しません。

FS2、FS1、FS0 フィルタ選択ビット。FS2、FS1、FS0は、CLKビットとともに、表XIVの通り、出力アップデート・レート、フィルタの第1ノッチと - 3dB周波数を決定します。内蔵デジタル・フィルタは、sinc³ (またはSinx/x³)のフィルタ応答を提供します。第1ノッチを10Hzにすると、他のノッチは50、60Hzの両方に設定され、これらの周波数で150dBより優れた除去が可能です。ゲイン選択とともに、フィルタ・カットオフもデバイスの出力ノイズを決定します。フィルタ・ノッチ周波数の変更も、選択ゲインの変更と同様に分解能に強い影響を与えます。表I~IVは、フィルタ・ノッチ周波数とゲインが、出力ノイズとデバイスの有効分解能に与える影響を表します。デバイスの出力データ速度(または有効変換時間)は、フィルタの第1ノッチで選択する周波数に等しくなります。例えば、フィルタの第1ノッチに50Hzを選択すると、アップデート・レート50Hz、または20ms毎に、新たなワードが得られます。第1ノッチが500Hzの場合、2ms毎に新たなワードが得られます。これらのビットのどれかを変更すると、キャリブレーションが開始します。

フィルタのフルスケール・ステップ入力へのセトリング・タイムは、最悪の場合で4×1(出力データ速度)になります。例えば、フィルタの第1ノッチが50Hzの場合、フィルタのフルスケール・ステップ入力へのセトリング・タイムは80ms maxです。第1ノッチが500Hzの場合、セトリング・タイムは8ms maxです。このセトリング・タイムは、ステップ入力変化をデジタル・フィルタのリセットに同期させることによって、3×1/(出力データ速度)に短縮できます。言い換えると、FSYNCビットがハイの状態でステップ入力が起きると、セトリング・タイムは、FSYNCビットがローに戻ってから3×1/(出力データ速度)となります。

- 3dB周波数は、次式の関係で、設定された第1ノッチ周波数によって決定されます。

フィルタ - 3dB周波数 = 0.262 x フィルタ第1ノッチ周波数

CLK*	FS2	FS1	FS0	出力アップデート・レート	- 3dBフィルタ・カットオフ
0	0	0	0	20Hz	5.24Hz
0	0	0	1	25Hz	6.55Hz
0	0	1	0	100Hz	26.2Hz
0	0	1	1	200Hz	52.4Hz
1	0	0	0	50Hz	13.1Hz
1	0	0	1	60Hz	15.7Hz
1	0	1	0	250Hz	65.5Hz
1	0	1	1	500Hz	131Hz
0	1	0	0	4.054Hz	1.06Hz
0	1	0	1	4.23Hz	1.11Hz
0	1	1	0	4.84Hz	1.27Hz
0	1	1	1	4.96Hz	1.3Hz
1	1	0	0	10Hz	2.62Hz
1	1	0	1	10.34Hz	2.71Hz
1	1	1	0	11.90Hz	3.13Hz
1	1	1	1	12.2Hz	3.2Hz

表XIV 出力アップデート・レート

データ・レジスタ (RS2、RS1、RS0=0、1、1)

このデータ・レジスタは、AD7707の最新の変換結果を備える、16ビットのリード・オンリー・レジスタです。通信レジスタがをこのレジスタへの書き込み動作にセットアップすると、書き込み動作が実際に発生して、通信レジスタへの書き込み動作を予測している状態に戻ります。ただし、ここに書き込まれるデータのうち16ビットは、AD7707に無視されます。

テスト・レジスタ (RS2、RS1、RS0=1、0、0); 電源オン/リセット状態:00Hex

AD7707は、デバイスのテストに用いるテスト・レジスタを内蔵しています。このレジスタのすべてのビットの状態を、デフォルトの0(電源オンまたはRESET)状態から変えないようにしてください。テスト・モードの1つに入って、正しく動作しないからです。

ゼロスケール・キャリブレーション・レジスタ(RS2、RS1、RS0=1、1、0);電源オン/リセット状態:1F4000Hex AD7707は、独立のゼロスケール・レジスタ・セットを、各入力チャンネルに1つずつ内蔵しています。それぞれ24ビット読み出し/書き込みレジスタです。24ビットのデータを書き込む必要があります。そうでないと、データがレジスタに転送されません。このレジスタは、関連するフルスケール・レジスタと結合して用いられ、レジスタ・ペアを形成します。これらのレジスタ・ペアは、表VIIの通り、入力チャンネル・ペアと関連しています。デバイスはデジタル・インターフェース経由でこれらのレジスタへアクセスできるようセットアップされていますが、デバイス自体は出力データを正しくスケールするために、もうレジスタ係数にアクセスしません。この結果、キャリブレーション・レジスタにアクセスした後(読み出しまたは書き込み動作)、部品から読み出した最初の出力データに、不正なデータが含まれている可能性があります。さらに、キャリブレーション中は、キャリブレーション・レジスタへの書き込みを試みないでください。これらの事態は、キャリブレーション・レジスタ動作の前にモード・レジスタのFSYNCビットをハイにし、動作終了後にローにすることで防げます。

フルスケール・キャリプレーション・レジスタ(RS2、RS1、RS0=1、1、1);電源オン/リセット状態:5761AB Hex AD7707は、独立のフルスケール・レジスタ・セットを、各入力チャンネルに1つずつ内蔵しています。それぞれ24ビット読み出し/書き込みレジスタです。24ビットのデータを書き込む必要があります。そうでないと、データがレジスタに転送されません。このレジスタは、関連するゼロスケール・レジスタと結合して用いられ、レジスタ・ペアを形成します。これらのレジスタ・ペアは、表Xの通り、入力チャンネル・ペアと関連しています。デバイスはデジタル・インターフェース経由でこれらのレジスタへアクセスできるようセットアップされていますが、デバイス自体は出力データを正しくスケールするために、もうレジスタ係数にアクセスしません。この結果、キャリブレーション・レジスタにアクセスした後(読み出しまたは書き込み動作)、部品から読み出した最初の出力データに不正なデータが含まれている可能性があります。さらに、キャリブレーション中は、キャリブレーション・レジスタへの書き込みを試みないでください。これらの事態は、キャリブレーション・レジスタ動作の前にモード・レジスタのFSYNCビットをハイにし、動作終了後にローにすることで防げます。

^{*}CLKDIVビットを適切に設定し、MCLKINピンに正しいクロック周波数をとった場合

キャリプレーション・シーケンス

前述の通り、AD7707は多数のキャリブレーション・オプションを備えています。表XVは、キャリブレーションの種類、関連する動作、動作時間をまとめてあります。キャリブレーションの完了を判定するには、2つの方法があります。第1は、シーケンスの最後にDRDYがローに戻る時を監視することです。DRDYは、シーケンスの終了を知らせるだけでなく、データ・レジスタに、有効な新しいサンプルが存在するかどうかも知らせます。この有効な新サンプルは、キャリブレーション・シーケンス後の通常変換によるものです。キャリブレーション終了を判定する第2の方法は、セットアップ・レジスタのMD1とMD0を監視することです。これらのビットが0に戻ると(キャリブレーション・コマンド後の0)、キャリブレーション・シーケンスが終了したことが分かります。この方法では、データ・レジスタに有効な新たな結果があるかが分かりません。ただし、DRDYを使った方法より、キャリブレーションの終了が早く分かります。モード・ビット(MD1、MD0)が000に戻るまでの経過時間は、実施されたキャリブレーションの時間を表します。DRDYがローになるまでのシーケンスには、この最初の変換の結果を正しくスケールするために、通常の変換とパイプライン遅延tpがあります。tpが2000×tclkinを超えることは決してありません。両方法の時間を、表に示します。

表XV. キャリプレーション・シーケンス


キャリブレーションの種類	MD1, MD0	キャリブレーション・シーケンス	モード・ビットの経過時間	DRDYまでの経過時間
セルフ・キャリブレーション	0, 1	内部ZSキャリブレーション@選択ゲイン	6×1/出力レート	9×1/出力レート+t _P
		内部FSキャリブレーション@選択ゲイン		
ZSシステム・キャリブレーション	1、0	AINのZSキャリブレーション@選択ゲイン	3×1/出力レート	4×1/出力レート+t _₽
FSシステム・キャリブレーション	1、1	AINのFSキャリブレーション@選択ゲイン	3×1/出力レート	4×1/出力レート+t _₽

回路の説明

AD7707は、工業制御やプロセス・コントロールなど、広ダイナミックレンジで低周波信号の計測アプリケーションを対象にした、デジタル・フィルタ内蔵のシグマ・デルタA/Dコンバータです。シグマ・デルタ(またはチャージバランス)A/Dコンバータ、静的RAM内蔵のキャリプレーション・マイクロコントローラ、クロック・オシレータ、デジタル・フィルタ、双方向シリアル通信ポートを内蔵しています。消費電流がわずか320 μ Aなので、バッテリ駆動機器、ループ電源計器に理想的です。内部薄膜抵抗によって、分離電源、DC/DCコンバータ、チャージポンプを使わずに、±10V、±5V、0~+10V、0~+5Vの高レベル入力信号を、アナログ入力に直接入力できます。AD7707は、電源電圧2.7~3.3Vまたは4.75~5.25Vで動作します。

AD7707は、2つの低レベル(AIN1、AIN2)プログラマブ ル・ゲインの疑似差動アナログ入力チャンネル、1つの高レ ベル(AIN3)シングルエンド入力チャンネルを備えていま す。低レベル入力チャンネルでは、ゲインは、1、2、4、8、 16、32、64、128から選択でき、入力リファレンス電圧が +2.5Vの時、0~+20mVと、0~+2.5Vの間のユニポーラ信 号、±20mVから±2.5Vの範囲のバイポーラ信号を入力でき ます。リファレンス電圧 + 1.225Vでの入力範囲は、ユニポ ーラ・モードで0~+10mV、0~+1.225V、バイポーラ・モ ードでは、±10mV~±1.225Vです。ただし、信号は、 LOCOM入力に関するものであることに注意してください。 高レベル入力チャンネルは、5V電源、リファレンス2.5Vで 動作するとき、HICOMに関して±10Vの入力信号を直接入 力できます。3V電源では、±5VをAIN3に入力できます。 アナログ入力への入力信号は、マスター・クロック MCLKINの周波数と選択ゲインが決定する速度で、連続サ ンプル処理されます。チャージ・バランスA/Dコンバータ (シグマ・デルタ・モジュレータ)が、サンプルした信号を、 デューティ・サイクルにデジタル情報を備えたデジタル・ パルス列に変換します。このシグマ・デルタ・モジュレー タはアナログ入力のプログラマブル・ゲイン機能も内蔵し ており、入力サンプリング周波数が修正され、より高いゲ インが得られます。sinc3デジタル・ローパス・フィルタは シグマ・デルタ・モジュレータの出力を処理し、フィルタ の第1ノッチ周波数が決定したレートで出力レジスタをアッ プデートします。出力データは、出力レジスタ・アップデ ート・レート範囲の任意の速度で、ランダムあるいは定期 的にシリアルポートから読み出せます。このデジタル・フ ィルタの第1ノッチ(及びその-3dB周波数)は、セットア ップ・レジスタ・ビットFS0とFS1を介してプログラムでき ます。2.4576MHzのマスター・クロック周波数の場合、第1 ノッチ周波数のプログラム可能範囲は、10~500Hzで、 - 3dB周波数のプログラム可能範囲は2.62~131Hzとなりま す。1MHzのマスター・クロック周波数の場合、第1ノッチ 周波数のプログラム可能範囲は、4~200Hzで、 - 3dB周波 数のプログラム可能範囲は1.06~52.4Hzとなります。

AD7707の基本接続図は、図10の通りです。高精度 + 2.5VリファレンスAD780またはREF192がリファレンス源として使用されています。デジタル側では、CSをDGNDに接続して3線式動作に設定しています。クォーツ・クリスタルやセラミック共振器が、マスター・クロック・ソースを提供します。殆どの場合、クリスタルや共振器にコンデンサを接続して、基本動作周波数のオーバー・トーンで振動が起きないようにする必要があります。コンデンサの値はメーカーの仕様によって異なります。3V電源での動作にも同様の回路を適用しますが、この場合、1.225Vリファレンス(AD1580)を用いて仕様の性能が得られます。




アナログ入力 アナログ入力範囲

AD7707は、低レベル疑似差動アナログ入力チャンネルAIN1と AIN2を内蔵しています。これらの入力ペアは、ユニポーラまたは 疑似バイポーラ入力信号を扱える、プログラマブル・ゲインと差動 入力チャンネルを提供します。バイポーラ入力信号がLOCOM入力を基準とすることに注意してください。AD7707はまた、HICOMを基準とする高レベル・アナログ入力チャンネルAIN3も備えています。図11は、ハイレベル入力チャンネルの入力構造を表します。通常の5V動作では、VBIASは通常2.5Vに接続し、HICOMは AGNDに接続します。このキャリブレーションでは、内部電圧は、バッファ・モードではバッファのコモン・モード範囲に、非バッファ・モードでは電源範囲に入るよう保証されます。AD7707は、セットアップ・レジスタのBUFを介して、バッファ・モードまたは非バッファ・モードのどちらでもプログラムできます。AIN3の信号が、AGNDやDGNDではなく、HICOM入力を基準していることに留意してください。

高レベル入力チャンネルを用いた場合にAD7707に見られる電圧 差は、図11に示すマルチプレクサのAIN3(+)とAIN3(-)の間 の差です。


 $AIN3 (+) = (AIN3 + 6 \times VBIAS + V (HICOM))/8$



非バッファ・モードでは、低レベル入力チャンネルのコモン・モード範囲は、AGND - 100mV ~ AVDD + 30mVです。従って、非バッファ・モードでは、AD7707はすべてのゲインについて、ユニポーラとバイポーラ入力範囲の両方を扱えます。アナログ入力には、性能の低下なしに、AGNDの絶対電圧 - 100mVを入力できますが、リーク電流は、温度の上昇に伴ってかなり増加します。バッファ・モードでは、アナログ入力は遙かに大きい電源インピーダンスを扱えますが、絶対入力電圧範囲は、AGND + 50mV ~ AVDD - 1.5Vに限定されます。これは、コモン・モード範囲にも制限を加えます。すなわち、バッファ・モードでは、バイポーラ入力範囲の許容ゲインが制限されます。コモン・モード電圧と入力電圧範囲を設定する場合、上記の限度を超えないよう注意すべきです。そうしないと、直線性性能が低下します。


非バッファ・モードでは、アナログ入力は、7pF入力サンプリング・コンデンサ C_{SAMP} を直接調べます。この非バッファ・モードのDC入力リーク電流は1nA maxです。この結果、アナログ入力に、入力サンプル速度で切り替わるダイナミック負荷が加わります(図12参照)。このサンプル速度は、マスター・クロック周波数と選択ゲインに依存します。 C_{SAMP} は、入力サンプル・サイクル毎に、AIN(+)に充電し、AIN(-)に放電します。スイッチ R_{SW} の有効オン抵抗は一般に7kです。

C_{SAMP}は、入力サンプル・サイクル毎に、R_{SW}と追加電源インピーダンスを通じて、充電します。このため、非バッファ・モードでは、電源インピーダンスは、C_{SAMP}での長い充電時間となり、AD7707のゲイン誤差につながります。表XVIは、非バッファ・モードで、AD7707に入力される16ビット・レベルのゲイン誤差が含まれない、許容できる外部抵抗/容量の値を表します。これらの容量がアナログ入力の全容量であることに注意してください。この外部容量にはAD7707のピンとリード線フレームの10pFが含まれます。



表XVI. 低レベル入力チャンネルの16ピット誤差のない外部R、C(抵抗/容量)組み合わせ(非パッファ・モードのみ)

		外部容量(pF)									
ゲイン	0	50 100 500 1000 5000									
1	368k	90.6k	54.2k	14.6k	8.2k	2.2k					
2	177.2k	44.2k	26.4k	7.2k	4k	1.12k					
4	82.8k	21.2k	12.6k	3.4k	1.94k	540					
8 ~ 128	35.2k	9.6k	5.8k	1.58	880	240					



バッファ・モードでは、アナログ入力は内蔵バッファ・アンプの高インピーダンス入力ステージを調べます。C_{SAMP}は、電源インピーダンスがC_{SAMP}の充電に影響しないよう、このバッファ・アンプを通じて充電されます。このバッファ・アンプは、1nAのオフセット・リーク電流を備えます。バッファ・モードでは、大きい電源インピーダンスの結果、電源インピーダンスを横切って小さいDCオフセット電圧が生成されますが、ゲイン誤差は生成されません。

入力サンプル速度

AD7707のモジュレータ・サンプリング周波数は、選択ゲインと無関係に、fclkin / 128(19.2kHz@fclkin = 2.4576MHz)のままです。ただし、各モジュレータ・サイクルの複数の入力サンプルの組み合わせと、リファレンス・コンデンサと入力コンデンサの比率の変倍によって、1より大きいゲインが達成されます。複数サンプリングの結果、AD7707の入力サンプリング比率は、選択したゲインによって変わります(表XVII参照)、バッファ・モードでは、入力インピーダンスは一定です。非バッファ・モードでは、アナログ入力が直接サンプリング・コンデンサを調べ、有効入力インピーダンスは、1/C_{SAMP} × fsとなります。C_{SAMP}は入力サンプリング容量で、fsは、入力サンプリング速度です。

表XVII. 入力サンプリング周波数 対 ゲイン

ゲイン	入力サンプリング周波数 (fs)
1	$f_{CLKIN}/64$ (38.4kHz@ f_{CLKIN} = 2.4576MHz)
2	$2 \times f_{CLKIN}/64$ ($76.8kHz@f_{CLKIN} = 2.4576MHz$)
4	$4 \times f_{CLKIN}/64$ ($76.8kHz@f_{CLKIN} = 2.4576MHz$)
8-128	$8 \times f_{CLKIN}/64$ (307.2kHz@ $f_{CLKIN} = 2.4576MHz$)

バイポーラ/ユニポーラ入力

AD7707の低レベル入力チャンネルのアナログ入力は、LOCOMに関して、ユニポーラまたはバイポーラの両方の入力電圧範囲を受け入れられます。

高レベル入力チャンネルは、保証動作において、最大±10Vの真のバイポーラ信号を扱います。

バイポーラ/ユニポーラ・オプションは、セットアップ・レジスタのB/U ビットを設定して選択します。これは、ユニポーラまたはバイポーラ動作のどちらかのチャンネルをプログラムします。ユニポーラまたはバイポーラ動作のチャンネルをプログラムしても、チャンネル条件は変わらず、データ出力コーディングとキャリブレーションが発生する伝達関数のポイントだけが変わります。ユニポーラ動作では、出力コーディングはストレート・バイナリです。バイポーラモードでは、出力コーディングはオフセット・バイナリです。

リファレンス入力

AD7707のリファレンス入力、REFIN(+ とREFIN(-)は、差動リファレンス入力機能を提供します。これらの差動入力のコモン・モード範囲はGND~AV_{DD}です。仕様の動作における公称リファレンス電圧(V_{REF})、REFIN(+)と-REFIN(-)は、AV_{DD}=5V動作では+2.5V、AV_{DD}=+3V動作では+1.225Vです。AD7707は、最低1Vまでの V_{REF} 電圧で機能しますが、LSBサイズが小さいので性能は低下します。AD7707の正しい動作のためには、REFIN(+)は必ずREFIN(-)より大きくなければなりません。

両リファレンス入力ともに、高インピーダンス、非バッファ・モードのアナログ入力に近いダイナミック負荷を提供します。最大DC入力リーク電流は全温度で±1nAで、電源抵抗がゲイン誤差を起こすことがあります。この場合、サンプリング・スイッチ抵抗はtyp値5kで、リファレンス容量(CREF)はゲインによって変わります。リファレンス入力のサンプリング速度はfcLKIN / 64で、ゲインによって変わりません。ゲイン1と2において、CREFは8pF。ゲイン16では5.5pF。ゲイン32では4.25pF。ゲイン64では3.625pF。ゲイン128では3.3125pFです。

表I~IVに掲載した出力ノイズ性能はアナログ入力0Vのもので、リファレンスからノイズの影響を効果的に除去します。入力範囲全体でノイズ表に示すのと同じノイズ性能を実現するには、AD7707に低ノイズのリファレンス源が必要です。対象帯域幅のリファレンス・ノイズが過剰な場合、AD7707の性能を劣化させます。ブリッジ・トランスデューサなど、励磁電圧からA/Dコンバータのリファレンス電圧を引き出すアプリケーションでは、アプリケーションがメーター比例なので、励起電圧のノイズの影響は除去されます。AVDD = 5Vで推奨されるリファレンスには、AD780、REF43、REF192があり、AVDD = 3V動作で推奨されるリファレンスには、AD589とAD1580があります。さらにノイズ・レベルを下げるため、これらのリファレンスの出力はデカップリングすることが一般に推奨されます。

デジタル・フィルタリング

AD7707は、内部シグマ・デルタ・モジュレータの出力を処理する、ローパス・デジタル・フィルタを内蔵しています。従って、AD7707は A/D変換機能だけでなく、あるレベルのフィルタ機能も備えています。デジタル領域にフィルタリング機能がある場合、アナログ領域 より多数のシステム差があるので、これに注意する必要があります。まず、デジタル・フィルタ処理は、A/D変換後に発生するので、変換プロセスで発生したノイズを除去できます。アナログ・フィルタではこれはできません。また、デジタル・フィルタは、アナログ・フィルタ より、はるかに速くプログラマブルにできます。デジタル・フィルタ構造に応じて、カットオフ周波数と出力アップデート・レートをプログラムする機能が得られます。

一方、アナログ・フィルタ処理はアナログ信号に乗ったノイズを、A/D コンバータに入力する前に除去できます。デジタル・フィルタリングではこれを行えず、フルスケール近くの信号に乗ったノイズ・ピークは、信号の平均値は限度以内ですが、アナログ・モジュレータとデジタル・フィルタを飽和させる電圧を備えています。この問題を解決するために、AD7707は、シグマ・デルタ・モジュレータとデジタル・フィルタに、範囲外へッドルーム機能を組み込んでいます。これで、アナログ入力範囲より5%上の範囲外偏差が可能になります。ノイズ信号がこれより大きい場合、アナログ入力フィルタ処理、または入力チャンネル電圧の低減に考慮する必要があります。入力チャンネルのフルスケールが、アナログ入力チャンネルフルスケールが、アナログ入力チャンネルフルスケールの半分になるよう注意しましょう。これにより、ダイナミックレンジを1ビット(50%)下げる代わりに、100%を超える範囲外性能が得られます。

さらに、デジタル・フィルタは、デジタル・フィルタのサンプリング周波数の整数倍の周波数では、除去を行いません。ただし、AD7707の入力サンプルはデジタル・フィルタのサンプリング周波数の複数倍で減衰を起こすので、減衰を起こさない帯域は、実際はサンプリング周波数fsの整数倍付近(表XVで定める)になります。従って、減衰のない帯域は、nxfsで求められます(ここでn=1、2、3・・・)。これらの周波数では、ノイズが非減衰で出力を通過する両側の±f3dB帯域(f3dBはデジタル・フィルタのカットオフ周波数)に周波数帯域があります。

AD7707デジタル・フィルタは、(sin/x) 応答(sinc3とも呼ばれる)のローパス・フィルタです。このフィルタの伝達関数は、z領域では以下の数式で記述されます。

$$H(z) = \left| \frac{1}{N} \times \frac{1 - Z^{-N}}{1 - Z^{-1}} \right|^3$$


周波数領域では次の通り表されます

$$H(f) = \left| \frac{1}{N} \times \frac{SIN(N \times x f/f_S)}{SIN(x f/f_S)} \right|^3$$

ここで、Nは、モジュレータと出力の速度の比率です。 位相応答:

$$H = -3 (N - 2) \times f/f_s Rad$$

図14は、カットオフ周波数2.62Hzでのフィルタ周波数応答を表し、これは第1フィルタ・ノッチ周波数10Hzに対応します。プロットはDC~65Hzを示します。この応答は、デジタル・フィルタ・サンプルの両側と、複数のフィルタ・サンプル周波数の両側で、繰り返されます。フィルタの応答は、平均化フィルタの応答に似ていますが、より鋭いロールオズ、減衰となります。デジタル・フィルタの出力レートは、フィルタの周波数応答の第1ノッチの位置と対応します。このように、出力レートが10Hzとなる図14のプロットでは、フィルタの第1ノッチは10Hzです。この(sinx/x)フィルタのノッチは、第1ノッチの複数倍、繰り返します。フィルタは、これらのノッチで100dBより優れた減衰を提供します。



同期50Hz、60Hz除去は、第1/ッチを10Hzにすることで行われます。アップデート・レートを10Hzにして動作させると、ノッチを50Hz、60Hzの両方にし、これらの周波数、100dB以上の除去を行います。デジタル・フィルタのカットオフ周波数は、クロック・レジスタのビットFS0とFS2に負荷された値で決定します。FS0とFS1を介して、異なるカットオフ周波数をプログラムしても、フィルタ応答のプロフィールを変えずにノッチの周波数を変えられます。AD7707の出力アップデートと第1/ッチの周波数は対応します。

AD7707は、内蔵ローパス・フィルタを備えているので、セトリング・タイムはステップ機能入力に関係し、ステップ変更の後は、セトレング・タイムが経過するまで出力データは無効になります。セトリング・タイ

ムはフィルタに選択した出力に依存します。フルスケール・ステップ入力までのフィルタのセトルグ・タイムは、出力データ期間の4倍までに長くなります。同期したステップ入力(FSYNC機能を用いる)では、セトルグ・タイムは出力データ期間の3倍です。

ポスト・フィルタリング

内部モジュレータは、f_{CLKIN} = 2.4576MHzで、出力レート19.2kHzのサンプルを提供します。内部デジタル・フィルタは、これらのサンプルを10分の1にし、フィルタの設定した出力レートに対応してデータを出力します。出力データはナイキスト基準より高いので、任意の帯域幅の出力レートは大半のアプリケーションの要求基準を満たします。ただし、任意の帯域幅とノイズ性能において、より高いデータ速度を要求する用途もあります。この高いデータ速度を要するアプリケーションでは、AD7707のデジタル・フィルタの後ポスト・フィルタ処理を必要とします。

例えば、必要な帯域幅は7.86Hzだが、必要なアップデート・レートが100Hzの場合、26.2Hzの - 3dB帯域幅をAD7707に与えることによって、100Hz速度でデータが得られます。ポスト・フィルタリングによって、出力レートを100Hzに維持しながら、帯域幅と出力ノイズを7.86Hzの帯域幅レベルまで下げられます。

ポストフィルタリングは、2.62Hz未満の帯域幅で、デバイスの出力ノイズを下げる場合にも用います。ゲイン128、帯域幅2.62Hzでは、出力rmsノイズは、450nVです。これは、実質的にはデバイス・ノイズが、ホワイト・ノイズで、入力をチョップしているため、ノイズは、主にフラットな周波数応答を備えています。帯域幅を2.62Hz未満に下げることで、得られる通過帯域のノイズを低減できます。係数2で帯域幅が減ると、出力rmsノイズは約1.25減ります。この追加フィルタリングにより、セトリング・タイムが長くなります。

アナログ・フィルタリング

先述の通り、デジタル・フィルタは、モジュレータのサンプル周波数の整数倍では、除去を行いません。ただし、AD7707の高いオーバーサンプリング比によって、これらの帯域が占めるスペクトル部は小さく抑えられ、大半の広帯域ノイズはフィルタ処理されます。つまり、AD7707のフロントのアナログ・フィルタの要求水準は、内部フィルタのない通常のコンバータに比べて相当低くなっています。さらに、AD7707の100dBのコモン・モード除去比は数kHzまで広がるので、この周波数でのコモン・モード・ノイズは、相当に低下します。

ただし、用途によっては、デジタル・フィルタを通過するこれらの帯域から不要な周波数を除去するために、AD7707より前段で減衰を行うことが必要な場合もあります。アプリケーションによっては、対象帯域外の差動ノイズ信号がアナログ・モジュレータを飽和させないために、AD7707の前段でアナログ・フィルタ処理を行う必要もあります。

非バッファ・モードで、AD7707の前面に受動部品を配置する場合、システムにゲイン誤差を導入しない程度に電源インピーダンスを抑えるよう注意が必要です。これにより、非バッファ・モードで使用する場合にAD7707の前面に備えることのある、受動アンチエイリアシング・フィルタ処理の量を著しく抑えられます。ただし、AD7707をバッファ・モードで用いる場合、電源インピーダンスが大きいと、DCオフセット誤差を簡単に小さくできます(10k)の電源抵抗では、オフセット誤差は10μV未満となる)。従って、AD7707の前面で大きな電源インピ

ーダンスに対して、受動アナログ・フィルタ処理を行うようなシステム要件ならば、AD7707をバッファ・モードで動作させることを推奨します。

キャリブレーション

AD7707は、セットアップ・レジスタのMD1とMD0ビット経由でプログラムできる、多数のキャリブレーション・オプションを備えています。キャリブレーション・オプションの詳細は、セットアップ・レジスタとキャリブレーション・シーケンスの項に掲載します。セットアップ・レジスタのこれらのビットに書き込むことにより、いつでもキャリブレーション・サイクルを開始できます。AD7707のキャリブレーションによって、デバイスからオフセットとゲイン誤差を除去できます。周辺動作温度または電源電圧に変化が起きると、必ずキャリブレーション・ルーティンが開始します。選択したゲイン、フィルタ・ノッチ、バイポーラ / ユニポーラ入力範囲に変化がある場合にも開始します。

AD7707は、セルフ・キャリブレーションとシステム・キャリブレーション機能を備えています。選択したチャンネルで十分なキャリブレーションが行われるためには、内蔵マイクロコントローラが、2つの異なる入力条件でのモジュレータ出力を記録する必要があります。これらは「ゼロスケール」フルスケール」ポイントです。これらのポイントは、キャリブレーション中に、モジュレータ入力に加えられる別の入力電圧で変換を行って得られます。この結果、キャリブレーションの精度は、通常モードで実現するノイズレベルと、同程度にしかなりません。「ゼロスケール」キャリブレーション変換の結果はゼロスケール・キャリブレーション・レジスタに保存され、「フルスケール」キャリブレーション・変換の結果はフルスケール・キャリブレーション・レジスタに保存されます。マイクロコントローラは、これらを読み出して、コンバータの入/力出力伝達関数に関するオフセットとゲインスロープを計算できます。

セルフ・キャリプレーション

セルフ・キャリブレーションは、セットアップレジスタのMD1とMD0ビットに、適切な値(0、1を書き込んで開始されます。ユニポーラ入力範囲のセルフ・キャリブレーション・モードでは、キャリブレーション係数を決定するのに用いるゼロスケール・ポイントは、内部短絡する差動ペアの入力によります(すなわち、AD7707の場合、AIN1 = LOCOM = 内部バイアス電圧)。このゼロスケール・キャリブレーション変換では、PGAが選択したゲインに設定されます(通信レジスタのG1とG0ビットに従う)、VREF/選択ゲインの内部生成電圧の選択したゲインで、フルスケール・キャリブレーション変換が行われます。

キャリブレーションの継続時間は、6×1/出力レートです。これは、ゼロスケール・キャリブレーションの3×1/出力レートと、フルスケール・キャリブレーションの3×1/出力レートの和で成り立ちます。この時、セットアップ・レジスタのMD1とMD0ビットは、ともに0に戻ります。これがキャリブレーション・シーケンス完了の、最も早い指標となります。
DRDYラインは、キャリブレーションが開始されてデータ・レジスタに新たな有効ワードが入力されるまで、ローに戻りません。キャリブレーション命令が出てから、DRDYがローになるまでの時間は、9×1/出力レートです。これは、ゼロスケール・キャリブレーションの3×1/出力レートと、フルスケール・キャリブレーションの3×1/出力レートと、フルスケール・キャリブレーションの3×1/出力レート、アナログ入力変換の3×1/出力レート、係数を正しくセットアップするオーバーヘッドから成り立ちます。セットアップ・レジスタにキャリブレーション命令が書き込まれる前にDRDYがローになる、または書き込み中にローになると、DRDYがハイになってキャリブレーションが進

行していることを表示する前に、最高1モジュレータ・サイクル (MCLKIN / 128 を要します。このため、DRDYは、キャリプレーション命令のセットアップ・レジスタに最後のビットが書かれてから、最高1モジュレータ・サイクルまでは無視されます。

セルフ・キャリブレーション・モードのバイポーラ入力範囲でも、シーケンスは上記のユニポーラと非常に似ています。この場合、2つのポイントは上記と全く同じですが、AD7707はバイポーラ動作向けに設定しているので、短絡入力ポイントは、実際は伝達関数の中間です。

高レベル入力チャンネルAIN3の減衰器の抵抗ミスマッチによる誤差は、セルフ・キャリプレーションでは除去できません。

システム・キャリブレーション

AD7707は、システム・キャリブレーションにより、システム・ゲインとオフセット誤差をAD7707内部の誤差と同様に修正できます。システム・キャリブレーションでは、セルフ・キャリブレーションと同じスロープ係数計算を行いますが、ゼロスケールおよびフルスケール・ポイントにおいてシステムがAIN入力に提供した電圧値を使用します。フル・システム・キャリブレーションには2ステップ・プロセスが必要で、ZSシステム・キャリブレーションの後に、FSシステム・キャリブレーションを行います。

フル・システム・キャリブレーションでは、まず、ゼロスケール・ポイント をコンバータに提供させるべきです。キャリブレーション・ステップを開 始する前にコンバータに適用し、ステップが完了するまで安定させる 必要があります。システムのゼロスケール電圧がセットされると、セッ トアップ・レジスタのMD1、MD0ビットに、適切な値(1、0)を書き込 むことにより、ZSシステム・キャリブレーションが開始します。ゼロスケ ール・システム・キャリブレーションは、選択したゲインで行われます。 キャリブレーションの時間は、3×1/出力レートです。その後、セット アップ・レジスタのMD1とMD0ビットは(0、0)に戻ります。 これがキャ リブレーション・シーケンス完了の最初の知らせになります。 DRDY ラインはキャリブレーションを開始するとハイになり、データ・レジスタに 新しいワードが入るまでローに戻りません。キャリブレーション命令が 出てからDRDYがローに戻るまでの時間は、DRDYがローになる前 にAD7707がAIN電圧の通常変換を行うため、4×1/出力レートに なぼす。キャリブレーション命令がセットアップ・レジスタに書き込まれ る前(または最中)にDRDYがローになると、DRDYがハイになってキ ャリブレーションが進行中であることを知らせるまでに、最大1モジュ レータ・サイクル(MCLKIN / 128 を要します。このため、DRDYは、 キャリブレーション命令下のセットアップ・レジスタに最後のビットが書 き込まれてから、最高1モジュレータ・サイクルまで無視されます。 ゼロスケール・ポイントをキャリブレートした後、フルスケール・ポイント がAINに適用され、MD1とMD0に適切な値(1、1を再び書き込ん で、キャリブレーション・プロセスの第2ステップを開始します。キャリ ブレーションを再び開始する前にフルスケール電圧を立ち上げ、キャ リブレーション・プロセス全体で安定させる必要があります。フルスケ ール・システム・キャリブレーションは、選択したゲインで行われます。 キャリブレーションの時間は、3×1/出力レートです。その後、セット アップ・レジスタのMD1とMD0ビットは 0、0 に戻ります。 これがキャ リブレーション・シーケンス完了の最初の知らせになります。 DRDY ラインはキャリブレーションを開始するとハイになり、データ・レジスタに 新しいワードが入るまでローに戻りません。キャリブレーション命令が

出てからDRDYがローに戻るまでの時間は、DRDYがローになる前 にAD7707がAIN電圧の通常変換を行うため、4×1/出力レートに なぼす。キャリブレーション命令がセットアップ・レジスタに書き込まれ る前(または最中)にDRDYがローになると、DRDYがハイになってキ ャリブレーションが進行中であることを知らせるまでに、最大1モジュ レータ・サイクル(MCLKIN / 128 を要します。このため、DRDYは、 キャリブレーション命令下のセットアップ・レジスタに最後のビットが書 き込まれてから、最高1モジュレータ・サイクルまで無視されます。 システム・キャリブレーションは、ユニポーラ・モードでは、伝達関数の 2つのエンドポイントの間で行われます。 バイポーラ・モードでは、ミッ ド・スケール(ゼロ差動電圧)と正のフル・スケールの間で行われます。 システム・キャリブレーションが2ステップで行われることによって、別 の特徴も生じます。フルシステム・キャリブレーションのシーケンス終 了後、システムのゼロ基準点やシステム・ゲインを調整するため、追 加のオフセット / ゲイン・キャリブレーションが独自に行えます。シス テム・オフセットであれシステム・ゲインであれ、パラメータの1つを キャリブレートしても別のパラメータには影響しません。


AD7707を非バッファ・モードで用いる場合、アナログ入力の電源インピーダンスの誤差の除去にもシステム・キャリブレーションを使用できます。フロントエンドの単純なR,Cアンチエイリアス・フィルタは、アナログ入力電圧に誤差を生じる可能性がありますが、システム・キャリブレーションは、この誤差の除去に用いられます。

低レベル入力チャンネルAIN1、AIN2のスパン/オフセット・リミットシステム・キャリブレーション・モードを用いる場合は、受け入れられるオフセットとスパンの量に必ず制限が生じます。AD7707が受け入れられるオフセットとゲインの量を決定する場合、正のフルスケール・キャリブレーション・リミットが <1.05×V_{REF} / GAINであることが、優先的な要求基準になります。これにより、入力範囲が公称値より5%上になります。AD7707アナログ・モジュレータの組み込みヘッドルームにより、正のフルスケール電圧の公称値の上5%で正確に動作できます。

ユニポーラ、バイポーラ両モードの入力スパンは、min値で $0.8 \times V_{REF}$ / GAIN、max値で $2.1 \times V_{REF}$ / GAINです。ただし、スパン (AD7707入力範囲のmin ~ maxの差 は、正のフルスケール電圧の制限を考慮する必要があります。受入可能なオフセットの量は、ユニポーラ / バイポーラのどちらのモードかで変わります。オフセットもまた、正のフルスケール電圧の制限を考慮せねばなりません。ユニポーラ・モードでは、負のオフセットを取り扱う時に、かなりの柔軟性があります。ユニポーラ / バイポーラの両モードでAD7707が扱える正のオフセットの範囲は、選択したスパン次第です。従って、システムのゼロスケール / フルスケール・キャリブレーションの限度を決定する場合、オフセット範囲とスパン範囲の和が、実際に1.05 $\times V_{REF}$ / GAINを超えているかを確認しなければなりません。実際にいくつかの事例を見ればよく分かります。

AD7707をユニポーラ・モードで、必要スパン $0.8 \times V_{REF}$ / GAINで使用すると、システム・キャリブレーションが受入可能なオフセット範囲は、 $-1.05 \times V_{REF}$ / GAIN $\sim +2.05 \times V_{REF}$ / GAINです。ユニポーラ・モードで、必要スパン V_{REF} / GAINとして使用した場合、システム・キャリブレーションが受入可能なオフセット範囲は、 $-1.05 \times V_{REF}$ / GAIN $\sim +0.05 \times V_{REF}$ / GAINです。同様に、ユニポーラ・

モードで $0.2 \times V_{REF}$ / GAINのオフセットを除去する必要がある場合、システム・キャリブレーションが扱えるスパン範囲は、 $0.85 \times V_{REF}$ / GAINです。



AD7707をバイポーラ・モードで、必要スパン± $0.4 \times V_{REF}$ / GAIN で使用すると、システム・キャリブレーションが扱えるオフセット範囲は、 $-0.65 \times V_{REF}$ / GAIN $\sim +0.65 V_{REF}$ / GAINで使用すると、システム・キャリブレーションが扱えるオフセット範囲は、 $-0.05 \times V_{REF}$ / GAINで使用すると、システム・キャリブレーションが扱えるオフセット範囲は、 $-0.05 \times V_{REF}$ / GAIN $\sim +0.05 \times V_{REF}$ / GAINです。同様に、AD7707をバイポーラ・モードで使用し、 $\pm 0.2 \times V_{REF}$ / GAINのオフセットを除去する必要がある場合、システム・キャリブレーションが扱えるスパン範囲は、 $\pm 0.85 \times V_{REF}$ / GAINです。図15は、低レベル入力チャンネルのスパン / オフセット・リミットをグラフで表しています。


高レベル入力チャンネルAIN3のスパン / オフセット・リミット

高レベル入力チャンネルにも、低レベル入力チャンネルと同じ理論を適用できます。高レベル・チャンネルを用いると、減衰器の減衰係数は8になります。スパン / オフセット限度はすべて係数8を乗算して求めます。従って、ユニポーラ / バイポーラ両モードの入力スパン範囲は、min値6.4×V_{REF} / GAINになります。オフセット範囲とスパン範囲の和は8.4×V_{REF} / GAINを超えることはできません。

電源立ち上げとキャリブレーション

電源立ち上げ時には、AD7707は内部リセットを行い、内部レジスタの内容を既知状態に設定します。電源オンかリセット後、全レジスタにデフォルト値がロードされます。デフォルト値は、キャリブレーション・レジスタの公称キャリブレーション係数を含みます。ただし、デバイスの正しいキャリブレーションを保証するため、電源立ち上げ後にキャリブレーション・ルーティンが実施されます。アップデート・レートまたはゲインを変えた場合も、キャリブレーションを行います。

AD7707はワット損と温度ドリフトが低いので、初回キャリプレーションを行う前のウォーム・アップ時間が不要です。ただし、外部リファレンスを用いている場合、キャリプレーションを開始する前に、このリファレンスを安定させる必要があります。同様に、MCLKピン間のクリスタルや共振器からクロック・ソースを生成する場合、オシレータ回路の立ち上げ時間が経過してから、キャリプレーションを開始してください。(次項参照)



AD7707**の使用にあたって** クロックとオシレータ回路

AD7707はマスター・クロック入力を必要とし、これはMCLKOUTピンを無接続にしておき、MCLKINピンに外部CMOS互換のクロック信号を入力して得ます。また、代わりに図16のように、適切な周波数のクリスタルまたはセラミック共振器を、MCLKINとMCLKOUTの間に接続することもできます。この場合、クロック回路はオシレータとして機能して、AD7707にクロック・ソースを供給します。入力サンプリング周波数、モジュレータ・サンプリング周波数、- 3dB周波数、出力アップデート・レート、キャリプレーション時間は、すべてマスター・クロック周波数fclkinに直接関係します。マスター・クロック周波数を係数2で割ると、上記の周波数とアップデート・レート、キャリプレーション時間の2倍となります。DVD電源からの電流も、fclkinに関係します。fclkinを係数2で割ると、DVD電流が半分になりますが、AVDDからの電流には影響しません。

AD7707を、MCLKINとMCLKOUTの両ピン間にクリスタルまたは共 振器を接続して用いた場合、MCLKINピンでドライブされたクロック 信号からクロックを供給した場合よりも、一般的により多くの電流を DV_{DD}から引き出します。これは、クリスタルやセラミック共振器の場 合、内部オシレータ回路がアクティブになるためです。従って、MCLK-OUTを無接続、無負荷、ディスエーブルにして、MCLKINピンに外部 クロックを接続したときに、AD7707の最低消費電流が実現します。 オシレータが受け取る追加電流の量は、部品の数値で変わります。 まず、MCLKIN、MCLKOUTピンに配置するコンデンザ(C1とC2)の 値が大きいほど、AD7707の消費電流が大きくなります。不要な電流 を消費しない よう、 クリスタルや セラミック共振器のメーカーが推奨す るコンデンサ値を超えないよう注意してください。クリスタルやセラミッ ク共振器のメーカーが推奨するC1、C2のtyp値は30~50pFの範囲 にあり、MCLKINとMCLKOUTのコンデンサ値をこの範囲に保てば 過剰な電流は生じません。電流に影響するもう1つの要因として、 AD7707のMCLKINとMCLKOUTの間に現れる有効シリーズ抵抗 (ESR)があります。原則として、ESRの値が低いほど、オシレータ回 路の電流が低くなります。

クロック周波数2.4576MHzで動作させた場合、 DV_{DD} = +3V動作のクリスタル共振器の電流は、外部クロックに比べて50 μ Aの差があります。 DV_{DD} = +5V、 f_{CLKIN} = 2.4576MHzの場合、クリスタル / 共振器でクロックを供給した場合の電流のtyp値は、、外付けクロックに比べて250 μ A増加します。この周波数域でのクリスタルと共振器のESR値は低めなので、クリスタルや共振器のタイプによる差は殆どありません。

クロック周波数1MHzで動作させる場合、クリスタルの種類によって、ESR値は著しく異なります。その結果、クリスタルの種類によって電流ドレインが異なります。ESR値700 のクリスタルまたはセラミック

共振器を使う場合の外部クロックに比べた電流typ値の増加は、 DV_{DD} = +3Vで $20~\mu$ A、 DV_{DD} = +5Vで $200~\mu$ Aです。3k のESR 値でクリスタルを用いる場合、外部クロックに比べた電流typ値の増加は、 DV_{DD} = +3Vで $100~\mu$ A、 DV_{DD} = +5Vでは $400~\mu$ Aです。また、内部オシレータ回路は、正しい周波数と電圧レベルで発振する前に、回路に関係した立ち上げ時間があります。 DV_{DD} = 5Vでの代表的な立ち上げ時間は、4.9512 MHzクリスタルで6ms、2.4576 MHzで16ms、1 MHzクリスタル発振器では20msです。電源電圧を3Vに下げると、立ち上げ時間は一般に20%遅くなります。3V電源では、MCLKピンの負荷容量に応じて、立ち上げ時間を20ms程度に抑えるために、クリスタルまたは発振器に1M のフィードバック抵抗が必要な場合もあります。

AD7707のマスター・クロックはMCLKOUTピンに現れます。このピンの最大推奨負荷は、CMOS負荷1つです。AD7707のクロック生成に、クリスタルまたはセラミック共振器を使用した場合、このクロックをシステムのクロック・ソースとして用いることを推奨します。この場合、MCLKOUT信号を回路の残りの箇所に加える前に、CMOSバッファでバッファすることを奨めます。

システムの同期

立ち上げレジスタのFSYNCビットにより、AD7707のセットアップ条件に影響なく、モジュレータとデジタル・フィルタをリセットできます。従って、既知の時間点、すなわちFSYNCが1からのに変わる時点から、アナログ入力のサンプルの収集を開始できます。

セットアップ・レジスタのFSYNCビットに1があると、デジタル・フィルタとアナログ・モジュレータが既知のリセット状態に保たれ、AD7707は入力サンプルを処理しません。FSYNCビットに0を書き込むと、モジュレータとフィルタはリセット状態から脱出して、AD7707は次のマスター・クロック・エッジで再度サンプルを収集開始します。

FSYNC入力はソフトウェア・スタートの変換命令にも用いられ、AD7707は通常のコンバータ方式で動作します。このモードでは、FSYNCビットへの書き込みによって変換を開始し、DRDYの立ち下がリエッジが変換終了を示します。この方式の欠点として、データ・レジスタのアップデート毎にフィルタのセトレング・タイムを考慮する必要があります。 つまり、このモードでは、データ・レジスタをアップデートする速度が3倍遅くなります。

FSYNCビットがデジタル・フィルタをリセットするので、AD7707の出力レジスタに新たなワードが現れるまでに、3×1/出力レートの総セトリング・タイムが経過している必要があります。FSYNCがのになって DRDY信号がローの場合、DRDY信号は、FSYNCコマンドによってハイにリセットされません。これは、AD7707が、読み出していないデータ・レジスタにワードがあることを認識するためです。DRDYラインは、データ・レジスタのアップデートが始まるまではローのままです。アップデートが始まると、再びローに戻る前に、500×tclkinでハイになります。データ・レジスタの読み出しによってDRDY信号がハイにリセットされ、フィルタのセトリング・タイムが経過して(FSYNCコマンドから)データ・レジスタに新たにワードが現れるまで、ローには戻りません。FSYNCコマンドが出された時にDRDYラインがハイの場合、フィルタのセトリング・タイムが経過するまで、DRDYラインはローに戻りません。

リセット入力

AD7707のRESET入力は、全内部レジスタがデフォルト状態にリセットされますが、すべてのロジック、デジタル・フィルタ、アナログ・モジュレータをリセットします。 DRDYはハイにドライブされ、RESET入力がローである限り、AD7707は任意のレジスタへのすべての通信を無視します。 RESET入力がハイになると、AD7707はデータ処理を開始し、DRDYは3×1/出力レートでローに戻り、データ・レジスタの有効な新ワードを表示します。ただし、RESET後、AD7707はデフォルトのセットアップ条件で動作するので、RESETコマンド後は、一般的にすべてのレジスタをセットアップし、キャリブレーションを実施する必要があります。

AD7707の内部オシレータ回路は、RESET入力がローになっても、機能しつづけます。MCLKOUTピンにはマスター・クロック信号が存続します。このため、AD7707のクロックによってシステム・クロックを供給するアプリケーションでは、AD7707は、RESETコマンド中にも割り込まれないマスター・クロックを供給します。

スタンパイ・モード

AD7707の通信レジスタのSTBYビットによって、変換結果を供給する必要がない場合には、パワーダウン・モードが可能です。スタンバイ・モードでは、内部レジスタの内容はすべて、データ・レジスタを含む)保持されます。スタンバイ・モードから抜けるとデータ処理が開始し、STBYビットに0を書き込んだ時点から3×1/出力レートで、データ・レジスタに新しいワードが現れます。

STBYビットは、デジタル・インターフェースにもDRDYラインの状態にも影響しません。STBYがローになった時にDRDYがハイなら、データ・レジスタに有効な新ワードが入るまでハイが保たれます。STBYがローになった時にDRDYがローなら、データ・レジスタがアップデートされるまでローが保たれます。アップデートされた時、DRDYラインは、再びローに戻る500×tclkin前にハイに戻ります。AD7707がスタンバイ・モードに入った時にDRDYがローなら、データ・レジスタに読み出していない有効ワードが存在)、スタンバイ中もデータ・レジスタの読み出しが可能です。この読み出し動作の終了時に、DRDYは通常通りハイにリセットされます。

AD7707をスタンバイ・モードにすると、外部マスター・クロック動作でマスター・クロックを止めていると、5V電源で9 μ A typ、3V電源で4 μ A typ、総電流を節減できます。外部クロックが、スタンバイ・モードでMCLKINピンをドライブし続けると、スタンバイ電流は、5V電源で150 μ A typ、3V電源で75 μ A typ増大します。クロック・ソースとしてクリスタルまたはセラミック共振器を使用すると、スタンバイ・モードの総電流は5V電源で400 μ A typ、3V電源で90 μ A typとなります。これは、スタンバイ・モード中でも内部オシレータ回路が動作しつづけるためです。AD7707がシステム・クロックを供給するアプリケーションでは、スタンバイ・モードでも割り込みのないマスター・クロックを供給するのが重要だからです。シリアル・インターフェースはスタンバイ・モードでも動作し続けるので、マスター・クロックが停止していても、スタンバイ中の出力レジスタからのデータ読み出しが可能です。

精度

シグマ・デルタA/Dコンバータは、VFCや他のADC ICと同じく非単調性のソースを備えず、本来ノーミス・コード性能を提供しません。AD7707は、容量/電圧係数が非常に低い高品質の内部コンデンサを利用して、優れた非直線性を実現します。また、入力段でチョッパー安定技術を使用し、低い入力ドリフトを実現しています。経年と温度変化を通じて優れた性能を保証するために、AD7707は、オフセットとゲイン誤差を最小化するデジタル・キャリブレーション技術を使用します。


ドリフトの考察

アナログ・スイッチにおけるチャージ注入、サンプリング・モードでのDC リーク電流などが、コンバータのオフセット電圧ドリフトの主要源です。 DC入力リーク電流は、本来、選択したゲインとは無関係です。 コンバータ内のゲイン・ドリフトは、主に内部コンデンサの温度トラッキングによって決まります。 リーク電流の影響は受けません。

オフセット・ドリフトやゲイン・ドリフトに起因する測定誤差は、コンバータをキャリプレートし直していつでも除去できます。システム・キャリプレーション・モードを使うと、信号コンディショニング回路のオフセット及びゲイン誤差を最小にできます。積分/微分直線性誤差は、温度変化によっても著しい影響を受けません。

電源

AD7707は、2.7~5.25V電源で動作します。AD7707には、特定の電源シーケンスは必要なく、AVDまたはDVDのどちらから最初に入力しても構いません。通常動作では、DVDDはAVDDを0.3V上回ってはいけません。AD7707は優れたラッチアップ性能を備えていますが、過剰電流を防ぐために、信号がREFIN、AIN、ロジック入力とンに印加される前に、AD7707に電源を供給することが重要です。これができない場合、これらのピンを流れる電流が100mA未満に制限されます。AD7707とシステムのデジタル回路に分離した電源を用いる場合、先にAD7707をパワー・アップします。これが保証できない場合、再度電流が制限されるため、ロジック入力と直列に電流制限抵抗を配置します。ラッチアップ電流は100mA以上です。



消費電流

AD7707の消費電流は、+2.7~+3.3V、+4.75~+5.25Vの電源範 囲で仕様規定されています。AD7707は+2.7~+5.25Vの電源範囲 で動作し、この範囲内での電源電圧の変化に従って、IDDも変わり ます。AD7707は、動作条件に従って内部設定される、内部電流ブ ースト・ビットを備えています。これは、デバイス内部のアナログ回路 が使う電流に影響します。AD7707の最低消費電力は、fclkin = 1MHzで動作、またはf_{CLKIN} = 2.4575MHz、ゲイン1~4で動作させた 時に実現します。内部ブースト・ビットは、アナログ消費電流を節減さ せるためにオフになるからです。図17は、1MHzと2.4576MHzのクリ スタル・オシレータの、+25 での代表的なIDDとVD電圧の変化を 表します。AD7707は非バッファ・モード動作です。AD7707を低い Vpp電圧で動作させるとIppも最小になることが、グラフから分かりま す。外部マスター・クロックを用いるか、内部オシレータ回路を用いる 時には外部部品を最適化することによって、AD7707のIDDを最小に できます。 図3、4、6、7は、外部クロックを用いた、ゲイン、VDD、クロ ック周波数に対するIDDの変化を表します。

接地とレイアウト

アナログ入力とリファレンス入力は差動なので、アナログ・モジュレータの電圧の大半は、コモン・モード電圧です。AD7707は優れたコモン・モード除去比を備えており、これらの入力のコモン・モード・ノイズを除去できます。デジタル・フィルタは、モジュレータ・サンプリングの整数倍の周波数を除いて、電源の広帯域ノイズを除去します。デジタル・フィルタは、アナログ・モジュレータを飽和させないように、アナログ、リファレンス入力のノイズも除去できます。この結果、AD7707は、通常の高分解能コンバータに比べて、強いノイズ耐性を実現します。ただし、AD7707は高分解能で、AD7707からのノイズ・レベノルは低いので、接地とレイアウトには注意が必要です。

AD7707を組み込むプリント回路基板は、アナログ部とデジタル部を 絶縁して、基板の特定区域に置くように設計します。これにより、グラ ウンド面を容易に分割して使用できます。最小限のエッチング技術 で、グラウンド面に最適な絶縁が得られます。デジタルとアナログのグ ラウンド面は、グラウンド・ループを防ぐため、一個所のみで接続しま す。AGND~DGND接続を要するデバイスが複数あるシステムで AD7707を使う時は、AD7707のできるだけ近くで、星形グラウンド・ ポイント1個所のみで接続します。

AD7707の下にデジタル・ラインを通すと、ノイズがAD7707のアナログ回路に結合する可能性があるので、避けてください。アナログ接地面は、ノイズの伝達を抑えるため、AD7707の下を通します。AD7707への電源ラインは、低インピーダンス・パスを実現して、電源ラインへのグリッチの影響を抑えるため、広いトレースを用います。クロックなどの素早いスイッチング信号はデジタル・グラウンドで絶縁して、基板の他の部分にノイズが放散しないようこし、クロック信号がアナログ入力の近くを通らないようこします。デジタルとアナログ信号のクロスオーバーを防ぎます。基板の反対側のトレースは、互いに直角になるようこします。これによって、基板を通るフィードスルーの影響が減ります。マイクロストリップ技術は格段に優れていますが、両面ボードでは対応できないときもあります。この方式では、基板のコンポーネント側は必ず接地面に置かれ、信号はトレースはハンダ側に接地されます。

高分解能のA/Dコンバータを使用する時には、優れたデカップリングが重要です。全アナログ電源は、0.1 µ Fセラミック・コンデンサと並列に配置した10 µ Fタンタル・コンデンサを使って、GNDからデカップリングします。これらのデカップリング部品から最高性能を引き出すには、できるだけデバイスの近く、理想的にはデバイスの上に配置します。全ロジック・チップは、0.1 µ Fディスク・セラミック・コンデンサを使い、DGNDからデカップリングします。

AD7707**の性能評価**

AD7707の推奨レイアウトは、評価ボードの項で説明しています。評価ボード・パッケージには、アセンブル / テスト済みの評価ボード、文書、PCのプリンタ・ポート経由でボードを制御するソフトウェア、PCで性能を分析するソフトウェアが含まれます。

AD7707に印加される信号のノイズ・レベルも性能に影響します。 AD7707ソフトウェア評価パッケージでは、アナログ入力信号から独立して、AD7707の真の性能評価が可能です。この方式ではテスト・モードを使用し、AD7707への入力を内部で短絡し、アナログ・モジュレータのゼロ差動電圧が得られます。デバイス外部では、LOCOMとHICOM入力を、部品の許容コモン・モード範囲内の電圧に接続してください。この方法は、部品のキャリブレーション後に使用してください。

デジタル・インターフェース

先述の通り、AD7707のプログラマブルな機能は、内蔵レジスタのセットを使って制御します。データはシリアル・インターフェース経由でこれらのレジスタに書き込まれ、内部レジスタへの読み出しアクセスも、このインターフェース経由で実現します。AD7707との通信は、すべて通信レジスタへの書き込み動作から始まる必要があります。パワー・オンまたはRESET後、デバイスは、通信レジスタへの書き込みを待ちます。このレジスタに書き込まれたデータによって、次の動作が読み出し/書き込み動作が発生するかも決定します。従って、他のレジスタへの書き込み動作が発生するかも決定します。従って、他のレジスタへの書き込み動作が発生するかも決定します。レジスタからの読み出し動作、出力データ・レジスタを含むりは、通信レジスタへの書き込み動作で始まり、その後に選んだレジスタからの読み出し動作が起こります。

AD7707のシリアル・インターフェースは、5つの信号、CS、SCLK、DIN、DOUT、DRDYで構成されます。DINラインはデータを内部レジスタに転送するのに用い、DOUTラインは内部レジスタからデータにアクセスするのに用います。SCLKはシリアル・クロック入力で、すべてのデータ転送(DIN、DOUT)は、SCLK信号に対して発生します。DRDYラインは、いつデータ・レジスタからデータを読み出せるかを示す、ステイタス信号として用いられます。DRDYは、出力レジスタに新たなデータ・ワードが加わるとローになります。データ・レジスタからの読み出し動作が完了するとハイにリセットされます。出力レジスタのアップデート前にもハイになり、レジスタのアップデート中にデータ読み出しを試みないよう、読み出し不可の期間を示します。CSはデバイス選択です。数多くの部品がシリアル・バスに接続されているシステムで、AD7707をデコードするのに用いられます。

図18、19は、CSをデコードに用いて、AD7707とインターフェースする タイミング図を示します。図17はAD7707の出力シフト・レジスタから の読み出し動作で、図18は入力シフト・レジスタへの書き込み動作 を表します。最初の読み出し動作後にDRDYラインがハイに戻って も、出力レジスタから同じデータを2回読むことが可能です。ただし、次の出力アップデートが発生する前に読み出しを完了するように注意してください。

AD7707のシリアル・インターフェースは、CS入力をローにして3線式モードで動作できます。この場合、SCLK、DIN、DOUTラインがAD7707との通信に使われ、DRDYの状態は、通信レジスタのMSBに問い合わせて得られます。この方式は、マイクロコントローラとのインターフェースに適しています。デコード信号としてCSが必要な場合、ポート・ビットからの生成も可能です。マイクロコントローラとのインターフェースでは、データ転送中、SCLKをハイにアイドリングすることを推奨します。

AD7707は、CSをフレーム同期信号として用いた動作も可能です。この方式は、DSPとのインターフェースに適しています。この場合、第1ビッド(MSB)は、CSによって効果的にクロック・アウトされます。CSは、通常DSPのDIN入力の立ち下がりエッジ後に発生するからです。タイミング数に従う場合、SCLKはデータ転送中も、動作を継続できます。


シリアル・インターフェースは、AD7707のRESET入力を実行して、リセットできます。また、DIN入力に1のビット列を書き込んでもリセットできます。DINラインに、最低32シリアル・クロック・サイクル分のロジック1を書き込むと、シリアル・インターフェースがリセットされます。これによって、3線式システムの場合、ソフトウェア・エラーやシステム・グリッチによってインターフェースが失われても、既知の状態にリセットできます。これは、AD7707が通信レジスタへの書き込み動作を待っている状態に、インターフェースを戻します。この動作自体はレジスタ


の内容をリセットしませんが、インターフェースが失われて、レジスタに 書き込まれた情報は未知のものなので、全レジスタを再びセットアップ する方が良いでしょう。

マイクロプロセッサまたはマイクロコントローラのシリアル・インターフェースによっては、単独のシリアル・データラインを備えたものもあります。この場合、AD7707のDATAOUTとDATAINラインを一緒につなぎ、プロセッサのシングル・データラインに接続することも可能です。このシングル・データラインでは、10k プルアップ抵抗を使ってください。この場合、インターフェースが失われると、読み出し/書き込み動作が同じラインを共有するので、既知状態にリセットする方法は、前に述べたものと少し異なります。24シリアル・クロックの読み出し動作の後に書き込み動作が必要で、最低32シリアル・クロック・サイクル分、ロジック1を書き込み、シリアル・インターフェースが確実に既知状態に戻るようこします。

AD7707**の接続**

AD7707は、シリアル・インターフェース経由でアクセスできる、6つのレジスタを内蔵しています。すべてのレジスタとの通信は、まず通信レジスタへの書き込みから開始します。図20は、AD7707のパワー・アップまたはリセット後に、全レジスタを設定するためのシーケンスのフローチャートです。また、図には2つの読み出しオプションも示されています。第1は、DRDYピンをポーリングして、データ・レジスタのアップデート発生の時を判定し、第2は、通信レジスタのDRDYビットに問い合わせて、データ・レジスタにアップデートが発生したかどうかを知るものです。また、図には特定の動作条件セットでレジスタに書き込むべきワードの列も含まれます。この場合、ゲイン1、フィルタ同期なし、バイポーラ・モード、バッファなし、クロック4.9512MHz、出力レート50Hzという条件下です。





マイクロコンピュータ / マイクロプロセッサとのインターフェース

AD7707は柔軟なシリアル・インターフェースを備えており、あらゆるマイクロコンピュータおよびマイクロプロセッサと、容易にインターフェースできます。図20のフローチャートには、AD7707がマイクロコントローラ/マイクロプロセッサとインターフェースする場合の手順が略述されています。図21、22、23に、一般的なインターフェースの例を表します。


AD7707のシリアル・インターフェースは、3線だけで動作でき、SPI インターフェース・プロトコル互換です。3線式動作のAD7707は、インターフェース・ラインの数を最小にしてシステムに必要な光アイソレータの数を最小に抑えたい、絶縁システムに理想的です。シリアル・クロック入力は、フォト・カプラからの遅いエッジを受け入れる、シュミット・トリガー入力です。AD7707の他のデジタル入力の立ち上がリ/立ち下がり時間は、1 µ s以内です。

AD7707のレジスタの大半は8ビット・レジスタなので、マイクロコントローラの8ビット・シリアルポートとのインターフェースが容易です。AD7707のデータ・レジスタは16ビットで、オフセット及びゲイン・レジスタは24ビット・レジスタですが、これらのレジスタへのデータ転送は、マイクロコントローラのシリアルポートへの、8ビット転送を複数組み合わせて可能です。DSPプロセッサとマイクロプロセッサは、一般にシリアル・データ動作で16ビットのデータを転送します。ADSP-2105など一部のプロセッサでは、シリアル転送でのサイクルの量をプログラムできる性能を備えています。これにより、各転送におけるビット数を、AD7707の必要レジスタのレジスタ長に合うよう調節できます。

AD7707のレジスタの一部は長さがわずか8ビットですが、これらレジスタの内2つとの通信は、必要なら連続書き込み動作で1回の16ビット転送として処理できます。例えば、セットアップ・レジスタをアップデートする場合、プロセッサは、まず通信レジスタに書き込み(次の動作がセットアップ・レジスタであるという趣旨)、その後セットアップ・レジスタに8ビットを書き込む必要があります。必要なら、すべて1回の16ビット転送で処理できます。通信レジスタへの書き込み動作の8シリアル・クロックが完了すると、直ちにセットアップ・レジスタへの書き込み動作の準備がなされるからです。


AD7707から68HC11へのインターフェース

図21は、AD7707とマイクロコントローラ68HC11間のインターフェースを示します。図は、AD7707のCSをローにハード設定した、最小(3線式)インターフェースを表します。この方式では、通信レジスタのDRDYビットを監視し、データ・レジスタをアップデートする時期を判定します。インターフェース・ラインの数を4つに増やした別方式では、AD7707からのDRDY出力ラインを監視します。DRDYラインの監視には、2つの方法があります。1つは、DRDYを68HC11のポート・ビットの1つ(PC0など)に接続し、入力として設定します。次にこのビットをポーリングし、DRDYの状態を判定します。2つ目は、割り込みドライブ・システムを使用し、この場合、DRDY出力を68HC11のIRQ入力に接続します。AD7707のでS入力の制御を必要とするインターフェースでは、68HC11のポートビットの1つ(PC1など)を出力として設定し、でS入力のドライブに用います。




68HC11は、CPOLビットをロジック1、CPHAビットをロジック1に設定し、マスター・モードに設定できます。68HC11をこのように設定すると、SCLKラインは、データ転送の間、ハイにアイドリングします。AD7707は、全二重動作ができません。AD7707を書き込み動作に設定すると、SCLK入力がアクティブでも、DATAOUTにはデータが現れません。同様に、AD7707を読み出し動作に設定していると、SCLKがアクティブでも、AD777のDATAINラインのデータは無視されます。

68HC11とAD7707間のインターフェースのコードを表XVに示します。この例では、AD7707のDRDY出力ラインを、68HC11のPC0ポート・ビットに接続し、ポーリングして状態を判定します。



AD7707から8051へのインターフェース

AD7707と8XC51マイクロコントローラ間のインターフェー ス回路を、図22に示します。この図は、AD7707のCSをロー にハード設定した、最低数のインターフェース接続を表し ます。8XC51とのインターフェースの場合、相互接続の最 低数は、わずか2つです。この方式では、通信レジスタの DRDYビットを監視して、データ・レジスタのアップデー トの時期を判定します。インターフェース・ラインの数を3 つに増やした別方式では、AD7707からのDRDY出力ライン を監視します。DRDYラインの監視には、2つの方法があり ます。1つは、DRDYを8XC51のポート・ビットの1つ(P1.0 など)に接続し、入力として設定します。次にこのビット をポーリングし、DRDYの状態を判定します。2つ目は、割 り込みドライブ・システムを使用し、この場合、DRDY出 力を8XC51のINT1入力に接続します。AD7707のCS入力の制 御を必要とするインターフェースでは、8XC51のポート・ ビットの1つ (P1.1など)を出力として設定し、CS入力のド ライブに用います。8XC51は、モード0のシリアル・インタ ーフェース・モードに設定します。8XC51のシリアル・イ ンターフェースは、1本のデータ・ラインを内蔵しています。 従って、AD7707のDATAOUTとDATAINピンは、一緒に10k プルアップ抵抗と接続する必要があります。8XC51のシ リアル・クロックは、データ転送の間、ハイにアイドリン グします。8XC51は、書き込み動作でまずLSBを出力します が、AD7707は、送信するデータを出力シリアル・レジスタ に書き込む前に再配列するために、まずMSBを予測します。 同様に、AD7707は読み出し動作中にまずMSBを出力します が、8XC51はまずLSBを予測します。このため、シリアル・バ ッファに読み込まれるデータは、AD7707の正しいデータ・ ワードが累算器に入力できるまでに、再配列する必要があ ります。



AD7707からADSP-2103/2105へのインターフェース

図23は、AD7707と、DSPプロセッサADSP-2103/2105間のインターフェースを示します。図のインターフェースでは、通信レジスタのDRDYビットをもう1度監視して、データ・アップデートの時期を判定します。別の方式として、割り込みドライブ・システムを使用し、この場合、DRDY入力をADSP-2103/2105のIRQ2入力に接続します。別のフレーム・モードでは、ADSP-2103/2105のシリアル・インターフェースをセットアップします。ADSP-2103/2105のRFSとTFSピンをアクティブ・ロー出力として設定し、ADSP-2103/2105シリアル・クロック・ラインとSCLKも出力に設定します。ADSP-2103/2105のRFSまたはTFS出力がアクティブの時、AD7707のではアクティブです。ADSP-2103/2105のシリアル・クロック速度は、AD7707の正確な動作のため3MHzに制限してください。

AD7707をセットアップするコード

表XVIIは、マイクロコントローラ68HC11とAD7707をインターフェースする、Cコードの読み出し/書き込みルーティンを表しています。サンプル・プログラムは、AD7707の各種レジスタをセットアップし、68HC11に1000のサンプルを読み出します。AD7707のセットアップ条件は、図20のフローチャートで略述したものと全く同じです。ここに掲げるコード例では、DRDY出力をポーリングし、データ・レジスタに新たな有効ワードがあるかどうかを、判定します。このプログラムのイベントのシーケンスは、以下の通りです。

- 1. 通信レジスタへの書き込み。チャンネル1をアクティブ・チャンネルに選択し、続くクロック・レジスタへの書き込み動作を設定。
- 2. 外部クロックを、内部で2つに分割するCLKDIVビットを設定する、クロック・レジスタへの書き込み。この場合、外部クリスタルが4.9512MHZと前提しています。アップデート・レートは50Hzに選択する。
- 3. 通信レジスタへの書き込み。チャンネル1をアクティブ・チャンネルに選択し、続くセットアップ・レジスタへの書き込み動作を設定。
- 4. セットアップ・レジスタへの書き込み。ゲイン=1、バイポーラ・モード、非バッファを設定し、フィルタ同期をクリアし、セルフ・キャリブレーションを開始する。
- 5. DRDY出力をポーリングする。
- 6. データ・レジスタからのデータ読み出し。
- 7. 選択チャンネルから指定した数のサンプルを採取するまで、ステップ5と6をループする。

表XVIII. AD7707と68HC11をインターフェースするCコード

```
/* This program has read and write routines for the 68HC11 to interface to the AD7707 and the sample program sets the various
registers and then reads 1000 samples from one channel. */
#include <math.h>
#include <io6811.h>
#define NUM_SAMPLES 1000 /* change the number of data samples */
#define MAX_REG_LENGTH 2 /* this says that the max length of a register is 2 bytes */
Writetoreg (int);
Read (int,char);
char *datapointer = store;
char store[NUM_SAMPLES*MAX_REG_LENGTH + 30];
void main ()
{
  /* the only pin that is programmed here from the 68HC11 is the /CS and this is why the PC2 bit of PORTC is made as an output */
DDRC = 0x04; /* PC2 is an output the rest of the port bits are inputs */
PORTC = 0x04; /* make the / CS line high */
Writetoreg (0x20); /* Active Channel is AIN1/LOCOM, next operation as write to the clock register */
Writetoreg (0x18); /* master clock enabled, 4.9512MHz Clock, set output rate to 50Hz*/
Writetoreg (0x10); /* Active Channel is AIN1/LOCOM, next operation as write to the setup register */
Writetoreg (0x40); /* gain = 1, bipolar mode, buffer off, clear FSYNC and perform a Self Calibration*/
while (PORTC and 0x10); /* wait for / DRDY to go low */
for (a=0;a<NUM_SAMPLES;a++);
  Writetoreg (0x38); /*set the next operation for 16 bit read from the data register */
  Read (NUM SAMPES.2):
Writetoreg (int byteword);
int q;
SPCR = 0x3f:
SPCR = 0X7f; /* this sets the WiredOR mode (DWOM=1), Master mode (MSTR=1), SCK idles high (CPOL=1), /SS can be low
always (CPHA=1), lowest clock speed (slowest speed which is master clock /32 */
DDRD = 0x18; /* SCK, MOSI outputs */
a = SPSR:
q = SPDR; /* the read of the staus register and of the data register is needed to clear the interrupt which tells the user that the data
transfer is complete */
PORTC &= 0xfb; /* / CS is low */
SPDR = byteword; /* put the byte into data register */
while (! (SPSR & 0x80)); /* wait for / DRDY to go low */
PORTC = 0x4; /* / CS high */
Read (int amount, int reglength)
int q;
SPCR = 0x3f;
SPCR = 0x7f; /* clear the interupt */
DDRD = 0x10; /* MOSI output, MISO input, SCK output */
while (PORTC & 0x10); /* wait for / DRDY to go low */
PORTC & 0xfb : /* / CS is low */
for (b=0;b<reglength;b++)
  SPDR = 0:
  while (! (SPSR & 0x80)); /* wait until port ready before reading */
  *datapointer++=SPDR; /* read SPDR into store array via datapointer */
PORTC=4; /* / CS is high */
```

アプリケーション

AD7707は、低コストで高分解能の、低レベル入力2チャンネルと、高レベル入力1チャンネルのA/D変換機能を提供します。A/D変換機能はシグマ・デルタ・アーキテクチャを採用しているので、ノイズの多い環境での耐性が強く、工業やプロセス・コントロールに理想的です。また、プログラマブル・ゲイン・アンプ、デジタル・フィルタ、キャリブレーションのオプションも備えています。従って、高品質のコンデンサICの追加が不要で、従来のA/DコンバータICよりも遙かに優れたシステム・レベル機能を提供します。さらに、AD7707はA/DコンバータICより優れたノイズ性能を備えているので、システムに使用すると、遙かに高レベルの分解能を実現できます。

内部PGAによって、AD7707は、フル・スケール10mVという低レベルのアナログ入力電圧範囲を V_{REF} = +1.25Vで処理できます。低レベル・チャンネルでの疑似差動入力性能によって、非バッファ・モードでの動作時に、このアナログ入力範囲でAGND - 100mVとA V_{DD} + 30mVの間の任意の数値で絶対的な値を得られます。このため、トランスデューサを直接AD7707の入力に接続できます。

さらに、AD7707の3線式デジタル・インターフェースにより、データ・アクイジションのフロントエンドをわずか3線で絶縁できます。AD7707は、単電源3V/5Vで動作でき、低電力動作なので、絶縁アプリケーションにおいて、絶縁バリアを横切る電力がわずかで済みます。

データ・アクイジション

図24は、低レベル入力チャンネルを用いて熱電対からの信号をデジタル化し、高レベル入力チャンネルが振幅±10Vまでのプロセス・コントロール信号を変換する、データ・ア


クイジション・システムを示します。このアプリケーションは、システムのマイクロコントローラが制御する外部マルチプレクサから提供される大量の入力信号を、高レベル入力チャンネルを用いて変換するのに用いられているのを示しています。外部マルチプレクサでのチャンネル切り換えは、AIN3入力にステップ変更を行うことと同等です。新しいアナログ入力に対応する正しい出力コードが出力に現れるまで、3、4回のアップデートを要します。このため、外部マルチプレクサのチャンネルを切り換える時、チャンネル変更後から最初の3回の出力は無視します。またはセットアップ・レジスタのFSYNCビットを用いてデジタル・フィルタをリセットし、出力レジスタに有効な結果が現れるまで、DRDYをハイにセットしておくようにします。


スマートパルプ/アクチュエータ制御

AD7707の低電力、単電源、高電圧入力性能は、スマートバルブ/アクチュエータ制御回路にも好適です。AD7707は、制御バルブからの信号を監視します。コントローラとAD7707は、クローズド・ループ回路を形成します。図25は、AD7707を使った、スマート・アクチュエータまたは制御回路のブロック図です。AD7707は、出力±10Vの高品質サーボ・ポットを介して、バルブの位置を監視します。

AD7707の同様のアプリケーションとして、スマート送信器の分野があります。ただし、スマート送信器全体を4~20mAループで動作させてください。

ループの公差は、トランスミッタに電力を送るのに必要な電流の量がわずか3.5mAであることによります。AD7707の消費電力はわずか $280~\mu$ Aで、最低3mAを残りのトランスミッタのために残します。図26は、AD7707を使用したスマート送信器を表します。






圧力測定


AD7707の他の代表的アプリケーションとして、温度と圧力 の測定があります。図27は、AD7707を用いたSensymの圧力 トランスデューサBP01です。圧力トランスデューサは、ブ リッジ・ネットワークに配置し、OUT(+)とOUT(-) 端子間の差動出力電圧を与えます。トランスデューサに定 格フルスケール圧力(この場合300mmHg)を入力すると、 差動出力電圧は、入力電圧の3mV/Vになります(IN(+) とIN(-)端子間の電圧)。励起電圧が5Vとすると、トラ ンスデューサからのフルスケール出力範囲は15mVです。こ の種類の低信号測定アプリケーションでは、低レベル入力 チャンネルが理想的です。ブリッジの励起電圧は、AD7707 のリファレンス電圧の生成にも用いられます。このため、 励起電圧が変化しても、システムに誤差が持ち込まれませ ん。図27のように抵抗値を24k と15k にすると、励起電 圧が5Vのとき、AD7707のリファレンス電圧は1.92Vになり ます。

ゲインを128に設定して使用した場合、AD7707のフルスケール入力スパンは15mVとなり、これはトランスデューサからの出力スパンに対応します。



熱電対測定


AD7707は、温度測定アプリケーション分野にも使用できます。図28は、熱電対からAD7707への接続の概略図です。このアプリケーションではAD7707を非バッファ・モードで動作させ、フロントエンドに±100mVの信号を印加します。絶対温度に比例する出力電流を生成する温度トランスデューサAD590を用いて、コールド・コンジャンクション補償を実現させます。



RTD測定

図29は、AD7707を使った温度測定アプリケーションの別な例です。この場合、トランスデューサとしてRTD (抵抗温度デバイス) PT100を使います。配置は、リード線4本を使ってRTDと接続します。リード線の抵抗RL1とRL4の間で電圧降下が起きますが、これは単純にコモン・モード電圧をずらすだけです。AD7707への入力電流が極めて低いので、リード線抵抗RL2とRL1の間には電圧降下は起きません。リード線抵抗のインピーダンス源は小さいので、一般にAD7707のバッファをオンにする必要はありません。

バッファが必要な場合、RTDのボトムエンドとAD7707の GNDの間に小さい抵抗を挿入して、適切なコモン・モード電圧を設定します。このアプリケーション例では、外部400 μ A電流ソースがPT100に励起電流を供給し、6.25k の抵抗を介して、AD7707にリファレンス電圧を供給します。入力電圧とリファレンス電圧は、ともに励起電流に比例して変化するので、励起電流の変化は回路に影響しません。ただし、6.25k 抵抗は、温度によるリファレンス電圧の誤差を防ぐために、温度係数の低いものを選ぶ必要があります。



チャート・レコーダ


高レベルと低レベル両方の入力チャンネルが使用できる分野として、チャート・レコーダ・アプリケーションがあります。円状のチャート・レコーダには、一般に2つの要件があります。第1の、熱電対、RTD、圧力センサーからの入力の測定は、AD7707の低レベル入力チャンネルを利用して可能です。第2の要件は、±10VまでのDC入力電圧範囲を測定できることです。AD7707は、外部の信号コンディショニング不要で高レベル信号入力が可能なので、この測定に理想的です。

各種高レベル入力の範囲

高レベル入力チャンネルAIN3は、 - 11~+30Vの入力信号が可能です。これは、AIN3の信号をAD7707の可能な範囲にマッピングする、内蔵の薄膜抵抗を用いて実現します。入力構造は、シグマ・デルタ・コンバータが、AIN(+)とAIN(-)入力に同じインピーダンスを得るように、設計されています。AIN3入力の信号はHICOM入力を基準として、VBIAS信号はモジュレータ入力のコモン・モード電圧の調整に用いられます。通常の5V動作では、VBIASは通常2.5Vに接続され、HICOMはAGNDに接続します。この配置によって、モジュレータ入力に存在する電圧がバッファのコモン・モード範囲に入りよう保証されます。

AD7707の高レベル入力チャンネルを用いた場合の差動電圧AINは、図30の通り、AIN3(+)とAIN(-)間の差であり、モジュレータの絶対コモン・モード範囲におさめる必要があります。

AIN3 (+) = (AIN3 + 6 × VBIAS + V (HICOM)) /8 AIN3 (-) = 0.75 × VBIAS + 0.25V (HICOM) AIN = (AIN3 - V (HICOM)) /8



高レベル入力チャンネルの入力範囲を各種の入力範囲に合うように調整するには、VBIASとHICOM入力を用います。表XIX は、 AV_{DD} = 5V、REF(+)-REF(-) = 2.5Vの動作での入力値を表します。

AIN3 範囲	VBIAS	нісом	ゲイン	パッファ / 非パッファ	AIN範囲
± 10V	2.5V	AGND	2	バッファ / 非バッファ	1.875 ± 1.25V
± 5V	2.5V	AGND	4	バッファ / 非バッファ	1.875 ± 0.625V
0 ~ 10V	2.5V	AGND	2	バッファ / 非バッファ	1.875 ~ 3.125V
0 ~ 20V	AGND	AGND	1	非バッファ	0 ~ 2.5V
	2.5V	AGND	1	非バッファ	1.875 ~ 4.375V
- 5 ~ + 10V	2.5V	2.5V	2	バッファ / 非バッファ	2.5 ± 0.9375V

表XIX.

表XXは、AV_{DD}=3V、REF(+)-REF(-)=1.25V動作に該当します。

表XX.

AIN3 範囲	VBIAS	HICOM	ゲイン	バッファ / 非バッファ	AIN 範囲
± 5V	1.25V	AGND	2	非バッファ	0.9375 ± 0.625V
0 ~ 10V	1.25V	AGND	1	非バッファ	0.9375 ~ 2.1875V
- 5 ~ + 10V	1.25V	2.5V	1	非バッファ	1.5625 ± 0.9375V
- 7.5 ~ + 10V	1.25V	0	1	非バッファ	0 ~ 2.1875V
± 10V	1.666V	AGND	1	非バッファ	1.25 ± 1.25V

代表的な入力電圧

高レベル入力チャンネルを用いた場合、消費電力は、AIN3、VBIAS、HICOM入力を流れる電流で決定されます。これらの入力をドライブする外部ソースが電源電流をシンクする必要があるかどうかを、これらの入力に印加される電圧レベルが判定します。下の表は、入力範囲±10Vでの電流を示します。著しいゲイン誤差が入り込まないよう、これらの入力は、すべてのアプリケーションで、低インピーダンス源からドライブします。

表XXI.

AIN3	VBIAS	HICOM	I(AIN3)	I(VBIAS)	I(HICOM)
- 10V	2.5V	AGND	- 354 μ A	500 μ A	- 146 µ A
0V	2.5V	AGND	- 62 µ A	250 μ A	- 188 μ A
+ 10V	2.5V	AGND	229 µ A	0	- 229 µ A

付属書1 高レベル入力チャンネルAIN3の出力ノイズ(5V動作)

規定の高レベル入力電圧範囲 \pm 10V、 \pm 5V、0~ \pm 10V、0~ \pm 5Vでは、PGAで得られる8つの設定のうち、2種類のゲイン設定(ゲイン2と4)のみを利用します。この表は、全ゲイン設定範囲にわたる、実際の高レベル・チャンネル性能を表します。表XXIIは、クロック・レジスタFS0、FS1、FS2で選択したノッチと - 3dB周波数における、AD7707の出力rmsノイズと、ピーク toピーク分解能を表します。 V_{REF} = \pm 2.5V、HBIAS = 2.5V、HICOM = AGND、AV_{DD} = 5Vでの、全入力範囲の数値です。これらの数値はtyp値で、バッファ・モード動作のアナログ入力電圧0Vで生成されたものです。一方、表XXIIIは、バッファ・モード動作の出力rmsノイズとピークtoピーク分解能を表します。これらの数値は、コード・フリッカーの生じない分解能を表していることに注意してください。数値は、rmsノイズではなく、ピークtoピーク・ノイズに基づいて、計算されています。出力ノイズは、2つのノイズ源から発します。第1は、モジュレータの実現に使用する半導体デバイスの電気ノイズ(デバイス・ノイズ)です。第2に、アナログ入力がデジタル領域に変換される時の定量化ノイズが加わります。デバイス・ノイズは低レベルで、周波数と無関係です。定量化ノイズはさらに低いレベルで始まりますが、周波数の増大に伴って急激に上昇して、主要なノイズ源となります。表の数値は、バイポーラ入力範囲についてです。ユニポーラ範囲については、rmsノイズ数値はバイポーラ範囲と同じになりますが、ピークtoピーク分解能は信号範囲の半分に基づくので、事実上、1ビットの分解能を失うことになります。

表XXII. AIN 3 の出力RMS ノイズ / ピーク to ピーク分解能 対 ゲインと出力アップデート・レート (+5 V) (非パッファ・モード)

フィルタ第1			μ V 単位の出力 RMS ノイズ typ 値(ピーク to ピーク分解能)							
ノッチと O/P	- 3dB	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	
データ速度	周波数	1	2	4	8	16	32	6 4	128	
MCLK IN = 2.4	576MHz									
10Hz	2.62Hz	10.90 (16)	5.10 (16)	3.52 (16)	2.62 (16)	2.34 (16)	2.34 (16)	2.34 (15)	2.30 (14)	
50Hz	13.1Hz	31.34 (16)	15.82 (16)	9.77 (16)	6.00 (16)	5.12 (16)	5.36 (15)	4.84 (14)	4.75 (13)	
60Hz	15.72Hz	36.74 (16)	20.36 (16)	12.29 (16)	7.33 (16)	5.84 (16)	5.65 (15)	5.1 (14)	5.3 (13)	
250Hz	65.5Hz	690 (13)	430 (13)	212 (13)	100 (13)	42 (13)	30 (13)	18.5 (12)	13.8 (12)	
500Hz	131Hz	4679 (10)	2350 (10)	1287 (10)	564 (10)	294 (10)	137 (10)	73 (10)	53 (10)	

表XXIII. AIN3の出力RMSノイズ/ピークtoピーク分解能 対 ゲインと出力アップデート・レート (+ 5 V) (パッファ・モード)

フィルタ第1			μ V 単位の出力 RMS ノイズ typ 値(ピーク to ピーク分解能)							
ノッチと O/P	- 3dB	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	
データ速度	周波数	1	2	4	8	16	32	6 4	128	
MCLK IN = 2.4	1576MHz									
10Hz	2.62Hz	14.28 (16)	7.4 (16)	5.2 (16)	3.35 (16)	3.35 (16)	3.34 (15.5)	3.34 (15)	2.34 (14.5)	
50Hz	13.1Hz	37.4 (16)	22.2 (16)	14.3 (16)	8.7 (16)	7.33 (15.5)	7.7 (14.5)	7.6 (13.5)	7.5 (12.5)	
60Hz	15.72Hz	48.8 (16)	26.6 (16)	15.88 (16)	10.17 (16)	8.78 (15.5)	8.1 (14.5)	8.1 (13.5)	8.1 (12.5)	
250Hz	65.5Hz	778 (12.5)	475 (13)	187 (13)	98 (13)	60 (12.5)	31.7 (12.5)	23 (12)	18.3 (11.5)	
500Hz	131Hz	4716 (10.5)	2423 (10.5)	1097 (10.5)	551 (10.5)	288 (10.5)	150 (10)	81 (10)	49 (10)	

高レベル入力チャンネルAIN3の出力ノイズ(3V動作)

表XXIVは、クロック・レジスタFS0、FS1、FS2で選択したノッチと - 3dB周波数における、AD7707の出力rmsノイズとピーク toピーク分解能を表します。 V_{REF} = +1.25V、HBIAS = 1.25V、HICOM = AGND、 AV_{DD} = 3Vでの、全入力範囲の数値です。これらの数値はtyp値で、非バッファ・モード動作のアナログ入力電圧0Vで生成されたものです。一方、表XXVは、上記と同じ条件でバッファ・モード動作時の、出力rmsノイズとピークtoピーク分解能を表します。これらの数値は、コード・フリッカーの生じない分解能を表していることに注意してください。数値は、rmsノイズではなく、ピークtoピークノイズに基づいて計算されています。出力ノイズは、2つのノイズ源から発します。第1は、モジュレータの実現に用いる半導体デバイスの電気ノイズ(デバイス・ノイズ)です。第2に、アナログ入力がデジタル領域に変換される時の定量化ノイズが加わります。デバイス・ノイズは低レベルで、周波数と無関係です。定量化ノイズはさらに低いレベルで始まりますが、周波数の増大に伴って急激に上昇して、主要なノイズ源となります。表の数値は、バイポーラ入力範囲についてです。ユニポーラ範囲と同じになりますが、ピークtoピーク分解能は、信号範囲の半分に基づき、事実上、1ビットの分解能を失うことになります。

表XXIV. AIN 3 の出力RMS ノイズ / ピーク to ピーク分解能 対 ゲインと出力アップデート・レート (+3 V) (非パッファ・モード)

フィルタ第1				μ V 単位の出力 RMS ノイズ typ 値(ピーク to ピーク分解能)							
ノッチと O/P	- 3dB	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン		
データ速度	周波数	1	2	4	8	16	3 2	6 4	128		
MCLK IN = 2.4	1576MHz										
10Hz	2.62Hz	12.4 (16)	7.02 (16)	3.87 (16)	2.41 (16)	2.39 (16)	2.3 (15.5)	2.29 (14.5)	2.13 (13.5)		
50Hz	13.1Hz	30.35 (16)	16.4 (16)	9.4 (16)	5.85 (16)	5.2 (15)	4.5 (14.5)	4.5 (13.5)	5.09 (12)		
60Hz	15.72Hz	34.55 (16)	19.13 (16)	10.9 (16)	6 (16)	5.8 (15)	5.62 (14)	5.2 (13)	6.14 (12)		
250Hz	65.5Hz	498 (13)	204 (13)	105 (13)	57.5 (13)	27.5 (13)	17.4 (12.5)	12.7 (12)	11.42 (11)		
500Hz	131Hz	2266 (10.5)	1151 (10.5)	554 (10.5)	280 (10.5)	136 (10.5)	83 (10)	39 (10)	27.5 (9.5)		

表XXV. AIN3の出力RMSノイズ/ピークtoピーク分解能 対 ゲインと出力アップデート・レート (+3V) (パッファ・モード)

フィルタ第1				μ V 単位の出力 RMS ノイズ typ 値(ピーク to ピーク分解能)						
ノッチと O/P	- 3dB	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	ゲイン	
データ速度	周波数	1	2	4	8	16	3 2	6 4	128	
MCLK IN = 2.4	576MHz									
10Hz	2.62Hz	14.84 (16)	8.39 (16)	5.56 (16)	3.45 (16)	3.3 (16)	3.2 (15)	3.2 (14)	3.3 (13)	
50Hz	13.1Hz	36.1 (16)	18.8 (16)	11.5 (16)	7.5 (15.5)	7.4 (14.5)	7.43 (13.5)	6.8 (12.5)	7 (12)	
60Hz	15.72Hz	38.8 (16)	21.55 (16)	13.39 (16)	8.5 (15.5)	8.36 (14.5)	8 (13.5)	8.2 (12.5)	7.7 (12)	
250Hz	65.5Hz	420 (13)	194 (13)	97.6 (13)	54.5 (12.5)	30 (12.5)	22 (12)	18 (11.5)	16.7 (10.5)	
500Hz	131Hz	2234 (10.5)	1231 (10.5)	534 (10.5)	275 (10.5)	145 (10.5)	71 (10.5)	48 (10)	31 (9.5)	

