

特長

伝達関数: $V_{OUT} = V_Y \left(\frac{V_Z}{V_X} \right)^m$

広いダイナミック・レンジ(分母): 1000:1

同時に乗算と除算を実行

累乗計算と累乗根を抵抗で設定可能

外部調整不要

低入力オフセット<100 μ V

小さい誤差:読み出し値の0.25% (100:1レンジ)

+2Vと+10Vのリファレンス電圧を内蔵

モノリシック構造

アプリケーション

1象限または2象限の乗算/除算

対数比の計算

2乗/累乗根の計算

三角関数の近似

曲線当てはめによる線形化


高精度 AGC

累乗計算関数

製品説明

AD538 は、乗算、除算、累乗計算を実行する高精度なモノリシック・リアルタイム・アナログ計算回路です。入力および出力の低いオフセット電圧と優れた直線性との組み合わせにより、広い入力ダイナミック・レンジで正確な計算を行います。ウェハーのレーザ・トリミングにより、読み出し値の0.25%という小さい誤差での乗算と除算が可能になると同時に、100 μ V(typ)以下の小さい出力オフセットにより、在庫品であっても高い全体性能レベルを持っています。リアルタイム・アナログ信号処理機能は、このデバイスの400 kHzの帯域幅によりさらに強化されています。

AD538の全体伝達関数は $V_O = V_Y (V_Z/V_X)^m$ です。特定関数の設定は、ピンのストラップ接続により行います。1象限(正入力)の乗算と除算には、外付け部品は不要です。外付けのレベル・シフトとスケール抵抗を使うと、2象限(バイポーラ分子)の除算が可能になります。乗算と除算に対するスケール・ファクタは、+2Vまたは+10Vの内蔵リファレンス電圧を使って設定するか、または外部から制御して乗算と除算を同時に行うことができます。1本または2本の外付け抵抗を使うことにより、 $m = 0.2 \sim 5$ の累乗計算も行うことができます。

機能ブロック図


チップの対数比セクションと出力セクションのみを使って、対数比の直接計算を行うことができます。複数の加算接続に対してアクセスが可能のため、さらにAD538の柔軟性が増しています。最後に、 $\pm 4.5V \sim \pm 18V$ と電源範囲が広いので、 $\pm 5V$ 、 $\pm 12V$ 、 $\pm 15V$ の標準電源による動作が可能です。

AD538には、工業用温度範囲($-25^{\circ}C \sim +85^{\circ}C$)の2種類の高精度グレード(AおよびB)と軍用温度範囲($-55^{\circ}C \sim +125^{\circ}C$)の1種類のグレード(S)があります。このデバイスは、18ピンのTO-118ハーメチック・サイド・ブレード・セラミックDIPパッケージを採用しています。Aグレードのチップも提供しています。

製品のハイライト

1. リアルタイム・アナログ乗算、除算、累乗計算。
2. 広い入力ダイナミック・レンジによる高精度アナログ除算。
3. +2Vまたは+10Vのスケール・リファレンス電圧を内蔵。
4. 電圧入力モードおよび電流(加算)入力モード。
5. ハイブリット回路やモジュール回路に比べて低価格で高信頼のモノリシック構造。

アナログ・デバイス社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイス社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、各社の所有に属します。
日本語データシートはREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。
 ©1999 Analog Devices, All rights reserved.

Rev. C

AD538—仕様 (特に指定がない限り、 $V_S = \pm 15\text{ V}$ 、 $T_A = +25^\circ\text{C}$)

| Parameters | Conditions | AD538AD | | | AD538BD | | | AD538SD | | | Units |
|---|--|--|-----------------------------------|-----|--|-----------------------------------|-----|--|-------------------------------------|-----|---|
| | | Min | Typ | Max | Min | Typ | Max | Min | Typ | Max | |
| MULTIPLIER DIVIDER PERFORMANCE Nominal Transfer Function | $10\text{ V} \geq V_X, V_Y, V_Z \geq 0$ $400\ \mu\text{A} \geq I_X, I_Y, I_Z \geq 0$ | $V_O = V_Y \left(\frac{V_Z}{V_X} \right)^m$ $V_O = 25\text{k}\Omega \times I_Y \left(\frac{I_Z}{I_X} \right)^m$ | | | $V_O = V_Y \left(\frac{V_Z}{V_X} \right)^m$ $V_O = 25\text{k}\Omega \times I_Y \left(\frac{I_Z}{I_X} \right)^m$ | | | $V_O = V_Y \left(\frac{V_Z}{V_X} \right)^m$ $V_O = 25\text{k}\Omega \times I_Y \left(\frac{I_Z}{I_X} \right)^m$ | | | |
| Total Error Terms 100:1 Input Range ¹ | $100\text{ mV} \leq V_X \leq 10\text{ V}$ $100\text{ mV} \leq V_Y \leq 10\text{ V}$ $100\text{ mV} \leq V_Z \leq 10\text{ V}$ $V_Z \leq 10 V_X, m = 1.0$ $T_A = T_{\text{MIN}} \text{ to } T_{\text{MAX}}$ | ± 0.5 ± 200 | ± 1 ± 500 | | ± 0.25 ± 100 | ± 0.5 ± 250 | | ± 0.5 ± 200 | ± 1 ± 500 | | % of Reading + μV |
| Wide Dynamic Range ² | $10\text{ mV} \leq V_X \leq 10\text{ V}$ $1\text{ mV} \leq V_Y \leq 10\text{ V}$ $0\text{ mV} \leq V_Z \leq 10\text{ V}$ $V_Z \leq 10 V_X, m = 1.0$ $T_A = T_{\text{MIN}} \text{ to } T_{\text{MAX}}$ | ± 1 ± 200 ± 100 | ± 2 ± 500 ± 250 | | ± 0.5 ± 100 ± 750 | ± 1 ± 250 ± 150 | | ± 1 ± 200 ± 200 | ± 2 ± 500 ± 250 | | % of Reading + μV + $\mu\text{V} \times (V_Y + V_Z)/V_X$ |
| Exponent (m) Range | $T_A = T_{\text{MIN}} \text{ to } T_{\text{MAX}}$ | ± 1 ± 450 ± 450 | ± 3 ± 750 ± 750 | | ± 1 ± 350 ± 350 | ± 2 ± 500 ± 500 | | ± 2 ± 750 ± 750 | ± 4 ± 1000 ± 1000 | | % of Reading + μV + $\mu\text{V} \times (V_Y + V_Z)/V_X$ |
| OUTPUT CHARACTERISTICS | | | | | | | | | | | |
| Offset Voltage | $V_Y = 0, V_C = -600\text{ mV}$ $T_A = T_{\text{MIN}} \text{ to } T_{\text{MAX}}$ | ± 200 ± 450 | ± 500 ± 750 | | ± 100 ± 350 | ± 250 ± 500 | | ± 200 ± 750 | ± 500 ± 1000 | | μV μV |
| Output Voltage Swing | $R_L = 2\text{ k}\Omega$ | -11 | +11 | | -11 | +11 | | -11 | +11 | | V |
| Output Current | | 5 | 10 | | 5 | 10 | | 5 | 10 | | mA |
| FREQUENCY RESPONSE | | | | | | | | | | | |
| Slew Rate | | 1.4 | | | 1.4 | | | 1.4 | | | V/ μs |
| Small Signal Bandwidth | $100\text{ mV} \leq 10 V_Y, V_Z, V_X \leq 10\text{ V}$ | 400 | | | 400 | | | 400 | | | kHz |
| VOLTAGE REFERENCE | | | | | | | | | | | |
| Accuracy | $V_{\text{REF}} = 10\text{ V}$ or 2 V | ± 25 | ± 50 | | ± 15 | ± 25 | | ± 25 | ± 50 | | mV |
| Additional Error | $T_A = T_{\text{MIN}}$ or T_{MAX} | ± 20 | ± 30 | | ± 20 | ± 30 | | ± 30 | ± 50 | | mV |
| Output Current | $V_{\text{REF}} = 10\text{ V}$ to 2 V | 1 | 2.5 | | 1 | 2.5 | | 1 | 2.5 | | mA |
| Power Supply Rejection | | | | | | | | | | | |
| +2 V = V_{REF} | $\pm 4.5\text{ V} \leq V_S \leq \pm 18\text{ V}$ | 300 | 600 | | 300 | 600 | | 300 | 600 | | $\mu\text{V}/\text{V}$ |
| +10 V = V_{REF} | $\pm 13\text{ V} \leq V_S \leq \pm 18\text{ V}$ | 200 | 500 | | 200 | 500 | | 200 | 500 | | $\mu\text{V}/\text{V}$ |
| POWER SUPPLY | | | | | | | | | | | |
| Rated Operating Range ³ | $R_L = 2\text{ k}\Omega$ $\pm 4.5\text{ V} < V_S < \pm 18\text{ V}$ $V_X = V_Y = V_Z = 1\text{ V}$ $V_{\text{OUT}} = 1\text{ V}$ | ± 4.5 | ± 15 ± 18 | | ± 4.5 | ± 15 ± 18 | | ± 4.5 | ± 15 ± 18 | | V V |
| PSRR | | 0.5 | 0.1 | | 0.05 | 0.1 | | 0.5 | 0.1 | | %/V |
| Quiescent Current | | 4.5 | 7 | | 4.5 | 7 | | 4.5 | 7 | | mA |
| TEMPERATURE RANGE | | | | | | | | | | | |
| Rated Storage | | -25 -65 | +85 +150 | | -25 -65 | +85 +150 | | -55 -65 | +125 +150 | | $^\circ\text{C}$ $^\circ\text{C}$ |
| PACKAGE OPTIONS | | | | | | | | | | | |
| Ceramic (D-18) | | AD538AD | | | AD538BD | | | AD538SD AD538SD/883B | | | |
| Chips | | AD538ACHIPS | | | | | | | | | |

注

¹100 mV~10 Vの動作範囲での総合誤差は、読み出し値と出力オフセットの和のパーセント値になります。この入力ダイナミック・レンジで、総合誤差の入力オフセット成分は、読み出し値誤差のパーセント値に比べて無視できます。このため、読み出し誤差のパーセント値に含めて間接的に規定します。

²低レベル入力での総合誤差の最も正確な表現は、読み出し項、出力オフセット、入力オフセット×増分ゲイン $((V_Y + V_Z)/V_X)$ のパーセント値を加算したものです。

³ $\pm 13\text{ V}$ より低い電源を使う場合は、AD538の正常動作のために10 Vのリファレンス・ピンを2 Vピンに接続する必要があります。

仕様は予告なく変更されることがあります。

太字で示す仕様は、最終電気テストですべての製品ユニットについてテストされます。これらのテスト結果を使って、出荷品質レベルが計算されます。太字で示す項目のみがすべての製品ユニットについてテストされますが、すべてのmin仕様とmax仕様が保証されます。

乗算/除算精度の再検討

伝統的に、アナログの乗算器と除算器の“精度” (実際の誤差) は、フルスケールのパーセント値で規定されてきました。このように規定すると、10 V フルスケール出力での 1% の乗算器誤差は、指定した出力範囲内の“任意”レベルで +100 mV のワースト・ケース誤差を意味します。このタイプの誤差規定はテスト、評価、解釈が容易ですが、誤差規定値 100 mV (この場合) に近い乗算器の低い出力レベルで、この規定は実際に有効なんだろうかという疑問が残ります。

AD538 の誤差原因はフルスケールのパーセント値方式の規定に従わないので、非常に広いダイナミック・レンジのアプリケーションのニーズに最適なものが必要です。100:1 (100 mV ~ 10 V) 入力範囲に対する乗算器または除算器としての AD538 の誤差は、フルスケールのパーセント値ではなく、2 つの誤差成分の和として、すなわち読み出し項 (理論出力) と固定出力オフセットとの和のパーセント値として規定します。このフォーマットに従い、AD538AD は 100 mV までの小さい入力を持つ乗算器または除算器として動作し、

読み出し値 $\pm 500 \mu\text{V}$ の $\pm 1\%$ の最大誤差を実現しています。100:1 の入力範囲での両グレードの総合誤差の幾つかの計算例を次のチャートに示します。この誤差規定フォーマットは、誤差 = (パーセント読み出し値) \pm (メータ読み出し値の桁数) として規定されるデジタル電圧計の設計者やユーザーに馴染み深いものになっています。

AD538 は、広いダイナミック・レンジ (>100:1) を持つ乗算器または除算器としての動作のため、さらに詳しい誤差規定を採用しています。この誤差規定は、読み出し値のパーセント項、出力オフセット項、 V_Y/V_X 対数比セクションの入力オフセット項の 3 つの成分の和から構成されています。表 I のこの規定のサンプル・アプリケーションでは、AD538AD は $V_Y = 1 \text{ V}$ 、 $V_Z = 100 \text{ mV}$ 、 $V_X = 10 \text{ mV}$ で (読み出し値の $\pm 2.0\%$ の最大誤差) $\pm (500 \mu\text{V} \pm (1 \text{ V} + 100 \text{ mV})/10 \text{ mV} \times 250 \mu\text{V})$ 、または (読み出し値の $\pm 2.0\%$) $\pm (500 \mu\text{V} \pm 27.5 \text{ mV})$ を実現しています。この例は、非常に低いレベルの入力で AD538 の増分ゲイン $(V_Y + V_Z)/V_X$ が増加するため、誤差に対する入力オフセット成分が大きくなっていることを示しています。


表 I. 誤差計算チャートの例 (ワースト・ケース)

| | V_Y Input (in V) | V_Z Input (in V) | V_X Input (in V) | Ideal Output (in V) | Total Offset Error Term (in mV) | % of Reading Error Term (in mV) | Total Error Summation (in mV) | Total Error Summation as a % of the Ideal Output |
|--|--------------------------|--------------------------|--------------------------|---------------------------|---------------------------------------|---------------------------------------|-------------------------------------|---|
| 100:1 INPUT RANGE | 10 | 10 | 10 | 10 | 0.5 (AD) 0.25 (BD) | 100 (AD) 50 (BD) | 100.5 (AD) 50.25 (BD) | 1.0 (AD) 0.5 (BD) |
| Total Error = $\pm \% \text{ rdg}$ $\pm \text{Output } V_{OS}$ | 10 | 0.1 | 0.1 | 10 | 0.5 (AD) 0.25 (BD) | 100 (AD) 50 (BD) | 100.5 (AD) 50.25 (BD) | 1.0 (AD) 0.5 (BD) |
| | 1 | 1 | 1 | 1 | 0.5 (AD) 0.25 (BD) | 10 (AD) 5 (BD) | 10.5 (AD) 5.25 (BD) | 1.05 (AD) 0.5 (BD) |
| | 0.1 | 0.1 | 0.1 | 0.1 | 0.5 (AD) 0.25 (BD) | 1 (AD) 0.5 (BD) | 1.5 (AD) 0.75 (BD) | 1.5 (AD) 0.75 (BD) |
| WIDE DYNAMIC RANGE | 1 | 0.10 | 0.01 | 10 | 28 (AD) 16.75 (BD) | 200 (AD) 100 (BD) | 228 (AD) 116.75 (BD) | 2.28 (AD) 1.17 (BD) |
| Total Error = $\pm \% \text{ rdg}$ $\pm \text{Output } V_{OS}$ $\pm \text{Input } V_{OS} \times$ $(V_Y + V_Z)/V_X$ | 10 | 0.05 | 2 | 0.25 | 1.76 (AD) 1 (BD) | 5 (AD) 2.5 (BD) | 6.76 (AD) 3.5 (BD) | 2.7 (AD) 1.4 (BD) |
| | 5 | 0.01 | 0.01 | 5 | 125.75 (AD) 75.4 (BD) | 100 (AD) 50 (BD) | 225.75 (AD) 125.4 (BD) | 4.52 (AD) 2.51 (BD) |
| | 10 | 0.01 | 0.1 | 1 | 25.53 (AD) 15.27 (BD) | 20 (AD) 10 (BD) | 45.53 (AD) 25.27 (BD) | 4.55 (AD) 2.53 (BD) |

絶対最大定格

| | |
|------------------------------------|---|
| 電源電圧 | $\pm 18 \text{ V}$ |
| 内部消費電力 | 250 mW |
| グラウンドへの出力短絡 | 制限なし |
| 入力電圧 V_X 、 V_Y 、 V_Z | $(+V_S - 1 \text{ V})$ 、 -1 V |
| 入力電流 I_X 、 I_Y 、 I_Z 、 I_O | 1 mA |
| 動作温度範囲 | $-25^\circ\text{C} \sim +85^\circ\text{C}$ |
| 保存温度範囲 | $-65^\circ\text{C} \sim +150^\circ\text{C}$ |
| 保存時ピン温度 | 60 sec、 $+300^\circ\text{C}$ |
| 熱抵抗 | |
| θ_{JC} | 35°C/W |
| θ_{JA} | 120°C/W |

ピン配置



オーダー・ガイド

| Model | Temperature Range | Package Description | Package Option |
|--------------|-------------------|-------------------------|----------------|
| AD538AD | -25° C to +85° C | Side-Brazed Ceramic DIP | D-18 |
| AD538BD | -25° C to +85° C | Side-Brazed Ceramic DIP | D-18 |
| AD538ACHIPS | -25° C to +85° C | Chips | |
| AD538SD | -55° C to +125° C | Side-Brazed Ceramic DIP | D-18 |
| AD538SD/883B | -55° C to +125° C | Side-Brazed Ceramic DIP | D-18 |

ESDの注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

代表的な性能特性




図 1.乗算器誤差の温度特性
($100\text{ mV} < V_x, V_y, V_z \leq 10\text{ V}$)




図 2.除算器誤差の温度特性
($100\text{ mV} < V_x, V_y, V_z \leq 10\text{ V}$)




図 3. Vz フィードスルーの周波数特性




図 6. 除算器誤差の温度特性
(10 mV < Vx, Vy, Vz ≤ 100 mV)




図 4. 分母対小信号帯域幅
電圧(1象限 Mult/Div)




図 7. Vy フィードスルーの周波数特性




図 5. 乗算器誤差の温度特性
(10 mV < Vx, Vy, Vz ≤ 100 mV)




図 8. DC 出力電圧対 1 kHz 出力ノイズ・スペクトル密度




図 9.機能ブロック図

機能説明

図 9 と図 10 に示すように、 V_Z 入力と V_X 入力は AD538 の入力対数比アンプに直接接続されています。このサブセクションでは、入力電圧 V_Z の自然対数から入力電圧 V_X の自然対数を減算した値に比例する出力電圧を発生します。対数比サブセクションの出力 (B) は、次のように表されます。

$$V_B = \frac{kT}{q} \ln \left(\frac{V_Z}{V_X} \right)$$

ここで、 $k = 1.3806 \times 10^{-23}$ J/K、
 $q = 1.60219 \times 10^{-19}$ C、
 T はケルビン

この対数比構成は、正しく温度補償し、かつ出力レベルを正しくスケールすると、使用可能になります(アプリケーション・セクション参照)。

通常の動作では、対数比出力は入力 C で 2 番目の関数ブロック (逆対数サブセクション) に直接接続されます。このセクションは、次の伝達関数に従って逆対数変換を行います。

$$V_O = V_Y e^{\left(V_C \frac{q}{kT} \right)}$$

AD538 内蔵の対数比回路と同様に、逆対数サブセクションそのものを使うことができます。両サブセクションを組み合わせるため出力 B を C に接続すると、AD538 計算ユニットの伝達関数は次のようになります。

$$V_O = V_Y e^{\left[\left(\frac{kT}{q} \right) \left(\frac{q}{kT} \right) \ln \left(\frac{V_Z}{V_X} \right) \right]}; V_B = V_C$$

これは次のように整理されます。

$$V_O = V_Y \left(\frac{V_Z}{V_X} \right)$$

最後に、ゲインの増加、または抵抗設定による対数比サブセクション出力の減衰を行うと、 V_Z/V_X を m 乗できるようになります。外部設定なしのときは、 $m = 1$ です。したがって、AD538 全体の伝達関数は次のようになります。

$$V_O = V_Y \left(\frac{V_Z}{V_X} \right)^m$$

ここで、 $0.2 < m < 5$ 。

AD538 をアナログ除算器として使う場合は、 V_Y 入力を使って比 V_Z/V_X に便利なスケール・ファクタを乗算することができます。 V_Y 入力信号の実際の乗算は、 V_Y 入力信号の対数を C の信号 (既に対数になっています) に加算することにより行われます。

安定性についての注意

高い周波数で、マルチステージ化された AD538 の信号パス (図 10) では、大きな位相シフトが発生します。このパスに高い増分ゲインの状態が存在すると (例えば、 $V_o = V_Y \times V_Z/V_X = 10 \text{ V} \times 10 \text{ mV}/10 \text{ mV} = 10 \text{ V}$ では、 $\Delta V_o/\Delta V_X = 1000$)、 V_o から電流入力 I_z または I_x への少量の容量性帰還によって、不安定性が生じます。これらの条件で容量性帰還メカニズムが発生しないようにボード・レイアウトでの注意が必要です。




図 10. モデル回路

リファレンス電圧の使用

AD538 には、スケール用の安定なバンドギャップ・リファレンス電圧が内蔵されています。このリファレンス電圧は、図 11 に示すようにバッファ付き +10 V (ピン 4)、またはバッファなし +2 V (ピン 5)、またはバッファ付き +2 V ~ +10.2 V の任意電圧の選択可能な電圧を出力するようにレーザ・トリミングされています。

ピン 5 の出力インピーダンスは約 5 kΩ です。このピンに負荷を接続すると、+10 V リファレンス電圧に誤差が発生することに注意してください。+2 V 出力に外部負荷を接続する場合は、500 kΩ より大きくして、誤差を 1% より小さく維持する必要があります。




図 11. +2 V ~ +10.2 V の調整可能なリファレンス電圧

両リファレンス・レベルを使用しない場合は、ピン 4 とピン 5 を接続して、+2 V 出力をバッファ付き出力に変えることができます。両リファレンスを同時に使用する場合は、+10 V 出力を直接使用し、+2 V 出力を外部でバッファする必要があります。

1 象限乗算/除算

図 12 に、AD538 を容易に高精度 1 象限乗算器/除算器に構成する方法を示します。伝達関数 $V_{OUT} = V_Y (V_Z/V_X)$ を使うと、“3 個の” 独立な入力変数が可能です。この計算は従来型乗算器では不可能です。さらに、AD538 の 1000:1 の入力ダイナミック・レンジ (例えば 10 mV ~ 10 V) は、1 象限の乗算と除算を行うアナログ乗算器より遥かに優れています。




図 12. 1 象限組み合わせ乗算器/除算器

入力 V_X (ピン 15) と +10 V リファレンス (ピン 4) を接続し、さらに対数比出力 B と逆対数入力 C を接続するだけで、AD538 を 10V スケールでの 1 象限アナログ乗算器に構成することができます。2V スケールを使用する場合は、 V_X と +2 V リファレンスを接続することができます。

入力 V_X と +10 V リファレンス・ピンを接続すると、乗算器の伝達関数は次のようになります。

$$V_o = V_Y \left(\frac{V_Z}{10 \text{ V}} \right)$$

乗算器としてのこの回路では、帯域幅 (typ) が 400 kHz で、 V_X 、 V_Y 、 V_Z の値は 100:1 の範囲 (例えば 100 mV ~ 10 V) で変化することができます。範囲 100 mV ~ 10 V の 2 つの入力変数の最大誤差は、読み出し値の +0.5% (typ) です。図 13 に示すオプションの Z オフセット・トリム方式を使うと、この誤差を読み出し値の +0.25% まで小さくすることができます。

+10 V リファレンスを V_Y 入力として使うと、図 12 に示す回路を固定スケール・ファクタを持つ 1 象限除算器として構成することができます。1 象限乗算器の場合と同様に、入力には単極性 (正) 信号のみを入力することができます。+10 V スケール・ファクタを使った 1 象限除算器の出力は次のようになります。

$$V_o = 10 \text{ V} \left(\frac{V_Z}{V_X} \right)$$

この回路の帯域幅は、1 V ~ 10 V の分母入力レベルで 370 kHz (typ) です。低い振幅では、帯域幅は 2 mV 入力レベルで約 200 kHz に穏やかに減少します。

2 象限除算

図 13 に示す 2 象限リニア除算器では、1 象限バージョンと同じ基本接続を使用しています。ただし、この回路では分母入力電圧を加えることにより、分子が正方向へオフセットされています。オフセット方式により、除算器の伝達関数が、

$$V_o = 10V \left(\frac{V_z}{V_x} \right)$$

から

$$V_o = 10V \frac{(V_z + AV_x)}{V_x} = 10V \left(1.A + \frac{V_z}{V_x} \right)$$

$$= 10.A + 10V \left(\frac{V_z}{V_x} \right)$$

へ変わります。

ここで、 $A = \left(\frac{35 \text{ k}\Omega}{25 \text{ k}\Omega} \right)$

分母入力振幅が分子入力振幅以上であるかぎり、回路にバイポーラ分子電圧を入力することができますが、分子入力が 0 V の場合は、出力は正しくならないで +14 V になります。+10 V のリファレンスを抵抗 R1 と抵抗 R2 を介して出力セクション加算ノード I (ピン 9) に接続して、トリミング・ポテンシオメータの中心でゲイン=1.4 を与えることにより、オフセットを除去することができます。ポテンシオメータ R2 により、伝達関数 10 V (V_z/V_x) を維持したまま、出力の調整またはこのオフセットの補正を行います。




図 13. 10 V スケリングの 2 象限除算

対数比計算

図 14 に、2 つの入力電圧(または電流)の比の対数を計算するように構成した AD538 を示します。出力信号 B と出力アンプの加算接続を 2 本の直列抵抗を介して接続します。90.9 Ω の金属薄膜抵抗が、±3500 ppm/°C 抵抗の温度係数性能を低下させて、1.09 kΩ の +3300 ppm/°C の等価値になってしまいます。この構成では、V_Y 入力をゼロより低い電圧(この場合は -1.2 V)に接続して、この入力を伝達関数から除去する必要があります。

5 kΩ のポテンシオメータにより回路のスケール・ファクタ調整を制御して、ディケードあたり +1 V の調整となるようにします。出力オフセット・ポテンシオメータを設定して、V_X = V_Z = 1 V でゼロ出力となるようにします。入力 V_Z 調整は、V_Z = 1 mV かつ V_X = 1 V で 3 V 出力となるように設定する必要があります。




図 14. 対数比回路

図に示す対数比回路では、3 ディケードの入力範囲 (10 mV ~ 10 V) の入力電圧に対して、対数領域で ± 0.5% 精度を実現しています。この誤差はフルスケール出力のパーセント値としてではなく、入力のパーセント値として定義しています。例えば、1 V/ディケードのスケール・ファクタを使うと、対数比アンプの INPUT での 1% の正方向誤差は、理論 OUTPUT (= 1 V × log₁₀(1.01) = 4.3214 mV) から 4.3 mV の変位に変換されます。1% の負方向入力誤差は少し異なり、4.3648 mV の出力変位となります。

累乗と累乗根のアナログ計算

2つの入力信号の商の累乗または累乗根を計算することが必要となる場合があります。これには、2乗、3乗、平方根または非整数乗が含まれます。例にはべき級数の発生も含まれます。AD538を使うと、1本または2本の外付け抵抗を使うだけで0.2~5の範囲の累乗に設定することができます。Vz/Vxの1乗以上の計算では、ピンAとピンDの間に外付け抵抗を接続して、AD538の対数比減算器のゲインを大きくする必要があります。同様に、ポイントBとポイントCとの間の対数比出力を減衰させる分圧器により、1より小さい累乗値(m<1)を設定する必要があります。




図 15. AD538 の基本構成と伝達関数

平方根の計算

図 16 に示す平方根回路は、リアルタイム平方根計算の方法を示しています。柔軟性と精度の向上のため、この回路にはスケール・ファクタ調整機能があります。

実際の平方根計算は、抵抗 RB と抵抗 RC で構成される抵抗除算回路を使って Vz/Vx の 1/2 乗を計算することにより、この回路で行われます。最大の直線性を得るため、2本の抵抗は 1% (またはこれ以上) の、比の一致した金属薄膜タイプである必要があります。

1V のスケールは、2V のリファレンスを約 1V に分圧して Vy 入力と Vx 入力に加えることにより実現されます。この回路では、Vx 入力を意図的に約 0.95V の低い電圧に設定して、Vy 入力を高く設定して、± 5% のスケール・ファクタ・トリムが可能になるようにしています。

このトリム方式を使うと、出力電圧を 10V ~ 1mV の入力範囲 (80 dB) で理論値の ± 3mV ± 0.2% 以内にすることができます。10mV ~ 10V (60 dB) の小さい入力ダイナミック・レンジでは、誤差がさらに小さくなり、出力は理論値の ± 2mV ± 0.2% 以内になります。AD538 平方根回路の帯域幅は、+2V の DC オフセットを持つ 1V p-p 正弦波で、約 280kHz です。

この基本回路は、入力波形の 3乗根、4乗根、5乗根の計算にも使うことができます。与えられた累乗根の計算に必要なことは、抵抗 RC と抵抗 RB の和が 150Ω ~ 200Ω となるようにして、抵抗 RC と抵抗 RB の比を選択することです。

AD538 の前に配置されたオプションの絶対値回路により、バイポーラ入力電圧の使用が可能になります。AD538 の Iz 入力は加算接続として機能するため、絶対値関数には 1 個のオペアンプだけが必要です。入力電圧の符号を維持する必要がある場合には、オペアンプ出力の極性を検出して、計算の後に D.V.M. チップの符号ビットの切り替えに使うことができます。




図 16. 平方根回路

トランスジューサの線形化

科学、商用、工業用の装置モニタで使われる多くのトランスジューサは、デバイスおよび/または環境の物理的特性をモニタします。圧力、温度、湿度またはその他の物理現象の変化の検出(さらには補償)は、特に高精度と優れた直線性が重要な場合、高価になります。従来型アナログ・システムでは、オフセットとスケール・ファクタの調節で容易に精度を上げることができましたが、非直線性は検出デバイスの絶対的限界を決定していました。

複雑なアナログ関数を容易に設定できる AD538 の機能を使うと、安価なトランスジューサの非直線性を効果的に補償することができます。AD538 をトランスジューサのプリアンプ出力と次のステージのモニタ回路または送信回路との間に接続することができます。特定のトランスジューサの線形化の推奨手順は、まず、デバイスの非直線性を最も良く近似する関数を見つけて、次に該当する指数抵抗値を選択することです。

逆タンジェントの近似

図 17 の回路は、 V_z/V_x の累乗($m>1$)を計算する AD538 アプリケーションの代表例です。逆タンジェント関数の近似では、AD538 は入力電圧 V_x と入力電圧 V_z で表される X 変位と Y 変位で決定される角度を正確に計算します。AD538 逆タンジェント回路は、従来型アナログ回路に比べて精度 1 度以内(入力電圧 100 μ V~10 V の場合)と高精度で、さらに多くのデジタル技術より高速です。これより少ない外付け部品数で済む逆タンジェントの直接計算については、AD639 のデータ・シートを参照してください。図に示す回路の伝達関数は次のようになります。

$$V_{\theta} = (V_{\theta REF} - V_{\theta}) \left[\frac{V_z}{V_x} \right]^{1.21}$$

ここで、

$$\theta = \tan^{-1} \left(\frac{Z}{X} \right)$$

($V_{\theta REF} - V_{\theta}$)関数は、出力 V_{θ} 、外付けリファレンス電圧 $V_{\theta REF}$ 、外付け AD547 オペアンプを接続することにより、この回路内で実現されます。AD547 の 100 k Ω 帰還抵抗の周囲に接続された 1 μ F のコンデンサは、ループ(V_{θ} と V_Y との間でアンプから構成)の周波数補償用です。




図 17. 逆タンジェント関数


V_B/V_A の値は 1 象限除算器と同じ方法で計算されますが、この商が 1.21 乗される点が異なります。抵抗 R_A (公称 931 Ω) により累乗値(m)が設定されます。

逆タンジェントの精度を最大にするため、外付け抵抗 R_1 と R_2 は比が一致している必要がありますが、他の回路で示したオフセット・トリム方式は、非直線性の影響が誤差の支配的な原因であるため不要です。出力が 90° に近づくと、定義により逆タンジェント関数が無限大になるため、AD538 のゲインが極めて高くなるので不安定性が生じることにも注意してください。

外形寸法

寸法表示:インチ(mm)

サイド・ブレード・セラミックDIP
(D-18)



C959d-0-12/99 (rev. C)-J