

1999年9月

大電流アプリケーション用の高効率高密度 PolyPhaseコンバータ

Wei Chen

はじめに

ロジックシステムが大型化し、複雑化するにつれ、必要 な電源電流も増加し続けています。100Aを必要とする システムも珍しくありません。このような大電流を供給 する電源では通常複数のパワーレギュレータを並列接続 して個々の電源用コンポーネントに加わる熱ストレスを 緩和します。電源の設計者はこれらの並列レギュレータ をドライブする方法(力づくのシングルフェーズにする か、それともスマートなPolyPhase™にするか)を選択し なければなりません。

PolyPhaseコンバータでは並列電力段のクロック信号を交互 に重ねることにより、スイッチング周波数を上げることな く入力と出力のリップル電流を下げます。入力コンデンサ のESRによる電力損失が減少し、比較的低いスイッチング 周波数ではMOSFETのスイッチング損失が小さくなるので 高い電力変換効率が達成されます。入力リップル電流が相 殺される結果、入力コンデンサのサイズとコストも大幅に 減少します。出力リップル電流も相殺されるので、値の小さ なインダクタを使うことができます。その結果、負荷過渡状 態に対するダイナミック応答が改善されます。電流定格を 下げ、インダクタンスを小さくできるので、小型で高さの低 い表面実装型インダクタを使うこともできます。出力が複 数必要なアプリケーションでも、PolyPhaseコンバータによ り入力コンデンサを小さくできるという利点もあります。

タイミングと電流分担の条件が複雑なため、マルチフェー ズのデザインは以前は実現が困難で金がかかりました。新 しく開発されたLTC1629は大電流のシングル出力のデザイ ンに対してこれらの問題を解決し、他方、LTC1628はデュ アル出力のアプリケーションに対応しています。両方のIC とも、デュアルの電流モードPolyPhaseコントローラで、2 つの同期降圧段を同時にドライブすることができます。 LTC1629の特長として、真のリモートセンシングのための ユニティゲイン差動アンプ、低インピーダンスのゲートド ライプ、電流分担、過電圧保護、過電流ラッチオフ(オプ ション)、およびフォールドバック電流制限が含まれています。さらに、LTC1629は、簡単な位相選択信号(H、L、あるいは開放)によって、2相、3相、4相、6相、および12相の動作に構成することができます。相の個数を最適化すれば、最も費用対効果比のすぐれた最小の電源をデザインすることができます。

このアプリケーションノートではPolyPhaseコンバータ の性能を分析し、相数の選択とLTC1629を使った PolyPhaseコンバータの設計のためのガイドラインを示 します。説明が進むにしたがい、以下の疑問に対して答 えが与えられます。

- PolyPhaseアーキテクチャを使うとどのような利点が 得られるか?
- 個々のアプリケーションについていくつの相が必要か?
- PolyPhaseコンバータはどのように設計するのか?

PolyPhaseテクニックは回路性能にどのように影響するか?

一般に、PolyPhase動作ではリップル電流やリップル電圧の 低減によってスイッチモードのパワーコンバータの大信号 性能が改善されます。このアプリケーションノートでは、 回路性能に対するPolyPhaseテクニックの効果を分析するの に同期式降圧コンバータが一例として使われています。

大電流出力の場合、通常いくつかのレギュレータを並列 に使う必要があります。単一レギュレータ方式では個々 の電源部品に許容できない熱ストレスが加わるため、こ の方式は実際には使えません。入力端子と出力端子の両 方でビート周波数ノイズを除去するために、並列レギュ レータは同期をとって同じスイッチング周波数にしま

▲▼、LTC、LTはリニアテクノロジー社の登録商標です。 PolyPhaseはリニアテクノロジー社の商標です。



す。並列接続されているレギュレータ間の位相関係にも とづき、これらのコンバータはシングルフェーズと PolyPhaseの2つのタイプに分けられます。各コンポーネ ントの熱ストレスのバランスをとるため、並列レギュ レータは負荷電流を分担することも必要です。

このアプリケーションノートでは、チャネル数は1個の 電源内の並列レギュレータの個数を意味します。参照し やすくするため以下の記号を定義します。

- V_o: DC出力電圧
- I₀:DC出力電流
- V_{IN}: DC入力電圧
- T:スイッチング周期
- mc: 並列チャネル数
- m相数。通常、可能な相数はチャネル数mcによって 決まる。たとえば、mc=6ならば可能な相数はm= 1、2、3、6となる。
- C_o:出力コンデンサ
- ESR: C₀の等価直列抵抗
- L_f:出力インダクタ
- D:デューティ・サイクル降圧回路ではV₀/V_{IN}で近似

電流分担

ピーク電流モード・コントロールにより簡単に電流分担 を実現できます。電流モード・コントロール・レギュ レータでは、負荷電流は電圧帰還ループの誤差電圧に比 例します。並列接続されたレギュレータに同じ誤差電圧 が与えられると、これらの並列レギュレータは等しい電 流を供給します。例として2チャネル回路を使ってこの 電流分担のしくみを説明します。

図1に示すように、ピーク電流モード・コントロールで は、ピークインダクタ電流(IL1、IL2)が誤差電圧VERと交 叉するとき上側のスイッチがターンオフして、その結果 ピークインダクタ電流が同じになることが必要です。双 方のインダクタが同じであれば、これらのインダクタの ピーク・ツー・ピーク・リップル電流は同じになりま す。つまり、2つのインダクタのDC電流(ピーク電流か らピーク・ツー・ピーク・リップル電流の1/2を引いた 値)は等しくなります。したがって、2つのモジュールは 負荷電流を等しく分担します。これと同じ電流分担のし くみを任意の数の並列チャネルへ拡大することができま す。この電流分担方式により、定常動作状態およびライ ン過渡状態や負荷過渡状態のあいだ個々のモジュールが 過剰な電流ストレスを受けるのを防ぎます。分担のしく みは開ループなので、電流分担による発振は起きませ ん。

VGS(MAIN SWITCH OF MODULE 1)



図1.2チャネルコンバータ: (a) 回路および (b) 代表的波形





出力リップル電流のキャンセレーションおよび出力 リップル電圧の減少

図1(b)の位相関係は、出力のリップル電流のキャンセ レーションがどのようにして生じるかを示しています。 2つのコンバータのあいだに180度の位相差があるので、 2相コンバータの2つのインダクタのリップル電流は相殺 する傾向があり、その結果、出力コンデンサを流れる リップル電流が減少します。さらに、出力リップル電流 の周波数は2倍になります。これらの効果により、同じ リップル電圧条件に対して出力コンデンサを小さくする ことができます。

2チャネルコンバータのインダクタ電流と出力リップル 電流の測定波形を図2に示します。出力リップルのキャ ンセレーションにより、出力リップル電流は14A_{P-f}(シ ングルフェーズ)から6A_{P-f}(デュアルフェーズ)へ減少し ます。デュアルフェーズ回路のリップル周波数はスイッ チング周波数の2倍になります。

m相回路の出力リップル電流の振幅を数値化するため、 closed-formの式が開発されました。式の導出は図1に示 されている2相回路から開始します。モジュール1の上側 のスイッチがオフで、モジュール2の上側のスイッチが オンのときの期間[DTからT]、モジュール1のインダク タ電流は減少し、モジュール2のインダクタ電流は増加 します。出力コンデンサへ流れ込む正味リップル電流は 少くなります。2相回路の出力リップル電流は次式で得 られます。

$$\Delta I_{\rm O} = \frac{2V_{\rm O}(1-D)T}{L_{\rm f}} \frac{\left|1-2D\right|}{\left|1-2D\right|+1} \tag{1}$$

計算手順の詳細については付録Aを参照してください。 同じ計算手順を*m*相構成まで拡大することにより、*m*相 回路の出力リップル電流が得られます。

*m*相回路の出力リップル電流のピーク・ツー・ピーク振幅:







図2. 2チャネル回路の出力リップル電流波形。 I_{L1} および I_{L2} は2チャネルのインダクタ電流で、 I_C は出力コンデンサへ流れ込む正味リップル電流です。テスト条件: V_{IN} =12V、 V_O =2V、 I_O =20A



出力リップル電圧は次のように計算されます。

$$\Delta V_{0,PP} < \frac{\Delta I_0 T}{8mC_0} + \Delta I_0 \bullet ESR$$
(3)

式(3)の最初の項はC₀の純粋に容量性のコンポーネント のリップル電圧を表し、2番目の項はC₀のESRに発生す るリップル電圧を表します。直観的に、相数が増えると 最初の項のリップル成分を減らすのに役立ち、したがっ て出力の全リップル電圧振幅を減らすのに役立ちます。 見て分るように、もうひとつの興味深い事実は、デュー ティ・サイクルが下記のクリティカルポイントのひとつ に等しいと、出力のリップル電流とリップル電圧がゼロ になることです。

$$D_{crit} = \frac{I}{m}, \quad i = 1, 2, ..., m - 1$$
 (4)

降圧コンバータでは、デューティ・サイクルは出力電圧と 入力電圧の比です。V_{IN}とV₀を使って式(4)を表すと、ゼロ 出力リップルの条件は次のように書くことができます。

$$\frac{V_0}{V_{IN}} = \frac{i}{m}, \qquad i = 1, 2, ..., m - 1$$
 (5)

図3のプロットは出力リップル電流に対する相数および デューティ・サイクルの影響を示しています。このプ ロットでは、出力リップル電流はデューティ・サイクル がゼロ(DIr = V_oT/L_f)でのインダクタリップル電流に対し て正規化されています。チャネル数は相数に等しく、出 力電圧は固定されており、電力変換効率は100%であると 仮定しています。このプロットを使うと、面倒な計算な しに出力リップル電流を見積もることができます。

選択された相数に対応するクリティカルポイントに デューティ・サイクルが近いとき、出力リップル電流は ゼロに近づきます。降圧回路の場合、デューティ・サイ クルはおよそV₀/V_{IN}の比になります。したがって、入力 電圧と出力電圧が比較的一定だと、出力リップル電圧を 最小にする最適相数が存在します。



LINEAR TECHNOLOGY

AN77-4

可能な最大相数が6で効率が100%であると仮定して、よく使われるいくつかの入力電圧および出力電圧に対する 最適相数を表1に示します。

表1. リップル電流を最小にする最適相数(最大相数が6であ り、効率が100%であると仮定)

	V ₀ = 1.2V	V ₀ = 1.5V	V ₀ = 2.0V	V ₀ = 2.5V
$V_{IN} = 5V$	4	6	5	2, 4, 6 ¹
V _{IN} = 12V	6	6	6	5

16は最小入力リップル電流のための最適相数。

降圧比が高いアプリケーション、つまりデューティ・サイ クルが小さいアプリケーションの場合(たとえば、V_{IN}= 12V、V₀=1.2V、D=0.1)、相数を大きくすると最大リップ ル電流を減らすのに役立ちます。デューティ・サイクルが 広範囲にわたるアプリケーションの場合、大きな相数は



(a) シングルフェーズ

(必ずそうとは言い切れませんが)出力リップル電流を下げる傾向があります。最適相数は動作デューティ・サイクルの全範囲にわたって評価する必要があります。ほとんどのデューティ・サイクル範囲で、4相を超すと、相数をさらに増やしてもリップル電流は大幅には減少しません。

クリティカル・デューティ・サイクルポイント(2相回路で は D_{crit} =0.5)の近くで測定された出力リップル電流を図4に 示します。テスト条件は V_{IN} =5V、 V_0 =2V、 I_0 =20A、 f_s = 250kHzです。MOSFETスイッチの電圧降下により、動作 デューティ・サイクルは50%に非常に接近しています。 デュアルフェーズのテクニックにより、出力リップル電流 を10A_{P-f}(シングルフェーズ回路の場合)から2.5A_{P-P}へ大幅 に減らすことができました。その結果、図5に示すよう に、クリティカル・デューティ・サイクルポイント近くの 出力リップル電圧は無視できるほど小さくなります。







図5. クリティカル・デューティ・サイクル・ポイント近くで測定された出力リップル電圧(上側のトレース) $V_{IN} = 5V, V_O = 2V, I_O = 20A, f_s = 250 kHz, V_{SW1} とV_{SW2} は下側のFETの両端のスイッチノード電圧)$



負荷過渡応答の改善

PolyPhaseテクニックは負荷過渡性能に対して多くの影 響を与えます。第一に、減少した出力リップル電圧は全 許容誤差の小部分しか占めないため、負荷過渡時の電圧 変動にゆとりができます。電源の出力端子に同数のコン デンサを使った場合、オーバーシュートとアンダー シュートの和を劇的に減らすことができます。第二に、 リップル電流が減るので、小さな値のインダクタを使う ことができます。これにより、電源の出力電流のスルー レートが速くなります。したがって、PolyPhaseは電源 の負荷過渡性能を改善するのに役立ちます。負荷過渡時 の出力電圧を図6に示します。2つの回路は電気的に同じ デザインです。デュアルフェーズのテクニックにより電 圧変動が69mV_{P-P}から58mV_{P-P}へ減りますが、これは部品 の値を変えずに16%減らしたことになります。シングル フェーズのデザインよりも低い出力リップル電圧を達成 しながら、なおもインダクタの値を減らすことができ、 負荷過渡応答のピーク・ツー・ピーク電圧の変動をさら に改善できました。

入力リップル電流のキャンセレーション

降圧コンバータの入力電流は不連続です。入力電源は主 にDC電流を供給し、他方、入力コンデンサはパルス的 電流を降圧コンバータへ供給します。シングルフェーズ 回路では、並列降圧モジュールの上側のスイッチは同時 にオンします。入力コンデンサはパルス電流の和を供給 する必要があります。他方、PolyPhase回路では並列降 圧段スイッチは異なった時間にスイッチし、入力コンデ ンサを流れるパルス電流は劇的に減少します。

2チャネルコンバータの入力リップル電流の測定波形を 図7に示します。PolyPhaseコンバータでは入力リップル 電流のピーク振幅が半分に減り、リップル周波数が倍に なります。リップル電流の振幅が減少する結果、入力コ ンデンサのRMS電流が大幅に減少します。入力コンデ ンサのESRによる電力損失はRMS電流の平方に比例する ので、損失が大幅に減少することがあります。入力コン デンサのサイズが小さくなり、寿命が伸びる可能性があ ります。リップル周波数が増加し、リップル振幅が減少 するのでEMIのフィルタリングが容易になります。

m相回路の入力リップル電流を数量的に評価するため、 入力リップル電流波形に対して数学的処理を加えること によりclose-formの式が得られます。

入力リップル電流のRMS値:

$$I_{\rm irms} = \sqrt{\left(D - \frac{k}{m}\right)\left(\frac{k+1}{m} - D\right)_0^2 + \frac{mc^2}{12mD^2}\left(\frac{V_0(1-D)T}{L_f}\right)^2}{\sqrt{\left[\left(k+1\right)^2\left(D - \frac{k}{m}\right)^3 + k^2\left(\frac{k+1}{m} - D\right)^3\right]}}$$



(a) シングルフェーズ

(b) **デュアルフェーズ**

図6. 負荷過渡状態で測定した出力電圧(V_{IN} = 12V、V_O = 2V、f_s = 250kHz。 負荷ステップ:5Aから20Aおよび20Aから5A、5µsの立上がり時間と立下り時間。タイムスケール:50µs/DIV)



変数kは相数(m)およびデューティ・サイクル(D)によって 決まります。たとえば、5相コンバータでは、45%の デューティ・サイクルのとき、k=FLOOR(5•0.45)=2。 関数FLOOR(x)はx以下の最大整数を与えます。

式(6)に示されているように、PolyPhaseコンバータの入 カリップル電流はDC負荷電流(第1項)とインダクタリッ プル電流(第2項)の2つの主要素から成っています。イン ダクタリップル電流はほとんど負荷条件の影響を受けな いので、全負荷のとき最大RMS入力リップル電流に達 します。



(a) シングルフェーズ

通常、入力コンデンサのサイズはそのESRによって消費 される電力によって決まります。ところで最大RMS入 カリップル電流は全負荷条件に依存するので、入力コン デンサのサイズは全負荷条件によって決まります。

相構成が異なる場合のデューティ・サイクルに対する RMS入力リップル電流のプロットを図8に示します。こ の図では、RMS入力リップル電流はDC負荷電流に対し て正規化されています。出力電圧は5Vに固定して、入 力電圧を変えていると仮定しており、その結果デュー ティ・サイクルは0.1から0.9の範囲になっています。こ の曲線からいくつかの事実が分ります。



図7. 測定された入力リップル電流: I_{in1} および I_{in2} は並列モジュールへ流れ込むリップル電流です。 全 I_{in} は入力コンデンサへ流れ込む正味リップル電流です。(V_{IN} =12V、 V_O =2V、 I_O =20A、 f_S =250kHz)





デューティ・サイクルが(式(4)で決まる)クリティカル・ デューティ・サイクル・ポイントに近いとき、式(6)の第1 項はゼロとなります。RMS入力リップル電流は局部的に最 小値に達します。これらの値は出力インダクタのリップル 電流のためにゼロにはなりません。したがって、入力と出 力が固定されたアプリケーションでは、RMS入力リップル 電流を最小にする最適相数が存在します。よく使われるい くつかの入力電圧と出力電圧について、入力リップル電流 を最小にする最適相数を表1に示します。これらは最小出 カリップル電圧のための相数と同じであることに注意して ください。デューティ・サイクルの範囲が広いアプリケー ションでは、相数を大きくすると最大入力リップル電流を 減らすのに役立ちます。ただし、ある範囲のデューティ・ サイクルでは、相数が大きいときさらに相数を大きくして も入力リップル電流はそれほど減らないことがあります。 最適相数は動作デューティ・サイクルの全範囲にわたって 評価する必要があります。

2チャネル回路の入力リップル電流の実験波形を図9に示します。回路は2相回路のクリティカル・デューティ・ サイクル・ポイントである50%に近いデューティ・サイ クルで動作させました。シングルフェーズのテクニック に比べて、PolyPhaseテクニックでは入力コンデンサの リップル電流が劇的に減少します。

デザインの検討

従来の並列レギュレータのデザインと同様、PolyPhase コンバータのデザインには並列チャネル数の選択と電源 用コンポーネント(MOSFET、インダクタ、コンデンサ など)の選択が必要です。 通常、相数はチャネル数に等しくなるように設定しま す。ただし、チャネル数と相数は異なってもかまいませ ん。チャネル数は通常全負荷電流および各チャネルで許 容できる電流ストレスによって決まります。たとえば、 必要な負荷電流が60Aで、チャネルあたりの最大電流ス トレスが15Aであれば、4チャネルを並列に配置する必 要があります。他方、相数は入力と出力のフィルタコン デンサを小さくするために選択することができます。各 相は同数のチャネルを持たなければならないことに注意 してください。4チャネル構成のこの例では、1相、2 相、あるいは4相を使うことができます。

相数の選択

前のセクションで説明したように、異なる相数を選択す ると入力と出力のリップル電流に大きく影響します。

入力範囲と出力範囲が狭いと、デューティ・サイクルの 範囲は比較的狭くなります。式4で決まるクリティカ ル・デューティ・サイクル・ポイントのひとつの近くで 回路が動作するように最適相数を選ぶ必要があります。 いくつかの実際的な入力電圧と出力電圧について、入力 リップル電流と出力リップル電圧を最低にするための最 適相数を表1に示します。入力電圧範囲あるいは出力電 圧範囲が広い場合は、ワーストケースのRMS入力リッ プル電流およびワーストケースの出力リップル電圧が全 動作デューティ・サイクル範囲で最小になるように相数 を選ぶ必要があります。



図9.2チャネルのクリティカル・デューティ・サイクルに近いときの入力電流(V_{IN}=5V、V_O=2V、I_O=20A、f_s=250kHz)



AN77-8

LTC1629を使ったPolyPhaseコンバータ

LTC1629はフェーズロックループをベースにした独自の 位相回路を内蔵しています。各ICはPLLINピンを使って 外部信号に同期させることができ、他のICを同期させる ためのCLKOUT信号を発生することができます。 LTC1629の位相制御ピンの機能を表2に示します。コマン ド信号(INTV_{CC}、開放、あるいはSGND)をPHASMDピン へ与え、ひとつのICのCLKOUTピンを隣りのICのPLLIN ピンへ接続することにより、異なった数の位相を実現で きます。LTC1629を使った2相、3相、4相、6相、および 12相の構成方法を図11に示します。

非常に大きな出力電流のアプリケーションあるいは複数 出力のアプリケーションの場合、多くの位相が通常必要 になります。たとえば、3.3V/90Aおよび5V/60Aの2出力

表2. LTC1629の位相制御ピンの機能

PHASMD	OV	開放	INTV _{CC}
PLLIN	0°	0°	0°
CONTROLLER 1	0°	0°	0°
CONTROLLER 2	180°	180°	240°
CLKOUT	60°	90°	120°

のシステムで、6相電源によって各出力が与えられると すると、12相の構成方法を使って2つの電源を交互に重 ねることができます。図12に示されているように、 U1、U2およびU3を使って3.3Vの出力を発生し、U4、 U5およびU6を使って5Vの出力を発生します。その結 果、入力リップル電流の周波数はスイッチング周波数の 12倍となり、リップル電流の振幅は減少します。



図11. LTC1629を使った、異なった相の構成



LTC1629にはユニティゲイン差動アンプが内蔵されてお り、出力電圧の真のリモートセンシングが可能です。この 機能は大電流アプリケーションにおいて厳しい出力電圧要 求を確保するために特に役立ちます。LTC1629をベースに した各レギュレータは2つの同期降圧段で構成されてお り、2つ以上のパワーレギュレータを直接並列に接続する ことができます。固有のピーク電流モード・コントロー ルにより自動電流分担が可能です。LTC1629をベースに したいくつかのレギュレータが並列に接続されていると き、マスターレギュレータのLTC1629がそれに内蔵され ている差動アンプを通して出力電圧(Vo+、Vo-)を検知 し、この電圧(VDIFFOUT)を抵抗分割器で分割し、内臓の 0.8V基準電圧を利用して出力電圧を安定化します。この コントロール電圧は各LTC1629のEAINピン(誤差アンプ の入力 >> 与えられます。LTC1629内部の誤差アンプはqm トランスコンダクタンスアンプなので、I_{TH}ピン(誤差ア ンプの出力)とEAINピンを直接並列に接続することがで きます。並列接続されたレギュレータはこれで同じ誤差 電圧を共有することになります。電流モード・レギュ レータの負荷電流は誤差電圧に比例するので、並列接続 されたレギュレータは必ず等しい電流を供給します。

レイアウトの検討項目

PolyPhaseテクニックのリップルキャンセレーションの 利点を活かしきるには、入力コンデンサと出力コンデン サは理想的にはすべての入力リップル電流の加算点およ びすべての出力リップル電流の加算点にそれぞれ配置し ます。2相コンバータのレイアウトを図13に示します。 実際には、フィルタコンデンサは個々のモジュールの入 カのあいだおよび出力のあいだに(A1B1、A2B2などの ように)置かれるでしょう。モジュール間のトレース (AA1、AA2、BB1、BB2など)はできるだけ短く、かつ 幅を広くして各コンデンサに対する電流ストレスのバラ ンスをとる必要があります。図13でハイライトされてい るトレースのインピーダンスはできるだけ小さくしま す。これらのトレースはできたら大きな銅プレーンにし ます。下側のMOSFET(B1、B2など)のソースを(グラン ドプレーン(CD)へ接続する前に)入力フィルタコンデン サへ接続することも重要です。そうしないと、トレース のインダクタンスを流れる脈流電流によって生じるグラ ンドノイズがスパイクとして出力端子に現れます。







図12.12相構成法を使った2出力システム



デザイン例:100A PolyPhase電源

大電流PolyPhase電源の仕様は次のとおりです。

- 入力:12V(±10%)
- 出力:標準90A、最大100Aで3.3V
- ロード・レギュレーション:0Aから全負荷まで<20mV
- スイッチングノイズ: ピーク・ツー・ピーク電圧< DC電 圧の1%
- 効率: V_{IN} = 12V、V_O = 3.3V、I_O = 90Aで>89%

デザインの詳細

市販の表面実装型インダクタを利用し、非常に厚NPCB 銅トレースの使用を避けるには、個々のモジュールの電 流を約16Aへ制限するのが望ましい方法です。このアプ リケーションには6チャネル必要です。これでデザイン は単に15Aのレギュレータのデザインになり、これを6 回繰り返すだけですみます。

MOSFET

MOSFETの選択は必要な電流とスイッチング周波数に よって決まります。R_{DS(ON)}の小さなMOSFETの導電損失 は通常わずかですが、ゲート電荷と寄生容量が大きいた め、高いスイッチング周波数ではスイッチングによる損 失が発生する傾向があります。与えられた必要電流と選 択された周波数において、R_{DS(ON)}とゲート電荷(Qg)の 両方を評価して、導電損失、ドライビング損失およびス イッチング損失の和を最小にすべきです。上述のアプリ ケーションに対しては、Si4420 (Siliconix)、FDS6670A (Fairchild)、FDS7760A (Fairchild) およびIRF7811あるいは IRF7805 (International Rectifier)などのMOSFETを選ぶの が適切でしょう。このアプリケーションでは、上側の 各スイッチには2個のMOSFETが必要で、下側の各ス イッチには3個のMOSFETが必要です。MOSFET内で消 費される電力には、導電損失、スイッチング損失、さら に下側のMOSFETのボディーダイオードの逆回復損失が 含まれます。ゲートドライビング損失はコントローラIC に発生します。このデザインでSi4420が使われると、上 側の各MOSFETは約0.5W消費し、下側の各MOSFETは 約0.9W消費します。データシート上での熱抵抗(30 /W junction-to-ambient)を基にすると、MOSFETの最高接合 部温度は周囲温度よりも約30 高くなります。MOSFET の電力損失の計算の詳細については、LTC1629のデータ シートおよびMOSFETのベンダーの文献を参照してくだ さい。

インダクタ

インダクタは負荷電流の振幅およびスイッチング周波数 にしたがって選択します。LTC1629は電流センス抵抗に よってインダクタ電流を検出します。インダクタリップ ル電流は、大電流アプリケーションで必要な小さな値の センス抵抗に適切なACセンス電圧を生じさせるのに十 分なだけ大きくなければなりません。適当な出発点とし て、インダクタのリップル電流の振幅が最大チャネル電 流の約40%であるようなインダクタを選びます。200kHz の周波数で3.3Vの出力の場合、1.0µHと1.6µHのあいだ のインダクタ値が適切でしょう。このアプリケーション には、いくつかの市販されている表面実装型のインダク タが使えます。これらはP160& Pulse)、PE53691 (Pulse)、ETQP6F1R3L(Panasonic)およびCEPH149-1R6MQ Sumida)です。同様のインダクタンス値と電流 能力をもつインダクタであればどれでも正しく動作する はずです。



利用できる最大相数は6であり、可能な相数のオプションは1、2、3、および6です。異なった相構成の場合の入力と出力のリップル電流は式(1~6)を使って表3のように計算されます。

6相構成により、入力コンデンサのサイズと出力リップ ル電圧の両方が最小になります。シングルフェーズのテ クニックに比べて、6相のテクニックでは入力リップル 電流が81%以上減少し、出力リップルが96%以上減少す るのでこのデザインには6相構成が採用されました。

コンデンサ

入力コンデンサは入力リップル電流のRMS値にした がって選択します。コンデンサのリップル電流が大きい とコンデンサのESRにより電力損失が大きくなります。 その結果、内部発熱によりコンデンサの寿命が短くなる 傾向があります。ESRの小さなコンデンサを使う必要が あります。このデザインではSanyo OS-CONコンデンサ (16SA150M 15μF/16V)を使っており、このコンデンサの 最大許容リップル電流は約3.26A_{RMS}です。6相構成の入 カRMSリップル電流は約8.5ARMSであると推算されま す。したがって、少なくとも3個のOS-CONコンデンサ が必要です。もし従来のシングルフェーズのテクニック が使われたとすると、入力RMSリップル電流は約 46.8A_{RMS}になるでしょう。そのため少なくとも15個の OS-CONコンデンサが必要となるでしょう。したがっ て、LTC1629をベースにしたPolyPhaseデザインを使う と、少なくとも12個(15-3=12)のOS-CONコンデンサ を節約できます。

出力コンデンサはESRがきわめて小さな(30m) 決面実装型のタンタルコンデンサのKEMET(T510X477M006AS 470µF/6.3V)です。ピーク・ツー・ピーク・リップル電流は2.1A_{P-P}であると推算されます。かわりに従来のシングルフェーズの手法を採用していたら、ピーク・ツー・ ピーク・リップル電流は57.1A_{P-P}となっていたでしょう。

テスト結果

完全な回路図を図14に示します。電源は6つの降圧チャ ネルで3個のLTC1629で構成されています。代表的な6相 コンバータのゲート電圧とスイッチノード電圧の各測定 波形を図15に示します。6つの降圧段のゲート電圧とス イッチノード電圧は60度づつ位相がずれて相互に重なっ ています。スイッチノード電圧とDC出力電圧の差に よってインダクタ電流がドライブされるので、6個のイ ンダクタのリップル電流も60度づつ位相がずれていま す。その結果、出力コンデンサへ流れ込む正味リップル 電流の振幅は大幅に減少し、リップル周波数はスイッチ 周波数の6倍に増加します。出力スイッチングノイズと ESRによる電力損失は大幅に減衰します。

出力コンデンサ(回路図のC14)のところで測定した出力 電圧を図16に示します。90Aの出力電流で出力リップル 電圧は10mV_{P-P}より低く、リップル周波数はスイッチン グ周波数の6倍です。

効率は異なった負荷条件で測定しました。効率曲線を図 17に示します。負荷範囲のほとんどで効率は約90%でした。100Aでは、効率の測定値は89.4%でした。

チャネル	6	6	6	6		
位相	1	2	3	6		
入力リップル電流 A _{RMS})	46.8	25.7	15.2	8.5		
出力リップル電流(A _{P-P})	57.1	19.0	6.3	2.1		
加密が100%であると仮定すると	インダクター	12…1177 国油	***	ंत		

表3. 異なった相構成の入力リップル電流と出力リップル電流





図14.3.3V/100Aの6相コンバータの回路図





図15.6相コンパータの代表的波形:(a)ゲート電圧、 (b) スイッチノード電圧(同期スイッチのドレイン・ソース間電圧)



図16. 出力電圧波形(時間スケール:1µs/DIV): V_{IN}=12V、V_O=3.3V、I_O=90A







まとめ

PolyPhaseコンバータでは並列に置かれた電力段のク ロック信号を交互に重ねることにより入力リップル電流 と出力リップル電流を低減します。適当な相数を選ぶこ とにより、スイッチング周波数を上げることなしに出力 リップル電圧と入力コンデンサのサイズを小さくするこ とができます。出力リップル電圧を下げ出力インダクタ を小さくすると負荷過渡時の回路のダイナミック性能を 改善するのに役立ちます。比較的低いスイッチング周波 数ではMOSFETのスイッチング損失とドライビング損失 は小さく、コンデンサのESRによる電力損失は減少し、 効率を上げるのに寄与します。

LTC1629(デュアルのPolyPhase電流モード・コントロー ラ)を使えば、複雑な制御回路を組むことなく、 PolyPhaseテクニックの利点を実現することができま す。LTC1629は、2個のPWM電流モード・コントロー ラ、真のリモートセンシング、選択可能な位相コント ロール、電流共有機能、大電流MOSFETドライバ、およ び(過電圧保護、オプションの過電流ラッチオフと フォールドバック電流制限のような)保護機能を1個のIC に集積することにより外部部品の点数を抑え、電源全体 のデザインを簡単にするのに役立ちます。その結果、製 造が簡単になり、電源の信頼性向上に役立ちます。高電 流MOSFETドライバにより、R_{DS(ON)}の小さなMOSFETを 使って大電流アプリケーションの場合の導電損失を低く 抑えることができます。個々のインダクタやMOSFETの 電流定格を小さくできるので、外形寸法の小さな表面実 装型の部品を使用することも可能になります。したがっ て、LTC1629をベースにしたPolyPhase 高電流コンバー タにより、高効率で小型で高さが低いという特長を同時 に実現できます。入力コンデンサ、出力コンデンサ、イ ンダクタおよびシンクのコスト節減により、電源全体の 総コストと寸法を小さく抑えることができます。



付録 A

2相回路の出力リップル電流の計算

図1に示されているDTからTまでの期間、モジュール1の 上側のスイッチはオフしており、モジュール2の上側の スイッチはオンしています。モジュール1のインダクタ 電流は減少し、モジュール2のインダクタ電流は増加し ます。これらのインダクタの電流変化は次式で計算され ます。

$$\Delta I_{L1} = \frac{-V_0(1-D)T}{L_f}$$
(A1)

$$\Delta I_{L2} = \frac{(V_{IN} - V_0)(1 - D)T}{L_f}$$
(A2)

$$\Xi \Xi \overline{C} \qquad D = \frac{V_0}{V_{IN}}$$
(A3)

正味の出力リップル電流はこれらのインダクタのリップ ル電流の和です。

$$\Delta I_{O} = \left| \Delta I_{L1} + \Delta I_{L2} \right| = \frac{V_{O}(1-D)T}{L_{f}} \frac{\left| 1-2D \right|}{D}$$
(A4)

式(A4)は図1に示された波形をもとにして得られます。 ただしDは0.5より大きいものとします。Dが0.5より小さ い場合、出力リップル電流は次式から容易に得ることが できます。

$$\Delta I_{0} = \left| \Delta I_{L1} + \Delta I_{L2} \right| = \frac{V_{0}(1 - D)T}{L_{f}} \frac{\left| 1 - 2D \right|}{1 - D}$$
(A5)

式(A4)と式(A5)を結合して、2相構成の場合の出力リップル電流を次式から得ることができます。

$$\Delta I_{0} = \left| \Delta I_{L1} + \Delta I_{L2} \right| = \frac{2V_{0}(1-D)T}{L_{f}} \frac{\left| 1 - 2D \right|}{\left| 1 - 2D \right| + 1}$$
(A6)

.

