

アプリケーション・ノート149

2015年1月

スイッチモード電源のモデリングとループ補償設計

Henry J. Zhang

はじめに

今日の電子システムはますます複雑化しており、電源レール やその供給源の数も増加しています。電源ソリューションの 電力密度、信頼性、コストを最適化するために、システム設計 者は多くの場合、単に市販の電源ユニットを使うのではなく、 自分で電源ソリューションを設計することが必要になります。 高性能なスイッチモード電源の設計と最適化は、以前にも増 して日常的かつ困難な課題になっています。

電源のループ補償設計は、困難な作業と一般的にみなされ ており、特に経験の浅い電源設計者にとっては難しいもので す。補償回路の実際的な設計では、補償部品の値の調整で 何回もの繰り返し作業が必要とされます。これには長い時間 がかかるだけでなく、電源の帯域幅や安定性余裕が複数の 要因の影響を受けるような複雑なシステムでは不正確にな りがちです。このアプリケーション・ノートではスイッチモード 電源の小信号モデリングと、ループ補償設計の基本的な概 念と手法について説明します。降圧コンバータを典型的な例 として取り上げますが、それ以外のトポロジについても同じコ ンセプトを適用できます。設計と最適化の手助けとして、使い やすいLTpowerCAD™設計ツールも紹介します。

問題の特定

適切に設計されたスイッチモード電源(SMPS)は、電気的に も音響的にもノイズのないものでなくてはなりません。補償不 足のシステムでは、動作が不安定になります。電源の不安定 性の代表的な兆候としては、磁性のある部品やセラミック・コ ンデンサの可聴ノイズ、スイッチング波形のジッタ、出力電圧 の振動、パワーFETの加熱などが挙げられます。

しかし、望ましくない振動が発生する原因には、ループ安定 性以外にも数多くの可能性があります。残念なことに、経験 の浅い電源設計者の目には、それらはオシロスコープ上では どれも同じように見えてしまいます。経験豊富な技術者であ っても、不安定性の発生原因の特定は難しいものです。図1 は、不安定な降圧電源の代表的な出力とスイッチング・ノー ドの波形を示しています。ループ補償の調整によって電源の 不安定動作が解決する場合もしない場合もありますが、それ は振動がPCBノイズなど別の要因によって発生していることが あるからです。可能性のリストを念頭に置いていなければ、動 作ノイズの根本原因を見極めるのは時間がかかるもどかしい 作業になってしまいます。

 σ 、LT、LTC、LTM、LinearTechnology、Linearロゴ、LTspiceは、リニア・テクノロジーの登録商標です。 LTpowerCADはリニア・テクノロジーの商標です。その他の商標は、すべて各社の所有に属します。



図1.「不安定」な降圧コンバータの代表的な出力電圧とスイッチング・ノードの波形





図2. 代表的な降圧コンバータ(LTC3851、LTC3833、LTC3866など)

図2に示した電流モード降圧電源でのLTC®3851やLTC3833 などのようなスイッチモード電源コンバータでは、不安定動作 の原因がループ補償であるかどうかを素早く判定するために は、0.1µFなどの大きいコンデンサを帰還エラー・アンプの出力 ピン(ITH)とICのグラウンドの間に接続する方法があります (このコンデンサは、電圧モードの電源ではアンプの出力ピ ンと帰還ピンの間に配置することもできます)。0.1µFという コンデンサの値は、ループの帯域幅を低周波数域に引き下 げ、電圧ループの安定性を確保するためには一般的に十分 だと考えられます。もし、このコンデンサの付加によって電源 が安定になれば、問題がループ補償で解決する可能性が 高くなります。 過補償なシステムは一般に安定しますが、帯域幅が狭く過 渡応答が遅くなります。このような設計では、過渡応答時のレ ギュレーション要件を満たすために、過大な出力コンデンサ が必要となり、電源全体のコストとサイズが増加します。図3 は、負荷ステップの上昇/下降トランジェントにおける、降圧 コンバータの典型的な出力電圧とインダクタ電流の波形を 示しています。図3aは、安定しているが帯域幅(BW)が狭い 過補償のシステムの例で、トランジェント時にVourの大きなア ンダーシュートやオーバーシュートが発生しています。図3bは 帯域幅が広い補償不足のシステムの例で、Vourのアンダー シュートやオーバーシュートは小さいものの、定常状態での波 形が不安定です。図3cは、ループの応答が速く安定した、適切 に設計された電源の負荷過渡応答を示しています。



アプリケーション・ノート149





PWMコンバータのパワー段の小信号モデリング

図4の降圧コンバータのようなスイッチモード電源(SMPS) には、通常2つの動作モードがあり、メインの制御スイッチの オンオフ状態によって切り替わります。そのため、この電源は 時変非線形システムです。従来の線形制御の手法で補償の 分析や設計を行うために、SMPS回路に定常状態の動作点 近傍での線形化手法を適用して、平均化小信号線形モデル が開発されました。

モデリングのステップ1:Tsにわたる平均化による時不変システム への変換

降圧、昇圧、昇降圧コンバータなど全てのSMPS電力トポロジ には、一般的な3端子のPWMスイッチング・セルが含まれて おり、これはアクティブな制御スイッチQと受動スイッチ(ダイ オード)Dからなっています。効率改善のため、ダイオードDを 同期FETに置き換えることがありますが、その場合でも受動 スイッチです。アクティブ端子の「a」はアクティブ・スイッチの 端子です。パッシブ端子の「p」はパッシブ・スイッチの端子で す。コンバータ中で、端子aと端子pは、降圧コンバータのV_{IN} やグラウンドなどの電圧源に常に接続されています。共通端 子の「c」は、電流源である降圧コンバータのインダクタに接 続されています。

時変系のSMPSを時不変系のシステムに変換するために、 3端子PWMセルの平均化モデリング手法を適用できます。それには、アクティブ・スイッチQを平均化電流源に変換し、パッシブ・スイッチ(ダイオード)Dを平均化電圧源に変換します。 図5に示すように、平均化されたスイッチQの電流はd・i_Lに等しく、平均化されたスイッチDの電圧はd・v_{ap}に等しくなります。 この平均化は1つのスイッチング期間T_sにわたって適用されます。電流源と電圧源が2つの変数の積であるため、このシステムは依然として非線形システムです。



b) L放電モード (Q1がオフ)

図4. 降圧DC/DCコンバータと、1つのスイッチング期間Ts内の2つの動作モード



図5. モデリングのステップ1:3端子PWMスイッチング・セルから平均化された電流源と電圧源への変換



(Y LINEAR

モデリングのステップ2:線形小信号ACモデリング

次のステップでは、変数の積を展開して線形AC小信号モデルとします。例えば変数xは、XをDC定常状態の動作点、xをx近傍でのAC小信号の変位量とすると x=X+ x となります。これにより、2つの変数の積x・yは以下のように展開できます。

 $\mathbf{X} \bullet \mathbf{y} = (\hat{\mathbf{X}} + \mathbf{X}) \bullet (\hat{\mathbf{y}} + \mathbf{Y}) = \underbrace{\hat{\mathbf{X}} \bullet \mathbf{Y} + \mathbf{X} \bullet \hat{\mathbf{y}}}_{\text{SMALL SIGNAL AC}} + \underbrace{\mathbf{X} \bullet \mathbf{Y}}_{\text{DC(OP)}} + \underbrace{\mathbf{X} \bullet \mathbf{Y}}_{\text{IGNORE}}$

図6.線形小信号AC部とDC動作点への2変数の積の展開

図6に示すように、線形小信号AC部分とDC動作点(OP)部 分を分離できます。そして、2つのAC小信号の変位要素の積 (*x*・*ŷ*)は、他と比べて更に小さい値の変数であるため、無視 できます。このコンセプトによれば、平均化処理をしたPWMス イッチング・セルは、図7に示すように書き直せます。





この2つのステップからなるモデリング手法を降圧コンバータ に適用することにより、図8に示すとおり、降圧コンバータのパ ワー段は、単純な電圧源 *Ĝ*・V_{IN} の後にLCの2次フィルタ・ ネットワークを伴うものとしてモデル化できます。

図8の線形回路に基づけば、制御信号はデューティサイクル dであり、出力信号はv_{our}であるので、この降圧コンバータは デューティから出力への伝達関数G_{dv}(s)として次のように周波 数ドメインで記述できます。

$$G_{dv}(s) = \frac{\hat{v}_{o}}{\hat{d}} = \frac{V_{IN} \cdot \left(1 + \frac{s}{s_{z_{ESR}}}\right)}{1 + \frac{s}{\varpi_{o}} \cdot Q}$$
(1)

ここで、

$$s_{z_{ESR}} = 2\pi f_{z_{ESR}} = \frac{1}{r_{c} \bullet C}$$
⁽²⁾

$$\varpi_{0} = 2\pi f_{W0} = \frac{1}{\sqrt{L \cdot C}} \cdot \sqrt{\frac{1 + \frac{r_{L}}{R}}{1 + \frac{r_{C}}{R}}} \approx \frac{1}{\sqrt{L \cdot C}}$$
(3)

$$Q = \frac{1}{\varpi_0} \bullet \frac{1}{\frac{L}{r_L + R} + C \bullet \left(r_c + \frac{r_L \bullet R}{r_L + R}\right)}$$
(4)



図8. 降圧コンバータから平均化されたAC小信号線形回路への変換



関数G_{dv}(s)は、この降圧コンバータのパワー段が、周波数ドメ インで2つのポールと1つのゼロがある2次システムであること を示しています。このゼロs_{Z_Esr}は、出力コンデンサCとそのESR であるr_cによって形成されます。共振点のダブル・ポール_のは、 出力フィルタのインダクタLとコンデンサCによってできます。

ポールとゼロの周波数は出力コンデンサおよびそのESRの関数であるため、図9に示すように、関数G_{dt}(s)のボーデ線図は電源の出力コンデンサの選択によって変化します。降圧コンバータのパワー段の小信号挙動は、出力コンデンサの選択に強く依存します。電源の出力コンデンサが小さいかESRが非常に低い出力コンデンサである場合、ESRのゼロ周波数が共振ポールの周波数よりはるかに高くなる場合があります。そして、パワー段の位相遅延が-180度に近くなります。このため、電圧の負帰還フィードバック・ループが閉じているときには、ループの補償が困難になります。



図9. コンデンサCoutの変化による パワー段のG_{dv}(s)の大きな位相変位

昇圧コンバータの小信号モデル

昇圧コンバータについても同様に、3端子PWMスイッチング・ セルの平均化小信号モデリング手法を利用してモデル化で きます。図10に、昇圧コンバータをモデル化し、線形AC小信 号モデル回路に変換する方法を示しています。



図10. 昇圧コンバータをAC小信号モデリングした回路

昇圧パワー段の伝達関数G_{dv}(s)は式5によって得られます。 これもLC共振を伴う2次システムです。降圧コンバータの場 合と異なり、昇圧コンバータには、C_{out}のESRによるゼロの他 に1つの右半平面ゼロ(RHPZ)が存在します。このRHPZに よりゲインは増加しますが、位相が負方向に遅れます。式6か ら、RHPZがデューティサイクルと負荷抵抗によって変動する ことも分かります。デューティサイクルはV_{IN}の関数であるため、 昇圧パワー段の伝達関数G_{dv}(s)はV_{IN}と負荷電流によって変動 します。V_{IN}が低く、高負荷でI_{OUT_MAX}が高いときに、RHPZの周 波数が最も低くなり、位相遅延が大きくなります。このため、帯 域幅が広い昇圧コンバータの設計は困難です。一般的な設計 ルールとしては、安定性を確保するため、昇圧コンバータの帯 域幅は最低RHPZ周波数の1/10より低くなるよう設計されま す。反転昇降圧コンバータ、フライバック(絶縁昇降圧)コン



an149fa

AN149-6

バータ、SEPICコンバータ、CUKコンバータなど他のトポロジ のいずれにも、この好まざるRHPZが存在するため、帯域幅が 広く過渡応答が高速なソリューションの設計ができません。

$$G_{dv}(s) = \frac{\hat{v}_{o}}{\hat{d}}$$
(5)

$$=\frac{\frac{V_{IN}}{(1-D)^2}\left(1-s\bullet\frac{L}{R\bullet(1-D)^2}\right)\bullet(1+s\bullet r_c\bullet C)}{1+s\bullet\frac{L}{R(1-D)^2}+s^2\bullet\frac{LC}{(1-D)^2}}$$

$$f_{\mathsf{RHPZ}} = \frac{(1-\mathsf{D})^2 \bullet \mathsf{R}_{\mathsf{LOAD}}}{2\pi \bullet \mathsf{L}}$$
(6)



図11. 昇圧コンバータのパワー段の小信号における デューティからV₀への伝達関数のV_{IN}および負荷による変動

電圧モード制御による閉帰還ループ

出力電圧は閉帰還ループによって安定化できます。例えば 図12では、出力電圧V_{OUT}が増加すると帰還電EV_{FB}が増加 し、負帰還エラー・アンプの出力が減少することでデューティ サイクルdが減少します。これにより、V_{OUT}はV_{FB} = V_{REF}となる ように引き戻されます。エラー・アンプの補償ネットワークに は、タイプI、タイプII、タイプIIIのいずれかの帰還アンプ・ネッ トワークを使用します。V_{OUT}を安定化する制御ループは1つ だけです。この制御スキームは電圧モード制御と呼ばれてい ます。リニアテクノロジーのLTC3861やLTC3882は、典型的な 電圧モードの降圧コントローラです。





図12. 閉電圧帰還ループがある電圧モード降圧コンバータの構成図

TECHNOLOGY

電圧モードのPWMコンバータの最適化においては、十分 な位相余裕を確保しつつ高速なループを設計するために、 図13に示すように、複雑なタイプIIIの補償ネットワークが一 般的に必要とされます。式7と図14に示されるように、この補償 ネットワークでは周波数ドメインに3つのポールと2つのゼロが あります。低周波領域の積分項によるポール(1/s)は高いDCゲ インによってDCレギュレーション誤差を最小化し、2つのゼロ はシステムの共振周波数f₀を中心に配置されて、パワー段のL とCに起因する-180°の位相遅延を補償します。高周波領域の 1次のポールはf_{ESR}に存在するC_{OUT}のESRゼロをキャンセルす るために配置され、2次の高周波ポールは設定する帯域幅f_C の外に配置されて帰還ループでスイッチング・ノイズを減衰 させます。タイプIIIの補償では6つのR/C値の設定が必要な ため、非常に複雑です。この値の最適な組み合わせを見つけ るのは、時間がかかる作業になります。



図13. 電圧モード・コンバータで使用する タイプIII帰還補償ネットワーク

$$\frac{\hat{v}_{c}}{\hat{v}_{0}} = -\frac{\omega_{1} \left(1 + \frac{s}{\omega_{Z1}}\right) \left(1 + \frac{s}{\omega_{Z2}}\right)}{s \left(1 + \frac{s}{\omega_{P1}}\right) \left(1 + \frac{s}{\omega_{P2}}\right)}$$
(7)

ここで、



図14. タイプIII補償A(s)の3つのポールと 2つのゼロによる最適なトータル・ループ・ゲインT、(s)の実現

設計ツールのLTpowerCADは、スイッチモード電源の設計を 簡略化し、自動化するために開発されました。このツールを使 用すると、ループ補償の設計が格段に単純な作業になりま す。LTpowerCADはwww.linear.com/LTpowerCADで無料で ダウンロードできます。利用すれば、電源ソリューションの選 択、パワー段の構成部品の設計、電源の効率とループ補償 の最適化ができます。図15にはLTC3861の例を示しています が、リニアテクノロジー®の電圧モード・コントローラであれば どれでも、この設計ツール内にループ・パラメータがモデル化 されています。任意のパワー段について、ポールとゼロの位置 (周波数)を指定し、プログラム・ガイドに沿って実際のR/Cの 値を決め、全体のループ・ゲインと負荷過渡応答性能をリア ルタイムで確認します。その後、設計をLTspice®のシミュレー ション回路にエクスポートすれば、リアルタイムのシミュレー ションが可能です。









(b) LTpowerCADのループ補償と負荷過渡応答の設計のページ 図15. LTpowerCAD設計ツールで簡単にできる電源モード・コンバータのタイプIIIループ設計 (無料ダウンロードはwww.linear.com/LTpowerCADから)



電流ループの追加による電流モード制御

単一ループの電圧モード制御には限界があります。この制 御では、非常に複雑なタイプIIIの補償ネットワークが必要で す。ループの性能は、出力コンデンサの特性と寄生成分、特 にコンデンサのESRとPCBパターンの抵抗により大きく影響 を受けます。電源の信頼性を高めるには高速な過電流保護 も必要で、そのためには高速な電流検出方法と高速な保護 コンパレータが必要となります。多くの相の並列化が必要な 大電流ソリューションでは、電流分担ネットワーク/ループ の追加が必要になります。

電圧モードのコンバータに内部電流検出パスと帰還ルー プを追加すると、電流モード制御のコンバータになります。 図16と図17は、典型的なピーク電流モードの降圧コンバー タとその動作を示しています。内部クロックにより上側の制 御FETがオンになります。その後、検出されるピーク・インダク タ電流が、アンプのITHピンの電圧Vcに達すると、すぐに上 側FETがオフになります。考え方としては、この電流ループは インダクタを制御された電流源とみなしています。そのため、 この閉電流ループ付きのパワー段は、LC共振のある2次シ ステムではなく、1次システムとなります。その結果、パワー段 のポールに起因する位相遅延は180度から約90度に減少し ます。位相遅延が小さくなることによって、外側の電圧ループ の補償がはるかに容易になります。更に、図18に示すように、 出力コンデンサやインダクタンスの変動の影響を、電源が受 けにくくなります。



図16. 内側の電流ループと外側の電圧帰還ループを備えた 電流モード・コンバータのブロック図



図18. 閉電流ループの追加で得られたパワー段の伝達関数Gcv(s)

インダクタ電流は、追加のR_{SENSE}で直接検出することも、インダ クタ巻線のDCRやFETのR_{DS(ON)}を介して間接的に検出するこ ともできます。どの方法でも、電流モード制御によるその他の







アプリケーション・ノート149

大きなメリットが得られます。図17に示すように、インダクタ電流はアンプの出力電圧によってサイクルごとに検出され、制限 されるため、このシステムは過負荷やインダクタの電流飽和に 対してより正確かつ高速に電流制限できます。パワーアップ時 や入力電圧のトランジェントにおいても、突入電流がより厳密 に制御されます。複数のコンバータ/相を並列化する場合、 電流モード制御を使用していれば、アンプのITHピンを相互に 接続して信頼性の高いPolyPhase®設計ができるので、電源間 での電流の分担が非常に容易です。代表的な電流モード・コ ントローラには、リニアテクノロジーのLTC3851A、LTC3833、 LTC3855などがあります。

ピーク電流モード制御法と谷電流モード制御法

図16と図17に示した電流モード制御法はピーク・インダクタ 電流モード制御です。コンバータは固定のスイッチング周波 数f_{sw}で動作し、クロック同期や位相インターリーブが容易 で、これはコンバータ並列時には特に有効です。しかし、制御 FETのゲートがオフになった直後に負荷ステップ上昇トラン ジェントが発生すると、コンバータは、次のクロック・サイクル でトランジェントに反応するまで、FETのオフ時間Torrの間待 つ必要があります。このTorr遅延は通常は問題になりません が、トランジェントが非常に高速なシステムでは問題になりま す。また電流コンパレータには、誤ったトリガを防止するための ノイズ・ブランキング時間が必要なため、制御FETの最小オン 時間(T_{ON min})を極限まで短くすることはできません。これによ り、降圧比V_{IN}/V_{OUT}が高いアプリケーションに対する最大ス イッチング周波数fswが制限されます。更に、ピーク電流モー ド制御には、デューティサイクルが50%を上回るときの電流 ループの安定性を確保するため、一定のスロープ補償も必要 です。リニアテクノロジーのコントローラでは、組み込みの適応 型スロープ補償があり、デューティサイクルの範囲全域につい て電流ループの安定性が確保されるため、これは問題にはな りません。LTC3851AやLTC3855は、典型的なピーク電流モー ド・コントローラです。

谷電流モード・コントローラは制御されたFETオン時間を生成し、インダクタの谷電流が谷電流制限値(V_{TTH})に達するまで待ってから制御FETを再びオンにします。したがって、電源は、制御FETのT_{OFF}期間中も負荷ステップ上昇トランジェントに反応できます。また、オン時間が固定のため、制御FETのT_{ON_min}はピーク電流モード制御の場合よりも短くできるので、高い降圧比のアプリケーションに対してより高いf_{sw}が可能となります。また、谷電流モード制御では、電流ループの安定性確保のためのスロープ補償を追加する必要はありません。しか

し、スイッチング周期T_sが変動しうるため、谷電流モード制御の場合のスイッチング・ノードの波形は、オシロスコープ上で ジッタが多く見える場合があります。LTC3833やLTC3838は、 典型的な谷電流モード・コントローラです。

閉電流ループのある新たなパワー段のモデリング

図19は、内側の電流ループがある降圧コンバータのパワー段 について、インダクタをアンプのITHピンの電圧vcによって制御 される電流源とみなすことにより、単純化した1次モデルとして 示しています。同様の手法は、インダクタの電流モード制御があ る他のトポロジに対しても適用できます。この単純化したモデル はどの程度正確でしょうか。図20は、伝達関数Gcv(s)=vour/vc の、1次モデルとより複雑で正確なモデルとの比較を示してい ます。対象は500kHzのスイッチング周波数で動作する電流 モード降圧コンバータです。この例では、1次モデルはスイッチ ング周波数fswの約1/50にあたる10kHzまでは正確です。そこ から先は、1次モデルの位相図は正確ではなくなります。この 単純化したモデルは、低周波数領域についてのみ有効です。



図19. 電流モード降圧コンバータの単純な1次モデル

TECHNOLOGY



図20. 電流モード降圧コンバータについての 1次モデルと正確なモデルのG_{cv}(s)の比較

実際、電流モード・コンバータの全周波数範囲について正確 な小信号モデルを作るのは複雑な作業です。R. Ridleyの電 流モード・モデル[3]は、ピーク電流モード制御についても谷 電流モード制御についても、電源業界で最も広く使われて います。最近では、電流モード制御についてJian Liがより直 感的な回路モデル[4]を提案しており、これは他の電流モー ド制御方式についても適用できるものです。利便性を考慮し て、LTpowerCAD設計ツールにはこれらの正確なモデルが実 装されているので、RidleyやJian Liのモデルについての知識を あまり持たない経験の浅いユーザでも、電流モード電源を容 易に設計できます。

電流モード・コンバータのループ補償設計

図16と図21では、閉電流ループがあるパワー段のG_{cv}(s)は、主 に電源のDC仕様/性能で決まるパワー段の部品の選択に よって決定されます。したがって、外側の電圧ループのゲイン $T(s) = G_{cv}(s) \cdot A(s) \cdot K_{REF}(s)$ は、電圧帰還ステージのKref(s)と 補償ステージのA(s)で決定されます。電源の安定性と過渡応 答性能は、主にこの2つのステージの設計によって決まります。



図21. 帰還ループ設計のための制御ブロックの図

一般的に、閉電圧ループT(s)の性能は、ループの帯域幅と ループの安定性余裕という2つの重要な値によって評価しま す。ループの帯域幅は、ループのゲインT(s)が1(0dB)に等し くなる点であるクロスオーバー周波数f_cで定量化します。ルー プの安定性余裕は、一般的には位相余裕もしくはゲイン余 裕で定量化します。ループの位相余裕φmは、クロスオーバー 周波数におけるT(s)の総合的な位相遅延と-180°との差で 定義します。安定性確保のためには、通常は45度あるいは 60度の最小位相余裕が必要です。電流モード制御では、電 流ループのスイッチング・ノイズを減衰させるため、ループ・ゲ イン余裕は½・f_{sw}における減衰比で定義します。一般的に は、½・f_{sw}において最小8dBの減衰(-8dBのループ・ゲイン) が必要とされます。

適切な電圧ループのクロスオーバー周波数f_cの選択

帯域幅が広ければ、高速な過渡応答が得られます。反面、帯域 幅を拡大すると安定性余裕が減少し、制御ループがスイッチン グ・ノイズの影響を受けやすくなります。最適な設計では通常、 帯域幅(過渡応答特性)と安定性余裕の良いバランスをとって 実現されます。実際には、電流モード制御では、1/2・f_{sw}におけ る電流信号のサンプリング効果によって、ダブル・ポールのペア のⁿが発生します[3]。このダブル・ポールによって½・f_{sw}付近 で余計な位相遅延が発生します。一般的には、位相余裕と PCBノイズの減衰を十分に得るために、クロスオーバー周波 数には、位相スイッチング周波数f_{sw}の1/10~1/6より低い値 が選択されます。



$$f_{\rm C} \le \frac{f_{\rm SW}}{6} \tag{8}$$

R1、R2、C1、C2からなる帰還分割器ネットワークK_{ref}(s)の設計

図16において、K_{ref}(s)のDCゲインK_{REF}は、内部リファレンス電 EV_{REF}と目標のDC出力電圧V₀の比です。抵抗R1とR2を使用 して、目標のDC電圧を設定します。

$$R_1 = \frac{K_{\text{REF}} \bullet R_2}{1 - K_{\text{REF}}} \tag{9}$$

ここで、

$$K_{\text{REF}} = \frac{V_{\text{REF}}}{V_0} \tag{10}$$

帰還ループの動的応答の改善のために、コンデンサC2をオプ ションで追加することができます。考え方としては、高周波領 域では、C2は出力電圧のAC信号に対して低インピーダンス のフィード・フォワード経路となり、過渡応答の速度を高めま す。反面、C2によって望ましくないスイッチング・ノイズが制御 ループに入り込む場合があります。そのため、スイッチング・ノ イズを減衰させるために、C1フィルタ・コンデンサをオプション で追加することがあります。式11に示すように、C1とC2を追加 した抵抗分圧器全体の伝達関数KREF(s)には1つのゼロと1つ のポールがあります。図22はKREF(s)のボーデ線図を示していま す。fz ref <fp refとなるように設計すると、C1とC2はR1とR2との作 用でfcenterを中心とする周波数帯で位相ブーストを生じ、この 値は式14で決まります。fcenterが目標のクロスオーバー周波数 fcに配置されていれば、Kref(s)によって電圧ループに位相進み が生じ、位相余裕が改善されます。一方、図22では、C1とC2が 高周波帯での分圧器のゲインを増加させることも示されてい ます。高周波数帯でゲインが増加すると、制御ループがスイッ チング・ノイズの影響を受けやすくなるため、これは望ましく ありません。高周波数帯でのC1とC2によるゲインの増加は 式15で与えられます。

$$K_{\text{REF}}(s) = \frac{v_{\text{FB}}}{v_0} = K_{\text{REF}} \cdot \frac{1 + \frac{s}{2\pi \cdot f_{z_{\text{ref}}}}}{1 + \frac{s}{2\pi \cdot f_{p_{\text{ref}}}}}$$
(11)

ここで、

$$f_{z_ref} = \frac{1}{2\pi \bullet R_2 \bullet C_2}$$
(12)

および

$$f_{p_ref} = \frac{1}{K_{REF}} \bullet \frac{1}{2\pi \bullet R_2 \bullet (C_1 + C_2)}$$
(13)

$$f_{\text{CENTER}} = \sqrt{f_{\text{Z}_{\text{ref}}} \bullet f_{\text{p}_{\text{ref}}}}$$
(14)

$$=\frac{1}{2\pi \bullet R_2} \bullet \sqrt{\frac{1}{K_{\text{REF}} \bullet C_2 \bullet (C_1 + C_2)}} = f_C$$

$$\Delta \text{Gain}_{\text{HF}(\text{dB})} = 20 \bullet \log \left(\frac{\text{C}_2}{\text{C}_1 + \text{C}_2} \bullet \frac{1}{\text{K}_{\text{REF}}} \right)$$
(15)



図22. 抵抗分圧器のゲインK_{REF}(s)の伝達関数のボーデ線図





C1およびC2に対し、分圧器ネットワークによる位相進み φ_{REF} は式16で計算されます。更に、与えられた出力電圧に対する 位相ブーストが取りうる最大値は、C2 >> C1の場合に式17 で与えられます。この式で分かるように、位相ブーストの最大 値 φ_{REF_max} は分圧比率 $K_{REF} = V_{REF}/V_0$ によって決まります。 V_{REF} はコントローラに対して固定されているので、出力電圧 V_0 が高 いほど高い位相ブーストが得られます。

$$\phi_{\text{REF}} = 2 \cdot \tan^{-1} \left(\sqrt{\frac{C_2}{C_1 + C_2} \cdot \frac{1}{K_{\text{REF}}}} \right) - 90$$
(16)

$$\varphi_{\text{REF}} = 2 \cdot \tan^{-1} \left(\sqrt{\frac{1}{K_{\text{REF}}}} \right) - 90 \tag{17}$$

φ_{REF}、C1、C2の選択は、目標とする位相ブーストと高周波帯での不要なゲインの増加とのトレードオフになります。値を最適化するため、後で総合的なループ・ゲインの確認が必要です。

電圧ループITHエラー・アンプのタイプII補償ネットワークの設計 ITH補償A(s)は、電源の電圧ループのDCゲイン、クロスオー バー周波数(帯域幅)、位相余裕とゲイン余裕を決定するも ので、ループ補償の設計において最も重要です。電流源の出 力(g_mのトランスコンダクタンスを持つタイプのアンプ)に対 し、その伝達関数A(s)は式18で与えられます。

$$A(s) = \frac{v_{ith}(s)}{v_{FB}(s)} = g_m \bullet Z_{ith}(s)$$
(18)

ここでg_mはトランスコンダクタ・エラー・アンプのゲイン で、Z_{ith}(s)はアンプ出力のITHピンにおける補償ネットワーク のインピーダンスです。 図21に示した制御ブロック図から、電圧ループのレギュレー ション・エラーは次式によって定量化できます。

$$\frac{\text{Error}}{V_{0}} = \frac{V_{\text{REF}} - V_{\text{FB}}}{V_{\text{REF}}} = \frac{1}{\left[A(s) \bullet G_{\text{CV}}(s)\right]_{S=j2\pi f}}$$
(19)

したがって、DCレギュレーション・エラーを最小化するため に、A(s)が大きなDCゲインを持つことが極めて適切になりま す。A(s)のDCゲインを最大化するため、まずコンデンサC_hを アンプ出力のITHピンに配置して積分器を形成します。この 場合、A(s)の伝達ゲインは次のようになります。

$$A(s) = \frac{v_{ith}(s)}{v_{FB}(s)} = \frac{g_m}{C_{th}} \cdot \frac{1}{s}$$
(20)

図23はA(s)の回路図とボーデ線図を示しています。ここで示 されるように、コンデンサC_{th}が、DCゲインが圧倒的に高い積 分項をA(s)の中に作っています。残念なことに、元々の-180度 の負帰還に加え、Cによって更に-90度の位相遅延が生じて います。1次システムのパワー段G_{cv}(s)の-90度の位相遅延を 含めると、総合的な電圧ループの位相はクロスオーバー周 波数f_cで-360度近辺となり、このループは不安定状態に近 づいています。

実際には、電流ソースのアンプgmの出力インピーダンス値は 無限ではありません。図24でR。はアンプgmのITHピン内部 の出力抵抗です。リニアテクノロジーのコントローラのR。は 一般的に高く、500kΩ~1MΩの範囲にあります。これにより、 単一コンデンサのA(s)の伝達関数は式21になります。ここに は、R。・Chによって決定する低周波ポールfpoが存在します。 A(s)のDCゲインは、実際にはgm・R。になります。図24に示され るように、この状態でもA(s)には、目標とするクロスオーバー周 波数f_{C em}で-90度の位相遅延が存在します。

$$A(s) = \frac{v_{ith}(s)}{v_{FB}(s)} = g_m \bullet R_o \bullet \frac{1}{1 + \frac{s}{s_{po}}}$$
(21)

ここで、

$$s_{po} = \frac{1}{R_o \bullet C_{th}}$$
(22)











図24. アンプg_mの出力インピーダンスR_oを加味した1ポールのA(s)



 V_{ITH}

f_cにおける位相を進めるため、式23と図25に示すように抵抗 R_{th}をC_{th}と直列に接続してゼロを形成します。このゼロは、最 大+90度の位相進みに寄与します。図25に示すように、ゼロs_{thz} がクロスオーバー周波数f_cより手前に設定されれば、A(s)のf_c における位相は大きく進みます。その結果、電圧ループの位相 余裕が増加します。

$$A(s) = \frac{v_{ith}(s)}{v_{FB}(s)} = g_{m} \bullet R_{o} \bullet \frac{1 + \frac{s}{s_{thz}}}{1 + \frac{s}{s_{no}}}$$
(23)

ここで、

$$s_{thz} = \frac{1}{R_{th} \bullet C_{th}}$$
(24)

残念ながら、ゼロstraの追加には副作用もあり、fc以上の高周 波数帯でのA(s)のゲインが大きく増加します。そのため、スイッ チング周波数でのA(s)の減衰が弱いため、スイッチング・ノイ ズが制御ループに混入する可能性が高くなります。このゲイ ンの増加の効果を抑えてPCBノイズを減衰させるためには、 図26に示すように、小さなセラミック・コンデンサCtmをITHピ ンとICの信号グラウンドの間に追加で配置する必要があり ます。一般的には、C_{thp} << C_{th}になるように選びます。PCBレイ アウトに際しては、フィルタ・コンデンサC_{thp}はできるだけITHピ ンに近づけて配置します。Ctupの追加によって得られる最終的 な補償の伝達関数A(s)を、式25と式26に示し、ボーデ線図を 図26に示します。C_{thp}によって高周波数のポールs_{thp}が形成され ますが、これはクロスオーバー周波数fcとスイッチング周波数fs の間に配置されます。CtunによってfsでのA(s)のゲインは減少し ますが、fcにおける位相も減少します。stpの位置には、位相余 裕と電源のPCBノイズ耐性のトレードオフがあります。



図25. ステップ2: R_{th}によるゼロの追加で位相を改善 – 1ポール、1ゼロの補償A(s)





図26. ステップ3: 高周波デカップリングC_{tto}の追加 – 2ポール、1ゼロの補償A(S)

$$A(s) = \frac{v_{ith}(s)}{v_{FB}(s)} = g_{m} \bullet R_{o} \bullet \frac{1 + \frac{s}{s_{thz}}}{\left(1 + \frac{s}{s_{po}}\right) \bullet \left(1 + \frac{s}{s_{thp}}\right)} \quad (25)$$

ここで、

$$s_{thp} = \frac{1}{R_{th} \bullet \frac{C_{th} \bullet C_{thp}}{C_{th} + C_{thp}}} \approx \frac{1}{R_{th} \bullet C_{thp}} \text{ if } C_{thp} << C_{th} (26)$$

電流モード・パワー段は疑似シングル・ポールのシステムなの で、必要な位相余裕を得るには図26の2ポール1ゼロの補償 ネットワークで一般的には十分です。 ここでアンプのITHピンに配置した2ポール、1ゼロの補償ネッ トワークは、タイプII補償ネットワークとも呼ばれます。簡単に 言えば、2つのコンデンサC_{TH}とC_{THP}、1つのR_{TH}を配置します。ア ンプの出力抵抗R_oを含めたR/Cのネットワークによって、図27 に示すように、1つのゼロがf₂₁にあり、2つのポールがf_{po}とf_{p2}にあ る典型的な伝達関数ができます。



図27.タイプII補償ネットワークの伝達関数の概念図



補償用のR/C値と負荷ステップ・トランジェント応答性の関係

前のセクションではタイプII補償ネットワークの周波数ドメインでの挙動について説明しました。閉ループの電源設計において重要な性能指標の1つは、負荷ステップの上昇(または下降)のトランジェントにおける電源出力電圧のアンダーシュート(やオーバーシュート)ですが、これはループ補償の設計の影響を直接に受けます。

1) C_{TH}の負荷ステップ・トランジェントへの影響。C_{TH}は低周 波数ポールf_{po}とゼロf_{z1}の位置に影響します。図28に示すよう に、C_{TH}が小さければ、伝達関数A(s)の周波数低域から中 域のゲインが増加します。その結果、V_{OUT}のアンダーシュート (オーバーシュート)の振幅に大きな影響を与えることなく、 負荷過渡応答のセトリング・タイムを短縮できます。一方、C_{TH} が小さいとf_{z1}の周波数が高くなります。これにより、目標とする クロスオーバー周波数f_cにおけるf_{z1}による位相ブーストが減少 する場合があります。



図28. C_{TH}が伝達関数と負荷応答特性に及ぼす影響

2) R_{TH}が負荷ステップ過渡応答性能に及ぼす影響。図29 は、R_{TH}によってゼロf_{z1}とポールf_{p2}の位置が変化することを 示しています。更に重要なのは、R_{TH}が大きいとf₂₁とf_{p2}の間で A(s)のゲインが増加することです。この結果、R_{TH}が大きけれ ば、電源の帯域幅f_cが拡大し、V_{OUT}の負荷過渡応答時のア ンダーシュート/オーバーシュートが減少します。しかし、R_{TH} が過大であると、電源の帯域幅f_cが高くなりすぎ、位相余裕 が不足します。



図29. R刑が伝達関数と負荷過渡応答に及ぼす影響

3) C_{THP}が負荷ステップ・トランジェントに及ぼす影響。

図30は C_{THP} がポール f_{p2} の位置に影響を及ぼすことを示しています。 C_{THP} は、ITHピンのスイッチング・ノイズを低減してスイッチングのジッタを最小化するためのデカップリング・コンデンサとして使用されます。電源の帯域幅が $f_c > f_{p2}$ であれば、 C_{THP} は負荷過渡応答にはさほど影響しません。 C_{THP} の設計が過大で f_{p2} が f_c に近くなっていると、帯域幅と位相余裕が減少し、過渡応答時のアンダーシュートやオーバーシュートの増加につながります。





図30. C_{THP}が伝達関数と負荷応答特性に及ぼす影響

LTpowerCADによる電流モード電源の設計

LTpowerCAD設計ツールを使用すると、リニアテクノロジーの 電流モード電源の設計や、ループ補償や負荷過渡応答性能 の最適化が容易にできます。リニアテクノロジーの多くの製品 について、ループ・パラメータが正確にモデル化されています。 まずパワー段を設計する必要がありますが、そこでは電流検 出ネットワークを設計し、ICが十分なAC検出信号を得られる ようにします。そして、ループ設計のページでは、スライド・バー を動かし総合的なループ帯域幅、位相余裕、対応する負荷過 渡応答性能を調べるだけで、ループ補償のR/C値を調整でき ます。降圧コンバータの場合は、帯域幅をfswの1/6より低くし、 少なくとも45度(あるいは60度)の位相マージンを取り、½fsw で最小で8dBの総合ループ・ゲインとします。昇圧コンバータ の場合には、右半平面ゼロ(RHPZ)が存在するため、電源の 帯域幅は最も厳しいRHPZ周波数の1/10より低くなるよう設計 する必要があります。LTpowerCADの設計ファイルはLTspice® にエクスポート可能で、リアルタイム・シミュレーションによって 詳細な電源の動的性能、例えば負荷過渡応答やパワーアップ とパワーダウン、過電流保護などを確認できます。



図31. LTpowerCAD設計ツールで簡単に実施できるループ補償設計と過渡応答の最適化



電源ループ・ゲインの測定

LTpowerCADとLTspiceのプログラムの目的は、最終のベンチ 評価における実物の電源のループ・ゲイン測定を置き換えるこ とではありません。最終の生産用に設計をリリースする前に は、測定の実施が必須です。電源のモデルは理論的には正 確なはずですが、回路の寄生成分や部品の非線形性、例え ば出力コンデンサのESRのばらつきやインダクタやコンデン サの非線形性が、完全には表現されていない可能性があり ます。更に、回路基板のノイズや測定精度の限界によって測 定誤差が発生する可能性もあります。これらの要因のため、 理論的なモデルや測定は大きく現実から外れることがありま す。差分が出た場合には、負荷過度応答テストを使用して、 ループの安定性を更に確認します。

図32は、周波数アナライザ・システムを使用した非絶縁電源 のループ・ゲイン測定の典型的な構成を示しています。ルー プ・ゲイン測定のため、50Ωから100Ωの抵抗を電源帰還ルー プに挿入し、この抵抗に50mVの絶縁型AC信号を供給して います。チャンネル2は電圧出力に接続し、チャンネル1は抵 抗の反対側に接続します。ループ・ゲインは、Ch2/Ch1として 周波数アナライザ・システムで計算されます。図33は、典型的 なLTC3851A電流モード電源のループのボーデ線図の実 測結果とLTpowerCADでの計算結果を示しています。1kHz から100kHzの重要な周波数範囲では、両者はよく一致して います。







図33. 電流モード降圧コンバータのループ・ゲインの測定値と LTpowerCADでのモデル



不安定性のその他の要因

動作条件:

オシロスコープで電源のスイッチング波形や出力電圧が不安 定あるいはジッタがあるように見える場合は、まず、負荷や入力 電源のトランジェントがない定常的な状態で電源が動作して いることを確認する必要があります。デューティサイクルが非常 に小さいか非常に大きいアプリケーションでは、パルススキッ ピング動作が発生していれば、最短オン時間や最短オフ時間 の制限に達しているかを確認します。外部の同期信号を必要 とする電源では、それがきれいな信号で、コントローラのデー タシートに記載の線形性範囲に入っていることを確認します。 フェーズ・ロック・ループ(PLL)フィルタ・ネットワークの調整が 必要な場合もあります。

電流検出信号とノイズ:

電流モード電源では、検出抵抗の電力損失を最小限にするた め、最大電流検出電圧は一般的に非常に低くなります。例え ば、LTC3851Aでは最大検出電圧が50mVになり得ます。PCB ノイズが電流検出ループに妨害を与えて不安定なスイッチン グ動作を招く可能性があります。問題がループ補償によるもの かどうかをデバッグするために、0.1µFの大きいコンデンサを ITHピンとICグラウンドの間に配置する方法があります。この コンデンサを入れても電源が不安定であれば、次のステップ は設計の見直しを行うことです。一般的には、インダクタと電 流検出ネットワークは、ICの電流検出ピンのピークtoピーク ACインダクタ電流信号が最小でも10mV~15mVになるよう に設計する必要があります。更に、電流検出パターンをツイス トペアのジャンパー線で配線し直して、問題が解決するかど うかを確認することもできます。 PCBレイアウトにはいくつかの重要な考慮事項があります[6]。 一般的には、SENSE⁺ピンとSENSE⁻ピンまで近接して配線 された電流検出パターンを使用するケルビン検出が必要と されます。SENSE⁻ネットにPCBビアが使用される場合には、 このビアが他のV_{our}層に当たらないようにします。SENSE⁺と SENSE⁻の間のフィルタ・コンデンサはICのピンにできるだけ 近づけて配置し、配線パターンで直接接続します。フィルタ 抵抗が必要になる場合もありますが、この抵抗もICに近づ けて配置します。

コントローラ・チップの部品配置とレイアウト:

コントローラICの周辺部品の配置とレイアウトも重要です[6]。 デカップリング用のセラミック・コンデンサは全て可能な限りピ ンに近づけます。特にITHピンのコンデンサC_{thp}を、ITHピンと ICの信号グラウンド・ピンにできるだけ近く配置することが重 要です。コントローラICには、電源グラウンド(PGND)と分離し た信号グラウンド(SGND)を設けます。SW、BOOST、TG、BG といったスイッチング・ノードは、影響を受けやすい小信号の ノード、例えば電流検出、帰還、ITH補償などのためのパター ンから離すようにします。

まとめ

ループ補償の設計は、スイッチモード電源の開発における 難しい作業であると一般に考えられています。高速な過渡応 答が要求されるアプリケーションでは、帯域幅が広く安定性 余裕を十分に確保した設計が非常に重要です。通常これは 時間のかかる作業です。本稿では、システム・エンジニアがこ の設計タスクを理解できるよう、主要な概念について説明し ました。LTpowerCAD設計ツールを使用すれば、電源のルー プの設計と最適化の作業が格段にシンプルになります。



参考資料

[1] J. Seago, "Opti-Loop Architecture Reduces Output Capacitance and Improves Transient Response," Application Note 76, Linear Technology Corp., May 1999.

[2] V. Vorperian, "Simplified Analysis of PWM Converters Using the Model of the PWM Switch: Parts I and II," IEEE Transactions on Aerospace and Electronic Systems, Mar. 1990, Vol. 26, No.2.

[3] R. B. Ridley, "An Accurate and Practical Small-Signal Model for Current-Mode Control," www.ridleyengineering.com. [4] J. Li, "Current-Mode Control: Modeling and its Digital Application," Ph.D. Dissertation, Virginia Tech, Apr. 2009.

[5] LTpowerCAD™設計ツールとユーザ・ガイド (www.linear.com/LTpowerCAD)

[6]H.Zhang、「非絶縁型スイッチング電源のPCBレイアウトに おける考慮事項」、AN136、www.linear.com

[7] H. Zhang、「リニア・レギュレータとスイッチング電源の基本概念」、AN140、www.linear.com

