

AN-1349

アプリケーション・ノ

ADM2582E/ADM2587E(RS-485/RS-422)トランシーバの EMI 放射を最小限に抑 えるための PCB 実装ガイドライン

Thomas O'Shea 著

はじめに

ADM2582E/ADM2587E は、完全に集積化された信号/電源絶縁 型 RS-485/RS-422 トランシーバです。信号の絶縁には、アナログ・デバイセズの *i*Coupler® デジタル・アイソレーション技術が採用 されています。また ADM2582E/ADM2587E には、アナログ・デ バイセズの isoPower® 技術を採用した高電圧絶縁型 DC/DC 電源 も内蔵されています。このため、外部の DC/DC 絶縁ブロックは 必要ありません。あらゆる絶縁型電源の主なコンポーネントは電 源トランスです。isoPower 内蔵トランスは、180 MHz ~ 400 MHz の範囲のスイッチング周波数で動作します。絶縁は、物理的な絶 縁間隙によって分離された分割リファレンス・プレーンによって プリント回路基板 (PCB) 上に実装されています。PCB レイアウ トに絶縁間隙があることにより、望ましくない電流ループが放射 されます。PCB のレイアウトを作成するとき、電磁干渉抑制に関する基本的なガイドラインおよび概念に従うことでEMI 放射を 軽減できます。

産業アプリケーションおよび計装アプリケーションでは、EMI 放射に関する複数の規格が存在します。優れた PCB 設計およびレ イアウトを採用することで、ADM2582E/ADM2587E デバイスは 産業環境で一般的に使用されている EN55022/CISPR22 クラス A (FCC クラス A) 放射規格を容易に満たすことができます。注意 深く設計することで、これらの製品は非シールド環境で EN55022/CISPR22 クラス B (FCC クラス B) 規格を満たすこと もできます。

このアプリケーション・ノートでは、EMI 放射に関するこれらの 規格を満たすため、特定のレイアウト・オプションおよび使用す

るコンポーネントについて説明します。また、EN55022/CISPR ク ラスA (FCC クラスA) および EN55022/CISPR クラスB (FCC ク ラスB)の両方の放射規格に適合する、特定のPCBのレイアウト の詳細と公認の10m半無響室での測定結果についても説明します。

PCB の推奨事項の概要

EN55022/CISPR22 クラス A (FCC クラス A) 等級に適合させる には、次のガイドラインに従うことをお勧めします。

- PCB のデカップリングが良好であることを確認する (ADM2582E/ADM2587E データシートの推奨デカップリング に従う)。
- V_{ISOOUT} ピンを電源プレーンに接続しない(PCB パターンを 使用して V_{ISOOUT} と V_{ISOIN} の間に接続する)
- PCB パターン接続部と次の IC ピンの間にフェライト・ビー ズを接続する:
 - V_{ISOOUT} (ピン12)
 - GND₂ (ピン11 とピン14)

より厳しい EN55022/CISPR22 クラス B (FCC クラス B) 放射規 格を満たす必要があるアプリケーションの場合、前述の推奨事項 に加え、絶縁バリアをまたぐスティッチング容量による抑制技法を 実装する必要があります。次の2つのどちらの方法でもスティッ チング・コンデンサを作成できます。

- PCB プレーン内部の層を使用した GND₁ と GND₂ (ピン 11 と ピン 14) の間の内蔵スティッチング・コンデンサ
- GND_1 (ピン10) と GND_2 (ピン11) の間に接続された高電 圧ディスクリート・コンデンサ




図 1. EMI 放射を最小限に抑えるために推奨される PCB レイアウトおよびコンポーネント配置

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2015 Analog Devices, Inc. All rights reserved

Rev. 0

本

社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 雷話 03 (5402) 8200

大阪営業所/〒532-0003

大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 電話 06(6350)6868

アプリケーション・ノート

AN-1349

目次

はじめに	
PCB の推奨事項の概要	
改訂履歴	
放射抑制に関する推奨事項	
$ m V_{cc}$ デカップリング	
特定の IC ピンと PCB パターン接続間のインピーダンスの	
増加	?

2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2	?をまたぐ高周波電流に対するイン
ピーダンスの低減	4
スティッチング・コンデンサ	の実装4
EN55022 に適合する ADM2582	
測定值	6
参考文献	9

改訂履歴

6/15—Revision 0:初版

放射抑制に関する推奨事項

EMI 放射を軽減するには、PCB の設計/レイアウト作成時にいくつかの基本的なガイドラインに従うことが重要です。短時間に大電流がスイッチングされると電磁放射が発生し、大きな di/dt ノイズが発生します。EMI 放射のレベルは、電流パスのループ面積に依存します。これは、電流ループ面積が大きいと、EMI 放射が強くなるためです。これらのガイドラインにより、EMI 放射を発生源で制御し、電流パスのループ面積を最小限に抑えることができます。

次の操作により、isoPower 技術での放射レベルをクラス A の制限 値未満に低減できます。

- V_{CC}電源の良好なデカップリング
- 特定の IC ピンと PCB パターン間のインピーダンスの増加
- PCB パターンでの V_{ISOIN} と V_{ISOOUT} の接続(プレーン接続なし)

EN55022/CISPR22 クラス B (FCC クラス B) 等級に適合させるには、次の追加の抑制方法が必要になります。

 GND₁とGND₂間の絶縁バリアをまたぐ高周波電流に対する インピーダンスを低減する

放射の制限値をクリアするための余裕を設けるには、GND₂プレーン面積を最小限に抑える必要があります。

電源/信号ケーブルからの放射の制御とシャーシのシールド技法については、このアプリケーション・ノートでは取り上げません。

Vcc デカップリング

デカップリング・コンデンサには、次の2つの主な機能があります。

- デカップリング・コンデンサは、電荷保持デバイスとして 使用します。IC が状態をスイッチングする際に追加の電流 が必要になったときに、局所デカップリング・コンデンサ が低インダクタンス経路を通じてこの電流を供給します。
- デカップリング・コンデンサは、PCB プレーンに混入する ノイズを軽減します。これにより、システム内の高周波ノイズが抑制されます。混入するノイズは、十分な電流が供給されるまで V_{CC} ピンの電源電圧が一時的に低くなったときに発生します。

ADM2582E/ADM2587E は、isoPower 技術により、数 100 mA の範囲の大電流を 180 MHz および 360 MHz の周波数でスイッチングします。 V_{CC} ピン (ピン 7) に接続された $10~\mu F$ コンデンサは、大量の蓄積電荷を PCB 上で局所的に提供します。これらのコンデンサは、180~MHz と 360 MHz で非常に低い等価直列抵抗(ESR) および低い等価直列インダクタンス (ESL) を備えていることが重要です。

Vcc ピンと GND₁ ピン間のデカップリングが不十分な場合、これらの高周波スイッチング電流はコンデンサから局所的に提供されるのではなく、PCB への電源供給システムから提供されます。ADM2582E/ADM2587E への電源供給システムが IC の近くにない場合、高周波電流の流れるループ面積が増大します。ループ面積が増大すると、放射レベルが増大します。

PCB レイアウトに関しては、次の操作が非常に重要です。

- デカップリング・コンデンサを電源ピンと GND ピンのできるだけ近くに配置して、インダクタンスと電流ループ面積を最小限に抑えます。
- PCB の V_{CC} 電源ピンと V_{CC} 電源プレーン間のインピーダンス経路を最小限に抑え、PCB の IC GND_1 ピンと GND_1 プレーン間のインピーダンス経路を最小限に抑えます。

特定の IC ピンと PCB パターン接続間のインピー ダンスの増加

特定の IC ピンと PCB パターン接続間の高周波電流に対するインピーダンスを大きくすると、電磁放射のレベルが最小限になります。この EM 抑制方法は、放射される信号を信号源で制御し、ループ面積を最小限に抑えます。これは、表面実装フェライトを V_{ISOOUT} (ピン 12) および GND_2 (ピン 11 とピン 14) と直列接続することで実現できます(図 2 を参照)。 $100~MHz \sim 1~GHz$ の周波数範囲でのフェライトのインピーダンスは $2~k\Omega$ よりも大きい必要があります(図 3 を参照)。 測定データは、表 1~EET に示すフェライトを使用して収集しました。

表 1.フェライトの例

Manufacturer	Part No.
Taiyo Yuden	BKH1005LM182-T
Murata Electronics	BLM15HD182SN1




図 2. 推奨されるコンポーネント配置




図 3. 推奨されるフェライト・インピーダンスのプロット

$GND_1 \ge GND_2$ 間の絶縁パリアをまたぐ高周波電流に対するインピーダンスの低減

EN55022/CISPR22 クラス B (FCC クラス B) 等級に適合させるには、絶縁バリアをまたぐスティッチング容量による抑制技法を使用して、さらに放射レベルを低減させる必要があります。

PCB 上に絶縁間隙が形成されることにより、望ましくないグラウンド電流ループが生じて EMI 放射が増加することがあります。 絶縁された電源を生成するため、トランスによって絶縁バリアをまたぐ電流がスイッチングされます。理論的には、1 次側のトランス・ドライバの差動電流のみが絶縁バリアをまたいで磁気的に結合されます。ただし、トランスに固有の問題として、寄生電流も絶縁バリアをまたいで容量性の結合を形成します(図4を参照)。これらの寄生電流は、2 次側に移動した後、1 次側の発生源に戻る経路を探します。これらの電流が絶縁間隙を通過するための物理的な接続はありません。これらの高周波電流は、2 次側の V_{ISOOUT} ピンと GND_2 ピンでコモンモード電流になります。これらの高周波電流が絶縁バリアをまたいで戻れないことにより、EMI 放射が発生します。

図4に示す電流の流れを分析すると、絶縁バリアにより2次側から1次側への物理的なリターン経路が存在しないので、放射源となるダイポール・アンテナが生成されます。高周波コモンモード電流用に低インピーダンスのリターン経路を提供することで、ダイポールの放射レベルを低減できます。

絶縁バリアをまたぐスティッチング・コンデンサは、システムで 求められる高電圧絶縁を維持すると同時に、高周波コモンモード 電流に必要な低インピーダンスのリターン経路を提供します。




図 4. 絶縁バリアにまたがる電流ループ

スティッチング・コンデンサの実装

次の方法を使用して、PCB の絶縁間隙をまたぐスティッチング・コンデンサを実装できます。

- 高電圧、安全定格のディスクリート・コンデンサ
- 内蔵 PCB スティッチング容量

高電圧、安全定格のディスクリート・コンデンサ

スティッチング容量は、絶縁バリアをまたぐセラミック・コンデンサを使用して実装できます。可能な場合は、表面実装型の高電圧コンデンサ・ボディを使用することをお勧めします。これは、ディスクリートの脚付きコンデンサと比較して、表面実装コンポーネントのほうがリード線のインダクタンスが小さいためです。ADM2587E(3.3 V および5.0 V で駆動)および ADM2582E(5.0 Vで駆動)は、EN55022Bの認定を取得するためにディスクリート高電圧コンデンサを使用しています。

PCB 設計を行う場合は、図 5 に示した PCB レイアウトに従って ください。

- スティッチング・コンデンサは GND_1 (ピン 9 およびピン 10) と GND_2 (ピン 11) のできるだけ近くに配置します。
- PCB パターンのインダクタンス効果を低減するには、幅が 太く、短いパターンを採用します。
- スティッチング・コンデンサの効果を発揮するには、コンデンサをピン11、GND₂(デバイスのピンとフェライト・ビーズの間)に直接接続することが重要です(図5を参照)。

沿面距離、間隙、および耐電圧が保証されたコンデンサは、主要なコンデンサ・メーカーから入手できます。

表 2.ディスクリート高電圧コンデンサの例

Parameter	Value
Manufacturer	TDK Corporation
Part Number	C4532C0G3F101K160KA
説明	Capacitor, ceramic, 100 pF, 3 kV
Body Size	




図 5. EN55022 クラス B 等級に適合させるのに必要な高電圧ディスクリート・スティッチング・コンデンサの配置

内蔵 PCB スティッチング容量

多層 PCBでは、PCB層を使用して内蔵スティッチング・コンデンサ構造を作成できます。内蔵 PCB コンデンサは、PCBの2つの金属プレーンが互いに重なり合い、誘電体で分離されている場合に作成されます。内蔵スティッチング・コンデンサは、1次層および2次層から PCB表面の沿面距離に使用する領域まで内部リファレンス・プレーンを延ばすことで形成されます。絶縁バリアをまたぐように内部層を重ねることで、絶縁バリアをまたぐコンデンサが形成されます。このコンデンサは、絶縁バリアをまたぐ、高周波コモンモード・ノイズ電流のリターン経路を提供します。内部層を使用してコンデンサを形成します。表面層の沿面距離および間隙の要件は最小限であるため、表面層を使用するのは実用的ではありません。内蔵スティッチング・コンデンサのレイアウトと実装の詳細については、アプリケーション・ノート(AN-0971): isoPower デバイスでの EMI 放射制御で説明しています。

内蔵スティッチング・コンデンサは、次の2つのいずれかの構造を 使用して実装できます。

- 重複スティッチング構造
- フローティング容量構造

重複スティッチング構造

重複スティッチング構造は、1次リファレンス・プレーンと2次プレーン間の絶縁間隙領域をまたぐように PCB リファレンス・プレーンの2つの層を延ばすという概念を使用しています。容量は、アイソレータの下の間隙に形成されます。沿面距離と間隙を確保するため、上の層と下の層で空間を確保する必要があります。内部金属リファレンス・プレーンは PCB の誘電体 (通常は FR4)で分離され、コンデンサ構造が形成されます。誘電体で分離された金属の重複面積を使用して、内蔵スティッチング構造の容量を計算します(図6を参照)。




図 6. 重複スティッチング・コンデンサ PCB 層の積み重ね




図 7. 重複スティッチング容量

容量結合は、平行板コンデンサの次の基本的な関係を使用して計算します。

$$C = \frac{A\varepsilon}{d}$$

ここで、容量 (C) は、面積 (A) に誘電率 (ϵ) を乗算し、層間 距離 (d) で除算した値です。

重複スティッチング・コンデンサ構造を備えた PCB の場合、次の式を使用して容量結合を算出します。

$$C = \frac{Iw\varepsilon}{d}$$

ここで、

 $\varepsilon = \varepsilon_0 \times \varepsilon_r$

 ϵ_0 は、空間の誘電率 8.854 x 10^{-12} F/m。

ε_r は、PCB 絶縁材料の比誘電率。

w、d、、およびIは、1次リファレンス・プレーンと2次リファレンス・プレーンの重複部分の寸法(図7を参照)。

2つのリファレンス・プレーン間の誘電体 FR4 材料の厚みにより、システムの高電圧性能が決定されます。これらの間隙は結合点と呼ばれ、絶縁を提供します。このアーキテクチャでは、結合点は1箇所だけで、1次リファレンス・プレーンと2次リファレンス・プレーンの間の層数は FR4 の1層だけです。誘電体の厚みを増やして、高電圧性能を向上することができます。ただし、誘電体の厚みを増やすと、内部リファレンス・プレーン間の間隔が増えるため、得られる結合容量が低下します。例えば、特定の面積の2つの内部リファレンス・プレーン間の誘電体の厚さを2倍にすると、リファレンス・プレーン間の結合容量が1/2になります。

フローティング・スティッチング構造

高電圧性能に関する要件が厳しいアプリケーションでは、フローティング・スティッチング・コンデンサのアーキテクチャを使用します。フローティング・アーキテクチャでは、フローティング状態の内部金属プレーンの概念を使用して、高周波コモンモード電流を2次リファレンス・プレーンから絶縁間隙をまたいで1次リファレンス・プレーンに結合します。このアーキテクチャでは、並列接続された2つのコンデンサを形成します(図8を参照)。

重複スティッチング構造と同様、間隙をまたぐ高電圧絶縁を提供するのは誘電体です。高電圧性能の観点から重複構造と比較した場合、フローティング・スティッチング構造には2つの絶縁間隙によるメリットがあります。1つ目のメリットは、2次プレーンと内部フローティング・リファレンス・プレーンの間の誘電体の厚さによる絶縁間隙です。2つ目のメリットは、内部フローティング・リファレンス・プレーンと1次リファレンス・プレーンの間の誘電体の厚さによる絶縁間隙です。これらの2つの間隙が存在することは、優れた高電圧絶縁レベルが必要なシステムにおいて強化された絶縁バリアを形成する場合に有利です。




図 8. フローティング・スティッチング・コンデンサ PCB 層 の積み重ね

図8の構造の容量結合は、平行板コンデンサの次の基本的な関係を使用して計算します。

$$C = \frac{C_1 \times C_2}{C_1 + C_2}$$

$$C_1 = C_2 = \frac{A_x \varepsilon}{d}$$

ここで、

Cは、合計スティッチング容量。

 A_X は、各リファレンス・プレーンに対するスティッチング容量の重複面積。

dは、PCB の絶縁層の厚さ

$$\epsilon = \epsilon_0 \ x \ \epsilon_r$$

ここで、

ε₀ は、空間の誘電率 8.854 x 10⁻¹² F/m。

εr は、PCB 絶縁材料の比誘電率。

$$C = \frac{I\varepsilon}{d} \times \left(\frac{W_1 \times W_2}{W_1 + W_2} \right)$$

ここで、 w_1 、 w_2 , d、およびlは、フローティング・プレーンとl次 および2次リファレンス・プレーンの重複部分の寸法です。(図9を参照)。

 $w_1 = w_2$ の場合、この数式は次のように簡素化されます。

$$C = \frac{Iw_1\varepsilon}{2d}$$

コンデンサが並列実装されていることで、単位面積あたりの実効容量は重複コンデンサ構成の1/2になります。




図 9. フローティング・スティッチング構造

EN55022 に適合する ADM2582E/ADM2587E の 放射レベル測定値

ここでは、公認の $10 \, \mathrm{m}$ 半無響室で得られた放射レベル測定値について説明します。

ここで説明する放射レベル測定値は、次の等級に適合させるための 特定のPCB レイアウトとEM抑制技法を基準にしています。

- EN55022 クラス A 等級
- EN55022 クラス B 等級

EN55022/CISPR22 クラス A 等級に適合させるには、図 10 の ペリフェラル・コンポーネントのレイアウトの詳細を参照してください。

EN55022/CISPR22 クラス B 等級に適合させる場合は、EN55022A に適合させるための推奨レイアウトにスティッチング容量を追加 する必要があります。

EN55022 クラス A 等級

EN55022 クラス A 等級に適合させるのに使用した EMI 抑制技法/コンポーネントは次のとおりです。

- すべての V_{CC} および V_{ISO} ピンに適切なデカップリング・コンデンサを接続
- V_{ISOOUT} (ピン12) および GND₂ (ピン11 およびピン14) に フェライト・ビーズを接続

最適なコンポーネント配置と PCB レイアウトについては、図 10 を参照してください。




図 10. 最適な PCB レイアウトおよびコンポーネント配置

特定の場所にデカップリング・コンデンサを接続し、 V_{ISOOUT} ピンおよび GND_2 ピンにフェライトを接続することが重要です。ピン11 とピン 14 の GND_2 接続は、フェライト・ビーズに接続される前に PCB パターンによって結合されています。EMI 放射を低減するには、PCB の GND_2 (ピン 16) と GND_2 (ピン 20) に接続する前にこれらの2つの GND_2 ピンがフェライトを通じて接続されていることを確認してください。

使用した PCB は 4 層 PCB で、図 11 に層構成を示します。



図 11.4 層 PCB の層構成

ADM2582E と ADM2587E はどちらも V_{CC} = 3.3 V で駆動し、最大データ・レート(それぞれ 16 Mbps および 500 kbps)でデータをスイッチングしました。デバイスは半二重モードで接続し、ピンA をピン Y、ピン B をピン Z に接続しました。外部のコンプライアンス・テスト施設内にある公認の 10 m 半無響室で、EN55022 規格に従って放射レベルを測定しました。

図 12 に ADM2582E の EMI 放射の測定値、図 13 に ADM2587E の EMI 放射の測定値を示します。




図 12. ADM2582E - 16 Mbps でのデータ・スイッチングの プロット(V_{CC} = 3.3 V の最大ケース)




図 13. ADM2587E - 500 kbps でのデータ・スイッチングのプロット (V_{CC} = 3.3 V の最大ケース)

EN55022 クラス B 等級

EN55022 クラス A 等級 のセクションで説明した、EN55022 クラス A 等級に適合させるのに必要な EMI 抑制技法/コンポーネントは、EN55022 クラス B 等級に適合させる場合にも実装する必要があります。ただし、EN55022B に適合させるには、絶縁バリアをまたぐスティッチング容量による追加の抑制技法も必要です。次の 2 つのスティッチング方法について説明します。

- 高電圧ディスクリート・スティッチング・コンデンサ
- 重複スティッチング・コンデンサ

髙電圧ディスクリート・スティッチング・コンデンサ

CISPR22/EN55022B 等級に適合させるには、デカップリング・コンデンサ (高電圧ディスクリート・コンデンサ) を特定の場所に配置し、 $V_{\rm ISOOUT}$ ピンと ${\rm GND_2}$ ピンにフェライトを接続する必要があります。高電圧ディスクリート・コンデンサの使用により、ADM2587E は 3.3 V および 5.0 V 電源で駆動した場合、ADM2582E は 5.0 V 電源で駆動した場合に放射制限値をクリアすることが実証されています。 ADM2582E を 3.3 V で駆動し、16 Mbps の最大データ・レートで動作させてテストした結果、高電圧ディスクリート・コンデンサはクラス B 等級に適合させるのに十分ではありませんでした。

ペリフェラル・コンポーネントのレイアウトの詳細については、図 14 を参照してください。使用した PCB は 4 層 PCB で、図 15 に 層構成を示します。 PCB スティッチング容量は、高電圧ディスクリート・コンデンサで実装しました。最適な性能を実現するため、コンデンサを GND2 ピン (ピン 11) に直接接続してください(デバイスのピンとフェライトの間)。ここに記載されている測定結果は、100 pF、1812 ボディ・サイズのコンデンサで得られたものです。このコンデンサの電圧定格は 3 kV で、TDK Corporation (4532C0G3F101K160KA) 製です。




図 14. 最適な PCB レイアウトおよびコンポーネント配置



図 15.4 層 PCB の層構成

外部のコンプライアンス・テスト施設内にある公認の 10 m 半無 響室で、EN55022 規格に従って放射レベルを測定しました。図 16 m に ADM2582E の EMI 放射の測定値、図 17 m に ADM2587E の EMI 放射の測定値を示します。




図 16. ADM2582E - 16 Mbps でのデータ・スイッチングの プロット(V_{CC} = 5.0 V で駆動)




図 17. ADM2587E - 500 kbps でのデータ・スイッチングの プロット(V_{CC} = 3.3 \lor の最大ケース)

重複スティッチング・コンデンサ

最高の性能を発揮するには、特定の場所にデカップリング・コンデンサを接続し、 $V_{\rm ISOOUT}$ ピンおよび $\rm GND_2$ ピンにフェライトを接続することが重要です。ペリフェラル・コンポーネントのレイアウト詳細については、図 $\rm 18$ を参照してください。使用した $\rm PCB$ は $\rm 4$ 層 $\rm PCB$ で、図 $\rm 19$ に層構成を示します。 $\rm PCB$ スティッチング容量の例は、重複構造を使用して実装しました。第 $\rm 2$ 層 ($\rm GND_1$ に接続) の内部金属プレーンを延長し、第 $\rm 3$ 層($\rm V_{ISOOUT}$ に接続) の金属領域を延長して、第 $\rm 2$ 層と第 $\rm 3$ 層の間に金属が重複する領域を設けました。これらの $\rm 2$ つのリファレンス・プレーン間の重複領域(図 $\rm 19$ を参照)の面積は、 $\rm ADM2582E/ADM2587E$ パッケージのサイズです。これら $\rm 2$ つの金属リファレンス・プレーン間の重複領域は $\rm FR4$ 材料で分離されており、第 $\rm 2$ 層と第 $\rm 3$ 層の間の $\rm FR4$ 誘電性空間が $\rm 0.1016$ mm の場合、容量 は約 $\rm 35$ pF です。高い絶縁

性能を維持できるように、この例よりも層の空間を増やすには、 必要に応じて重複面積も増やす必要があります。




図 18. 内蔵スティッチング・コンデンサの PCB レイアウトとコンポーネント配置




図 19.4 層 PCB の層の積み重ね




図 20. EN55022 クラス B 適合の PCB レイアウト

外部のコンプライアンス・テスト施設内にある公認の 10 m 半無響室で、EN55022 規格に従って放射レベルを測定しました。 ADM2582E と ADM2587E はどちらも 3.3 V で駆動し、最大データ・レート (それぞれ 16 Mbps および 500 kbps) でデータをスイッチングしました。図 21 C ADM2582E の EMI 放射の測定値、図 22 C ADM2587E の EMI 放射の測定値を示します。




図 21. ADM2582E - 16 Mbps でのデータ・ スイッチングのプロット




図 22. ADM2587E - 500 kbps でのデータ・ スイッチングのプロット

参考文献

アプリケーション・ノート (AN-0971): isoPower デバイスでの EMI 放射制御

PCB Design for Real-World EMI Control Archambeault、Bruce R.、James Drewniak 著 ボストン: Kluwer Academic Publishers, 2002