

アパーチャ不確定性と ADC システム性能

by Brad Brannon and Allen Barlow

アパーチャ不確定性

IF サンプリングを行う時、ADC の主な課題はアパーチャ不 確定性です。アパーチャ・ジッタとアパーチャ不確定性と いう言葉は同義語で,文献では頻繁に交互に使用されます。 アパーチャ不確定性は変換工程でのサンプル-サンプル間の 変動量で、システム性能に3つの異なった影響があります。 第1に、アパーチャ・ジッタはシステム・ノイズを増やし ます。第2に、サンプリングされる信号自信の実際の位相 の不確定性に影響し、誤差ベクトル振幅の増加を生じさせ ます。第3に、シンボル間干渉 (ISI) が大きくなる可能性 あります。しかし、典型的な通信アプリケーションでは、 アパーチャ不確定性は十分小さく、システム・ノイズの条 件を満足するので、位相の不確定性と ISI に対する影響は無 視できる程度になっています。たとえば、 250 MHz の IF を サンプリングする場合を考えます。この速度では、わずか 1pSのアパーチャ・ジッタでも、任意の ADC の SNR を 56dB のみに制限する可能性がありますが、一方同じ条件で、 位相の不確定性誤差は周期 4 ns に対してわずか 0.09 度 rms です。これは GSM のような厳しい仕様でさえ十分許容でき る範囲です。したがってここでの解析は、アパーチャ不確 定性による全体のノイズへの影響に焦点を絞ります。



図1はサンプリングの瞬間の時間誤差がサンプリングされ る電圧の誤差にどのように影響するかを説明しています。 数学的には、サンプリングされる電圧の誤差の大きさは、 信号の関数の時間導関数として定義されます。入力信号と して正弦波を考えます。

$$v(t) = A\sin(2\pi ft) \tag{1}$$

導関数は

$$\frac{dv(t)}{dt} = A \, 2\pi f \, \cos(2\pi f t) \tag{2}$$

最大誤差は関数 COS が1 すなわちt=0の時生じます。

$$\frac{dv(0)}{dt}\Big|_{\max} = A2\pi f \tag{3}$$

図 1 からわかるように dv はジッタ dt に対応するサンプリン グされる電圧の誤差です。分かりやすくするために, dv を V_{err} と置き換え、dt を t_a (アパッチャ誤差) と置き換えて係 数を整理しなおすと、次のようになります。

$$V_{err} = A2\pi f t_a \tag{4}$$

もし ta が rms 値であれば、Verr も rms になります。これは、 入力スルーレートが最大の時の誤差で、通常ではなく上限 を表しますが、この単純なモデルは、サンプル・クロッ ク・ジッタの関数として SNR の劣化を予測するには、驚く ほど正確で有益です。

ジッタと SNR

式4が示すように、サンプリングされる電圧の誤差は、入 力信号の周波数に比例して増加するので、高い周波数では (たとえば、IF サンプリング・レシーバ・アプリケーショ ン)、クロック波形の純粋度が非常に重要になります。サ ンプリングは、混合動作です:入力信号は局部発振器、又 はこの場合サンプリング・クロックと乗算されます。時間 領域での乗算は、周波数領域での畳み込みになるので、サ ンプル・クロックのスペクトルは、入力信号のスペクトル により畳み込まれます。アパーチャ不確定性は、クロック 信号上で広帯域ノイズになる事を考慮すると、それはサン プリング信号のスペクトルには、周期的で、サンプルレー ト周辺で繰り返す、広帯域ノイズとして現れます。

ADC のエンコード入力信号は非常に高い帯域幅なので、ク ロック入力ノイズの影響は、サンプルレート自信の何倍に も拡張され、それがコンバータのベースバンドに折り返さ れます。したがって、この広帯域ノイズは、ADC のノイズ フロア性能を低下させます。振幅 A のサイン波入力信号を 考えます。式 4 を使うと、アパーチャ不確定性によって制 限される ADC の SNR は:

$$SNR = 20\log\frac{A}{V_{err}} = -20\log(2\pi f t_a)$$
⁽⁵⁾

式5から、なぜ高アナログ入力周波数と高ダイナミックレ ンジが要求されるシステムでは、低ジッタのエンコード・ ソースが必要とされるかが分かります。アナログ入力信号 が200 MHz で、RMS クロックジッタがわずかに 300 フェ ムト秒でも、SNR は 68.5 デシベルに制限されます。ちなみ にこれより低速の 12 ビットコンバータで一般的得られるレ ベルよりもかなり下回っています。ちなみに式5から、 SNR のジッタによる制限はコンバータの分解能とは無関係 であることに注意してください。(つまり今説明した件に 関して、14 ビットコンバータの方が優れているということ はありません。)

アパーチャ・ジッタは、常に性能を抑制するといったもの でもありません。式6は他のノイズ源との重畳の影響を示 します。角括弧の初めの項は式5から導いたジッタです。 これに、量子化ノイズ、DNL、そして熱雑音の項を追加し なければなりません。他の解析目的のために、これら各ノ イズを別々に分けることができますが、ここではジッタの 影響の分離を簡素化するために、それらを一個の追加項に まとめました。

$$SNR = -20\log\left[\left(2\pi f t_a\right)^2 + \left(\frac{1+\varepsilon}{2^N}\right)^2\right]^{1/2}$$
(6)

ここで、

f=アナログ入力周波数

ta=アパーチャ不確定性(ジッタ)

ε="コンポジット rms DNL" (LSB で表す)、熱雑音も含む
 N=ビット数

この簡単な式により、データコンバータのノイズ性能についての理解がかなり深まります。

サブピコ秒・ジッタを測定する

アパーチャ不確定性は、高調波なしの SNR を測定すること によって、アナログ入力周波数の関数として容易に決まり ます。計算には2つの測定が必要です。最初の測定は、ア パーチャ不確定性が無視できるような十分低いアナログ入 力周波数で行います。ジッタは無視できるので、式6を簡 略化して、*ε*, (コンポジット DNL)を求める式に並び変え ることができます。

$$\varepsilon = 2^N \times 10^{\frac{-SNR}{20}} - 1 \tag{7}$$

ここでの SNR は、低周波数で測定した値です。

次に、高(IF)周波数でFFTを実行します。選択する高周 波はできるだけ高くする必要があります。繰り返しますが、 高調波なしの SNR 値を測定します。この時のジッタはノイ ズの要因になります。そして式6をtaについて解くと次の ようになります。

$$t_a = \frac{\sqrt{\left(10^{\frac{-SNR}{20}}\right)^2 - \left(\frac{1+\varepsilon}{2^N}\right)^2}}{2\pi f} \tag{8}$$

ここで、

SNR =後で測定した高周波での SNR 値。 ε = 低周波測定で決定した値

例:ジッタと AD9246

ここに示す例では ADC の AD9246 (14 ビット、125 MSPS ADC) の評価ボードを利用しています。"ヴェンツェル・ スプリンター"又は"Ultra-Low Noise"のような外部クロ ック発振器は、この測定に適したエンコード・ソースです。 アナログ信号源には主流の Rohde&Schwarz 社又は Agilent 社の RF シンセサイザが使用できます。通常、これらのジェ ネレータは、エンコード・ソースとして使用するには、位 相ノイズの性能が十分ではありません。アナログデバイセ ズの評価ボードを構成する方法のさらに詳しい情報ついて は、個々の製品のデータシートを参照してください。

WALL OUTLET 100V TO 240V AC 47Hz TO 63Hz



図2 AD9246 顧客向け評価ボードを使ったアパーチャ不確 定性の測定セットアップ

図3は125MSPSで2.3 MHz 正弦波をサンプリングする AD9246の5平均、64K FFTの結果です。Analog Devices' ADC AnalyzerTM Software, (www.analog.com /fifo) により データが収集、処理され、高調波なしの SNR が報告されま す。グラフから SNR は72.05dBFS です。



図3 2.3 MHz、FFT

この値を式 7 の SNR に代入して、このコンバータの"コン ポジット DNL (ɛ)"を求めると 3.09LSB になります。

次に、アナログ入力周波数との関係で SNR の劣化がある事 がわかります。図4は同じセットアップとクロックですが、 アナログ入力周波数を 201 MHz にしています。ここで、ノイ ズフロアが上昇し、その結果 SNR が 69.05 dBFS になってい ます。



図4 201 MHz、FFT

この SNR と、前に得た ε の計算結果を代入すると、式 8 は 次のようになります。



この値 197 fs は AD9246 とクロック発振器の両方を足した アパーチャ不確定性です。全2乗ノイズは個々のノイズ成 分の二乗の和なので、ソース・クロックのジッタが分かれ ば、ADC の自身のジッタは、容易に決まります。ここでは ジッタ約 50 fs の Wenzel ULN 発振器を使用しているので、 ADC のジッタは約 190fs になります。これらの単純な測定 から、容易に手に入るハードウェアと、単純な数値計算に より、非常に小さなアパーチャ不確定性でも測定可能であ ることがわかります。

図5はいろいろなジッタ値(傾斜線)について式5の曲線 を重畳した図ですが、横軸が各種の解像度での特性を制限





クロック分配

システム・クロックは一般的に複数のコンバータと、さら にシグナル・チェーンに含まれている PGA、ASIC、DSP に分配する必要があります。コンバータに要求される低ジ ッタのクロックを分配するいくつかの方法があります。

サンプル・クロックが正弦波として生成される場合は、パ ワー・デバイダを使用して分配したり、図6に示すように、 トランスでADCに供給する事ができます。この方法は簡単 で、多くのアプリケーション(特にシングル・エンド信号 から差動信号に変換する必要がある場合)で問題なく動作 します。

しかし、たいていの場合クロックはPLL、VCO、又はVCXO から直接供給するロジック信号です。このような場合、信号 をファンアウトしたり、データコンバータを駆動するのにロ ジック・ゲートを使用した方が有利です。表1は各種ロジッ クファミリの標準的なジッタ性能をまとめたものです。製品 ファミリがより古くなると多くの場合、又現在のFPGAでさ え、満足な特性を得るのはなかなか難しい事に注意する必要 があります。いくつかの新しい、高速デバイスは許容できる ジッタが得られ、図7に示すようなシングル・エンドの信号 を差動信号に変換する能力があります。

| 表1 | • | |
|----|---|--|
| | | |

| ゲート タイプ | ジッタ |
|---------------------|----------|
| FPGA ¹ | 33~50 ps |
| 74LS00 | 4.94 ps |
| 74HCT00 | 2.20 ps |
| 74ACT00 | 0.99 ps |
| MC100EL16 (PECL) | 0.70 ps |
| AD9510 クロック合成および分配 | 0.22 ps |
| NBSG16(低減スイングの ECL) | 0.20 ps |

入力構造や内部配信ゲート、内部 DLL /PLL し構造使用に関連したジ ッタにより導入されたジッタは含まない。

製品データシートに基づき±100 ps から±300 ps のピーク to ピーク値。

又さらに、AD9510には出力タイプ(LVDSのは、PECL、 および CMOS)が選択可能であること、プログラマブル罰 金遅延などディスクリート・ロジックにはない他の多くの 機能が含まれています。図 10 に、AD9510の代表的な低ジ ッタ回路での使用方法を示します。







図7 アクティブ差動駆動回路

カスケード接続のゲートを使ったクロック・ツリーはデジ タル回路(図8を参照)で一般的に使われていますが、こ の場合クロックがツリーを下に進んで行くに従ってジッタ が蓄積します。



図8 クロック分配チェーン

わずか3個のNBSG16ゲート(優れた性能の一つの)をカ スケード接続した回路を通るだけで、累積するrmsジッタ は350fsに増加します。 これはIFサンプリングシステム のシステム性能に重大な影響を与えます。全体的に従来の クロック・ツリーを使用するのは避けた方が無難です。そ の代わりに、システムレベルの機能としてクロック生成、 分配を検討される事をお勧めします。

AD9510のようなデバイスは、総 RMS ノイズが最小限に収 まるようにクロック経路を最適化しています。図 8 と図 9 を比較すると、AD9510 は図 8 と同じクロック分配機能であ ることが明らかですが、付加的なジッタはわずか 220 fs で す。さらに、この製品は完全なクロック・クリーンアップ、 合成、および分配機能を一つのパッケージで可能な ADF4106 に似た超低ノイズの PLL を内蔵しています。